JP2005026678A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005026678A
JP2005026678A JP2004175097A JP2004175097A JP2005026678A JP 2005026678 A JP2005026678 A JP 2005026678A JP 2004175097 A JP2004175097 A JP 2004175097A JP 2004175097 A JP2004175097 A JP 2004175097A JP 2005026678 A JP2005026678 A JP 2005026678A
Authority
JP
Japan
Prior art keywords
insulating film
electrode
semiconductor device
protruding electrode
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004175097A
Other languages
English (en)
Other versions
JP4045261B2 (ja
Inventor
Takuji Osumi
卓史 大角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to US10/866,189 priority Critical patent/US7358608B2/en
Priority to JP2004175097A priority patent/JP4045261B2/ja
Publication of JP2005026678A publication Critical patent/JP2005026678A/ja
Application granted granted Critical
Publication of JP4045261B2 publication Critical patent/JP4045261B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ＣＳＰ構造の半導体装置を、突起電極に加わる応力及び突起電極の下部に加わるせん断応力の両方から保護すること。
【解決手段】主表面を有する半導体基板１０１と、主表面上に形成された電極パッド１０２と、電極パッド１０２の表面の一部を露出する開口部を有し、主表面上を覆う絶縁膜１０４と、周縁を有し絶縁膜１０４上に配置された突起電極１０６と 突起電極１０６の一部及び絶縁膜１０４上を覆う封止樹脂１０７とを有する半導体装置である。絶縁膜１０４には、突起電極１０６の周縁の周囲に沿ってスリットが形成されている。
【選択図】図１

Description

本発明は、チップサイズパッケージ（以下、ＣＳＰ: chip size (scale) packageと称す）構造の半導体装置に関するものである
近年、電子機器の小型化の要求に伴い、半導体装置の小型化・高密度化が図られている。このため、半導体装置の形状を半導体素子（チップ）に極力近づけ、そのサイズを小さくした、ＣＳＰ構造の半導体装置が提案されている。
ＣＳＰ構造の半導体装置では、外部接続端子の配列密度を高める必要があり、そのため、この外部接続端子として電極パッドに電気的に接続され、チップ面から垂直に伸びる柱状の端子（この柱状の端子は、以下、突起電極として説明するが、この端子は柱状電極、ポスト電極とも称されている。）を用いている。
図４にこの種の半導体装置の一般的構造を示す。同図において、４０１は集積回路が形成された半導体基板、４０２は電極パッド、５０３はパッシベーション膜、４０４はパッシベーション膜４０３と同様の電気絶縁性を有する絶縁膜、４０６は突起電極、４０５は電極パッド４０２と突起電極４０６との間の配線、４０７は封止樹脂層、４０８は外部との接続用の半田からなる外部端子である。
絶縁膜４０４の材料としては、外部端子４０８及び突起電極４０６にかかる応力を緩和し、パッシベーション膜４０３及び電極パッド４０２を含む半導体集積回路にクラックが発生しないようにするため、比較的弾性の高い例えばポリイミドが用いられ、その厚さは０．００５〜０．０１ｍｍ程度である。
また、電極パッド４０２にかかる応力を小さくするため、上から見たときに突起電極４０６の外縁が絶縁膜４０４の開口部（電極パッド４０２直上の絶縁膜４０４が存在しない部分）と重ならない位置に形成されるようなレイアウト設計を行う。絶縁膜４０４の開口部の寸法は直径０．０２〜０．０６ｍｍ程度、突起電極５０６の寸法は直径０．１５〜０．４ｍｍ程度である。この種の半導体装置は、例えば特許文献１に記載されている。
特開２００２−９３９４５号公報
上記構造により、突起電極４０６に応力が加えられても該応力は絶縁膜４０４により十分に緩和され、電極パッド４０２、パッシベーション膜４０３及び集積回路をクラックの発生から保護することができる。しかし、上記構造においても、突起電極４０６の下部にせん断応力が加わり、各部位に横ずれが生じると、抗張力の限界以上の力が加えられた部位、例えば、電極パッド、パッシベーション膜、あるいはその下部の集積回路の配線が破断する場合があった。
本発明は上記問題に鑑みなされたものであり、ＣＳＰ構造の半導体装置を、突起電極に加わる応力及び突起電極の下部に加わるせん断応力の両方から保護することを目的とする。
本発明は上述した課題を解決すべくなされたものであり、その代表的なものは以下の通りである。すなわち、本発明の半導体装置は、主表面を有する半導体基板と、前記主表面上に形成された電極パッドと、前記電極パッドの表面の一部を露出する開口部を有し、前記主表面上を覆う絶縁膜と、外縁を有し前記絶縁膜上に配置された突起電極であって、前記電極パッドに電気的に接続された突起電極と、前記突起電極の一部及び前記絶縁膜上を覆う封止樹脂とを有する半導体装置であって、前記絶縁膜には、前記突起電極の周縁の周囲に沿ってスリットが形成されていることを特徴とする。
本発明によれば、ＣＳＰ構造の半導体装置を、突起電極に加わる応力及び突起電極の下部に加わるせん断応力の両方から保護することができる。
以下、実施例を挙げ、説明する。
図１（ａ）に本発明の第１の実施例に係るＣＳＰ構造の半導体装置の断面構造を示す。同図において、１０１は集積回路が形成された半導体基板、１０２は電極パッド、１０３はパッシベーション膜、１０４は絶縁膜、１０６は突起電極、１０５は電極パッド１０２と突起電極１０６との間の配線、１０７は封止樹脂層、１０８は該半導体装置を基板に電気的に接続するための半田からなる外部端子である。
図１（ｂ）に図１（ａ）と直角な方向から見た断面構造を示す。また、図１（ｃ）に該構造の上面図を示す。これらの図に示したように、本実施例は突起電極１０６を支持する絶縁膜１０４に、該突起電極の底部の周縁に沿って伸びるスリット状の開口を形成したことを特徴とする。
突起電極１０６の周縁部には応力が集中するが、絶縁膜１０４には突起電極１０６の周縁部（外縁）に沿うスリットが形成されているので、周縁部に応力が生じたときには、ポリイミド等の比較的弾性の高い材料からなる絶縁膜１０４のスリットで囲まれた内側の部分は容易に弾性変形し、突起電極１０６の周縁部に集中した応力が緩和され、その下部にあるパッシベーション膜１０３、ボンディングパッド１０２、及び集積回路部分をクラックの発生から保護することができる。また、封止樹脂層１０７が突起電極１０６の先端の高さまで形成されていることから突起電極１０６の先端部分の動きが抑制されるのに対し、その根元部分は上に説明したように比較的動きやすくなっているので、応力緩和の効果はより大きくなる。
尚、図１（ｂ）、（ｃ）に示すように、配線１０５は絶縁膜１０４のスリットの形成されていない部分を経由して電極パッド１０２まで引き出されるが、スリットを突起電極１０６の全周に沿って形成し、配線１０５をスリットの底面を経由して電極パッド１０２まで引き出すようにしてもよい。尚、スリットはパッシベーション膜１０３が露出しない深さに形成してもよい。
また、突起電極１０６の周縁からスリットまでの距離が長いと、絶縁膜１０４の弾性変形による応力緩和の効果が小さくなるので、半導体装置の製造の際の位置合わせ精度は上記距離を１０μｍ以内にできる程度のものとすることが好ましい。
図２に本発明の第２の実施例に係るＣＳＰ構造の半導体装置の断面構造を示す。同図において、２０１は集積回路が形成された半導体基板、２０２は電極パッド、２０３はパッシベーション膜、２０４は絶縁膜、２０６は突起電極、２０５は電極パッド２０２と突起電極２０６との間の配線、２０７は封止樹脂層、２０８は該半導体装置を基板に電気的に接続するための半田からなる外部端子である。
本実施例は、第１の実施例の変形例であり、絶縁膜２０４のスリット状の開口の外側にある部分を除去した構造となっている。本実施例においても、突起電極２０６の周縁部に応力が生じたときには、絶縁膜２０４の該突起電極２０６を支持する部分は容易に弾性変形し、突起電極２０６の周縁部に集中した応力が緩和され、その下部にあるパッシベーション膜２０３、電極パッド２０２、及び集積回路部分をクラックの発生から保護することができる。また、第１の実施例と同様、封止樹脂層２０７が突起電極２０６の先端の高さまで形成されていることから突起電極２０６の先端部分の動きが抑制されるのに対し、その根元部分は上に説明したように比較的動きやすくなっているので、応力緩和の効果はより大きくなる。
図３に本発明の第３の実施例に係るＣＳＰ構造の半導体装置の断面構造を示す。同図において、３０１は集積回路が形成された半導体基板、３０２は電極パッド、３０３はパッシベーション膜、３０４は絶縁膜、３０６は突起電極、３０５は電極パッド３０２と突起電極３０６との間の配線、３０７は封止樹脂層、３０８は該半導体装置を基板に電気的に接続するための半田からなる外部端子である。
本実施例は、絶縁膜３０４の厚さを、突起電極３０６の周縁部の直下及びその近傍の部分で他よりも厚くした点を特徴とする。本実施例の構造では、突起電極３０６の周縁部に生じた応力は、絶縁膜３０４の凸部（肉厚部）の弾性変形とその厚みとの相乗効果により十分に緩和され、その下部にあるパッシベーション膜３０３、電極パッド３０２、及び集積回路部分をクラックの発生から保護することができる。また、第１及び第２の実施例と同様、封止樹脂層３０７が突起電極３０６の先端の高さまで形成されていることから突起電極３０６の先端部分の動きが抑制されるのに対し、その根元部分は上に説明したように比較的動きやすくなっているので、応力緩和の効果はより大きくなる。
以上説明した本発明の第１から第３の実施例のいずれによっても、ＣＳＰ構造の半導体装置を、基板への実装の際に突起電極に加わる応力に起因するクラックの発生から保護することが可能であり、且つ、基板への実装前にせん断応力が加えられた場合にもクラックの発生から保護することが可能である。
第１及び第２の実施例は絶縁膜の形成が容易であり、低コストで製造できる。第３の実施例は、突起電極の周縁部の応力集中を凸部の厚さとその弾性変形の両方の効果で緩和できるのでより優れた保護効果が得られる。
尚、本発明が適用されるＣＳＰ構造は、単体ＰＫＧレベルで形成されるものであってもよく、また、ウエハレベルで形成されるものであってもよい。また、柱状電極としては銅などの金属材料で形成することが一般的であるが、導電性高分子材料で形成してもよい。また、突起電極を不導体樹脂表面に導体材料を被覆した構造のものとしてもよい。
本発明の第１の実施形態に係るＣＳＰ構造の半導体装置の構造を示す断面図及び上面図である。 本発明の第２の実施形態に係るＣＳＰ構造の半導体装置の構造を示す断面図である。 本発明の第３の実施形態に係るＣＳＰ構造の半導体装置の構造を示す断面図である。 従来のＣＳＰ構造の半導体装置の構造を示す断面図である。
符号の説明
１０１，２０１，３０１,４０１ 半導体基板、 １０２，２０２，３０２，４０２ ボンディングパッド、 １０３，２０３，３０３，４０３ パッシベーション膜、 １０４，２０４，３０４，４０４ 絶縁膜、 １０５，２０５，３０５，４０５ 配線、 １０６，２０６，３０６，４０６ 柱状電極、 １０８，２０８，３０８，４０８ 外部端子。

Claims (5)

  1. 主表面を有する半導体基板と、
    前記主表面上に形成された電極パッドと、
    前記電極パッドの表面の一部を露出する開口部を有し、前記主表面上を覆う絶縁膜と、
    周縁を有し前記絶縁膜上に配置された突起電極であって、前記電極パッドに電気的に接続された突起電極と、
    前記突起電極の一部及び前記絶縁膜上を覆う封止樹脂とを有する半導体装置であって、
    前記絶縁膜には、前記突起電極の周縁の周囲に沿ってスリットが形成されていることを特徴とする半導体装置。
  2. 前記スリットは、前記突起電極の周縁の全長に沿って形成されていることを有することを特徴とする請求項１記載の半導体装置。
  3. 前記突起電極と前記電極パッドとは配線によって接続されており、前記配線は、前記スリットが形成されていない前記絶縁膜上に延在していることを特徴とする請求項１記載の半導体装置。
  4. 前記突起電極の周縁の直下に位置する前記絶縁膜の厚さは、他の部分に位置する前記絶縁膜の厚さよりも厚いことを特徴とする請求項１記載の半導体装置。
  5. 主表面を有する半導体基板と、
    前記主表面上に形成された電極パッドと、
    前記電極パッドの表面の一部を露出する開口部を有し、前記主表面上を覆うパッシベーション膜と、
    前記パッシベーション膜上に設けられた絶縁膜と
    底面を有し前記絶縁膜上に配置された突起電極であって、前記電極パッドに電気的に接続された突起電極と、
    前記突起電極の一部及び前記絶縁膜上を覆う封止樹脂とを有する半導体装置であって、
    前記絶縁膜は、前記突起電極の底面の直下にのみ形成されていることを特徴とする半導体装置。
JP2004175097A 2003-06-13 2004-06-14 半導体装置 Expired - Fee Related JP4045261B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/866,189 US7358608B2 (en) 2003-06-13 2004-06-14 Semiconductor device having chip size package with improved strength
JP2004175097A JP4045261B2 (ja) 2003-06-13 2004-06-14 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003169013 2003-06-13
JP2004175097A JP4045261B2 (ja) 2003-06-13 2004-06-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2005026678A true JP2005026678A (ja) 2005-01-27
JP4045261B2 JP4045261B2 (ja) 2008-02-13

Family

ID=34067307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004175097A Expired - Fee Related JP4045261B2 (ja) 2003-06-13 2004-06-14 半導体装置

Country Status (2)

Country Link
US (1) US7358608B2 (ja)
JP (1) JP4045261B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021936A (ja) * 2006-07-14 2008-01-31 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008532291A (ja) * 2005-02-25 2008-08-14 テッセラ，インコーポレイテッド コンプライアンスを有する超小型電子アセンブリ
JP2009010260A (ja) * 2007-06-29 2009-01-15 Fujikura Ltd 半導体装置
JP2011009647A (ja) * 2009-06-29 2011-01-13 Oki Semiconductor Co Ltd 半導体装置、及び半導体装置の製造方法
US8736487B2 (en) 2011-09-21 2014-05-27 Csr Technology Inc. Method and apparatus of using height aiding from a contour table for GNSS positioning
KR20160055071A (ko) * 2014-11-07 2016-05-17 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
JP2021125526A (ja) * 2020-02-04 2021-08-30 ラピスセミコンダクタ株式会社 半導体装置、および半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7935408B2 (en) * 2007-10-26 2011-05-03 International Business Machines Corporation Substrate anchor structure and method
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291374A (en) * 1990-12-17 1994-03-01 Kabushiki Kaisha Toshiba Semiconductor device having an opening and method of manufacturing the same
JPH09107048A (ja) 1995-03-30 1997-04-22 Mitsubishi Electric Corp 半導体パッケージ
TW448524B (en) 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
JP3440070B2 (ja) 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
JP4394266B2 (ja) 2000-09-18 2010-01-06 カシオ計算機株式会社 半導体装置および半導体装置の製造方法
JP3943037B2 (ja) 2003-01-21 2007-07-11 シャープ株式会社 半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532291A (ja) * 2005-02-25 2008-08-14 テッセラ，インコーポレイテッド コンプライアンスを有する超小型電子アセンブリ
JP2008021936A (ja) * 2006-07-14 2008-01-31 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009010260A (ja) * 2007-06-29 2009-01-15 Fujikura Ltd 半導体装置
JP2011009647A (ja) * 2009-06-29 2011-01-13 Oki Semiconductor Co Ltd 半導体装置、及び半導体装置の製造方法
US8436482B2 (en) 2009-06-29 2013-05-07 Oki Semiconductor Co., Ltd. Semiconductor device, and method of fabricating semiconductor device
US8736487B2 (en) 2011-09-21 2014-05-27 Csr Technology Inc. Method and apparatus of using height aiding from a contour table for GNSS positioning
KR20160055071A (ko) * 2014-11-07 2016-05-17 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
JP2016092305A (ja) * 2014-11-07 2016-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10128129B2 (en) 2014-11-07 2018-11-13 Renesas Electronics Corporation Method of manufacturing semiconductor device
KR102343105B1 (ko) 2014-11-07 2021-12-24 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
JP2021125526A (ja) * 2020-02-04 2021-08-30 ラピスセミコンダクタ株式会社 半導体装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
US7358608B2 (en) 2008-04-15
US20050012210A1 (en) 2005-01-20
JP4045261B2 (ja) 2008-02-13

Similar Documents

Publication Publication Date Title
EP2863419B1 (en) Semiconductor device
JP4494175B2 (ja) 半導体装置
JP5075611B2 (ja) 半導体装置
JP5393986B2 (ja) 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
JP4045261B2 (ja) 半導体装置
JP4165460B2 (ja) 半導体装置
JP2007059867A (ja) 半導体装置
JP2008010778A (ja) 半導体装置
JP2005116916A (ja) 半導体装置及びその製造方法
JP2005116915A (ja) 半導体装置
JP2013030568A (ja) 半導体装置
JP4835230B2 (ja) 半導体装置の実装構造
JP2007042702A (ja) 半導体装置
JP2011187497A (ja) 半導体装置の実装構造およびその実装方法
JP4784229B2 (ja) 半導体装置
JP2006303169A (ja) 半導体装置
JP2005150613A (ja) 半導体装置
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038692B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4240226B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005093931A (ja) 半導体装置
JP2009049189A (ja) 電子デバイス
JP2009302384A (ja) 配線基板及び半導体装置
JP2009212209A (ja) 半導体モジュール及びその製造方法
US20150091143A1 (en) Semiconductor device and electronic unit provided with the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees