JP4784229B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4784229B2 JP4784229B2 JP2005277328A JP2005277328A JP4784229B2 JP 4784229 B2 JP4784229 B2 JP 4784229B2 JP 2005277328 A JP2005277328 A JP 2005277328A JP 2005277328 A JP2005277328 A JP 2005277328A JP 4784229 B2 JP4784229 B2 JP 4784229B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- columnar electrode
- connection pad
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
この発明は半導体装置に関する。
従来のＣＳＰ(chip size package)と呼ばれる半導体装置には、半導体基板の上面周辺部に複数の接続パッドが設けられ、接続パッドの中央部を除く半導体基板の上面に絶縁膜が設けられ、絶縁膜の上面に配線が接続パッドに接続されて設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜の上面に封止膜が柱状電極の周囲を覆うように設けられ、柱状電極の上面に半田ボールが設けられたものがある（例えば、特許文献１参照）。
ところで、複数の半田ボールを封止膜上にマトリクス状に配置しようとしたとき、半田ボールの個数が少なく、マトリクス状に配置することができない場合がある。このような構造の半導体装置では、半田ボールを介して回路基板上に実装すると、半田ボールを介しての接合力にばらつきが生じてしまう。そこで、ダミー柱状電極を含むダミー半田ボールを設けることにより、複数の半田ボールを封止膜上にマトリクス状に配置することが考えられる。
ところで、ダミー柱状電極を含むダミー半田ボールを設けるとき、レイアウト上、ダミー柱状電極が配線とショートする場合がある。このような場合には、ダミー柱状電極の平面形状を配線とショートしないように切り欠いた形状とすることが考えられる。しかしながら、ダミー柱状電極の上面の面積が切り欠いた分だけ柱状電極の上面の面積よりも小さくなるため、その上に設けられるダミー半田ボールの高さが半田ボールの高さよりも高くなり、半田ボールを介しての接合力が不十分となる箇所が発生するおそれがある。
そこで、この発明は、ダミー柱状電極の平面形状を配線とショートしないように切り欠いた形状としても、ダミー半田ボールの高さを半田ボールの高さと等しいようにすることができる半導体装置を提供することを目的とする。
この発明は、上記目的を達成するため、平面円形状の複数の柱状電極、該柱状電極上に設けられた半田ボール、平面円形の一部を切り欠かれた形状の少なくとも１つのダミー柱状電極および該ダミー柱状電極上に設けられたダミー半田ボールを備えた半導体装置において、前記ダミー柱状電極の上面の面積は前記柱状電極の上面の面積と等しいようにしたことを特徴とするものである。
この発明によれば、平面円形の一部を切り欠かれた形状のダミー柱状電極の上面の面積を柱状電極の上面の面積と等しいようにしているので、ダミー柱状電極の平面形状を配線とショートしないように切り欠いた形状としても、ダミー半田ボールの高さを半田ボールの高さと等しいようにすることができる。
図１はこの発明の一実施形態としての半導体装置の要部の断面図を示し、図２は図１に示す半導体装置の一部の封止膜、半田ボールおよびダミー半田ボールを省略した状態における平面図を示す。この場合、図１は図２のＡ−Ａ線に沿う部分に相当する断面図である。
この半導体装置は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属などからなる複数の方形状の接続パッド２（２ａ）が集積回路に接続されて設けられている。
接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコンなどからなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた方形状の開口部４を介して露出されている。絶縁膜３の上面にはポリイミドなどからなる保護膜５が設けられている。この場合、絶縁膜３の開口部４に対応する部分における保護膜５には方形状の開口部６が設けられている。
保護膜５の上面には銅などからなる下地金属層７およびダミー下地金属層８が設けられている。下地金属層７およびダミー下地金属層８の上面全体には銅からなる配線９およびダミー接続パッド部１０が設けられている。下地金属層７を含む配線９の一端部は、絶縁膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。ダミー下地金属層８およびダミー接続パッド部１０は、島状に設けられ、どことも電気的に接続されていない。
配線９の接続パッド部９ａの上面には銅からなる柱状電極１１が設けられている。ダミー接続パッド部１０の上面には銅からなるダミー柱状電極１２が設けられている。配線９およびダミー接続パッド部１０を含む保護膜５の上面にはエポキシ系樹脂などからなる封止膜１３が柱状電極１１およびダミー柱状電極１２の周囲を覆うように設けられている。柱状電極１１の上面には半田ボール１４が設けられている。ダミー柱状電極１２の上面にはダミー半田ボール１５が設けられている。
ここで、この実施形態では、ダミー半田ボール１５つまりダミー接続パッド部１０は１つであり、所定の１つの接続パッド２ａの直ぐ内側に配置されている。この場合、配線９の接続パッド部９ａは円形状であるが、ダミー接続パッド部１０は円形のうちの接続パッド２ａと対向する側を接続パッド２ａの一辺と平行な直線によって切り欠かれた形状となっている。
そして、柱状電極１１の平面形状は、配線９の接続パッド部９ａよりもやや小さい相似形状となっている。ダミー柱状電極１２の平面形状は、ダミー接続パッド部１０よりもやや小さい相似形状となっている。また、ダミー柱状電極１２を含む柱状電極１１は保護膜５上にマトリクス状に配置されている。
次に、この半導体装置の一部の寸法の一例について説明する。柱状電極１１の直径は０．２ｍｍであり、配線９の接続パッド部９ａの直径は０．２２ｍｍである。そして、図２の点Ｐを中心にして直径０．２２ｍｍの円を描くと、接続パッド２ａ上の配線９の直線部９ｂと干渉してしまう。したがって、ダミー接続パッド部１０の切り欠かれた直線部１０ａと接続パッド２ａ上の配線９の直線部９ｂとの間隔Ｄは、その間でのショートを防止するため、例えば０．０２ｍｍ必要である。
ところで、直径０．２ｍｍの柱状電極１１の上面の面積は約０．０３１４ｍｍ２となる。これに対し、ダミー柱状電極１２の平面円弧形状の部分の直径を０．２１６ｍｍとし、その中心点Ｐから直線部１０ａまでの間隔Ｔを０．０６６ｍｍとすると、その上面の面積は約０．０３１４ｍｍ２となり、柱状電極１１の上面の面積と同じかそれに近い値となる。
このように、ダミー柱状電極１２の上面の面積を柱状電極１１の上面の面積と同じかそれに近い値となるようにすると、搭載前の直径が同じである半田ボールを柱状電極１１およびダミー柱状電極１２の上面に搭載すると、ダミー半田ボール１５の高さを半田ボール１４の高さと同じかそれに近い値つまり等しいようにすることができ、半田ボールを介しての接合力のばらつきを低減することができる。
なお、ダミー接続パッド部１０、ダミー柱状電極１２およびダミー半田ボール１５は２組以上であってもよい。
１ シリコン基板
２ 接続パッド
３ 絶縁膜
５ 保護膜
９ 配線
９ａ 接続パッド部
１０ ダミー接続パッド部
１１ 柱状電極
１２ ダミー柱状電極
１３ 封止膜
１４ 半田ボール
１５ ダミー半田ボール
２ 接続パッド
３ 絶縁膜
５ 保護膜
９ 配線
９ａ 接続パッド部
１０ ダミー接続パッド部
１１ 柱状電極
１２ ダミー柱状電極
１３ 封止膜
１４ 半田ボール
１５ ダミー半田ボール
Claims (3)
- 平面円形状の複数の柱状電極、該柱状電極上に設けられた半田ボール、平面円形の一部を切り欠かれた形状の少なくとも１つのダミー柱状電極および該ダミー柱状電極上に設けられたダミー半田ボールを備えた半導体装置において、前記ダミー柱状電極の上面の面積は前記柱状電極の上面の面積と等しいようにしたことを特徴とする半導体装置。
- 請求項１に記載の発明において、前記柱状電極は配線の接続パッド部上に設けられ、前記ダミー柱状電極はその近傍に配置された前記配線とショートしないようにするために当該配線と対向する側を切り欠かれていることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記柱状電極および前記ダミー柱状電極の周囲を覆う封止膜を有し、前記半田ボールおよび前記ダミー半田ボールは前記封止膜上にマトリクス状に配置されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005277328A JP4784229B2 (ja) | 2005-09-26 | 2005-09-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005277328A JP4784229B2 (ja) | 2005-09-26 | 2005-09-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007088331A JP2007088331A (ja) | 2007-04-05 |
| JP4784229B2 true JP4784229B2 (ja) | 2011-10-05 |
Family
ID=37974991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005277328A Expired - Fee Related JP4784229B2 (ja) | 2005-09-26 | 2005-09-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4784229B2 (ja) |
-
2005
- 2005-09-26 JP JP2005277328A patent/JP4784229B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007088331A (ja) | 2007-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5617980B2 (ja) | Ｅｓｄ保護デバイス | |
| JP3178881U (ja) | 集積回路素子パッケージ構造 | |
| EP2863419B1 (en) | Semiconductor device | |
| JP4379413B2 (ja) | 電子部品、電子部品の製造方法、回路基板及び電子機器 | |
| JP5086115B2 (ja) | ウエハーレベル半導体パッケージおよびその製造方法 | |
| JP5393986B2 (ja) | 半導体装置の配線基板、半導体装置、電子装置及びマザーボード | |
| JP2020013996A (ja) | 半導体パッケージ | |
| JP5129438B2 (ja) | 半導体装置 | |
| JP2008211125A (ja) | 半導体装置およびその製造方法 | |
| JP4293563B2 (ja) | 半導体装置及び半導体パッケージ | |
| JP4137929B2 (ja) | 半導体装置 | |
| JP4165460B2 (ja) | 半導体装置 | |
| JP4045261B2 (ja) | 半導体装置 | |
| JP4860442B2 (ja) | 半導体装置 | |
| JP2008210933A (ja) | 半導体装置 | |
| JP4784229B2 (ja) | 半導体装置 | |
| JP2007288038A (ja) | 半導体装置 | |
| JP5000130B2 (ja) | 半導体チップ | |
| JP2007059493A (ja) | 半導体装置およびその製造方法 | |
| JP2012151272A (ja) | 半導体チップ及び半導体装置 | |
| JP2004260074A (ja) | 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器 | |
| JP2011187497A (ja) | 半導体装置の実装構造およびその実装方法 | |
| JP4835230B2 (ja) | 半導体装置の実装構造 | |
| JP4887948B2 (ja) | 半導体装置及び半導体モジュール | |
| JP2009266994A (ja) | 半導体装置およびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080515 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110524 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |