JP2004260074A - 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器 - Google Patents

半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2004260074A
JP2004260074A JP2003051119A JP2003051119A JP2004260074A JP 2004260074 A JP2004260074 A JP 2004260074A JP 2003051119 A JP2003051119 A JP 2003051119A JP 2003051119 A JP2003051119 A JP 2003051119A JP 2004260074 A JP2004260074 A JP 2004260074A
Authority
JP
Japan
Prior art keywords
semiconductor device
mark
substrate
semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003051119A
Other languages
English (en)
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003051119A priority Critical patent/JP2004260074A/ja
Priority to US10/779,710 priority patent/US7061127B2/en
Priority to CNA2004100068208A priority patent/CN1525555A/zh
Publication of JP2004260074A publication Critical patent/JP2004260074A/ja
Priority to US11/413,042 priority patent/US7245029B2/en
Priority to US11/798,259 priority patent/US20070217177A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の方向を容易に判別できるようにすることにある。
【解決手段】半導体装置は、集積回路１２に電気的に接続された電極１４を有する基板１０と、電極１４に電気的に接続された外部端子４０と、基板１０の外部端子４０側の面に設けられた光透過性の絶縁層５０と、基板１０上に設けられ５０絶縁層によって覆われてなり、絶縁層５０を透かして認識できるマーク３０と、を含む。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置のパッケージとして、ウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）の普及が高まっているが、従来、完成品の半導体装置の方向は、素子形成面とは反対の面に、マーキングを施すことで特定していた。すなわち、従来技術によれば、半導体装置の構造上、半導体装置の素子形成面側から、マーキングを認識することによって半導体装置の方向を判別することができなかった。特に、複数の外部端子が左右対称に配列されている場合には、その構造から半導体装置の方向を判別することは極めて困難であった。
【０００３】
本発明の目的は、半導体装置の方向を容易に判別できるようにすることにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、集積回路に電気的に接続された電極を有する基板と、
前記電極に電気的に接続された外部端子と、
前記基板の前記外部端子側の面に設けられた光透過性の絶縁層と、
前記基板上に設けられ前記絶縁層によって覆われてなり、前記絶縁層を透かして認識できるマークと、
を含む。本発明によれば、基板の外部端子側の面から、絶縁層を透かしてマークを認識することで、半導体装置の方向を容易に判別できる。これによれば、半導体装置の構造自体からその方向を判別でき、半導体装置の取り扱いに優れる。
（２）この半導体装置において、
前記基板は、半導体基板であり、
前記集積回路は、前記半導体基板に形成されていてもよい。
（３）この半導体装置において、
前記半導体基板の前記電極が形成された面に、前記電極を避けて形成された樹脂層と、
前記電極から前記樹脂層上に延びてなり、前記樹脂層上に形成されたランドを含む配線層と、
をさらに含み、
前記外部端子は、前記ランドに設けられ、
前記絶縁層は、前記外部端子の一部を露出させて前記配線層を覆うように形成されていてもよい。
（４）この半導体装置において、
前記マークは、前記樹脂層上に形成されていてもよい。
（５）この半導体装置において、
前記半導体基板上には、パッシベーション膜が形成されており、
前記マークは、前記パッシベーション膜上に形成されてもよい。
（６）この半導体装置において、
前記マークは、前記配線層の材料の少なくとも一部と同じ材料で形成されていてもよい。これによれば、例えば、配線層と同一工程でマークを形成することができる。
（７）この半導体装置において、
前記マークは、前記配線層と非接触となる領域に形成されてもよい。
（８）この半導体装置において、
複数の前記ランドを有し、
前記複数のランドのうち、第１のランドの形状は前記マークを有し、第２のランドの形状は前記第１のランドの形状とは異なっていてもよい。これによれば、第１のランドの一部又は全体がマークになっているので、部品点数を少なくすることができる。
（９）この半導体装置において、
前記外部端子は、ハンダボールであり、
前記絶縁層は、ソルダレジストであってもよい。
（１０）この半導体装置において、
前記半導体基板は、半導体チップであってもよい。
（１１）この半導体装置において、
前記マークは、前記半導体チップの四隅のうち少なくとも１箇所に設けられてもよい。
（１２）この半導体装置において、
前記半導体基板は、半導体ウエハであって、複数の領域に前記集積回路を有してもよい。
（１３）本発明に係る回路基板には、上記半導体装置が実装されている。
（１４）本発明に係る電子機器は、上記半導体装置を有する。
（１５）本発明に係る半導体装置の実装方法は、上記半導体装置を回路基板に実装することを含み、
前記半導体装置の実装時の方向を、前記絶縁層を透かして、前記マークを認識することによって判別する。
（１６）本発明に係る半導体装置の製造方法は、集積回路に電気的に接続された電極を有する基板の一方の面にマークを形成すること、
前記基板の前記マーク側の面に、前記電極に電気的に接続する外部端子を形成すること、
光透過性の絶縁層を、前記マークを覆うように設けること、
を含む。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【０００６】
図１は、本実施の形態に係る半導体装置の一部（絶縁層５０）を取り除いた平面図である。図２は、本実施の形態に係る半導体装置の断面図（図１のＩＩ−ＩＩ断面図）である。図３〜図６は、マークの他の形態を示す半導体装置の部分平面図である。
【０００７】
半導体装置１は、基板（本実施の形態では半導体基板１０）を含む。半導体基板１０は、図１に示すように半導体チップであってもよいし、あるいは半導体ウエハであってもよい。半導体基板１０には、集積回路１２が形成され（図２参照）、集積回路１２に電気的に接続された電極（例えばパッド）１４が形成されている。半導体チップの場合には、集積回路１２は１つの領域に形成されることが多く、半導体ウエハの場合には、集積回路１２は複数の領域に形成されることが多い。電極１４は、半導体基板１０のいずれかの面に複数形成されている。複数の電極１４は、半導体チップ（又は半導体チップとなる領域）の端部（例えば対向する２辺又は４辺）に沿って配列されていてもよい。半導体基板１０の表面（電極１４が形成された面）には、パッシベーション膜（例えばシリコン窒化膜又はシリコン酸化膜）１６が形成されている。
【０００８】
本実施の形態では、半導体基板１０の電極１４が形成された面（例えばパッシベーション膜１６上）には、１層又は複数層からなる樹脂層１８が形成されている。樹脂層１８は、電極１４を避けて形成されている。図１に示すように、樹脂層１８は、半導体チップの中央部に形成されてもよい。樹脂層１８は、上面よりもその反対面（底面）が大きくなるように、側面が傾斜してもよい。樹脂層１８は、応力緩和機能を有してもよい。樹脂層１８は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）等の樹脂で形成することができる。樹脂層１８は、半導体基板１０と後述の外部端子４０との間に形成されてもよい。
【０００９】
本実施の形態では、半導体装置１は、配線層２０を含む。配線層２０は、半導体基板１０の電極１４が形成された面に形成されている。配線層２０は、導電材料（例えば金属）で形成されている。配線層２０は、図１に示すように複数形成され、各配線層２０は、１層又は複数層で形成されている。複数層の場合には、構造の信頼性及び電気特性を考慮して、配線層２０を異なる複数の材料（例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）など）を組み合わせて形成してもよい。配線層２０は、電極１４を覆うように形成されて、電極１４に電気的に接続されている。配線層２０は、電極１４から樹脂層１８上に延びている。配線層２０は、樹脂層１８の側面（傾斜面）を通って、その上面に至るように形成されている。
【００１０】
配線層２０は、複数のランド（本実施の形態では第１及び第２のランド２２，２４）を含む。ランドは、電気的接続部であり、電気的特性を高めるために表面にメッキ層（図示しない）が形成されている。ランドは、樹脂層１８上に形成されている。ランドは、配線層２０のラインよりも幅が大きくなっており、例えば丸ランドであってもよい。
【００１１】
半導体装置１は、複数の外部端子４０を含む。外部端子４０は、半導体基板１０の電極１４が形成された面に形成されている。外部端子４０は、電極１４に電気的に接続されている。図１及び図２に示すように、外部端子４０は、配線層２０に電気的に接続されている。外部端子４０は、ランドに設けられてもよい。外部端子４０は、導電性を有する金属で形成されてもよい。外部端子４０は、ろう材で形成されてもよい。外部端子４０は、例えば球状をなしていてもよく、例えばハンダボールであってもよい。図１に示す例では、複数の外部端子４０は、半導体基板１０の平面視において、左右対称に配置されている。
【００１２】
半導体装置１は、絶縁層（例えば樹脂からなる層）５０を含む。絶縁層５０は、光透過性を有し、例えば半透明又は透明な材料で形成されてもよい。絶縁層５０は、１層又は複数層（図２に示す例では第１及び第２の絶縁層５２，５４）で形成されている。絶縁層５０は、半導体基板１０の外部端子４０側の面に設けられている。詳しくは、絶縁層５０は外部端子４０の少なくとも一部を露出させて（外部端子４０の先端部を露出させて）、配線層２０を覆うように形成されている。絶縁層５０は、ソルダレジストとして使用してもよい。
【００１３】
図２に示す例では、絶縁層５０は、第１及び第２の絶縁層５２，５４を含む。第１及び第２の絶縁層５２，５４は、上述したように光透過性を有する。第１の絶縁層５２は、配線層２０を形成した後に、配線層２０の少なくとも一部を覆うように形成してもよい。図２に示すように、第１の絶縁層５２は、ランドの少なくとも中央部を除いて形成されてもよい。第１の絶縁層５２を形成することによって、配線層２０の酸化、腐食又は断線などを防止することができる。
【００１４】
第２の絶縁層５４は、第１の絶縁層５２上に積層されている。第２の絶縁層５４は、外部端子４０を形成した後に、第１の絶縁層５２上に形成してもよい。第２の絶縁層５２は、外部端子４０の先端部を露出させて設けられている。その場合、第２の絶縁層５４は、外部端子４０の根本部（下端部）を覆っている。これによって、外部端子４０の根本部を補強することができる。
【００１５】
半導体装置１は、マーク３０を含む。マーク３０は、半導体基板１０の外部端子４０側の面（例えば樹脂層１８上）に形成され、絶縁層５０（図２では第１及び第２の絶縁層５２，５４）で覆われている。絶縁層５０は光透過性を有するので、マーク３０は、絶縁層５０を透かして認識することができる。これによれば、マーク３０上に絶縁層５０が設けられているので、マーク３０の破損、剥離又は酸化による変色を防止することができ、マーク３０によって確実に半導体装置の方向を判別できる。
【００１６】
マーク３０は、半導体装置１（又は半導体基板１０）の少なくとも方向（平面方向）を知ることができる位置又は形状に形成されている。例えば、マーク３０の形状を、いずれかの方向を判別できる形状（例えば矢印の形状など）に形成してもよい。あるいは、マーク３０は、半導体基板１０の端部（例えば角部）に形成されてもよい。こうすることで、マーク３０の位置を認識するだけで（その形状が認識できなくても）、半導体装置の方向を判別できる。なお、マーク３０は、１つ又は複数のいずれであってもよい。
【００１７】
マーク３０は、配線層２０の材料の少なくとも一部（配線層２０が複数層である場合にはそのうちの少なくとも１層）と同じ材料で形成されてもよい。例えば、配線層２０が金属からなる場合に、マーク３０も金属で形成されてもよい。配線層２０を複数層で形成する場合には、マーク３０も複数層で形成してもよい。これによれば、マーク３０を、配線層３０と同一工程で形成することが可能になるので、コスト及び工程数を削減できる。
【００１８】
図１及び図２に示す例では、複数のうち、いずれかのランドの一部がマーク３０になっている。詳しくは、少なくとも１つの第１のランド２２の形状はマーク３０を有し、第２のランド２４の形状は第１のランド２２の形状とは異なっている。図１に示す例では、第１のランド２２の形状は、中央部に外部端子４０が設けられる円形部分と、該円形部分から突出する突出部分（図１では四角形の部分）と、を有し、該突出部分がマーク３０であってもよい。該突出部分は、第１のランド２２におけるラインとは反対側に設けられてもよい。上述とは別に、第１のランド２２の形状の全体がマーク３０であるともいえる。これによれば、第１のランド２２の一部又は全体がマーク３０になっているので、半導体装置の部品点数を少なくすることができる。また、マーク３０を独立して形成する場合と比較して、半導体装置のスペースを有効に利用することができる。このことは、半導体装置が半導体チップサイズにほぼ等しいＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）の場合に適用すると特に効果的である。
【００１９】
マークの形状（又は第１のランド２２の表面形状）は、特に限定されず、図３〜図６に示すように、種々の変形が可能である。図３に示すように、マーク３２としての上記突出部分は、三角形状をなしてもよい。図４に示すように、マーク３４としての上記突出部分は、複数の多角形を組み合わせた形状（例えば凸形状）をなしてもよい。図５に示すように、マーク３６としての上記突出部分は、第１のランド２２におけるラインとは反対側に限定されず、例えばラインから直角をなす側に設けられてもよい。図６に示すように、マーク３８としての上記突出部分は、複数箇所（例えば図１及び図５の両方の箇所）に設けられてもよい。
【００２０】
本実施の形態の変形例として、図７及び図８に示すようにマーク６０（マーク６２）は、配線層２０から独立して形成してもよい。すなわち、マーク６０（マーク６２）は、配線層２０（ランド２２）とは非接触となる領域に設けられてもよい。図７に示す例のように、パッシベーション１６（図２参照）上に前述の配線層と同一のプロセスでマーク６０が形成されても良い。図８に示す例のように、樹脂層１８上に前述の配線層と同一のプロセスでマーク６２が形成されても良い。これによれば、ランドの配置に限定されずにマークを設けることができるので、マークを認識しやすい位置に形成することが可能になり、半導体装置の方向を容易に判別できる。さらに、配線層２０に隣接してマークを設ける必要がないため、電極１４からランド２２までの間の配線層２０の引き回しの自由度を高めることができる。また、図７、図８に示すように、マーク６０（マーク６２）は半導体チップの四隅のうち少なくとも１箇所に設けてもよい。
【００２１】
本実施の形態の変形例として、半導体装置は、基板（例えばインターポーザ）と、基板に実装された半導体チップ（集積回路が形成されている）と、を含んでもよい。その場合、基板には、半導体チップの集積回路に電気的に接続された電極（例えば配線パターンの端子部）が形成されている。半導体装置の方向を判別するためのマークは、基板（詳しくは基板の電極が形成された面側）に形成されている。
【００２２】
本実施の形態に係る半導体装置によれば、基板（半導体基板１０）の外部端子４０側の面から、絶縁層５０を透かしてマーク３０を認識することで、半導体装置の方向を容易に判別できる。これによれば、半導体装置の構造自体からその方向を判別でき、半導体装置の取り扱いに優れる。
【００２３】
本実施の形態に係る半導体装置の製造方法は、基板（本実施の形態では半導体基板１０）の一方の面（例えば電極１４の形成面）にマーク３０を形成し、半導体基板１０のマーク３０を形成した側の面に外部端子４０を形成し、絶縁層５０をマーク３０を覆うように設けることを含む。絶縁層５０は、上述したように光透過性を有するので、マーク３０は、絶縁層５０を透かして認識できるようになっている。半導体基板１０が半導体ウエハである場合、半導体基板１０を、複数の集積回路１２の領域ごとに切断する。半導体基板１０を切断して複数の半導体装置が得られる。これによれば、ウエハ単位でパッケージングがなされる。なお、その他の事項及び効果は、上述の半導体装置において説明した内容から導くことができるので省略する。
【００２４】
本実施の形態に係る半導体装置の実装方法は、半導体装置１（半導体チップを含む）を回路基板（例えばマザーボード（図９参照））に実装することを含み、半導体装置１の実装時の方向を、絶縁層５０を透かして、マーク３０を認識することによって判別する。これによれば、半導体装置の構造自体からその方向を判別できる。なお、その他の事項及び効果は、上述の半導体装置において説明した内容から導くことができるので省略する。
【００２５】
図９には、本発明の実施の形態に係る半導体装置１が実装された回路基板１０００が示されている。本発明の実施の形態に係る半導体装置を有する電子機器として、図１０にはノート型パーソナルコンピュータ２０００が示され、図１１には携帯電話３０００が示されている。
【００２６】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態に係る半導体装置の平面図である。
【図２】図２は、本発明の実施の形態に係る半導体装置の断面図である。
【図３】図３は、本発明の実施の形態に係る半導体装置の部分平面図である。
【図４】図４は、本発明の実施の形態に係る半導体装置の部分平面図である。
【図５】図５は、本発明の実施の形態に係る半導体装置の部分平面図である。
【図６】図６は、本発明の実施の形態に係る半導体装置の部分平面図である。
【図７】図７は、本発明の実施の形態に係る半導体装置の部分平面図である。
【図８】図８は、本発明の実施の形態に係る半導体装置の部分平面図である。
【図９】図９は、本発明の実施の形態に係る回路基板を示す図である。
【図１０】図１０は、本発明の実施の形態に係る電子機器を示す図である。
【図１１】図１１は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０…半導体基板 １２…集積回路 １４…電極 １８…樹脂層
２０…配線層 ２２…第１のランド ２４…第２のランド ３０…マーク
３２…マーク ３４…マーク ３６…マーク ３８…マーク
４０…外部端子 ５０…絶縁層 ６０…マーク ６２…マーク

Claims (16)

  1. 集積回路に電気的に接続された電極を有する基板と、
    前記電極に電気的に接続された外部端子と、
    前記基板の前記外部端子側の面に設けられた光透過性の絶縁層と、
    前記基板上に設けられ前記絶縁層によって覆われてなり、前記絶縁層を透かして認識できるマークと、
    を含む半導体装置。
  2. 請求項１記載の半導体装置において、
    前記基板は、半導体基板であり、
    前記集積回路は、前記半導体基板に形成されてなる半導体装置。
  3. 請求項２記載の半導体装置において、
    前記半導体基板の前記電極が形成された面に、前記電極を避けて形成された樹脂層と、
    前記電極から前記樹脂層上に延びてなり、前記樹脂層上に形成されたランドを含む配線層と、
    をさらに含み、
    前記外部端子は、前記ランドに設けられ、
    前記絶縁層は、前記外部端子の少なくとも一部を露出させて前記配線層を覆うように形成されてなる半導体装置。
  4. 請求項３記載の半導体装置において、
    前記マークは、前記樹脂層上に形成されてなる半導体装置。
  5. 請求項３記載の半導体装置において、
    前記半導体基板上には、パッシベーション膜が形成されており、
    前記マークは、前記パッシベーション膜上に形成されてなる半導体装置。
  6. 請求項３から請求項５のいずれかに記載の半導体装置において、
    前記マークは、前記配線層の材料の少なくとも一部と同じ材料で形成されてなる半導体装置。
  7. 請求項３から請求項６のいずれかに記載の半導体装置において、
    前記マークは、前記配線層と非接触となる領域に形成されてなる半導体装置。
  8. 請求項３から請求項６のいずれかに記載の半導体装置において、
    複数の前記ランドを有し、
    前記複数のランドのうち、第１のランドの形状は前記マークを有し、第２のランドの形状は前記第１のランドの形状とは異なっている半導体装置。
  9. 請求項１から請求項８のいずれかに記載の半導体装置において、
    前記外部端子は、ハンダボールであり、
    前記絶縁層は、ソルダレジストである半導体装置。
  10. 請求項１から請求項９のいずれかに記載の半導体装置において、
    前記半導体基板は、半導体チップである半導体装置。
  11. 請求項１０記載の半導体装置において、
    前記マークは、前記半導体チップの四隅のうち少なくとも１箇所に設けられてなる半導体装置。
  12. 請求項１から請求項９のいずれかに記載の半導体装置において、
    前記半導体基板は、半導体ウエハであって、複数の領域に前記集積回路を有する半導体装置。
  13. 請求項１から請求項１２のいずれかに記載の半導体装置が実装されてなる回路基板。
  14. 請求項１から請求項１２のいずれかに記載の半導体装置を有する電子機器。
  15. 請求項１から請求項１２のいずれかに記載の半導体装置を回路基板に実装することを含み、
    前記半導体装置の実装時の方向を、前記絶縁層を透かして、前記マークを認識することによって判別する半導体装置の実装方法。
  16. 集積回路に電気的に接続された電極を有する基板の一方の面にマークを形成すること、
    前記基板の前記マーク側の面に、前記電極に電気的に接続する外部端子を形成すること、
    光透過性の絶縁層を、前記マークを覆うように設けること、
    を含む半導体装置の製造方法。
JP2003051119A 2003-02-27 2003-02-27 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器 Pending JP2004260074A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003051119A JP2004260074A (ja) 2003-02-27 2003-02-27 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器
US10/779,710 US7061127B2 (en) 2003-02-27 2004-02-18 Semiconductor device, manufacturing method and mounting method of the semiconductor device, circuit board, and electronic apparatus
CNA2004100068208A CN1525555A (zh) 2003-02-27 2004-02-24 半导体装置及其制造和安装方法、电路基板以及电子机器
US11/413,042 US7245029B2 (en) 2003-02-27 2006-04-28 Semiconductor device, manufacturing method and mounting method of the semiconductor device, circuit board, and electronic apparatus
US11/798,259 US20070217177A1 (en) 2003-02-27 2007-05-11 Semiconductor device, manufacturing method and mounting method of the semiconductor device, circuit board, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003051119A JP2004260074A (ja) 2003-02-27 2003-02-27 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2004260074A true JP2004260074A (ja) 2004-09-16

Family

ID=32984354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003051119A Pending JP2004260074A (ja) 2003-02-27 2003-02-27 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器

Country Status (3)

Country Link
US (3) US7061127B2 (ja)
JP (1) JP2004260074A (ja)
CN (1) CN1525555A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269895A (ja) * 2005-03-25 2006-10-05 Seiko Epson Corp 半導体装置の製造方法、半導体装置および電子機器
JP2011009647A (ja) * 2009-06-29 2011-01-13 Oki Semiconductor Co Ltd 半導体装置、及び半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3885890B2 (ja) * 2004-04-28 2007-02-28 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4449830B2 (ja) * 2005-06-14 2010-04-14 セイコーエプソン株式会社 面発光型半導体レーザ
US10492290B2 (en) * 2018-03-02 2019-11-26 Dell Products L.P. Circuit board pad mounting orientation system

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355976B1 (en) * 1992-05-14 2002-03-12 Reveo, Inc Three-dimensional packaging technology for multi-layered integrated circuits
US5512712A (en) * 1993-10-14 1996-04-30 Ibiden Co., Ltd. Printed wiring board having indications thereon covered by insulation
TW345705B (en) * 1994-07-28 1998-11-21 Handotai Energy Kenkyusho Kk Laser processing method
EP1921902B1 (en) * 1996-12-19 2011-03-02 Ibiden Co., Ltd. Multilayered printed circuit board
US5898227A (en) * 1997-02-18 1999-04-27 International Business Machines Corporation Alignment targets having enhanced contrast
US5887343A (en) * 1997-05-16 1999-03-30 Harris Corporation Direct chip attachment method
US5876884A (en) * 1997-10-02 1999-03-02 Fujitsu Limited Method of fabricating a flat-panel display device and an apparatus therefore
JP3378880B2 (ja) 1997-12-26 2003-02-17 松下電器産業株式会社 半導体装置及びその製造方法
JPH11195667A (ja) 1997-12-26 1999-07-21 New Japan Radio Co Ltd ボンディング用パッド及びホトマスクのアライメント方法
JP3400340B2 (ja) * 1998-02-20 2003-04-28 株式会社新川 フリップチップボンディング方法及び装置
JP2000040773A (ja) 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
US6278193B1 (en) * 1998-12-07 2001-08-21 International Business Machines Corporation Optical sensing method to place flip chips
JP3711211B2 (ja) * 1999-05-26 2005-11-02 シャープ株式会社 固体撮像装置
JP2001297963A (ja) * 2000-04-12 2001-10-26 Oki Electric Ind Co Ltd 位置合わせ方法
US6583445B1 (en) * 2000-06-16 2003-06-24 Peregrine Semiconductor Corporation Integrated electronic-optoelectronic devices and method of making the same
US6673692B2 (en) * 2000-06-28 2004-01-06 Micron Technology, Inc. Method and apparatus for marking microelectronic dies and microelectronic devices
JP3711341B2 (ja) 2001-04-27 2005-11-02 沖電気工業株式会社 半導体装置
US6465898B1 (en) * 2001-07-23 2002-10-15 Texas Instruments Incorporated Bonding alignment mark for bonds over active circuits
US6900538B2 (en) * 2003-06-03 2005-05-31 Micrel, Inc. Integrating chip scale packaging metallization into integrated circuit die structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269895A (ja) * 2005-03-25 2006-10-05 Seiko Epson Corp 半導体装置の製造方法、半導体装置および電子機器
JP4635676B2 (ja) * 2005-03-25 2011-02-23 セイコーエプソン株式会社 半導体装置の製造方法
JP2011009647A (ja) * 2009-06-29 2011-01-13 Oki Semiconductor Co Ltd 半導体装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20060192303A1 (en) 2006-08-31
US7245029B2 (en) 2007-07-17
CN1525555A (zh) 2004-09-01
US7061127B2 (en) 2006-06-13
US20070217177A1 (en) 2007-09-20
US20040183178A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
US7564142B2 (en) Electronic device and method of manufacturing the same, circuit board, and electronic instrument
JP3178881U (ja) 集積回路素子パッケージ構造
KR20100094943A (ko) 반도체 장치
US7245029B2 (en) Semiconductor device, manufacturing method and mounting method of the semiconductor device, circuit board, and electronic apparatus
JP4668938B2 (ja) 半導体装置及びその製造方法
JP3804797B2 (ja) 半導体装置及びその製造方法
JP2003282790A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004241696A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3458056B2 (ja) 半導体装置およびその実装体
JP3726906B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11354578A (ja) 半導体装置及びその製造方法
US7459637B2 (en) Semiconductor device, manufacturing method thereof, circuit board, and electronic appliance
JP3885890B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003209137A (ja) 実装構造基板及びその製造方法並びに電子機器
JP2007142481A (ja) 半導体装置、回路基板及び電子機器
JP2012109614A (ja) 半導体装置、回路基板及び電子機器
JP5954365B2 (ja) 半導体装置、回路基板及び電子機器
TW506034B (en) Detection structure for bump alignment
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4240226B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4058630B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038692B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH09246274A (ja) 半導体装置
JP2010016397A (ja) 半導体装置、回路基板及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051109