JP3458056B2 - 半導体装置およびその実装体 - Google Patents
半導体装置およびその実装体Info
- Publication number
- JP3458056B2 JP3458056B2 JP228798A JP228798A JP3458056B2 JP 3458056 B2 JP3458056 B2 JP 3458056B2 JP 228798 A JP228798 A JP 228798A JP 228798 A JP228798 A JP 228798A JP 3458056 B2 JP3458056 B2 JP 3458056B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- electrodes
- insulating material
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタ等の
半導体素子を内蔵する半導体装置及びその製造方法に係
り、特に配線部分の構造の改善に関する。
半導体素子を内蔵する半導体装置及びその製造方法に係
り、特に配線部分の構造の改善に関する。
【０００２】
【従来の技術】近年、半導体チップをプリント基板等に
実装するに際し、ボンディングワイヤを行なう代わり
に、半導体チップの主面側を下方に向けてプリント基板
等の母基板に搭載し、半導体チップ側の外部電極端子と
プリント基板等の母基板の接続端子とを直接バンプ等を
介して接続するようにしたいわゆるフリップチップ実装
と呼ばれる技術が知られている。
実装するに際し、ボンディングワイヤを行なう代わり
に、半導体チップの主面側を下方に向けてプリント基板
等の母基板に搭載し、半導体チップ側の外部電極端子と
プリント基板等の母基板の接続端子とを直接バンプ等を
介して接続するようにしたいわゆるフリップチップ実装
と呼ばれる技術が知られている。
【０００３】図１０は、このようなフリップチップ実装
を行なうのに適した半導体装置の一般的な構造を示す平
面図であり、図１１は図１０のXI−XI線における断面図
である。
を行なうのに適した半導体装置の一般的な構造を示す平
面図であり、図１１は図１０のXI−XI線における断面図
である。
【０００４】図１０及び図１１に示すように、半導体チ
ップ２０１の主面上には電極２０２が設けられており、
半導体チップ２０１の主面上にはこの電極２０２に接続
される金属配線２０３が形成されている。さらに、半導
体チップ２０１の主面のうち金属配線２０３で覆われて
いない部分と金属配線２０３とを覆うパッシベーション
膜２０４が形成されている。そして、金属配線２０３の
うちパッシベーション膜２０４の開口内に露出している
部分が外部電極端子として機能するように構成されてい
る。
ップ２０１の主面上には電極２０２が設けられており、
半導体チップ２０１の主面上にはこの電極２０２に接続
される金属配線２０３が形成されている。さらに、半導
体チップ２０１の主面のうち金属配線２０３で覆われて
いない部分と金属配線２０３とを覆うパッシベーション
膜２０４が形成されている。そして、金属配線２０３の
うちパッシベーション膜２０４の開口内に露出している
部分が外部電極端子として機能するように構成されてい
る。
【０００５】図１２は、この半導体装置をプリント基板
２５０にフリップチップ実装したときの状態を示す断面
図である。同図に示すように、プリント基板２５０上の
接続端子２５１と半導体チップ２０１上の金属配線２０
３の外部電極端子となる部分とを対峙させた状態で、両
者間にはんだバンプ２５２を介在させて、半導体チップ
２０１をプリント基板２５０上に搭載するようになされ
ている。
２５０にフリップチップ実装したときの状態を示す断面
図である。同図に示すように、プリント基板２５０上の
接続端子２５１と半導体チップ２０１上の金属配線２０
３の外部電極端子となる部分とを対峙させた状態で、両
者間にはんだバンプ２５２を介在させて、半導体チップ
２０１をプリント基板２５０上に搭載するようになされ
ている。
【０００６】このように、金属配線２０３の外部電極端
子となる部分とプリント基板２５０の接続端子２５１と
を直接はんだバンプ２５２を介して接続することによ
り、ワイヤボンディング工程を不要とし、工程の簡素化
と接続状態の信頼性の向上とを図ろうとするものであ
る。
子となる部分とプリント基板２５０の接続端子２５１と
を直接はんだバンプ２５２を介して接続することによ
り、ワイヤボンディング工程を不要とし、工程の簡素化
と接続状態の信頼性の向上とを図ろうとするものであ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置においては、はんだバンプ等による接続
を行なった後、はんだバンプ等による接続部の信頼性が
必ずしも十分でないという問題があった。その原因は、
半導体チップ側の外部電極端子となる部分と母基板側の
接続端子と接続面積が本来小さい上に、実装時に両者の
位置がずれたときには接触面積がさらに小さくなること
にある。
来の半導体装置においては、はんだバンプ等による接続
を行なった後、はんだバンプ等による接続部の信頼性が
必ずしも十分でないという問題があった。その原因は、
半導体チップ側の外部電極端子となる部分と母基板側の
接続端子と接続面積が本来小さい上に、実装時に両者の
位置がずれたときには接触面積がさらに小さくなること
にある。
【０００８】本発明は、上記従来の問題に鑑みてなされ
たものであり、その目的は、フリップチップ実装時にお
ける半導体チップと母基板との間の接続強度を高める手
段を講ずることにより、接続部における信頼性の高い半
導体装置及びその製造方法を提供することにある。
たものであり、その目的は、フリップチップ実装時にお
ける半導体チップと母基板との間の接続強度を高める手
段を講ずることにより、接続部における信頼性の高い半
導体装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明が講じた手段は、半導体チップ上に高低差を
有する２つの領域を設け、さらにこの２つの領域に跨る
金属配線を設け、この金属配線を外部電極端子として用
いることにより、はんだ等の接合金属の形成状態を改善
し、もって、信頼性の向上を図ることにある。
に、本発明が講じた手段は、半導体チップ上に高低差を
有する２つの領域を設け、さらにこの２つの領域に跨る
金属配線を設け、この金属配線を外部電極端子として用
いることにより、はんだ等の接合金属の形成状態を改善
し、もって、信頼性の向上を図ることにある。
【００１０】本発明の第１の半導体装置は、請求項１に
記載されているように、主面上の周辺部に複数の電極が
形成された半導体チップと、上記半導体チップの主面側
において、上記半導体チップの周辺部を除く領域に形成
された絶縁性材料と、上記電極と上記絶縁性材料とに跨
るように形成され、上記半導体チップ上の各電極にそれ
ぞれ接続される複数の金属配線とを備えている。
記載されているように、主面上の周辺部に複数の電極が
形成された半導体チップと、上記半導体チップの主面側
において、上記半導体チップの周辺部を除く領域に形成
された絶縁性材料と、上記電極と上記絶縁性材料とに跨
るように形成され、上記半導体チップ上の各電極にそれ
ぞれ接続される複数の金属配線とを備えている。
【００１１】これにより、半導体装置を母基板上に搭載
する際に、半導体装置の金属配線と母基板の接続端子と
の間にはんだ等の導電性部材を介在させると、電極から
絶縁性材料に跨って設けられる金属配線が外部電極端子
として機能できるので、はんだ等の導電性部材が形成さ
れる範囲が広くなり、フリップチップ実装時における搭
載位置が多少ずれても、広い接続部が確保される。さら
に、電極と導電性部材との接合面積が大きいので、特に
実装時にはんだの表面張力によって外部電極端子として
機能する金属配線と母基板の接続端子とがセルフアライ
ンする機能が従来のものよりも高くなる。
する際に、半導体装置の金属配線と母基板の接続端子と
の間にはんだ等の導電性部材を介在させると、電極から
絶縁性材料に跨って設けられる金属配線が外部電極端子
として機能できるので、はんだ等の導電性部材が形成さ
れる範囲が広くなり、フリップチップ実装時における搭
載位置が多少ずれても、広い接続部が確保される。さら
に、電極と導電性部材との接合面積が大きいので、特に
実装時にはんだの表面張力によって外部電極端子として
機能する金属配線と母基板の接続端子とがセルフアライ
ンする機能が従来のものよりも高くなる。
【００１２】請求項２に記載されているように、請求項
１の半導体装置において、上記半導体チップの主面上に
は高低差を有する２つの領域があり、上記高低差を有す
る２つの領域のうち低い方の領域には、上記複数の電極
が設けられていることが好ましい。
１の半導体装置において、上記半導体チップの主面上に
は高低差を有する２つの領域があり、上記高低差を有す
る２つの領域のうち低い方の領域には、上記複数の電極
が設けられていることが好ましい。
【００１３】これにより、はんだ等のフィレットが金属
配線の高低差を有する２つの領域に跨って形成されるの
で、導電性部材の少なくとも一部が必ず厚くなり、導電
性部材が全体的に薄くしか形成されないときに比べ、十
分な接合強度が確実に得られる。また、接合強度が大き
いことで、ヒートサイクルなどにより半導体装置と母基
板との熱膨張係数の不一致による熱ストレスを受けたと
しても信頼性が向上するという利点がある。
配線の高低差を有する２つの領域に跨って形成されるの
で、導電性部材の少なくとも一部が必ず厚くなり、導電
性部材が全体的に薄くしか形成されないときに比べ、十
分な接合強度が確実に得られる。また、接合強度が大き
いことで、ヒートサイクルなどにより半導体装置と母基
板との熱膨張係数の不一致による熱ストレスを受けたと
しても信頼性が向上するという利点がある。
【００１４】請求項３に記載されているように、請求項
２の半導体装置において、上記絶縁 性材料は、上記半導
体チップとの境界部においてくさび状の傾斜部を有して
いることが好ましい。
２の半導体装置において、上記絶縁 性材料は、上記半導
体チップとの境界部においてくさび状の傾斜部を有して
いることが好ましい。
【００１５】これにより、金属配線に鋭角的な部分が存
在しないことで、応力集中の少ない信頼性の高い金属配
線が得られることになる。
在しないことで、応力集中の少ない信頼性の高い金属配
線が得られることになる。
【００１６】請求項４に記載されているように、請求項
２又は３記載の半導体装置において、上記半導体チップ
の上にパッシベーション膜を形成しておき、上記高低差
を有する２つの領域が、上記絶縁膜の上面と上記パッシ
ベーション膜の上面とに存在するものとすることができ
る。
２又は３記載の半導体装置において、上記半導体チップ
の上にパッシベーション膜を形成しておき、上記高低差
を有する２つの領域が、上記絶縁膜の上面と上記パッシ
ベーション膜の上面とに存在するものとすることができ
る。
【００１７】これにより、半導体チップ内のトランジス
タ等の部材を水分の侵入等から確実に保護することがで
き、より信頼性の高い半導体装置が得られる。
タ等の部材を水分の侵入等から確実に保護することがで
き、より信頼性の高い半導体装置が得られる。
【００１８】請求項５に記載されているように、請求項
２〜４のうちいずれか１つに記載の半導体装置におい
て、上記絶縁性材料が、段付形状を有していてもよい。
２〜４のうちいずれか１つに記載の半導体装置におい
て、上記絶縁性材料が、段付形状を有していてもよい。
【００１９】これにより、上述のような半導体装置のフ
リップチップ実装時において、はんだ等のフィレットが
多段に亘って形成されることで、接続部の信頼性がより
向上することになる。
リップチップ実装時において、はんだ等のフィレットが
多段に亘って形成されることで、接続部の信頼性がより
向上することになる。
【００２０】請求項６に記載されているように、請求項
１〜５のうちいずれか１つに記載の半導体装置におい
て、上記半導体チップの主面側の周縁部に面取りが施さ
れており、該面取りされた部分の上にも上記金属配線が
存在させておくことができる。
１〜５のうちいずれか１つに記載の半導体装置におい
て、上記半導体チップの主面側の周縁部に面取りが施さ
れており、該面取りされた部分の上にも上記金属配線が
存在させておくことができる。
【００２１】これにより、半導体装置のフリップチップ
実装時において、はんだ等のフィレットが面取り部にま
で亘って広く形成される。しかも、半導体チップの外周
部に厚いフィレットが存在することで、接続部の信頼性
が極めて高くなる。
実装時において、はんだ等のフィレットが面取り部にま
で亘って広く形成される。しかも、半導体チップの外周
部に厚いフィレットが存在することで、接続部の信頼性
が極めて高くなる。
【００２２】請求項７に記載されているように、請求項
１〜６のうちいずれか１つの半導体装置において、上記
半導体チップが矩形状の平面形状を有している場合に
は、上記電極を上記半導体チップの４隅に配置してお
き、上記金属配線を上記各電極に接続される４つの金属
配線とすることができる。
１〜６のうちいずれか１つの半導体装置において、上記
半導体チップが矩形状の平面形状を有している場合に
は、上記電極を上記半導体チップの４隅に配置してお
き、上記金属配線を上記各電極に接続される４つの金属
配線とすることができる。
【００２３】これにより、広い４つの金属配線がそれぞ
れ外部電極端子として機能できるフリップチップ実装に
適した信頼性の高い半導体装置が得られる。
れ外部電極端子として機能できるフリップチップ実装に
適した信頼性の高い半導体装置が得られる。
【００２４】請求項８に記載されているように、請求項
１〜６のうちいずれか１つの半導体装置において、上記
半導体チップが矩形状の平面形状を有している場合に
は、上記電極を上記半導体チップの４隅及び辺部に配置
しておき、上記金属配線を上記電極と同数個形成するこ
ともできる。
１〜６のうちいずれか１つの半導体装置において、上記
半導体チップが矩形状の平面形状を有している場合に
は、上記電極を上記半導体チップの４隅及び辺部に配置
しておき、上記金属配線を上記電極と同数個形成するこ
ともできる。
【００２５】これにより、多ピン化，高密度実装に適し
た構造となり、しかも接続部における信頼性の高い半導
体装置が得られることになる。
た構造となり、しかも接続部における信頼性の高い半導
体装置が得られることになる。
【００２６】請求項９に記載されているように、請求項
１〜８のうちいずれか１つに記載の半導体装置におい
て、上記各金属配線のうちいずれか１つの金属配線の形
状が他の金属配線の形状と異なっていることが好まし
い。
１〜８のうちいずれか１つに記載の半導体装置におい
て、上記各金属配線のうちいずれか１つの金属配線の形
状が他の金属配線の形状と異なっていることが好まし
い。
【００２７】これにより、金属配線の形状の相違を利用
してピン番号を識別できるので、半導体装置の実装時に
母基板の接続端子と半導体チップ側の外部電極端子との
対応関係を迅速に認識できることができる。
してピン番号を識別できるので、半導体装置の実装時に
母基板の接続端子と半導体チップ側の外部電極端子との
対応関係を迅速に認識できることができる。
【００２８】請求項１０に記載されているように、請求
項１〜９のうちいずれか１つの半導体装置において、上
記各金属配線同士の間に、各金属配線と外部機器の接続
端子とを電気的に接続するための導電性材料をはじく特
性を有するレジスト部材を介在させておくことが好まし
い。
項１〜９のうちいずれか１つの半導体装置において、上
記各金属配線同士の間に、各金属配線と外部機器の接続
端子とを電気的に接続するための導電性材料をはじく特
性を有するレジスト部材を介在させておくことが好まし
い。
【００２９】請求項１１に記載されているように、請求
項１〜１０のうちいずれか１つの半導体装置において、
上記絶縁膜は、弾性率の低い樹脂材料により構成されて
いることが好ましい。
項１〜１０のうちいずれか１つの半導体装置において、
上記絶縁膜は、弾性率の低い樹脂材料により構成されて
いることが好ましい。
【００３０】これにより、金属配線に対して衝撃力や熱
応力が作用したときに絶縁膜が緩衝材として機能するの
で、金属配線の信頼性がより向上する。
応力が作用したときに絶縁膜が緩衝材として機能するの
で、金属配線の信頼性がより向上する。
【００３１】これにより、はんだ等の導電性材料膜が各
配線金属間に存在することで生じる金属配線間の短絡を
確実に防止することができる。
配線金属間に存在することで生じる金属配線間の短絡を
確実に防止することができる。
【００３２】本発明の半導体装置の実装体は、請求項１
２に記載されているように、主面上の周辺部に形成され
た複数の電極を有する半導体チップと、上記半導体チッ
プの主面側において、上記半導体チップの周辺部を除く
領域に形成された絶縁性材料と、上記各電極と上記絶縁
性材料とに跨るように形成され、上記半導体チップ上の
各電極にそれぞれ接続される複数の金属配線と、接続端
子が形成された基板と、上記金属配線の上記絶縁性材料
上に形成された第１の領域および上記金属配線の上記電
極上に形成された第２の領域とに亘る部分と、上記基板
の上記接続端子との間に形成されたはんだとからなって
いる。
２に記載されているように、主面上の周辺部に形成され
た複数の電極を有する半導体チップと、上記半導体チッ
プの主面側において、上記半導体チップの周辺部を除く
領域に形成された絶縁性材料と、上記各電極と上記絶縁
性材料とに跨るように形成され、上記半導体チップ上の
各電極にそれぞれ接続される複数の金属配線と、接続端
子が形成された基板と、上記金属配線の上記絶縁性材料
上に形成された第１の領域および上記金属配線の上記電
極上に形成された第２の領域とに亘る部分と、上記基板
の上記接続端子との間に形成されたはんだとからなって
いる。
【００３３】これにより、電極上から絶縁性材料上に跨
って設けられる金属配線が外部電極端子として機能でき
るので、はんだ等の導電性部材が形成される範囲が広く
なり、フリップチップ実装時における搭載位置が多少ず
れても、広い接続部が確保される。
って設けられる金属配線が外部電極端子として機能でき
るので、はんだ等の導電性部材が形成される範囲が広く
なり、フリップチップ実装時における搭載位置が多少ず
れても、広い接続部が確保される。
【００３４】
【発明の実施の形態】以下、本発明の各実施形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００３５】（第１の実施形態）
まず、本発明の第１の実施形態における半導体装置の構
造について、図１及び図２を参照しながら説明する。図
１は、第１の実施形態における半導体装置の斜視図、図
２は図１のII−II線における断面図である。
造について、図１及び図２を参照しながら説明する。図
１は、第１の実施形態における半導体装置の斜視図、図
２は図１のII−II線における断面図である。
【００３６】図１及び図２において、１０はトランジス
タ等の半導体素子によって構成される半導体集積回路を
内部に有する半導体チップである。この半導体チップ１
０の主面の４つのコーナー部には、図中破線で示すよう
に、半導体チップ１０の電極１１が設けられている。た
だし、半導体チップ１０の主面は電極１１の形成部分を
除いてほぼ全面的にパッシベーション膜１２によって覆
われている。また、半導体チップ１０の主面上におい
て、周辺部を除く領域に弾性率の小さい絶縁性材料から
なる低弾性率層２０が設けられており、この低弾性率層
２０は、半導体チップ１０の周辺部ではくさび状の傾斜
部を有している。そして、低弾性率層２０と半導体チッ
プ１０上の各電極１１とに跨って、半導体チップ１０上
の領域のうち中央の十字状領域を除く領域を４分割する
ように形成された４つの金属配線３１が設けられてい
る。この金属配線３１は、低弾性率層２０の上に形成さ
れた外部電極端子として機能するランド３２と、半導体
チップ１０上にあって電極１１につながるパッド３０と
により構成されている。そして、低弾性率層２０及び半
導体チップ１０の上において、この４つの金属配線３１
の間には、はんだをはじく特性を有するソルダーレジス
ト５０が介在している。
タ等の半導体素子によって構成される半導体集積回路を
内部に有する半導体チップである。この半導体チップ１
０の主面の４つのコーナー部には、図中破線で示すよう
に、半導体チップ１０の電極１１が設けられている。た
だし、半導体チップ１０の主面は電極１１の形成部分を
除いてほぼ全面的にパッシベーション膜１２によって覆
われている。また、半導体チップ１０の主面上におい
て、周辺部を除く領域に弾性率の小さい絶縁性材料から
なる低弾性率層２０が設けられており、この低弾性率層
２０は、半導体チップ１０の周辺部ではくさび状の傾斜
部を有している。そして、低弾性率層２０と半導体チッ
プ１０上の各電極１１とに跨って、半導体チップ１０上
の領域のうち中央の十字状領域を除く領域を４分割する
ように形成された４つの金属配線３１が設けられてい
る。この金属配線３１は、低弾性率層２０の上に形成さ
れた外部電極端子として機能するランド３２と、半導体
チップ１０上にあって電極１１につながるパッド３０と
により構成されている。そして、低弾性率層２０及び半
導体チップ１０の上において、この４つの金属配線３１
の間には、はんだをはじく特性を有するソルダーレジス
ト５０が介在している。
【００３７】図３は、半導体装置をプリント基板上に搭
載した状態を示す断面図である。同図に示すように、半
導体チップ１０の外部電極端子となる金属配線３１と、
プリント基板上の接続端子との間にはんだを介在させる
と、はんだが金属配線３１のランド３２だけでなくパッ
ド３０上に流れ、プリント基板側の接続端子との間で広
い範囲に亘るはんだフィレットが形成される。特に、パ
ッド３０の部分でははんだが確実に厚く形成されること
になる。
載した状態を示す断面図である。同図に示すように、半
導体チップ１０の外部電極端子となる金属配線３１と、
プリント基板上の接続端子との間にはんだを介在させる
と、はんだが金属配線３１のランド３２だけでなくパッ
ド３０上に流れ、プリント基板側の接続端子との間で広
い範囲に亘るはんだフィレットが形成される。特に、パ
ッド３０の部分でははんだが確実に厚く形成されること
になる。
【００３８】本実施形態に係る半導体装置によると、金
属配線３１全体が外部電極端子として機能できるように
構成されているので、プリント基板等の母基板の接続端
子との接続が容易かつ強固に行なわれる。例えば、はん
だ付けによる接続を行う際には、ランド３２だけでなく
パッド３０に流れたはんだによって半導体チップ１０側
の金属配線３１とプリント基板側の接続端子とが広い範
囲で強く接続される構造となる。特に、パッド３０の部
分に確実に厚いはんだフィレットが形成されるので、全
体的に薄いはんだフィレットしか存在しないような自体
は回避でき、両者間の接続部の信頼性が高くなる。
属配線３１全体が外部電極端子として機能できるように
構成されているので、プリント基板等の母基板の接続端
子との接続が容易かつ強固に行なわれる。例えば、はん
だ付けによる接続を行う際には、ランド３２だけでなく
パッド３０に流れたはんだによって半導体チップ１０側
の金属配線３１とプリント基板側の接続端子とが広い範
囲で強く接続される構造となる。特に、パッド３０の部
分に確実に厚いはんだフィレットが形成されるので、全
体的に薄いはんだフィレットしか存在しないような自体
は回避でき、両者間の接続部の信頼性が高くなる。
【００３９】次に、本実施形態の半導体装置での製造方
法について、図４（ａ）〜（ｅ）を参照しながら説明す
る。図４（ａ）〜（ｅ）は、図１及び図２に示す半導体
装置の構造を実現するための製造工程を示す断面図であ
る。
法について、図４（ａ）〜（ｅ）を参照しながら説明す
る。図４（ａ）〜（ｅ）は、図１及び図２に示す半導体
装置の構造を実現するための製造工程を示す断面図であ
る。
【００４０】まず、図４（ａ）に示すように、半導体チ
ップ１０の主面にそれぞれ形成された半導体チップ１０
の電極１１とパッシベーション膜１２との上に、感光性
を有する絶縁材料を塗布して乾燥することにより絶縁材
料膜２１を形成する。
ップ１０の主面にそれぞれ形成された半導体チップ１０
の電極１１とパッシベーション膜１２との上に、感光性
を有する絶縁材料を塗布して乾燥することにより絶縁材
料膜２１を形成する。
【００４１】次に、図４（ｂ）に示すように、乾燥され
た絶縁材料膜２１に対して露光と現像とを順次行って、
半導体チップ１０の電極１１の上方が開口している低弾
性率層２０を形成する。この場合において、例えば露光
で平行光ではなく散乱光を使用して、開口部における低
弾性率層２０の断面形状を、半導体チップ１０の主面に
対して垂直ではなくテーパー状にして形成する。絶縁材
料としては、例えば低弾性率ポリイミド、エポキシ等の
ような低弾性率と絶縁性とを有するポリマーであればよ
い。
た絶縁材料膜２１に対して露光と現像とを順次行って、
半導体チップ１０の電極１１の上方が開口している低弾
性率層２０を形成する。この場合において、例えば露光
で平行光ではなく散乱光を使用して、開口部における低
弾性率層２０の断面形状を、半導体チップ１０の主面に
対して垂直ではなくテーパー状にして形成する。絶縁材
料としては、例えば低弾性率ポリイミド、エポキシ等の
ような低弾性率と絶縁性とを有するポリマーであればよ
い。
【００４２】次に、図４（ｃ）に示すように、半導体チ
ップ１０の主面において、真空蒸着法、スパッタリング
法、ＣＶＤ法又は無電解めっき法によって例えばＴｉ／
Ｃｕからなる金属薄膜層を形成した後に、該金属薄膜層
に対してパターニングを行う。このことによって、半導
体チップ１０の主面側に、４つの金属配線３１からなる
配線パターンを形成する。
ップ１０の主面において、真空蒸着法、スパッタリング
法、ＣＶＤ法又は無電解めっき法によって例えばＴｉ／
Ｃｕからなる金属薄膜層を形成した後に、該金属薄膜層
に対してパターニングを行う。このことによって、半導
体チップ１０の主面側に、４つの金属配線３１からなる
配線パターンを形成する。
【００４３】パターニングは、以下のようにして行う。
金属薄膜層の上にフォトレジストを塗布し、低弾性率層
２０の表面にピントを合わせて露光し、露光によって所
定のパターン部以外のフォトレジストを硬化させた後
に、該パターン部のフォトレジストを除去する。このよ
うに、低弾性率層２０の表面にピントを合わせて露光す
ることで、低弾性率層２０の上に本実施形態の形状とは
異なる微細な金属配線を形成することも可能となる。ま
た、低弾性率層２０の上にはないパッド３０の部分も同
時に露光でき、工程を少なくできる。
金属薄膜層の上にフォトレジストを塗布し、低弾性率層
２０の表面にピントを合わせて露光し、露光によって所
定のパターン部以外のフォトレジストを硬化させた後
に、該パターン部のフォトレジストを除去する。このよ
うに、低弾性率層２０の表面にピントを合わせて露光す
ることで、低弾性率層２０の上に本実施形態の形状とは
異なる微細な金属配線を形成することも可能となる。ま
た、低弾性率層２０の上にはないパッド３０の部分も同
時に露光でき、工程を少なくできる。
【００４４】その後、電解めっきを使用して、このパタ
ーン部に例えばＣｕからなる大きい膜厚を有する金属層
を形成し、その後、フォトレジストを溶融して除去す
る。その後にエッチング液に浸漬して、金属薄膜層を溶
かし、かつ大きい膜厚を有する金属層を残すことによっ
て、所定の配線パターンを形成する。
ーン部に例えばＣｕからなる大きい膜厚を有する金属層
を形成し、その後、フォトレジストを溶融して除去す
る。その後にエッチング液に浸漬して、金属薄膜層を溶
かし、かつ大きい膜厚を有する金属層を残すことによっ
て、所定の配線パターンを形成する。
【００４５】なお、全面に金属膜を堆積させ、その上に
レジストを塗布し、フォトリソグラフィー技術を使用し
て所定のパターン部の上にエッチングマスク用レジスト
を形成し、このレジストをマスクとして金属層をエッチ
ングすることにより、配線パターンを形成してもよい。
レジストを塗布し、フォトリソグラフィー技術を使用し
て所定のパターン部の上にエッチングマスク用レジスト
を形成し、このレジストをマスクとして金属層をエッチ
ングすることにより、配線パターンを形成してもよい。
【００４６】次に、図４（ｄ）に示すように、半導体チ
ップ全体の上に感光性ソルダーレジストを塗布した後
に、フォトリソグラフィー技術を使用して、金属配線３
１の部分のみが露出するようにしてソルダーレジスト５
０を形成する。該ソルダーレジスト５０によって、ラン
ド３２及びパッド３０を含む金属配線３１が、溶融した
はんだから保護される。
ップ全体の上に感光性ソルダーレジストを塗布した後
に、フォトリソグラフィー技術を使用して、金属配線３
１の部分のみが露出するようにしてソルダーレジスト５
０を形成する。該ソルダーレジスト５０によって、ラン
ド３２及びパッド３０を含む金属配線３１が、溶融した
はんだから保護される。
【００４７】本実施形態の半導体装置の製造方法によれ
ば、半導体チップ１０上の領域のうちソルダーレジスト
で覆われる十字状の部分を除く領域に、広い面積を占め
る４つの金属配線３１からなる配線パターンを容易に形
成することができる。
ば、半導体チップ１０上の領域のうちソルダーレジスト
で覆われる十字状の部分を除く領域に、広い面積を占め
る４つの金属配線３１からなる配線パターンを容易に形
成することができる。
【００４８】なお、本実施形態の説明においては、低弾
性率層２０を形成するために、感光性を有する絶縁材料
膜２１を塗布により形成したが、これに限らず、予めフ
ィルム状に形成された、感光性を有する絶縁材料を使用
してもよい。この場合には、フィルム状の絶縁材料を半
導体チップ１０の上に貼り合わせた後に露光、現像し
て、半導体チップ１０の電極１１を露出させることがで
きればよい。
性率層２０を形成するために、感光性を有する絶縁材料
膜２１を塗布により形成したが、これに限らず、予めフ
ィルム状に形成された、感光性を有する絶縁材料を使用
してもよい。この場合には、フィルム状の絶縁材料を半
導体チップ１０の上に貼り合わせた後に露光、現像し
て、半導体チップ１０の電極１１を露出させることがで
きればよい。
【００４９】なお、低弾性率層２０を形成する際に、絶
縁材料を２度塗りすることで、段付の低弾性率層２０を
設けてもよい。また、低弾性率層２０の厚みは１０〜２
００μｍの範囲であることが好ましい。このような厚み
の範囲の場合に、はんだフィレットが図３に示すように
形成され、強固な接続が行なわれる。
縁材料を２度塗りすることで、段付の低弾性率層２０を
設けてもよい。また、低弾性率層２０の厚みは１０〜２
００μｍの範囲であることが好ましい。このような厚み
の範囲の場合に、はんだフィレットが図３に示すように
形成され、強固な接続が行なわれる。
【００５０】さらに、感光性のない絶縁材料も使用でき
る。この場合には、レーザーやプラズマ等の機械的加
工、又はエッチング等の化学的加工によって、半導体チ
ップ１０の電極１１を露出させることができる。その場
合、絶縁材料が樹脂材料ではなくシリコン酸化膜などの
無機絶縁材料にであってもよい。
る。この場合には、レーザーやプラズマ等の機械的加
工、又はエッチング等の化学的加工によって、半導体チ
ップ１０の電極１１を露出させることができる。その場
合、絶縁材料が樹脂材料ではなくシリコン酸化膜などの
無機絶縁材料にであってもよい。
【００５１】なお、金属薄膜層としてＴｉ／Ｃｕを使用
したが、これに代えてＣｒ、Ｗ、Ｃｕ、Ｎｉ等を使用し
てもよい。
したが、これに代えてＣｒ、Ｗ、Ｃｕ、Ｎｉ等を使用し
てもよい。
【００５２】（第２の実施形態）
次に、第２の実施形態における半導体装置について、図
５を参照しながら説明する。図５は、本実施形態におけ
る半導体装置の断面図である。
５を参照しながら説明する。図５は、本実施形態におけ
る半導体装置の断面図である。
【００５３】図５において、上記第１の実施形態におけ
る部材と同じ部材には、図２に示す符号と同じ符号を付
してその説明を省略する。
る部材と同じ部材には、図２に示す符号と同じ符号を付
してその説明を省略する。
【００５４】図５に示すように、本実施形態において
は、半導体チップ１０の主面側の周縁には面取り部１０
ａが設けられており、金属配線３１はこの面取り部１０
ａの上にまで形成されている点が特徴である。すなわ
ち、図３に示すようなプリント基板への半導体チップの
搭載時には、はんだフィレットが面取り部１０ａ上の金
属配線３１にまで亘って形成される。このように、半導
体チップの外周部に確実に厚いはんだフィレットが存在
することで、曲げ応力に対する接合力も大きくなるな
ど、第１の実施形態よりもさらに強固な接続が可能とな
る。
は、半導体チップ１０の主面側の周縁には面取り部１０
ａが設けられており、金属配線３１はこの面取り部１０
ａの上にまで形成されている点が特徴である。すなわ
ち、図３に示すようなプリント基板への半導体チップの
搭載時には、はんだフィレットが面取り部１０ａ上の金
属配線３１にまで亘って形成される。このように、半導
体チップの外周部に確実に厚いはんだフィレットが存在
することで、曲げ応力に対する接合力も大きくなるな
ど、第１の実施形態よりもさらに強固な接続が可能とな
る。
【００５５】なお、この半導体チップ１０の面取り部１
０ａを形成する方法としては、ウェハ状態でエッチング
及びスクライブによりスクライブラインに沿って凹部を
形成しておくことが好ましい。ただし、ウェハのダイシ
ングによって各半導体チップに分割してから、各半導体
チップ毎に、面取り部１０ａの形成や金属配線３１の形
成を行なってもよい。
０ａを形成する方法としては、ウェハ状態でエッチング
及びスクライブによりスクライブラインに沿って凹部を
形成しておくことが好ましい。ただし、ウェハのダイシ
ングによって各半導体チップに分割してから、各半導体
チップ毎に、面取り部１０ａの形成や金属配線３１の形
成を行なってもよい。
【００５６】（第３の実施形態）
次に、第３の実施形態について、図６及び図７を参照し
ながら説明する。図６及び図７は、いずれも本実施形態
の構造例における半導体装置の平面図である。図６，図
７において、上記第１の実施形態と同じ部材には図１に
おける符号と同じ符号を付して、その説明を省略する。
なお、本実施形態においては、半導体装置の断面構造は
上記第１の実施形態における半導体装置とほぼ同様であ
るので、図示を省略する。
ながら説明する。図６及び図７は、いずれも本実施形態
の構造例における半導体装置の平面図である。図６，図
７において、上記第１の実施形態と同じ部材には図１に
おける符号と同じ符号を付して、その説明を省略する。
なお、本実施形態においては、半導体装置の断面構造は
上記第１の実施形態における半導体装置とほぼ同様であ
るので、図示を省略する。
【００５７】図６は、本実施形態の第１の構造例を示す
平面図である。同図に示すように、本実施形態における
配線パターンは半導体チップ１０の４隅に配置された金
属配線３１を有する点では、第１の実施形態の半導体装
置の配線パターンと共通している。ただし、本実施形態
においては、４つの金属配線３１のうち図中左上に示す
１番ピンとなる金属配線３１Ａのみ他の金属配線３１よ
りも大きくなっている。なお、逆に、１番ピンである金
属配線３１Ａのみを他の金属配線３１よりも小さくする
ようにしてもよい。
平面図である。同図に示すように、本実施形態における
配線パターンは半導体チップ１０の４隅に配置された金
属配線３１を有する点では、第１の実施形態の半導体装
置の配線パターンと共通している。ただし、本実施形態
においては、４つの金属配線３１のうち図中左上に示す
１番ピンとなる金属配線３１Ａのみ他の金属配線３１よ
りも大きくなっている。なお、逆に、１番ピンである金
属配線３１Ａのみを他の金属配線３１よりも小さくする
ようにしてもよい。
【００５８】図７は、本実施形態の第２の構造例を示す
平面図である。同図に示すように、本実施形態における
配線パターンは半導体チップ１０の４隅に配置された金
属配線３１を有する点では、第１の実施形態の半導体装
置の配線パターンと共通している。ただし、本実施形態
においては、４つの金属配線３１のうち図中左上に示す
１番ピンとなる金属配線３１Ａのみにおいて中央部側の
コーナーに切り欠き部３４が設けられている。なお、切
り欠き部３４に代えて、丸みをつけるなどの形状上の特
徴を設けることができる。
平面図である。同図に示すように、本実施形態における
配線パターンは半導体チップ１０の４隅に配置された金
属配線３１を有する点では、第１の実施形態の半導体装
置の配線パターンと共通している。ただし、本実施形態
においては、４つの金属配線３１のうち図中左上に示す
１番ピンとなる金属配線３１Ａのみにおいて中央部側の
コーナーに切り欠き部３４が設けられている。なお、切
り欠き部３４に代えて、丸みをつけるなどの形状上の特
徴を設けることができる。
【００５９】本実施形態の半導体装置によると、このよ
うに、半導体チップ１０上で対称位置に配置された複数
の金属配線３１がある場合には、多数ある金属配線３１
のうち１番ピンとする１つの金属配線３１Ａのみ大きさ
を代えたり、形状上の特徴を付加するなど、広い意味で
他の金属配線３１とは形状を変えることによって、半導
体チップ１０の各金属配線３１に対応するピン番号を容
易に識別できる機能を配線パターンに持たせることがで
きる。
うに、半導体チップ１０上で対称位置に配置された複数
の金属配線３１がある場合には、多数ある金属配線３１
のうち１番ピンとする１つの金属配線３１Ａのみ大きさ
を代えたり、形状上の特徴を付加するなど、広い意味で
他の金属配線３１とは形状を変えることによって、半導
体チップ１０の各金属配線３１に対応するピン番号を容
易に識別できる機能を配線パターンに持たせることがで
きる。
【００６０】（第４の実施形態）
次に、第４の実施形態について、図８を参照しながら説
明する。図８は、本実施形態における半導体装置の平面
図であって、図８において上記第１の実施形態と同じ部
材には図１における符号と同じ符号を付して、その説明
を省略する。なお、本実施形態においては、半導体装置
の断面構造は上記第１の実施形態における半導体装置と
ほぼ同様であるので、図示を省略する。
明する。図８は、本実施形態における半導体装置の平面
図であって、図８において上記第１の実施形態と同じ部
材には図１における符号と同じ符号を付して、その説明
を省略する。なお、本実施形態においては、半導体装置
の断面構造は上記第１の実施形態における半導体装置と
ほぼ同様であるので、図示を省略する。
【００６１】同図に示すように、本実施形態における配
線パターンは、半導体チップ１０の４隅及び４つの辺部
に配置された合計９つの電極１１に接続される合計９つ
の金属配線３１からなる配線パターンを有する点であ
る。なお、本実施形態においても、９つの金属配線３１
のうち図中左上に示す金属配線３１Ａのみ中央部側のコ
ーナーに、ピン番号の識別のための丸み部３５が設けら
れている。
線パターンは、半導体チップ１０の４隅及び４つの辺部
に配置された合計９つの電極１１に接続される合計９つ
の金属配線３１からなる配線パターンを有する点であ
る。なお、本実施形態においても、９つの金属配線３１
のうち図中左上に示す金属配線３１Ａのみ中央部側のコ
ーナーに、ピン番号の識別のための丸み部３５が設けら
れている。
【００６２】本実施形態によると、より多くの金属配線
を配置することで、半導体装置内の半導体素子の高密度
化を図ることができる。
を配置することで、半導体装置内の半導体素子の高密度
化を図ることができる。
【００６３】（その他の実施形態）
上記各実施形態においては、半導体チップ上に低弾性率
層を形成することで、低弾性率層の上面と半導体チップ
の主面に高低差を有する２つの領域を設けたが、直接半
導体基板をエッチングすることにより、半導体チップの
主面上に高低差を有する２つの領域を設けてもよい。
層を形成することで、低弾性率層の上面と半導体チップ
の主面に高低差を有する２つの領域を設けたが、直接半
導体基板をエッチングすることにより、半導体チップの
主面上に高低差を有する２つの領域を設けてもよい。
【００６４】また、上記各実施形態においては、半導体
チップの外周付近に電極が配置されているために、低弾
性率層の開口部を半導体装置の外周部に設けたが、本発
明はかかる実施形態に限定されるものではない。例え
ば、半導体チップの中央部に電極が配置されているもの
では、低弾性率層の開口部が中央部に形成されることに
なる。その場合にも、フリップチップ実装時にはんだ等
のフィレットが広くかつパッドの部分で確実に厚く形成
されるので、上述の作用効果を発揮することができる。
なお、その場合でも、低弾性率層のうち半導体チップの
外周側を開口させて、半導体チップの主面の外周側に亘
る金属配線を形成しておくことで、はんだフィレットの
形成による接続部の信頼性をより向上させることができ
る。
チップの外周付近に電極が配置されているために、低弾
性率層の開口部を半導体装置の外周部に設けたが、本発
明はかかる実施形態に限定されるものではない。例え
ば、半導体チップの中央部に電極が配置されているもの
では、低弾性率層の開口部が中央部に形成されることに
なる。その場合にも、フリップチップ実装時にはんだ等
のフィレットが広くかつパッドの部分で確実に厚く形成
されるので、上述の作用効果を発揮することができる。
なお、その場合でも、低弾性率層のうち半導体チップの
外周側を開口させて、半導体チップの主面の外周側に亘
る金属配線を形成しておくことで、はんだフィレットの
形成による接続部の信頼性をより向上させることができ
る。
【００６５】上記各実施形態では、低弾性率層の開口部
の端面つまり半導体チップとの境界部が傾斜状になって
いる場合のみを示したが、本発明はかかる実施形態に限
定されるものではない。図９（ａ）〜（ｄ）は、半導体
基板１０上に低弾性率層２０の境界部の形状の具体例を
示し、順に、曲線状の傾斜部，直線状の傾斜部，コーナ
ー部が鋭角的な段差部，コーナー部が丸みのある段差部
を設けた場合の低弾性率層２０と金属配線３１との形状
をそれぞれ示す断面図である。ただし、同図において、
１２はパッシベーション膜を示す。
の端面つまり半導体チップとの境界部が傾斜状になって
いる場合のみを示したが、本発明はかかる実施形態に限
定されるものではない。図９（ａ）〜（ｄ）は、半導体
基板１０上に低弾性率層２０の境界部の形状の具体例を
示し、順に、曲線状の傾斜部，直線状の傾斜部，コーナ
ー部が鋭角的な段差部，コーナー部が丸みのある段差部
を設けた場合の低弾性率層２０と金属配線３１との形状
をそれぞれ示す断面図である。ただし、同図において、
１２はパッシベーション膜を示す。
【００６６】
【発明の効果】請求項１〜１１によれば、半導体装置に
おいて、半導体チップの主面側に高低差を有する２つの
領域を設け、この２つの領域に跨る金属配線を設けて、
金属配線全体が外部電極端子として機能できるようにし
たので、半導体装置を母基板上に搭載する際に、はんだ
等のフィレットが金属配線の高低差を有する２つの領域
に跨って広くかつ厚く形成されることにより、接続部の
信頼性の向上を図ることができる。
おいて、半導体チップの主面側に高低差を有する２つの
領域を設け、この２つの領域に跨る金属配線を設けて、
金属配線全体が外部電極端子として機能できるようにし
たので、半導体装置を母基板上に搭載する際に、はんだ
等のフィレットが金属配線の高低差を有する２つの領域
に跨って広くかつ厚く形成されることにより、接続部の
信頼性の向上を図ることができる。
【図１】第１の実施形態にかかる半導体装置の斜視図で
ある。
ある。
【図２】図１に示すII−II線における断面図である。
【図３】第１の実施形態にかかる半導体装置を母基板上
にフリップチップ実装したときの状態を示す断面図であ
る。
にフリップチップ実装したときの状態を示す断面図であ
る。
【図４】第１の実施形態にかかる半導体装置の製造工程
を示す断面図である。
を示す断面図である。
【図５】第２の実施形態にかかる面取り部を有する半導
体装置の断面図である。
体装置の断面図である。
【図６】第３の実施形態にかかる１番ピンに相当する金
属配線のみを大きくした４端子型半導体装置の平面図で
ある。
属配線のみを大きくした４端子型半導体装置の平面図で
ある。
【図７】第４の実施形態にかかる１番ピンに相当する金
属配線のみに切り欠き部を設けた４端子型半導体装置の
平面図である。
属配線のみに切り欠き部を設けた４端子型半導体装置の
平面図である。
【図８】第５の実施形態にかかる隅部及び辺部に電極及
び金属配線を設けた９端子型半導体装置の平面図であ
る。
び金属配線を設けた９端子型半導体装置の平面図であ
る。
【図９】低弾性率膜の境界部の形状の具体例を示す断面
図である。
図である。
【図１０】従来のフリップチップ実装を行なうための半
導体装置の一般的な構造を示す平面図である。
導体装置の一般的な構造を示す平面図である。
【図１１】図１０に示すXI−XI線における半導体装置の
断面図である。
断面図である。
【図１２】従来の半導体装置を母基板上にフリップチッ
プ実装したときの状態を示す断面図である。
プ実装したときの状態を示す断面図である。
１０ 半導体チップ
１０ａ 面取り部
１１ 電極
２０ 低弾性率層
３０ パッド
３１ 配線
３２ ランド
３４ 切り欠き部
３５ 丸み部
５０ ソルダーレジスト
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 隈川 隆博
大阪府高槻市幸町１番１号 松下電子工
業株式会社内
(56)参考文献 特開 平２−192195（ＪＰ，Ａ)
特開 平４−280458（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
Claims (12)
- 【請求項１】 主面上の周辺部に複数の電極が形成され
た半導体チップと、上記半導体チップの主面側において、上記半導体チップ
の周辺部を除く領域に形成された絶縁性材料と 、上記電極と上記絶縁性材料とに跨るように形成され 、上
記半導体チップ上の各電極にそれぞれ接続される複数の
金属配線とを備えたことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、上記半導体チップの主面上には高低差を有する２つの領
域があり、 上記高低差を有する２つの領域のうち低い方の領域に
は、上記複数の電極が設けられていることを特徴とする
半導体装置 。 - 【請求項３】 請求項２記載の半導体装置において、上記絶縁性材料 は、上記半導体チップとの境界部におい
てくさび状の傾斜部を有していることを特徴とする半導
体装置。 - 【請求項４】 請求項２又は３記載の半導体装置におい
て、 上記半導体チップの上には、半導体チップ内の要素を保
護するためのパッシベーション膜が形成されており、 上記高低差を有する２つの領域は、上記絶縁性材料の上
面と上記パッシベーション膜の上面に存在していること
を特徴とする半導体装置。 - 【請求項５】 請求項２〜４のうちいずれか１つに記載
の半導体装置において、上記絶縁性材料 が、段付形状を有していることを特徴と
する半導体装置。 - 【請求項６】 請求項１〜５のうちいずれか１つに記載
の半導体装置において、 上記半導体チップの主面側の周縁部に面取りが施されて
おり、該面取りされた部分の上にも上記金属配線が存在
していることを特徴とする半導体装置。 - 【請求項７】 請求項１〜６のうちいずれか１つに記載
の半導体装置において、 上記半導体チップは矩形状の平面形状を有し、上記電極
は上記半導体チップの４隅に配置されており、 上記金属配線は、上記各電極に接続される４つの金属配
線であることを特徴とする半導体装置。 - 【請求項８】 請求項１〜６のうちいずれか１つに記載
の半導体装置において、 上記半導体チップは矩形状の平面形状を有し、上記電極
は上記半導体チップの４隅及び辺部に配置されており、 上記金属配線は、上記電極と同数個形成されていること
を特徴とする半導体装置。 - 【請求項９】 請求項１〜８のうちいずれか１つに記載
の半導体装置において、 上記各金属配線のうちいずれか１つの金属配線の形状
が、他の金属配線の形状と異なっていることを特徴とす
る半導体装置。 - 【請求項１０】 請求項１〜９のうちいずれか１つに記
載の半導体装置において、 上記各金属配線同士の間には、各金属配線と外部機器の
接続端子とを電気的に接続するための導電性材料をはじ
く特性を有するレジスト部材が介在していることを特徴
とする半導体装置。 - 【請求項１１】 請求項１〜１０のうちいずれか１つに
記載の半導体装置において、上記絶縁性材料 は、弾性率の低い樹脂材料により構成さ
れていることを特徴とする半導体装置。 - 【請求項１２】 主面上の周辺部に形成された複数の電
極を有する半導体チップと、 上記半導体チップの主面側において、上記半導体チップ
の周辺部を除く領域に形成された絶縁性材料と、 上記各電極と上記絶縁性材料とに跨るように形成され、
上記半導体チップ上の 各電極にそれぞれ接続される複数
の金属配線と、 接続端子が形成された基板と、 上記金属配線のうち、上記絶縁性材料上に形成された領
域から上記金属配線の上記電極上に形成された領域に亘
る部分と、上記基板の上記接続端子との間に形成された
はんだとからなることを特徴とする半導体装置の実装
体 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP228798A JP3458056B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置およびその実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP228798A JP3458056B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置およびその実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204677A JPH11204677A (ja) | 1999-07-30 |
| JP3458056B2 true JP3458056B2 (ja) | 2003-10-20 |
Family
ID=11525170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP228798A Expired - Fee Related JP3458056B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置およびその実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3458056B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10221082A1 (de) * | 2002-05-11 | 2003-11-20 | Bosch Gmbh Robert | Halbleiterbauelement |
| JP3693056B2 (ja) | 2003-04-21 | 2005-09-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 |
| KR101267651B1 (ko) * | 2005-02-25 | 2013-05-23 | 테세라, 인코포레이티드 | 유연성을 갖는 마이크로 전자회로 조립체 |
| JP5115270B2 (ja) * | 2008-03-27 | 2013-01-09 | 日本電気株式会社 | 半導体装置搭載基板及び半導体モジュール |
-
1998
- 1998-01-08 JP JP228798A patent/JP3458056B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11204677A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100290193B1 (ko) | 반도체장치및그제조방법 | |
| JP3351706B2 (ja) | 半導体装置およびその製造方法 | |
| US7560810B2 (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument | |
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| US7129579B2 (en) | Semiconductor apparatus and method for fabricating the same | |
| JP3526548B2 (ja) | 半導体装置及びその製造方法 | |
| US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| US6818998B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| US20060017161A1 (en) | Semiconductor package having protective layer for re-routing lines and method of manufacturing the same | |
| JP3416545B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| KR20010083204A (ko) | 반도체장치 및 그 제조방법 | |
| US20040157363A1 (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
| JP3458056B2 (ja) | 半導体装置およびその実装体 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP3313058B2 (ja) | 半導体装置とその製造方法 | |
| JP3957928B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JPH11354578A (ja) | 半導体装置及びその製造方法 | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| JP3323091B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004260074A (ja) | 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030722 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |