KR101267651B1 - 유연성을 갖는 마이크로 전자회로 조립체 - Google Patents

유연성을 갖는 마이크로 전자회로 조립체 Download PDF

Info

Publication number
KR101267651B1
KR101267651B1 KR1020077020400A KR20077020400A KR101267651B1 KR 101267651 B1 KR101267651 B1 KR 101267651B1 KR 1020077020400 A KR1020077020400 A KR 1020077020400A KR 20077020400 A KR20077020400 A KR 20077020400A KR 101267651 B1 KR101267651 B1 KR 101267651B1
Authority
KR
South Korea
Prior art keywords
microelectronic
flexible layer
layer
pillars
assembly
Prior art date
Application number
KR1020077020400A
Other languages
English (en)
Other versions
KR20070106628A (ko
Inventor
벨가셈 하바
Original Assignee
테세라, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테세라, 인코포레이티드 filed Critical 테세라, 인코포레이티드
Publication of KR20070106628A publication Critical patent/KR20070106628A/ko
Application granted granted Critical
Publication of KR101267651B1 publication Critical patent/KR101267651B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

본 발명의 마이크로 전자회로 조립체에는 제1면(22) 및 이 제1면(22)에서 접근가능한 접속부(24)를 갖는 반도체 웨이퍼 또는 반도체 칩 등과 같은 마이크로 전자소자와, 마이크로 전자소자의 제1면위에 위치하며 마이크로 전자소자의 접속부(24)에 정렬되어 배치된 개구를 갖는 유연층(26)이 포함된다. 마이크로 전자소자의 제1면과 유연층 사이에는 페시베이션 절연층이 배치된다. 또한, 마이크로 전자회로 조립체에는 유연층 위에 위치하며 마이크로 전자소자(20)의 제1면(22)으로부터 돌출되어 나온 도전성 기둥들(38)이 포함되며, 이 도전성 기둥들(38)은 접속부(24)와 도전성 기둥들(38) 사이에서 연장된 길게 늘어진 전기전도성 구성부재에 의해 마이크로 전자소자(20)의 접속부(24)과 전기적으로 상호접속된다.
유연층, 조립체, 패키지, 도전성 기둥, 마이크로 전자소자, 웨이퍼, 칩.

Description

유연성을 갖는 마이크로 전자회로 조립체{MICROELECTRONIC ASSEMBLIES HAVING COMPLIANCY}
본 발명은 본 명세서내에 병합되고 있는, 2005년 2월 25일자로 출원된 미국 가특허출원 제60/656,480호의 출원일의 이익을 청구한다.
본 발명은 웨이퍼 레벨 패키징 및 반도체 칩 패키징에 관한 것으로서, 더 구체적으로는, 개선된 유연성(compliant) 웨이퍼 및 유연성 반도체 패키지 구조들 및 이들의 제조방법 및 테스트방법에 관한 것이다.
통상적으로, 반도체 칩과 같은 마이크로 전자장치는 다른 전자부품에 연결되는 수 많은 입력 및 출력 접속부들을 필요로 한다. 반도체 칩 또는 기타 이와 유사한 장치들의 입력 및 출력 접속부들은, 일반적으로, 해당 장치의 표면을 뒤덮는 그리드-형태의 패턴으로 배치되거나(보통, "에리어 어레이(area array)" 라 통칭함), 또는 해당 장치의 정면의 각 가장자리에 인접하면서 서로 평행하게 확장되어 길게 늘여진 열 형태로 배치되거나, 또는 해당 장치의 정면 중앙에 배치된다. 통상적으로, 반도체 칩 등의 장치들은 인쇄회로기판 등의 기판상에 물리적으로 탑재되어야 하고, 각 장치의 접속부들은 회로기판상의 전기전도성 구성체들에 전기적으로 접속되어야 한다.
제조공정 동안 및 회로기판 또는 기타 회로패널 등과 같은 외부 기판상에 칩을 탑재시키는 공정동안에 반도체 칩은 보통 패키지내로 제공되는데, 이것은 보다 수월하게 반도체 칩을 취급할 수 있도록 하기 위함이다. 예를 들어, 수 많은 반도체 칩들이 표면실장에 적합한 패키지형태로 제공된다. 이러한 일반적 형태의 수 많은 패키지들이 다양한 응용을 위해 제안되어 왔다. 가장 일반적인 형태로서, 이와 같은 패키지들에는 소위 "칩 캐리어" 로서 통칭되는 유전체 구성부재가 포함되는데, 이 유전체 구성부재 위에는 도금 또는 에칭에 의해 형성된 금속구조물로서의 단자들이 구비되어 있다. 통상적으로, 이러한 패키지의 단자들은, 칩 캐리어를 따라 연장된 박막 트레이스와 같은 구조물과 반도체 칩의 접속부와 단자 또는 트레이스 사이에서 연장된 가느다란 리드선 또는 배선에 의해 반도체 칩의 접속부에 연결된다. 표면실장 공정에 있어서, 패키지가 회로기판상으로 위치됨에 따라 패키지상의 각 단자들이 회로기판상의 각 대응 접속패드에 알맞게 정렬된다. 땜납 또는 기타 접합재료가 단자와 접속패드 사이에 제공된다. 땜납을 용융시키거나 또는 "리플로우(reflow)" 시키거나 또는 이와 달리 접합재료를 활성화시키기 위하여 조립체를 가열함으로써, 패키지는 적재적소에서 영구적으로 접합될 수 있다.
대다수의 패키지들은 통상적으로 대략 0.1 mm 및 대략 0.8 mm 의 직경(5 및 30 밀(mil))을 갖는 솔더볼 형태의 땜납 덩어리들을 포함하고 있는데, 이들은 패키지의 단자들에 부착된다. 바닥면으로부터 돌출되어 나온 솔더볼 어레이를 갖는 패키지를 통상적으로 볼 그리드 어레이 즉, "BGA" 패키지로서 호칭한다. 랜드 그리드 어레이 즉, "LGA" 패키지로서 호칭되는 다른 패키지들은 박막층들 또는 땜납으로부 터 형성된 랜드들에 의해 기판에 고정된다. 이와 같은 종류의 패키지들은 상당히 실장밀도가 높다. "칩 스케일 패키지" 로 통칭되는 일부 패키지들은 패키지내에 수납된 장치의 면적과 동일하거나 또는 이보다 아주 약간 더 넓은 회로기판 면적을 차지한다. 이에 따라, 조립체의 총체적인 크기를 감소시켜주고 기판상의 각종 장치들간의 짧은 배선의 사용을 가능케 해줌으로써, 그 결과 장치들간의 신호 전파 시간을 단축시키게 되어 조립체가 보다 용이하게 고속 동작할 수 있도록 해주는 장점이 있다.
하지만, 패키지를 포함하는 조립체는 장치와 기판간의 열 팽창 및 수축의 차이로 인하여 발생되는 응력에 영향을 받을 가능성이 있다. 제조공정동안 뿐만이 아니라, 반도체 칩의 구동 중에, 반도체 칩은, 회로기판의 팽창 및 수축량과는 다른 크기로 팽창 및 수축하려는 경향이 있다. 상기와 같은 결과로 인하여, 땜납 등을 이용하여 패키지의 단자들을 칩 또는 기타 장치에 고정시킨 경우, 단자들은 회로기판상의 접속패드에 대해 상대적으로 이동하려는 경향이 있게 된다. 이로 인해, 단자들을 회로기판상의 접속패드에 연결시켜주는 땜납에 응력이 부가될 가능성이 있게 된다. 본 명세서내에 병합된 미국특허 제5,679,977호; 제5,148,266호; 제5,148,265호; 제5,455,390호; 및 제5,518,964호에서 개시된 일부 바람직한 실시예들에 따르면, 반도체 칩 패키지는 패키지내에 수납된 칩이나 또는 기타 장치들에 대해 상대적으로 이동이 가능한 단자들을 가진다. 이와 같은 이동성은 서로 다른 팽창 및 수축성에 기인된 문제점을 상당한 정도까지 보완해줄 수 있다.
패키지 장치들에 대한 테스트는 해결해야할 또다른 문제들을 떠안고 있다. 일부 제조공정들에 있어서, 패키지 장치의 단자들과 테스트 장비를 임시적으로 서로 접속시킨 후, 장치가 완전하게 성능을 발휘하는지를 확인하기 위하여 이러한 접속상태에서 장치를 구동시킬 필요가 있다. 보통, 이러한 임시적인 접속은 패키지의 단자들을 테스트 장비에 접합시키지 않고 이행되어야 한다. 여기서, 모든 단자들이 테스트 장비의 도전부와 확실하게 접속되도록 보장되는 것이 중요하다. 하지만, 평면형 접속패드를 갖는 통상적인 회로기판 등의 단순 테스트 장비를 향해 패키지를 가압하여 서로가 접속이 이루어지도록 하는 것은 쉬운일이 아니다. 만약, 패키지의 단자들이 동일 평면상에 놓여 있지 않거나, 또는 테스트 장비의 도전부들이 동일 평면상에 놓여 있지 않은 경우, 일부 단자들은 테스트 장비상의 각각의 접속패드들과 접촉이 이루어지지 않을 것이다. 예를 들어, BGA 패키지에 있어서, 단자들에 부착된 솔더볼들간의 직경 차이 및 칩 캐리어의 비-평면성의 원인으로 인하여 일부 솔더볼들은 다른 높이에서 존재할 수도 있게 된다.
이와 같은 문제현상들은 비-평면성을 보완해주는 특정 구조를 갖도록 특별히 제작된 테스트 장비를 사용함으로써 다소 해결될 수 있다. 하지만, 이와 같은 특정 구조는 테스트 장비에 추가 비용을 부담케 하고, 일부 경우에서는, 테스트 장비의 신뢰성조차 크게 떨어뜨리는 경우도 있다. 이것은 매우 바람직하지 못한데, 그 이유는 의미있는 테스트를 제공하기 위하여, 테스트 장비 및 이 테스트 장비와 패키지 장치간의 맞물림은 패키지 장치 그 자체보다도 더 신뢰적이여야만 하기 때문이다. 게다가, 고주파 동작용으로 제작된 장치들을 테스트 할때에는 일반적으로 고주파 신호를 인가하면서 테스트를 실시해야만 한다. 이러한 요구조건은 테스트 장비 내의 신호경로의 전기적 특성상에 제약성을 가져다 주게 되고, 그 결과 테스트 장비의 구성을 복잡하게 만들어 버린다.
추가로, 단자들에 연결된 솔더볼들을 갖는 웨이퍼 및 패키지 장치들을 테스트 하는 경우에는, 솔더볼과 맞물려지는 테스트 장비 부분상에 땜납이 누적되는 경향이 있다. 이와 같은 땜납 잔류물의 누적현상은 테스트 장비의 수명을 단축시키고 장치의 신뢰성을 악화시킬 수 있게 된다.
상술한 문제점들을 해결하기 위하여 다양한 해결책들이 제안되어 왔다. 위에서 언급한 특허문헌에서 개시된 일부 패키지들은 마이크로 전자장치에 대해 상대적으로 이동이 가능한 단자를 구비한다. 이와 같은 이동성은 테스트 기간동안에 단자들의 비-평면성을 어느정도까지는 보완해줄 수 있다.
니시구치 등이 출원한 미국특허 제5,196,726호 및 제5,214,308호에서는 반도체 칩 정면상에 위치한 범프 리드가 기판상의 컵-형상의 소켓내로 수납된 후, 저-용융점 재료에 의해 그 내부에 접합되는 BGA-형 해결책을 개시하고 있다. 비이만 등이 출원한 미국특허 제4,975,079호는 테스트 기판상의 돔-형태의 접속부가 원뿔형 가이드내에 배치되는 칩 테스트 소켓을 개시하고 있다. 여기에서는, 기판을 향해 칩을 가압하여 밀어붙이고, 그 결과 솔더볼들이 원뿔형 가이드에 진입하게 되어 기판상의 돔-형태의 핀들과 맞물려지게 된다. 충분한 힘이 가해짐으로써 돔-형태의 핀들은 칩의 솔더볼을 변형시킨다.
BGA 소켓에 관한 또 다른 예시가 1998년 9월 8일에 공고된 미국특허 제5,802,699호에서 찾아볼 수 있는데, 이 특허문헌은 공동 양도받은 것으로서, 본 명 세서내에서 참조로서 병합되어 있다. 상기 특허 제5,802,699호에서는 복수개의 개구들을 갖는 박판-형태의 커넥터가 개시된다. 각각의 개구들의 상단에는 개구들 내부쪽으로 돌출된 적어도 하나의 탄성박층 접속부가 구비된다. 이 기술에서는 BGA 장치의 범프 리드가 개구내로 진입되어 범프 리드가 접속부들과 맞물려진다. 여기서는, 조립체의 테스트가 가능하며, 만약, 테스트의 실시가 가능한 경우에는, 범프 리드는 영구적으로 접속부에 접합된다.
공동 양도받은 것으로서, 2001년 3월 20일에 공고되고, 참조로서 본 명세서내에 병합되어 있는 미국특허 제6,202,297호에는 범프 리드를 갖는 마이크로 전자장치용 커넥터 및 이 커넥터의 제조방법과 사용방법이 개시되어 있다. 상기 특허문헌 제6,202,297호에 개시된 일 실시예에서는, 정면으로부터 상향돌출된 복수개의 기둥들이 절연기판에 구비된다. 이 기둥들은 기둥그룹 어레이로 배치되어 있으며, 각 기둥그룹들은 서로간에 일정 틈을 유지하고 있다. 박층 접속부는 각 기둥의 상단으로부터 연장되어 있다. 장치를 테스트 하기 위하여, 본 기술문헌에서는 장치의 범프 리드들이 각 기둥그룹간의 틈사이로 삽입됨으로써 접속부와 맞물려지고, 범프 리드들이 계속 삽입됨에 따라 접속부는 범프 리드들에 대해 와이핑 동작(wiping action)을 한다. 통상적으로, 범프 리드가 상기 틈사이로 삽입됨에 따라, 접속부의 말단부분은 기판을 향해서 아랫방향으로 구부러지고, 틈 중앙으로부터 외부방향으로 벌어지게 된다.
공동 양도받은 것으로서,참조로서 본 명세서내에 병합되어 있는 미국특허 제6,177,636호에는 마이크로 전자장치와 지지기판사이에 배선을 제공하는 방법 및 장 치가 개시되어 있다. 상기 특허 제6,177,636호의 바람직한 일 실시예로서의, 마이크로 전자장치를 위한 배선부품을 제조하는 방법에는 제1 및 제2 표면을 갖는 플렉서블 칩 캐리어를 제공하는 단계와, 도전성 시트를 칩 캐리어의 제1 표면에 결합시키는 단계를 포함한다. 그 다음 공정으로서, 도전성 시트를 선택적으로 에칭하여 복수개의 단단한 기둥을 생성한다. 지지 구조체의 제2 표면상에 유연층을 마련하고, 반도체 칩 등의 마이크로 전자장치를 이 유연층과 맞물리게 하여, 기둥들을 칩 캐리어의 노출된 표면으로부터 돌출시키도록 하면서, 유연층을 마이크로 전자장치와 칩 캐리어 사이에 놓이게 한다. 기둥들은 마이크로 전자장치에 전기적으로 접속된다. 기둥들은 돌출된 패키지 단자들을 형성하며, 이 단자들은 회로패널 등과 같은 기판 구성체에 땝납접합되거나 또는 소켓내로 맞물려질 수 있다. 따라서, 기둥들은 마이크로 전자장치에 대해 상대적으로 이동가능하기 때문에, 이러한 패키지는 장치의 사용중에 있어서 장치와 지지기판간의 열팽창계수의 불일치현상에 충분히 대응할 수 있게 된다. 게다가, 기둥들의 상단부들은 서로 동일 평면을 유지거하나 또는 이와 거의 유사한 상태를 유지할 수 있게 된다.
상술한 바와 같은 종래의 이러한 모든 기술적 발전에도 불구하고, 웨이퍼 및 마이크로 전자회로 패키지를 제작하고 테스트하는 기술분야에는 아직도 보다 나은 기술적 진보가 요구되고 있다.
본 발명의 바람직한 일 실시예로서의 마이크로 전자회로 조립체에는 제1면 및 이 제1면에서 접근가능한 접속부를 갖는 반도체 웨이퍼 또는 반도체 칩 등과 같은 마이크로 전자소자가 포함된다. 마이크로 전자회로 조립체는 마이크로 전자소자의 제1면위에 위치하는 유연층을 포함하며, 유연층은 마이크로 전자소자의 접속부에 정렬되어 배치된 개구를 갖는다. 마이크로 전자소자의 제1면과 유연층 사이에는 페시베이션 절연층이 배치된다. 또한, 상기 마이크로 전자회로 조립체에는 유연층 위에 위치하며 마이크로 전자소자의 제1면으로부터 돌출되어 나온 도전성 기둥들이 포함되며, 이 도전성 기둥들은 마이크로 전자소자의 접속부와 전기적으로 상호접속된다. 도전성 기둥들의 상단부 말단이 테스트 기판 또는 인쇄회로기판상의 도전성 패드 등의 도전성 패드에 접하게 되면, 도전성 기둥들의 상단부는 마이크로 전자소자상의 접속부에 대해 상대적으로 이동가능하게 됨에 따라 비-평면화 현상에 대응할 수가 있게 된다.
일부 바람직한 실시예에서, 유연층은 저탄성율을 갖는 재료로 만들어지는 것이 바람직하다. 유연층은 실리콘, 유연성 에폭시 수지, 폴리이미드 수지, 열경화성 폴리머, 불소폴리머 및 열가소성 폴리머 등의 재료로부터 제조될 수 있다. 또 다른 실시예에서, 유연층에는 평평한 윗면, 및 이 유연층의 윗면과 마이크로 전자소자의 제1면사이에서 연장되는 경사면이 구비된다. 경사면은 적어도 하나의 곡면을 포함할 수 있다. 이에 관련한 특정 실시예에서, 경사면에는 마이크로 전자소자의 제1면으로부터 연장된 제1곡면과 유연층의 윗면으로부터 연장된 제2곡면이 포함된다.
마이크로 전자회로 조립체에는 도전성 기둥과 마이크로 전자소자의 접속부를 전기적으로 상호접속시키는 길게 늘어진 전기전도성 구성부재가 포함된다. 길게 늘어진 전기전도성 구성부재는 구리, 금, 니켈 및 이들의 합금, 조합물 및 합성물들을 포함한다. 일부 실시예에서, 길게 늘어진 전기전도성 구성부재는 접합 리본 및 도전성 트레이스가 된다. 길게 늘어진 전기전도성 구성부재는 유연층위에서 연장되어 있는 것이 바람직하다.
본 발명의 일부 실시예에서, 유연층은 마이크로 전자소자의 제1면 위에 위치한 복수개의 유연성 범프를 포함한다. 적어도 하나의 도전성 기둥은 적어도 하나의 유연성 범프위에 배치된다. 다른 실시예에서, 각 도전성 기둥들은 복수의 유연성 범프들 중에서 하나의 유연성 범프위에 배치된다. 또 다른 실시예에서, 둘 또는 그 이상의 도전성 기둥들이 단일의 유연성 범프위에 배치된다. 각 도전성 기둥들은 유연층에 접해 있는 바닥부와 유연층과 격리되어 있는 상단부를 갖는다. 도전성 기둥들은 솔더 마스크의 두께보다도 큰 크기의 높이를 가지며, 이로써 기둥들은 마이크로 전자회로 조립체상에서 가장 높은/가장 키가 큰 구조물이 된다. 그 결과, 마이크로 전자회로 조립체의 테스트 동안에, 도전성 기둥의 상단부는 테스트 기판상의 도전성 패드와 맞물려지는 첫번째 구성부재가 된다. 일부 실시예에서, 도전성 기둥은 대략 50 - 300 ㎛ 의 높이를 갖는 것이 바람직하다. 일부 실시예에서, 적어도 하나의 도전성 기둥은 대략 100 - 600 ㎛ 의 직경크기를 갖는 바닥부분과 대략 40 - 200 ㎛ 의 직경크기를 갖는 상단부를 갖는 절두원추형(frustoconical)의 형태를 갖는다. 도전성 기둥들은 구리, 구리합금, 금 및 이들의 조합물 등의 전기전도성 재료로 만들어 진다.
본 발명의 다른 실시예에서, 마이크로 전자회로 조립체에는, 제1면 및 이 제1면에서 접근가능한 접속부를 구비하는 반도체 웨이퍼 또는 반도체 칩과 같은 마이크로 전자소자와, 마이크로 전자소자의 제1면위에 위치하며 마이크로 전자소자의 제1면으로부터 격리된 윗면을 갖는 유연층이 포함된다. 또한, 마이크로 전자회로 조립체에는, 유연층의 윗면위에 위치하며 마이크로 전자소자의 제1면으로부터 돌출되어 나온 도전성 기둥과, 이 도전성 기둥과 마이크로 전자소자들을 전기적으로 상호접속시키는 길게 늘어진 도전성 구성부재가 포함된다.
유연층은 복수개의 유연성 범프들을 포함하며, 각각의 도전성 기둥들은 도전성 범프들 중 하나의 범프위에 배치된다. 유연층은 마이크로 전자소자의 접속부에 정렬되어 배치되는 개구들을 가지며, 개구들은 마이크로 전자소자의 제1면에서부터 유연층의 윗면에까지 연장된 유연층의 경사면에 의해 한정된다. 길게 늘어진 도전성 구성부재는 유연층의 경사면위에 위치된다.
본 발명의 다른 실시예에서, 마이크로 전자회로 조립체에는, 제1면 및 이 제1면에서 접근가능한 접속부를 갖는 마이크로 전자소자와, 마이크로 전자소자의 제1면위에 위치하는 복수개의 유연성 범프들이 포함되며, 각각의 유연성 범프들은 마이크로 전자소자의 접속부들 중에서 인접한 접속부에 배치된다. 마이크로 전자회로 조립체는, 마이크로 전자소자위에 위치하며 마이크로 전자소자의 제1면으로부터 돌출되어 나온 도전성 기둥들과, 도전성 기둥들과 마이크로 전자소자의 접속부를 서로 전기적으로 상호접속시켜주는 도전성 트레이스를 포함함으로써, 유연성 범프는 도전성 기둥으로 하여금 마이크로 전자소자의 접속부에 대해 상대적으로 이동가능하도록 해준다.
유연성 범프들은 마이크로 전자소자의 제1면으로부터 격리된 윗면과, 유연성 범프들의 윗면과 마이크로 전자소자의 제1면 사이에서 연장된 경사면을 갖는다. 도전성 트레이스는 유연성 범프들의 경사면상에서 연장되어 있는 것이 바람직하다.
이하에서는, 본 발명의 여러 바람직한 실시예들을 자세하게 설명한다.
도 1a 는 하나 또는 그 이상의 접속부들을 갖는 마이크로 전자소자의 단면도를 도시한다.
도 1b 는 마이크로 전자소자의 접속부-형성면상에 유연층을 형성한 후의 도 1a 에 도시된 마이크로 전자소자의 단면도를 도시한다.
도 1c 는 유연층상에 길게 연장된 도전성 트레이스를 형성한 후의 도 1b 에 도시된 마이크로 전자회로 조립체의 단면도를 도시한다.
도 1d 는 도 1c 에서 도시된 길게 연장된 도전성 트레이스위에 도전성 기둥 또는 핀을 형성한 후의 도 1c 에 도시된 마이크로 전자회로 조립체의 단면도를 도시한다.
도 2 는 본 발명의 다른 실시예에 따른, 마이크로 전자회로 조립체의 단면도를 도시한다.
도 3a 및 3b 들은 도 1d 의 마이크로 전자회로 조립체를 테스트하는 방법을 도시한다.
도 4a 및 4b 들은 도 2 의 마이크로 전자회로 조립체를 테스트하는 방법을 도시한다.
도 5 는 본 발명의 다른 실시예에 따른, 마이크로 전자회로 조립체의 단면도 를 도시한다.
도 1a 내지 도 1d 들은 전기적으로 상호접속된 도전성 기둥 또는 핀들을 갖는 유연성 마이크로 전자회로 조립체를 제조하는 공정에서의 전자회로 조립체의 측단면도를 도시한다.
도 1a 는 복수개의 다이 또는 칩들을 갖는 반도체 웨이퍼(20)를 도시한다. 웨이퍼는 하나 또는 그 이상의 접속부(24)를 갖는 제1면 또는 접속부 형성면(22)을 가지며, 이 접속부들은 제1면(22)에서 접근가능하다. 웨이퍼는 본 명세서내에서 개시된 제조공정동안 임의의 시점에서 개별 칩 패키지로 단품화될 수 있다. 다른 실시예에서는, 반도체 웨이퍼(20)가 단일 마이크로전자칩으로 대체된다. 페시베이션 절연층(미도시)이 반도체 웨이퍼(20)의 접속부 형성면(22)상에 증착되거나 또는 접착될 수 있다. 페시베이션층은 반도체 칩의 접속부 형성면상에서 통상적으로 발견되는 SIO2 페시베이션 층이 될 수 있다. 이와 다른 실시예에서는, 에폭시 수지, 폴리이미드 수지, 감광성 절연층 등과 같은 별도의 페시베이션 절연층이 사용될 수 있다. 별도의 페시베이션층이 사용되는 경우, 페시베이션층이 페이스면상에 스핀공정을 통해 평면형의 시트형태로 형성되거나, 또는 절연시트가 본 발명분야에서 주지되어 사용되는 전자식 접착재료 중의 임의의 것을 사용하여 페이스면에 적층된다. 접속부들(24)을 노출시키면서 반도체 웨이퍼의 접속부 형성면(22)을 페시베이션층으로 도포하고, 길게 연장된 접합 리본과 같은 도전성 구성부재가 이후의 공정 에서 접속부상에 도금될 수 있도록 하는 것이 바람직하다.
도 1b 를 참조한 설명으로서, 유연층(26)은 페시베이션층(미도시)의 노출면상에 증착되거나 또는 적층된다. 유연층은, 본 명세서내에 참조로서 병합되어 있는 공동 양수된 미국특허 제6,211,572호; 제6,284,563호; 제6,465,878호; 제6,847,101호; 및 제6,847,107호와, 동시출원중인 미국출원 제09/020,647호 및 제10/873,883호에서 개시된 바와 같은 형태로서 형성되거나 및/또는 이러한 형태를 가질 수 있다. [테쎄라 078 제품예] 유연층(26)은 경화되면 페시베이션층에 달라붙는 경화성 액체를 사용하여 페시베이션층상에 스탠실 기법, 스크린 기법에 의해 형성되거나, 또는 이송성형된다. 또는 이와는 달리, 유연층(26)은 전자식 접착제를 사용하여 경화된 유연패드의 형태로서 페시베이션층의 노출면에 부착될 수 있다. 유연층(26)은 평평한 윗면(28) 및 이 유연층의 평평한 윗면(28)과 반도체 웨이퍼(20)의 접속부 형성면(22)사이의 경사천이면(30)을 갖는 것이 바람직하다. 경사천이면(30)은 접속부 형성면(22)과 평평한 윗면(28)사이에서 임의의 곡률선을 따르거나, 또는 경사면(30)이 평평한 윗면(28)과 접속부 형성면(22)에 대하여 너무 단순히 수직 배향되지는 않도록 하는 각도로 이 경사면을 기울게 할 수 있다. 유연층(26)은 저탄성율 재료 등의 각종의 다양한 재료로부터 형성될 수 있다. 또한, 유연층(26)은 고분자재료 및 실리콘, 유연성 에폭시 수지, 폴리이미드 수지 및 기타 열경화성 폴리머, 불소폴리머 및 열가소성 폴리머 등의 기타 재료로부터 제조될 수 있다.
도금 씨드층(미도시)이 상기의 조립체상에 증착될 수 있다. 도금 씨드층은 스퍼터링 공정을 이용하여 증착될 수도 있다. 전형적인 도금 씨드층 재료로서는 팔 라듐(무전해 도금), 티타늄, 텅스텐, 니켈 및 크롬 등이 있다. 이와 다른 실시예에서는, 주로 구리 씨드층이 사용될 수도 있다.
도 1c 를 참조한 설명으로서, 포토레지스트(미도시)를 유연층(26)의 노출된 윗면에 위치시킨 후, 이를 노출 및 현상함으로써 전기전도성 패드를 형성하는 길게 늘어진 전기전도성의 접합 리본 또는 트레이스들(32)을 형성시킨다. 전기전도성 접합 리본(32)은 전기전도성의 접합 리본(32)의 제1말단에 접해있는 칩 접속부(24)와 전기전도성의 접합 리본(32)의 제2말단에 접해있는 단자(34)를 서로 전기적으로 접속시켜준다. 접합 리본은 접속부(24)상에 직접 도금하여 형성한다. 바람직한 접합 리본 재료로서는 구리, 금, 니켈 및 이들의 합금, 조합물 및 합성물이 있다.
도 1d 를 참조하여 설명하면, 오로지 단자(34)만을 노출시키도록 하면서, 마스크 층(36)을 조립체의 윗면상에 증착 또는 적층시킨다. 마스크 층(36)은 임의의 절연재료로부터 형성된다. 솔더 마스크는 조립체위에 증착 또는 적층되며, 여기에는 스크린 시트, 노출 시트, 현상 시트 또는 적층 시트, 및 포토-레지스트 재료가 포함되거나, 또는 파라린 에폭시 수지, 폴리이미드 수지, 불소폴리머 등이 포함될 수 있다.
도 1d 를 참조하여 설명하면, 도전성 기둥 또는 핀(38)이 각 도전성 단자들(34)위에 형성된다. 도전성 기둥 또는 핀(38)은 반도체 웨이퍼(20) 또는 칩의 접속부 형성면(22) 위로 돌출되도록 도금되거나 증착된다. 일부 바람직한 실시예에서는, 각 도전성 기둥들(38)이 도전성 트레이스(32)의 단자 말단부분(34)과 접속된다. 기둥의 규격은 매우 폭넓은 범위를 갖고 다양해질 수 있다. 일부 실시예에서, 기둥은 유연층(26)의 윗면(28)위의 높이(hp)로서 대략 50 - 300 ㎛ 의 높이를 갖는다. 각 기둥들은 유연층(26)과 접해 있는 바닥부분(40)과 유연층(26)과는 격리되어 있는 상단부(42)를 갖는다. 도전성 기둥(38)은 임의의 전기전도성 재료로부터 형성될 수 있으나, 구리, 구리합금, 금 및 이들의 조합물 등과 같은 금속재료로부터 형성되는 것이 바람직하다. 예를 들어, 도전성 기둥(38)은 구리로부터 형성하되, 그 표면은 금으로된 막층(44)을 가질 수 있다.
일부 임의의 실시예에서는, 도금공정 등과 같은 종래의 통상적인 공정들을 통하여 도전성 트레이스를 형성할 수도 있으며, 또한, 본 명세서내에 참조로서 병합되어 있으며, 공동 양수받은 미국특허 제6,177,636호에서 개시된 방법을 이용하여 도전성 기둥을 형성할 수도 있다. 하지만, 이와 다른 실시예에서는, 도전성 기둥을 도전성 트레이스(32)의 단자 말단부분에 접속시키도록 하는 임의의 적절한 방법으로, 도전성 기둥을 별개의 구성으로서 제작하여 마이크로 전자회로 조립체에 합체시킬 수도 있다. 또한, 또 다른 실시예에서는, 씨드층을 증착하고, 마이크로 전자소자의 접속부에 접속된 제1말단부와 유연층위에 배치된 제2말단부를 갖는 도전성 트레이스를 도금하고, 도전성 기둥을 도전성 트레이스와 접촉하도록 하면서 유연층위에 도금한 후, 씨드층을 제거하는 단계를 통해서 조립체를 형성할 수도 있다. 또한, 도전성 기둥을 무전해 도금처리함으로써 조립체를 형성할 수도 있다. 도전성 기둥은 구리 또는 니켈을 이용하여 기둥을 무전해 도금함으로써 형성될 수 있다.
도 2 를 참조한 설명으로서, 본 발명의 다른 실시예에서는, 칩 접속부(124)가 형성된 접속부 형성면(122)을 갖춘 반도체 칩(120)이 마이크로 전자회로 조립체에 포함된다. 유연성 재료로 형성된 하나 또는 그 이상의 범프들(126)이 반도체 칩(120)의 접속부 형성면(122)위에 형성된다. 일부 실시예에서는, 하나 또는 그 이상의 유연성 범프(126)에, 평평한 윗면(128) 및 이 평평한 윗면(128)에서부터 반도체 칩(120)의 접속부 형성면(122)까지 경사천이된 경사면(30)이 구비된다. 하나 또는 그 이상의 도전성 접합 리본(132)들이 조립체 위에 형성된다. 각각의 도전성 접합 리본(132)들은 접속부(124)와 전기적으로 상호접속된 제1말단부와, 유연성 범프(126)의 평평한 윗면(128)위에 위치한 제2말단부(134)를 갖는다. 마스크 층(136)은 마이크로 전자회로 조립체의 상단에 마련된다. 마스크 층(136)에는 개구(137)가 구비된다. 도전성 트레이스(132)의 단자 말단부(134)는 개구(137)를 통해 노출된다. 하나 또는 그 이상의 도전성 기둥들(138)이 조립체 위에 형성된다. 각 도전성 기둥들(138)은 도전성 트레이스(132)의 단자 말단부(134)와 전기적으로 상호접속되는 것이 바람직하다. 도전성 기둥은 금막층(144)으로 도포된다.
도 3a 를 참조하여 설명하면, 도 1d 에서 도시된 마이크로 전자회로 조립체를 도전성 패드(52)를 갖는 인쇄회로기판 등의 기판(50)을 이용하여 테스트할 수 있다. 여기서는, 보다 명료한 설명을 위하여, 도 3a 및 도 3b에서 도시된 마이크로 전자회로 조립체를 간략히 도시한다. 마이크로 전자회로 조립체에는 제1면(22) 및 이 제1면(22)위에 위치한 유연층(26)을 갖는 웨이퍼(20)가 구비된다. 도전성 기둥(38)은 유연층(26)의 윗면(28)으로부터 돌출되어 있다. 도전성 기둥(38)들은 웨 이퍼(20)상의 접속부와 전기적으로 상호접속된다.
도 3a 및 도 3b 를 참조한 설명으로서, 마이크로 전자회로 조립체를 테스트하기 위하여, 도전성 기둥(38)의 상단부(42)를 회로기판(50)의 도전성 패드(52)위에 나란히 정렬시킨다. 도 3b 에서 도시된 바와 같이, 도전성 기둥의 상단부들을 도전성 패드를 향해 가압하여 밀어붙인다. 유연층(26)은 도전성 기둥의 상단부들로 하여금 웨이퍼상의 접속부에 대해 상대적으로 이동가능하도록 해주기 때문에, 열적 불일치 뿐만이 아니라, 도전성 패드 및 기둥 사이의 비-평면화 현상에 대응할 수 있도록 해준다. 마이크로 전자회로 조립체의 테스트가 성공적으로 종료되면, 땜납 또는 기타의 가융성 또는 도전성 재료의 사용을 통해서 조립체를 인쇄회로기판 등의 기판에 영구적으로 접합시킨다.
도 4a 를 참조하여 설명하면, 도전성 패드(152)를 갖는 테스트 기판 등의 기판(150)을 이용하여 도 2의 마이크로 전자회로 조립체를 테스트한다. 도 4a 및 도 4b 에서 도시된 마이크로 전자회로 조립체에 관한 도면내용들은 설명의 명확함을 위해 단순화하였다. 마이크로 전자회로 조립체는 제1면(122) 및 이 제1면(122) 위에 위치한 유연성 범프(126)를 갖춘 웨이퍼(120)를 포함하고 있다. 도전성 기둥(138)은 유연성 범프(126)의 윗면(128)으로부터 돌출되어 있다. 도전성 기둥(138)은 도전성 트레이스(132)에 의해 웨이퍼(120)상의 접속부(124)와 전기적으로 상호접속된다. 도전성 트레이스는 유연성 범프 위에 형성되는 것이 바람직하다. 또한, 도전성 트레이스는 유연성 범프와 접촉해 있는 것이 바람직하다. 일부 실시예에서는, 도전성 트레이스가 유연성 범프와 접하면서 이 유연성 범프의 경사진 가 장자리위에 위치된다. 도전성 기둥의 상단부가 마이크로 전자회로 조립체에서 최고로 높은 부분이 되도록 함으로써, 이 상단부가 테스트 기판상의 도전성 패드에 맞물려지는 조립체의 가장 첫번째 부분이 되도록 한다. 도전성 기둥이 유연층 또는 유연성 범프위에 형성된 솔더 마스크보다 높거나 또는 도전성 기둥의 상단부가 조립체에서의 가장 높은 부분이기만 하다면, 도전성 기둥은 임의의 높이를 가질 수 있다. 그 결과로써, 도전성 기둥의 상단부는, 땜납 또는 도전성 링크/브릿지 등의 추가적인 부재들을 요구하는 것 없이, 테스트 동작동안에 테스트 기판상의 도전성 패드와 직접 맞물려질 수 있게 된다.
도 4a 및 도 4b 들을 참조한 설명으로서, 마이크로 전자회로 조립체를 테스트하기 위하여, 도전성 기둥(138)의 상단부(142)를 회로기판(150)의 도전성 패드(152)위에 나란히 정렬시킨다. 도 4b 에서 도시된 바와 같이, 도전성 패드(152)를 향해 도전성 기둥(138)의 상단부들을 가압하여 밀어붙이고, 마이크로 전자회로 조립체와 기판(150)사이에 전기적인 상호접속이 이루어지도록 한다. 유연성 범프(126)는 도전성 기둥(138)들로 하여금 웨이퍼(120)상의 접속부(124)에 대해 상대적으로 이동가능하도록 해주기 때문에, 열적 불일치 뿐만이 아니라, 테스트 기판상의 도전성 패드(152) 및 기둥(138) 간의 비-평면화 현상에 대응할 수 있도록 해준다. 만약, 마이크로 전자회로 조립체의 테스트가 성공적으로 종료되면, 땜납 또는 기타의 가융성 또는 도전성 재료의 사용을 통해서 조립체를 인쇄회로기판 등의 기판에 영구적으로 접합시킨다.
도 5 에 관한 설명으로서, 본 발명의 일부 바람직한 실시예에서는, 도전성 기둥(238)이 일반적인 절두원추형의 형태를 가지며, 각 기둥(238)의 바닥부분(240)과 상단부(242)는 원형의 형태를 갖는다. 본 특정 실시예에서는, 기둥의 바닥부분(240)은 일반적으로 대략 100 - 600 ㎛ 의 직경크기를 갖고, 상단부(242)는 일반적으로 대략 40 - 200 ㎛ 의 직경크기를 갖는다. 도전성 기둥이 기판에 납땜 또는 소켓에 의해 접합될 때에 양호한 접속을 보장하기 위하여, 도전성 기둥의 외주면은 금, 금/니켈, 금/오스뮴 또는 금/팔라듐 등과 같은 고도전성 층에 의해 선택적으로 도금되거나, 또는 이의 대안책으로서, 오스뮴 등의 내마모성 도전코팅재로 도금된다.
본 발명의 일부 바람직한 실시예에서는, 상단부가 접속 패드와 맞물려질 때에, 도전성 기둥은, 각 기둥의 상단부들로 하여금 반대편의 접속 패드에 걸쳐 와이핑 작용(wiping action)하도록 하는 틸팅동작(tilting motion)을 촉진시키도록 해주는 형상을 가질 수 있다. 이 틸팅동작은 확실한 전기적 접속을 촉진시킨다. 동시출원중이며, 공동 양수받은 특허출원으로서 본 명세서내에 참조로서 병합되어 있는, "MICRO PIN GRID ARRAY WITH WIPING ACTION" 이라는 제목으로 2004년 11월 10일에 출원된 미국 출원번호 제10/985,126호에서 자세하게 설명되어 있는 바와 같이, 기둥에는 와이핑 작용을 촉진시키거나 이와는 달리 기둥과 접속부간의 맞물림을 용이하게해주는 구조물이 마련될 수 있다. 와이핑 작용 및/또는 양호한 전기접속을 촉진시켜주는 이와 다른 형상과 디자인을 갖는 도전성 기둥이, 본 명세서내에 참조로서 병합되어 있으며 공동 양수받은 특허출원들로서, "MICRO PIN GRID WITH PIN MOTION ISOLATION" 라는 제목으로 2004년 11월 10일에 출원되어서 동시출원중 인 미국 출원번호 제10/985,119호 및 "MICROELECTRONIC PACKAGES AND METHODS THEREFOR" 라는 제목으로 2004년 12월 16일에 출원된 미국 출원번호 제11/014,439호에 자세한 설명과 함께 개시되어 있다.
본 발명의 일부 바람직한 실시예에서는, 본 명세서내에 참조로서 병합된 미국특허 제4,804,132호 및 제5,083,697호에서 개시된 바와 같은 미립자 코팅(particle coating)이, 마이크로 전자소자들간의 전기적인 상호접속의 형성을 보다 강화시키고 마이크로 전자회로 패키지에 대한 테스트를 보다 용이하게 해주기 위하여, 마이크로 전자회로 패키지의 하나 또는 그 이상의 전기도전체들 위에 제공될 수 있다. 미립자 코팅은 도전성 기둥의 상단부 말단이나 도전성 단자들 등과 같은 도전체들 위에 제공되는 것이 바람직하다. 보다 바람직한 실시예로서, 미립자 코팅은 표준의 포토레지스트 기술을 이용하여 마이크로 전자소자의 도전체 위에 선택적으로 전기도금되는 다이아몬드 크리스탈 금속코팅인 것이 바람직하다. 테스트 중에서는, 다이아몬드 크리스탈 코팅으로 도포된 도전체가 접속 패드의 외주면에 존재하는 산화층을 꿰뚫고 진입하도록 하기 위하여, 도전체를 상대편 접속 패드를 향해 가압하여 밀어붙인다. 전통적인 와이핑 동작 뿐만이 아니라 산화층 관통동작을 통해, 다이아몬드 크리스탈 코팅은 확실한 전기적 상호접속의 형성을 촉진시킨다.
또한, 본 명세서내에 참조로서 병합되어 있으며 공동 양수받은 특허출원으로서, "Formation of Circuitry With Modification of Feature Height" 라는 제목으로 2004년 10월 6일에 출원되어서 동시출원중인 미국 출원번호 제10/959,465호에서 개시된 바와 같은 공정을 통해 기둥들을 제조할 수도 있다.
비록, 본 발명은 임의의 특정 작용 이론에 한정되지는 않지만, 상술된 바와 같이 유연성 재료위에 도전성 기둥을 마련하는 본 발명의 기술적 사상은, 열적 불일치에 대응할 수 있고, 또한 적절한 전기적 상호접속의 형성을 보장하는 유연성 웨이퍼-레벨 또는 칩 패키지를 제공해줄 것으로 믿는다. 또한, 도전성 핀 또는 기둥을 사용하기 때문에, 도전성 기둥의 상단부를 테스트 기판상의 접속부에 대해 직접 접촉시킴으로써, 테스트 소켓을 사용하지 않고서도 마이크로 전자회로 조립체를 테스트할 수 있게 된다.
비록, 본 명세서에서는 특정한 순서에 따라 마이크로 전자회로 조립체 및 웨이퍼를 제작하는 공정을 개시하였지만, 상기 공정들의 순서는 변경가능하며, 이 경우 또한 본 발명의 범위내에 포함된다.
일부 바람직한 실시예들에서는, 본 명세서에서 개시된 구조들이 유연층 및 이 유연층으로부터 돌출된 도전성 기둥을 갖는 테스트 기판를 제조하는데에 사용될 수 있다. 베어 웨이퍼 또는 다이 위의 접속부들이 웨이퍼 또는 다이의 테스트를 위한 도전성 기둥의 상단부와 접속될 수 있다.
비록, 본 명세서에서는 특정한 실시예들을 참조하면서 본 발명을 설명하였지만, 여기서 예시된 특정 실시예들은 단순히 본 발명의 이론과 응용을 설명하기 위하여 제공되었을 뿐이라는 것임을 유념한다. 따라서, 이하의 청구범위에서 정의된 본 발명의 사상 및 범위를 이탈하지 않는 한도에서, 상기 개시된 실시예들에 수 많은 변형이 가해질 수 있으며 또한 기타의 구성장치들이 고안될 수도 있다는 것을 유념한다.
본 발명은 마이크로 전자회로 산업분야에 적용가능하다.

Claims (47)

  1. 마이크로 전자회로 조립체에 있어서,
    제1면 및 상기 제1면에서 접근가능한 접속부들을 갖는 마이크로 전자소자;
    상기 마이크로 전자소자의 상기 제1면의 일부분 위에 놓여 있으며, 상기 제1면으로부터 떨어져 있는 윗면과 상기 윗면으로부터 연장된 경사천이면을 갖는 유연층으로서, 상기 접속부들 중 적어도 하나의 접속부의 적어도 일부분은 상기 유연층의 상기 경사천이면을 넘어서 노출되어 있는 것인, 상기 유연층;
    상기 유연층의 상기 윗면과 상기 경사천이면을 따라 연장하며, 상기 접속부들과 연결된 도전성 트레이스들;
    상기 유연층 위에 놓여 있으며, 상기 마이크로 전자소자의 상기 제1면으로부터 돌출되어 나온 복수의 단단한 금속 기둥들로서, 상기 단단한 금속 기둥들은 상기 접속부들로부터 떨어져 배치되고, 상기 단단한 금속 기둥들 각각은, 상기 트레이스들의 트레이스로부터 직접적으로 연장해 있고 상기 트레이스들의 높이보다 높게 연장하며 상기 금속 기둥의 높이의 대부분까지 연장된 모노리식 금속층을 가지며, 상기 모노리식 금속층은 구리, 구리합금, 금 및 이들의 조합물, 및 니켈로 구성된 그룹으로부터 선택된 적어도 하나의 금속으로 구성되며, 상기 단단한 금속 기둥들 각각은 상기 유연층에 인접해 있는 바닥부와 상기 유연층으로부터 떨어져 있는 상단부를 가지며, 상기 바닥부는 상기 단단한 금속 기둥들의 어떠한 다른 부분의 폭보다도 크지 않는 상기 유연층의 표면을 따른 폭을 갖는 것인, 상기 단단한 금속 기둥들; 및
    상기 도전성 트레이스들의 일부분들 위에 놓여 있으며, 노출된 윗면과 개구들을 갖는 솔더 마스크
    를 포함하며,
    상기 단단한 금속 기둥들은 상기 개구들을 관통하면서 상기 솔더 마스크의 상기 윗면보다 높은 높이까지 연장해 있고,
    상기 솔더 마스크는 상기 마이크로 전자소자의 상기 제1면 위의 상기 솔더 마스크의 상기 윗면의 높이가 상기 유연층의 형상에 따라 변하도록 하는 컨포멀 층(conformal layer)인 것인, 마이크로 전자회로 조립체.
  2. 제1항에 있어서, 상기 단단한 금속 기둥들의 상기 상단부는 상기 마이크로 전자회로 조립체상에서의 최고점을 정의하는 것인, 마이크로 전자회로 조립체.
  3. 제1항에 있어서, 상기 유연층은 상기 마이크로 전자소자의 상기 접속부들과 정렬된 개구들을 갖는 것인, 마이크로 전자회로 조립체.
  4. 제3항에 있어서, 상기 도전성 트레이스들은 상기 마이크로 전자소자의 상기 접속부들과 상기 단단한 금속 기둥들을 전기가 통하도록 상호 접속시켜주기 위하여 상기 유연층내의 상기 개구들을 관통하는 것인, 마이크로 전자회로 조립체.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 마이크로 전자소자의 상기 제1면과 상기 유연층 사이에 배치되는 페시베이션 유전체층을 더 포함하는 것인, 마이크로 전자회로 조립체.
  8. 제1항에 있어서, 상기 유연층은 저탄성율을 갖는 재료를 포함하는 것인, 마이크로 전자회로 조립체.
  9. 제1항에 있어서, 상기 유연층은 유전체 재료를 포함하는 것인, 마이크로 전자회로 조립체.
  10. 제1항에 있어서, 상기 유연층은, 실리콘, 유연성 에폭시 수지, 폴리이미드 수지, 열경화성 폴리머, 불소폴리머 및 열가소성 폴리머로 구성된 그룹으로부터 선택된 재료를 포함하는 것인, 마이크로 전자회로 조립체.
  11. 제1항에 있어서, 상기 경사천이면은 상기 유연층의 상기 윗면과 상기 마이크로 전자소자의 상기 제1면 사이에서 연장되는 것인, 마이크로 전자회로 조립체.
  12. 제11항에 있어서, 상기 유연층의 상기 윗면은 평평한 것인, 마이크로 전자회로 조립체.
  13. 제12항에 있어서, 상기 경사천이면에는 적어도 하나의 곡면이 포함되는 것인, 마이크로 전자회로 조립체.
  14. 제13항에 있어서, 상기 적어도 하나의 곡면에는 상기 마이크로 전자소자의 상기 제1면으로부터 연장된 곡면이 포함되는 것인, 마이크로 전자회로 조립체.
  15. 제13항에 있어서, 상기 적어도 하나의 곡면에는 상기 유연층의 상기 윗면으로부터 연장된 곡면이 포함되는 것인, 마이크로 전자회로 조립체.
  16. 제1항에 있어서, 상기 도전성 트레이스들은 상기 마이크로 전자소자의 상기 접속부들과 상기 단단한 금속 기둥들을 전기적으로 상호접속시키는 것인, 마이크로 전자회로 조립체.
  17. 제1항에 있어서, 상기 도전성 트레이스들은 구리, 금, 니켈 및 이들의 합금, 조합물 및 합성물들로 구성된 그룹으로부터 선택된 적어도 하나의 재료를 포함하는 것인, 마이크로 전자회로 조립체.
  18. 삭제
  19. 제1항에 있어서, 상기 도전성 트레이스들은 상기 유연층 위에서 연장해 있는 것인, 마이크로 전자회로 조립체.
  20. 제1항에 있어서, 상기 유연층은 상기 마이크로 전자소자의 상기 제1면 위에 놓여있는 복수개의 유연성 범프들을 포함하는 것인, 마이크로 전자회로 조립체.
  21. 제20항에 있어서, 상기 기둥들 중 적어도 하나의 기둥은 상기 유연성 범프들 중 적어도 하나의 범프 위에 배치되는 것인, 마이크로 전자회로 조립체.
  22. 제20항에 있어서, 상기 기둥들은 상기 유연성 범프들 위에 배치되는 것인, 마이크로 전자회로 조립체.
  23. 삭제
  24. 제1항에 있어서, 상기 단단한 금속 기둥들 각각은 50 - 300 ㎛ 의 두께를 갖는 것인, 마이크로 전자회로 조립체.
  25. 제1항에 있어서, 상기 기둥들 중 적어도 하나의 기둥은, 100 - 600 ㎛ 의 직경을 갖는 바닥부와, 40 - 200 ㎛ 의 직경을 갖는 상단부를 갖는 절두원추형(frustoconical)의 형상을 갖는 것인, 마이크로 전자회로 조립체.
  26. 삭제
  27. 삭제
  28. 마이크로 전자회로 조립체에 있어서,
    제1면 및 상기 제1면에서 접근가능한 접속부들을 갖는 마이크로 전자소자;
    상기 마이크로 전자소자의 상기 제1면의 일부분 위에 놓여 있으며, 상기 마이크로 전자소자의 상기 제1면으로부터 이격된 윗면과 상기 윗면으로부터 연장된 경사천이면을 갖는 유연층으로서, 상기 마이크로 전자소자의 상기 제1면은 상기 접속부들 중 적어도 하나의 접속부와 상기 경사천이면 사이에서 노출되어 있는 것인, 상기 유연층;
    상기 유연층의 상기 윗면 위에 놓여 있으며, 상기 마이크로 전자소자의 상기 제1면으로부터 돌출되어 나오며, 상기 접속부들로부터 떨어져 배치된 도전성 기둥들;
    상기 마이크로 전자소자의 상기 접속부들과 상기 도전성 기둥들을 전기적으로 상호접속시키는 길게 늘어진 도전성 소자들; 및
    상기 도전성 소자들의 일부분들 위에 놓여 있으며, 노출된 윗면과 개구들을 갖는 솔더 마스크
    를 포함하며,
    상기 도전성 기둥들은 상기 개구들을 관통하면서 상기 솔더 마스크의 상기 윗면보다 높은 높이까지 연장해 있고,
    상기 도전성 기둥들 각각은, 상기 도전성 소자들의 도전성 소자로부터 직접적으로 연장해 있고 상기 도전성 소자들의 높이보다 높게 연장하며 상기 기둥의 높이의 대부분까지 연장된 모노리식 금속층을 가지며,
    상기 모노리식 금속층은 구리, 구리합금, 금 및 이들의 조합물, 및 니켈로 구성된 그룹으로부터 선택된 적어도 하나의 금속으로 구성되며,
    상기 모노리식 금속층은 도금된 금속층으로 구성되며, 상기 도전성 소자들과 접촉한 상태로 도금되고,
    상기 솔더 마스크는 상기 마이크로 전자소자의 상기 제1면 위의 상기 솔더 마스크의 상기 윗면의 높이가 상기 유연층의 형상에 따라 변하도록 하는 컨포멀 층(conformal layer)인 것인, 마이크로 전자회로 조립체.
  29. 제1항 또는 제28항에 있어서, 상기 마이크로 전자소자는 반도체 웨이퍼인 것인, 마이크로 전자회로 조립체.
  30. 제1항 또는 제28항에 있어서, 상기 마이크로 전자소자는 반도체 칩인 것인, 마이크로 전자회로 조립체.
  31. 제28항에 있어서, 상기 유연층은 복수개의 유연성 범프들을 포함하며, 상기 도전성 기둥들 각각은 상기 도전성 범프들 중 하나의 범프 위에 배치되는 것인, 마이크로 전자회로 조립체.
  32. 제28항에 있어서, 상기 유연층은 상기 마이크로 전자소자의 상기 접속부들과 정렬된 개구들을 가지며, 상기 유연층의 상기 경사천이면은 상기 개구들 중 적어도 하나의 개구내에 배치되고 상기 마이크로 전자소자의 상기 제1면에서부터 상기 유연층의 상기 윗면까지 연장되며, 상기 길게 늘어진 도전성 소자들은 상기 유연층의 상기 경사천이면 위에 놓여 있는 것인, 마이크로 전자회로 조립체.
  33. 삭제
  34. 삭제
  35. 삭제
  36. 마이크로 전자회로 조립체에 있어서,
    제1면 및 상기 제1면에서 접근가능한 접속부들을 갖는 마이크로 전자소자;
    상기 마이크로 전자소자의 상기 제1면의 일부분 위에 놓여 있으며, 상기 접속부들 중 적어도 하나의 접속부를 완전히 뒤덮지 않는 유연층;
    상기 유연층의 윗면에서 노출되어 있고, 상기 접속부들에 연결된 도전성 트레이스들;
    상기 도전성 트레이스들의 일부분들 위에 놓여 있으며, 노출된 윗면과 개구들을 갖는 유전체층; 및
    상기 유연층 위에 놓여 있으며, 상기 마이크로 전자소자의 상기 제1면으로부터 돌출되어 나온 복수의 단단한 금속 기둥들
    을 포함하며, 상기 단단한 금속 기둥들은 상기 도전성 트레이스들과 직접적으로 접촉해 있으며, 상기 단단한 금속 기둥들 각각은, 상기 도전성 트레이스들의 트레이스로부터 직접적으로 연장해 있고 상기 도전성 트레이스들의 높이보다 높게 연장하며 상기 기둥의 높이의 대부분까지 연장된 모노리식 금속층을 가지며, 상기 모노리식 금속층은 구리, 구리합금, 금 및 이들의 조합물, 및 니켈로 구성된 그룹으로부터 선택된 적어도 하나의 금속으로 구성되며, 상기 단단한 금속 기둥들은 상기 개구들을 관통하면서 상기 유전체층의 상기 윗면보다 높은 높이까지 연장해 있고,
    상기 유전체층은 상기 마이크로 전자소자의 상기 제1면 위의 상기 유전체층의 상기 윗면의 높이가 상기 유연층의 형상에 따라 변하도록 하는 컨포멀 층(conformal layer)인 것인, 마이크로 전자회로 조립체.
  37. 삭제
  38. 삭제
  39. 제1항, 제28항, 또는 제36항 중 어느 한 항에 있어서, 상기 모노리식 금속층은 구리 및 구리합금으로 구성된 그룹으로부터 선택된 적어도 하나의 금속으로 구성된 것인, 마이크로 전자회로 조립체.
  40. 제1항 또는 제36항에 있어서, 상기 모노리식 금속층은 도금된 금속층으로 구성되며, 상기 도전성 트레이스들과 접촉한 상태로 도금되는 것인, 마이크로 전자회로 조립체.
  41. 제1항에 있어서, 상기 단단한 금속 기둥들의 상단부들은 상기 기둥들의 각각의 바닥부들의 폭과 동일한 폭을 갖는 것인, 마이크로 전자회로 조립체.
  42. 제28항 또는 제36항에 있어서, 상기 유연층으로부터 떨어져 있는 상기 기둥들의 상단부들은 상기 유연층에 인접한 상기 기둥들의 바닥부들의 폭과 동일한 폭을 갖는 것인, 마이크로 전자회로 조립체.
  43. 제1항에 있어서, 상기 단단한 금속 기둥들 중 적어도 하나의 금속 기둥의 상기 상단부는 상기 적어도 하나의 금속 기둥의 바닥부의 폭과 동일한 폭을 갖는 것인, 마이크로 전자회로 조립체.
  44. 제28항 또는 제36항에 있어서, 상기 유연층으로부터 떨어져 있는 상기 기둥들 중의 적어도 하나의 기둥의 상단부는 상기 유연층에 인접한 상기 적어도 하나의 기둥의 바닥부의 폭과 동일한 폭을 갖는 것인, 마이크로 전자회로 조립체.
  45. 제1항 또는 제36항에 있어서, 상기 모노리식 금속층은 상기 트레이스로부터 적어도 수직 방향으로 연장하는 직선 가장자리들을 갖는 것인, 마이크로 전자회로 조립체.
  46. 제28항에 있어서, 상기 모노리식 금속층은 상기 도전성 소자로부터 적어도 수직 방향으로 연장하는 직선 가장자리들을 갖는 것인, 마이크로 전자회로 조립체.
  47. 제1항, 제28항 또는 제36항 중 어느 한 항에 있어서, 상기 모노리식 금속층의 가장자리들은 수직 방향으로 연장하는 것인, 마이크로 전자회로 조립체.
KR1020077020400A 2005-02-25 2006-02-23 유연성을 갖는 마이크로 전자회로 조립체 KR101267651B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65648005P 2005-02-25 2005-02-25
US60/656,480 2005-02-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020127029645A Division KR101357765B1 (ko) 2005-02-25 2006-02-23 유연성을 갖는 마이크로 전자회로 조립체

Publications (2)

Publication Number Publication Date
KR20070106628A KR20070106628A (ko) 2007-11-02
KR101267651B1 true KR101267651B1 (ko) 2013-05-23

Family

ID=36570325

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077020400A KR101267651B1 (ko) 2005-02-25 2006-02-23 유연성을 갖는 마이크로 전자회로 조립체
KR1020127029645A KR101357765B1 (ko) 2005-02-25 2006-02-23 유연성을 갖는 마이크로 전자회로 조립체

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020127029645A KR101357765B1 (ko) 2005-02-25 2006-02-23 유연성을 갖는 마이크로 전자회로 조립체

Country Status (7)

Country Link
US (2) US7999379B2 (ko)
EP (1) EP1851798B1 (ko)
JP (2) JP5593018B2 (ko)
KR (2) KR101267651B1 (ko)
CN (1) CN101128931B (ko)
TW (1) TWI335627B (ko)
WO (1) WO2006091793A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101267651B1 (ko) 2005-02-25 2013-05-23 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
DE102008042107A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Elektronisches Bauteil sowie Verfahren zu seiner Herstellung
JP6006523B2 (ja) * 2012-04-27 2016-10-12 新光電気工業株式会社 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置
US9437911B1 (en) * 2015-05-21 2016-09-06 Harris Corporation Compliant high speed interconnects
US20160343646A1 (en) * 2015-05-21 2016-11-24 Qualcomm Incorporated High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package
KR101678162B1 (ko) * 2015-07-01 2016-11-21 서울대학교산학협력단 유연성 소자용 접속 구조물 및 이의 제조 방법
US9704818B1 (en) * 2016-07-06 2017-07-11 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10103114B2 (en) 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US11749616B2 (en) 2017-10-05 2023-09-05 Texas Instruments Incorporated Industrial chip scale package for microelectronic device
TWI645527B (zh) * 2018-03-06 2018-12-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998032170A1 (fr) * 1997-01-17 1998-07-23 Seiko Epson Corporation Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique
JP2000269371A (ja) * 1999-03-15 2000-09-29 Hitachi Ltd 半導体装置および半導体実装構造体
JP2001332653A (ja) 2000-05-25 2001-11-30 Sharp Corp 半導体装置
JP2004273592A (ja) 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001870A (en) 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
GB1487945A (en) 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
JPS5321771A (en) 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
US4300153A (en) 1977-09-22 1981-11-10 Sharp Kabushiki Kaisha Flat shaped semiconductor encapsulation
US4284563A (en) 1978-02-08 1981-08-18 Research Corporation 9,10,11,12,12-Pentachloro 4,6-dioxa-5-thia-1-aza-tricyclo[7.2.1.02,8 ]d
JPS5519850A (en) 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
US4396936A (en) 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
US4381602A (en) 1980-12-29 1983-05-03 Honeywell Information Systems Inc. Method of mounting an I.C. chip on a substrate
JPS601846A (ja) 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
US5310699A (en) 1984-08-28 1994-05-10 Sharp Kabushiki Kaisha Method of manufacturing a bump electrode
US4642889A (en) 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
US4671849A (en) 1985-05-06 1987-06-09 International Business Machines Corporation Method for control of etch profile
US6043563A (en) 1997-05-06 2000-03-28 Formfactor, Inc. Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals
US4902606A (en) 1985-12-20 1990-02-20 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4924353A (en) 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4716049A (en) 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
US5302550A (en) 1985-12-24 1994-04-12 Mitsubishi Denki Kabushiki Kaisha Method of bonding a microelectronic device
US4977441A (en) 1985-12-25 1990-12-11 Hitachi, Ltd. Semiconductor device and tape carrier
US4885126A (en) 1986-10-17 1989-12-05 Polonio John D Interconnection mechanisms for electronic components
US4813129A (en) 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JPH01129431A (ja) 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
US4783594A (en) 1987-11-20 1988-11-08 Santa Barbara Research Center Reticular detector array
JPH0715087B2 (ja) 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US4962985A (en) 1989-10-02 1990-10-16 At&T Bell Laboratories Protective coatings for optical devices comprising Langmuir-Blodgett films
US5082811A (en) 1990-02-28 1992-01-21 E. I. Du Pont De Nemours And Company Ceramic dielectric compositions and method for enhancing dielectric properties
US5656862A (en) 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
US5070297A (en) 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
US5187020A (en) 1990-07-31 1993-02-16 Texas Instruments Incorporated Compliant contact pad
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5072520A (en) 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US5140404A (en) 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5180311A (en) 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
JP2593965B2 (ja) 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
US5265329A (en) 1991-06-12 1993-11-30 Amp Incorporated Fiber-filled elastomeric connector attachment method and product
US5225966A (en) 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5316788A (en) 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5194930A (en) 1991-09-16 1993-03-16 International Business Machines Dielectric composition and solder interconnection structure for its use
JP2927081B2 (ja) 1991-10-30 1999-07-28 株式会社デンソー 樹脂封止型半導体装置
JPH05175280A (ja) 1991-12-20 1993-07-13 Rohm Co Ltd 半導体装置の実装構造および実装方法
US5203076A (en) 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices
US5249101A (en) 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
JP3151219B2 (ja) 1992-07-24 2001-04-03 テツセラ，インコーポレイテッド 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法
US5371404A (en) 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5414298A (en) 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
JP3269171B2 (ja) 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
US5355283A (en) 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JP3445641B2 (ja) 1993-07-30 2003-09-08 株式会社デンソー 半導体装置
US6326678B1 (en) 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
JP3214186B2 (ja) 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
JPH07115096A (ja) 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
US5772451A (en) 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US5431571A (en) 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5508228A (en) 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5393697A (en) 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5431328A (en) 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6870272B2 (en) 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5734547A (en) 1995-02-13 1998-03-31 Iversen; Arthur H. Power switchgear
US5707902A (en) 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5801446A (en) 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
JPH0964233A (ja) * 1995-06-15 1997-03-07 Ngk Spark Plug Co Ltd セラミック基板、その製造方法およびセラミック基板と樹脂製基板との接合体
US5874781A (en) 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5777379A (en) 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5874782A (en) 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US5766987A (en) 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US5749997A (en) 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
US5789271A (en) 1996-03-18 1998-08-04 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
EP0901695A4 (en) 1996-05-24 2000-04-12 Tessera Inc CONNECTORS FOR MICROELECTRONIC ELEMENTS
US6030856A (en) 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
US5790377A (en) 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip
US6255738B1 (en) 1996-09-30 2001-07-03 Tessera, Inc. Encapsulant for microelectronic devices
US6130116A (en) 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
EP1447849A3 (en) 1997-03-10 2005-07-20 Seiko Epson Corporation Semiconductor device and circuit board having the same mounted thereon
KR100426883B1 (ko) * 1997-03-21 2004-06-30 세이코 엡슨 가부시키가이샤 반도체장치,필름캐리어테이프및이들의제조방법
US6313402B1 (en) 1997-10-29 2001-11-06 Packard Hughes Interconnect Company Stress relief bend useful in an integrated circuit redistribution patch
US5937758A (en) 1997-11-26 1999-08-17 Motorola, Inc. Micro-contact printing stamp
JP3458056B2 (ja) * 1998-01-08 2003-10-20 松下電器産業株式会社 半導体装置およびその実装体
US5956235A (en) 1998-02-12 1999-09-21 International Business Machines Corporation Method and apparatus for flexibly connecting electronic devices
US6337445B1 (en) 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6184576B1 (en) 1998-09-21 2001-02-06 Advantest Corp. Packaging and interconnection of contact structure
US6197613B1 (en) 1999-03-23 2001-03-06 Industrial Technology Research Institute Wafer level packaging method and devices formed
WO2000059033A1 (en) 1999-03-25 2000-10-05 Seiko Epson Corporation Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6537854B1 (en) 1999-05-24 2003-03-25 Industrial Technology Research Institute Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
JP2003502866A (ja) 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
US6277669B1 (en) 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
US6230400B1 (en) 1999-09-17 2001-05-15 George Tzanavaras Method for forming interconnects
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
DE10014300A1 (de) 2000-03-23 2001-10-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
US6767818B1 (en) 2000-08-07 2004-07-27 Industrial Technology Research Institute Method for forming electrically conductive bumps and devices formed
US6660626B1 (en) * 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
US6710456B1 (en) 2000-08-31 2004-03-23 Micron Technology, Inc. Composite interposer for BGA packages
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
TW574752B (en) 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module
US6518675B2 (en) 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
US6433427B1 (en) 2001-01-16 2002-08-13 Industrial Technology Research Institute Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
US6388322B1 (en) 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
JP4465891B2 (ja) * 2001-02-07 2010-05-26 パナソニック株式会社 半導体装置
US20020121702A1 (en) 2001-03-01 2002-09-05 Siemens Dematic Electronics Assembly Systems, Inc. Method and structure of in-situ wafer scale polymer stud grid array contact formation
US6643739B2 (en) 2001-03-13 2003-11-04 Koninklijke Philips Electronics N.V. Cache way prediction based on instruction base register
US7148566B2 (en) 2001-03-26 2006-12-12 International Business Machines Corporation Method and structure for an organic package with improved BGA life
US20050097727A1 (en) 2001-03-28 2005-05-12 Tomoo Iijima Multi-layer wiring board, method for producing multi-layer wiring board, polishing machine for multi-layer wiring board, and metal sheet for producing wiring board
US20020151164A1 (en) 2001-04-12 2002-10-17 Jiang Hunt Hang Structure and method for depositing solder bumps on a wafer
JP3983996B2 (ja) * 2001-04-23 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置
US6767819B2 (en) 2001-09-12 2004-07-27 Dow Corning Corporation Apparatus with compliant electrical terminals, and methods for forming same
TW517360B (en) 2001-12-19 2003-01-11 Ind Tech Res Inst Enhanced type wafer level package structure and its manufacture method
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6638870B2 (en) 2002-01-10 2003-10-28 Infineon Technologies Ag Forming a structure on a wafer
US6940177B2 (en) 2002-05-16 2005-09-06 Dow Corning Corporation Semiconductor package and method of preparing same
DE10223738B4 (de) 2002-05-28 2007-09-27 Qimonda Ag Verfahren zur Verbindung integrierter Schaltungen
US7329563B2 (en) 2002-09-03 2008-02-12 Industrial Technology Research Institute Method for fabrication of wafer level package incorporating dual compliant layers
JP4091443B2 (ja) 2003-01-14 2008-05-28 シャープ株式会社 テレビジョン受信機及び電子番組表表示装置
DE10308095B3 (de) 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
WO2004077525A2 (en) 2003-02-25 2004-09-10 Tessera, Inc. Ball grid array with bumps
JP4045261B2 (ja) * 2003-06-13 2008-02-13 沖電気工業株式会社 半導体装置
TWI223363B (en) 2003-11-06 2004-11-01 Ind Tech Res Inst Bonding structure with compliant bumps
US7294929B2 (en) 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
US7317249B2 (en) 2004-12-23 2008-01-08 Tessera, Inc. Microelectronic package having stacked semiconductor devices and a process for its fabrication
KR101267651B1 (ko) 2005-02-25 2013-05-23 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998032170A1 (fr) * 1997-01-17 1998-07-23 Seiko Epson Corporation Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique
JP2000269371A (ja) * 1999-03-15 2000-09-29 Hitachi Ltd 半導体装置および半導体実装構造体
JP2001332653A (ja) 2000-05-25 2001-11-30 Sharp Corp 半導体装置
JP2004273592A (ja) 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2006091793A1 (en) 2006-08-31
KR20120137441A (ko) 2012-12-20
WO2006091793A8 (en) 2007-10-04
TWI335627B (en) 2011-01-01
US20110266668A1 (en) 2011-11-03
KR101357765B1 (ko) 2014-02-11
EP1851798A1 (en) 2007-11-07
CN101128931A (zh) 2008-02-20
US7999379B2 (en) 2011-08-16
CN101128931B (zh) 2010-05-19
JP5593018B2 (ja) 2014-09-17
US20060194365A1 (en) 2006-08-31
EP1851798B1 (en) 2016-08-03
KR20070106628A (ko) 2007-11-02
JP2008532291A (ja) 2008-08-14
JP2013138214A (ja) 2013-07-11
TW200636878A (en) 2006-10-16

Similar Documents

Publication Publication Date Title
KR101267651B1 (ko) 유연성을 갖는 마이크로 전자회로 조립체
KR101387719B1 (ko) 컴플라이언스를 갖는 마이크로 전자 어셈블리 및 그 방법
US7719121B2 (en) Microelectronic packages and methods therefor
US10128216B2 (en) Stackable molded microelectronic packages
JP3006885B2 (ja) 相互接続のためのコンタクト構造、介在体、半導体アセンブリおよび方法
US7176043B2 (en) Microelectronic packages and methods therefor
KR101171842B1 (ko) 초미세 피치의 적층을 갖는 마이크로전자 조립체
US6012224A (en) Method of forming compliant microelectronic mounting device
US7939934B2 (en) Microelectronic packages and methods therefor
KR100581778B1 (ko) 3-ｄ 구조물 보호 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160510

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee