JP2004273592A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004273592A JP2004273592A JP2003059454A JP2003059454A JP2004273592A JP 2004273592 A JP2004273592 A JP 2004273592A JP 2003059454 A JP2003059454 A JP 2003059454A JP 2003059454 A JP2003059454 A JP 2003059454A JP 2004273592 A JP2004273592 A JP 2004273592A
- Authority
- JP
- Japan
- Prior art keywords
- rewiring
- forming
- wiring
- semiconductor device
- passivation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】チップサイズの縮小化が可能な半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１の上に配線を形成する工程と、前記配線の上にパッシベーション膜を形成する工程と、前記パッシベーション膜の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線２ａ〜２ｃを形成する工程と、前記再配線上に、前記隣り合うチップ領域の一方に位置する金属ポスト６ａ，６ｃ，６ｅ及び前記隣り合うチップ領域の他方に位置する金属ポスト６ｂ，６ｄを形成する工程と、前記再配線及び前記半導体基板をスクライブラインで切断するダイシング工程と、を具備するものである。
【選択図】 図１
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１の上に配線を形成する工程と、前記配線の上にパッシベーション膜を形成する工程と、前記パッシベーション膜の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線２ａ〜２ｃを形成する工程と、前記再配線上に、前記隣り合うチップ領域の一方に位置する金属ポスト６ａ，６ｃ，６ｅ及び前記隣り合うチップ領域の他方に位置する金属ポスト６ｂ，６ｄを形成する工程と、前記再配線及び前記半導体基板をスクライブラインで切断するダイシング工程と、を具備するものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係わり、特に、ウエーハレベルＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）についての半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図９は、従来の半導体装置を示すものであり、ウエーハレベルＣＳＰであってダイシング工程でチップ化する前のウエーハの状態を示す平面図である。
ウエーハレベルＣＳＰは、半導体素子や配線等が形成された半導体ウエーハ（半導体基板）と、半導体ウエーハの能動面上に覆われた封止樹脂１０５と、この封止樹脂１０５上に配置された外部端子１１５と、を有している。
【０００３】
ところで、上記従来の半導体装置では、チップ領域から内側にスクライブライン１０３ａ，１０３ｂの幅等の余裕をもって外部端子１１５をレイアウトしていたため、チップサイズが有効素子に対して大きくなってしまい、チップの縮小化の妨げとなっていた。特に、ディスプレイやサーマルヘッド等のドライバーＬＳＩのように多くの出力端子を持つチップには、外部端子レイアウトの縮小が要求されている。
【０００４】
図１０は、他の従来の半導体装置を示すものであって、ウエーハレベルＣＳＰであってダイシング工程でチップ化する前のウエーハの状態を示す平面図であり、図９と同一部分には同一符号を付す。
この半導体装置は、長辺チップであって、半導体素子や配線等が形成された半導体ウエーハ（半導体基板）と、半導体ウエーハの能動面上に覆われた封止樹脂１０５と、この封止樹脂１０５上に配置された外部端子１１５と、を有している。
【０００５】
ところで、上記他の従来の半導体装置においても、チップ領域から内側にスクライブライン１０３ａ，１０３ｂの幅等の余裕をもって外部端子１１５をレイアウトしていたため、チップサイズが有効素子に対して大きくなってしまい、チップの縮小化の妨げとなっていた。特に、幅の狭い長辺チップ等では、トランジスタ素子の微細化に拘わらず、外部端子周りのサイズでチップサイズが固定されてしまい、小型化が困難であった。
【０００６】
【発明が解決しようとする課題】
上述したように従来及び他の従来の半導体装置では、チップ領域から内側にスクライブライン１０３ａ，１０３ｂの幅等の余裕をもって外部端子１１５をレイアウトしていたため、チップサイズが有効素子に対して大きくなってしまうという問題があった。
【０００７】
本発明は上記のような事情を考慮してなされたものであり、その目的は、チップサイズの縮小化が可能な半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線と、
前記再配線上に形成された、前記隣り合うチップ領域の一方に位置する第１の金属ポスト及び前記隣り合うチップ領域の他方に位置する第２の金属ポストと、
を具備する。
なお、スクライブラインは次のように定義する。スクライブラインとは、ダイシングする領域幅をフォトリソ工程中に予めパターニングしておいた領域、外観上パターンはないが、ダイシングで分離する領域もしくは想定ライン、ダイシングソー（ブレード）がカットする走行ラインもしくは中心想定ライン、ダイシングカットされた領域及びライン等を含むものであり、一般にレイアウト上は、ダイシングソー（ブレード）の幅や振れ、精度を考慮して数十〜百μｍ幅を想定もしくはパターン化している。
【０００９】
また、本発明に係る半導体装置においては、前記第１及び第２の金属ポストそれぞれの側面と前記再配線を覆うように形成された樹脂をさらに具備することも可能である。
また、本発明に係る半導体装置においては、前記第１及び第２の金属ポストそれぞれの上に形成された外部端子をさらに具備することも可能である。
【００１０】
また、本発明に係る半導体装置においては、前記第１金属ポストは隣り合うチップ領域の一方に位置する前記配線に前記再配線を介して電気的に接続され、前記第２金属ポストは隣り合うチップ領域の他方に位置する前記配線に前記再配線を介して電気的に接続されていることが好ましい。
【００１１】
本発明に係る半導体装置は、半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、スクライブラインに沿って切断した切断面に端部が位置する再配線と、
前記再配線上に形成され、前記切断面に近づけて配置された金属ポストと、
を具備する。
【００１２】
本発明に係る半導体装置は、半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線と、
前記再配線上に形成され、前記スクライブラインを横断するように配置された金属ポストと、
を具備する。
【００１３】
本発明に係る半導体装置は、半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、スクライブラインに沿って切断した切断面に端部が配置された再配線と、
前記再配線上に形成され、前記切断面に端部が位置する金属ポストと、
を具備する。
【００１４】
本発明に係る半導体装置は、半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線と、
前記再配線上に形成された、前記隣り合うチップ領域の一方に位置する第１の外部端子及び前記隣り合うチップ領域の他方に位置する第２の外部端子と、
を具備する。
【００１５】
また、本発明に係る半導体装置においては、前記パッシベーション膜と前記再配線との間に配置されたポリイミド層をさらに具備することが好ましい。このポリイミド層は応力を緩和する層として作用するものである。
【００１６】
本発明に係る半導体装置の製造方法は、半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記隣り合うチップ領域の一方に位置する第１の金属ポスト及び前記隣り合うチップ領域の他方に位置する第２の金属ポストを形成する工程と、
前記再配線及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する。
【００１７】
上記半導体装置の製造方法によれば、スクライブラインを横断するように再配線を形成し、再配線上に、隣り合うチップ領域の一方に位置する第１の金属ポスト及び隣り合うチップ領域の他方に位置する第２の金属ポストを形成している。このように隣り合うチップで再配線を共通化することにより、金属ポストをチップ領域の外周に近づけて配置することができる。従って、チップサイズを縮小することができる。
【００１８】
本発明に係る半導体装置の製造方法は、半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上にポリイミド層を形成する工程と、
前記ポリイミド層の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記隣り合うチップ領域の一方に位置する第１の金属ポスト及び前記隣り合うチップ領域の他方に位置する第２の金属ポストを形成する工程と、
前記再配線、前記ポリイミド層及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する。
【００１９】
また、本発明に係る半導体装置の製造方法においては、前記第２の金属ポストを形成する工程と前記ダイシング工程との間に、前記第１及び第２の金属ポストそれぞれの上に外部端子を形成する工程をさらに具備することも可能である。
【００２０】
本発明に係る半導体装置の製造方法は、半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記スクライブラインを横断するように金属ポストを形成する工程と、
前記金属ポスト、前記再配線及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する。
【００２１】
本発明に係る半導体装置の製造方法は、半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上にポリイミド層を形成する工程と、
前記ポリイミド層の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記スクライブラインを横断するように金属ポストを形成する工程と、
前記金属ポスト、前記再配線、前記ポリイミド層及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する。
【００２２】
本発明に係る半導体装置の製造方法は、半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記スクライブラインを横断するように金属ポストを形成する工程と、
前記金属ポスト上に、前記スクライブラインを横断するように外部端子を形成する工程と、
前記外部端子、前記金属ポスト、前記再配線及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（Ａ）は、本発明に係る第１の実施の形態による半導体装置を示すものであり、ウエーハレベルＣＳＰであってダイシング工程でチップ化する前の半導体ウエーハの状態を示す断面図である。図１（Ｂ）は、図１（Ａ）に示す半導体ウエーハをダイシング工程でチップにした断面図である。
【００２４】
図１（Ａ）に示すように、半導体素子や配線等（図示せず）が形成された半導体ウエーハ（半導体基板）１の能動面には再配線２ａ〜２ｃが形成されている。再配線２ａ〜２ｃは隣り合うチップ領域を分離しているスクライブラインを横断又は跨ぐように配置されており、スクライブラインは矢印３ａ，３ｂに示す位置に配置されている。再配線２ａ〜２ｃそれぞれの上には少なくとも２つの金属ポスト４ａ〜４ｅが形成されている。
【００２５】
半導体ウエーハ１の能動面、再配線２ａ〜２ｃ及び金属ポスト４ａ〜４ｅは封止樹脂５により被覆されている。金属ポスト４ａ〜４ｅの上面は封止樹脂５から露出している。この露出した金属ポスト４ａ〜４ｅそれぞれの上面上には必要に応じてハンダボールなどの実装用外部端子６ａ〜６ｅが形成されている。
【００２６】
図１（Ａ）に示す半導体ウエーハ状態の半導体装置において矢印３ａ，３ｂで示すスクライブラインをダイシング工程で再配線２ａ，２ｂと共に切断することにより、図１（Ｂ）に示すようにチップ化され、一つのＣＳＰ型の半導体装置となる。前記再配線２ａ，２ｂの端部は、前記切断した切断面に位置している。前記半導体装置はワイヤーレスでスタックドパッケージを形成することが可能な構成となる。
【００２７】
なお、実装用外部端子６ａ〜６ｅは必ずしも必要ではなく、実装用外部端子が形成されていない半導体装置とすることも可能である。また、この半導体装置を搭載する一例としての電子機器のプリント基板には、半導体装置の回路に応じて配線がパターニングされており、この半導体装置は実装工程でプリント基板の必要位置に搭載される。
【００２８】
図２は、図１に示す金属ポスト領域を部分的に拡大した断面図である。
半導体ウエーハ１の能動面（表面）には電極取り出し用パッド７ａ，７ｂが形成されている。この電極取り出し用パッドは半導体ウエーハ内におけるＡｌやＣｕ等の各種金属配線（図示せず）に接続されており、各種金属配線は層間絶縁膜（図示せず）を介してＭＯＳトランジスタ等の半導体素子に電気的に接続されている。この半導体素子は半導体ウエーハ１の内部に作り込まれている。
【００２９】
電極取り出し用パッド７ａ，７ｂを含む半導体ウエーハ１の全面上にはシリコン酸化膜やシリコン窒化膜等からなる最終保護絶縁層（パッシベーション膜）８が形成されている。この最終保護絶縁層８には、電極取り出し用パッド７ａ，７ｂ上に位置する開孔部が形成されている。最終保護絶縁層８の上には厚さが例えば数十〜１００μｍ程度のポリイミド層９が形成されている。このポリイミド層９は半導体素子への応力緩和のための層である。ポリイミド層９には開孔部が形成されており、この開孔部は最終保護絶縁層の開孔部を開孔するものである。
【００３０】
この開孔部内及びポリイミド層９上には密着層１０が形成されている。この密着層１０は、ＴｉやＷ、ＴｉＷ、Ｃｒ、Ｎｉ、ＴｉＣｕ、Ｐｔなどの高融点金属、その合金もしくはその窒化膜などのいずれかからなる層である。この密着層１０の上にはＣｕシード層１１が形成されている。このＣｕシード層１１は、Ｃｕの他にＮｉ、Ａｇ、Ａｕもしくはこれらの合金からなる層を用いても良い。
【００３１】
Ｃｕシード層１１の上には厚さが数〜数十μｍ程度の再配線２ｂが形成されている。再配線２ｂはＣｕを選択メッキ成膜したものである。再配線２ｂの上には金属ポスト４ｃ，４ｄが形成されており、金属ポスト４ｃ，４ｄはＣｕ等の選択メッキにより成膜したものである。金属ポスト４ｃ，４ｄの上には必要に応じて酸化防止のための異種金属キャップ１２が形成されている。この異種金属キャップ１２は、金属ポストと異なる種類の材料からなるものであって、例えばＮｉ、Ａｕ、Ｐｔなどからなる。金属ポスト４ｃ，４ｄは再配線２ｂを介して電極取り出し用パッド７ａ，７ｂに電気的に接続されている。
【００３２】
矢印３ａで示すスクライブラインで半導体ウエーハ１を切断した後の半導体チップでは、金属ポスト４ｃは再配線２ｂを介して電極取り出し用パッド７ａに電気的に接続され、金属ポスト４ｄは再配線２ｂを介して電極取り出し用パッド７ｂに電気的に接続されることになる。
【００３３】
次に、図２に示す金属ポストを製造する方法について説明する。
図３（Ａ）〜（Ｅ）は、図２に示す金属ポストを製造する方法を示す断面図である。
まず、図３（Ａ）に示すように、半導体ウエーハ１を準備する。この半導体ウエーハ１の内部には、ＭＯＳトランジスタ等の半導体素子、これと電気的に接続された各種金属配線、層間絶縁膜などが形成されている。次いで、各種金属配線の一端に電極取り出し用パッド７ａ，７ｂを形成する。次いで、このパッド７ａ，７ｂを含む全面上にシリコン酸化膜又はシリコン窒化膜等からなる最終保護絶縁層（パッシベーション膜）８をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。
【００３４】
次いで、この最終保護絶縁層８の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、最終保護絶縁層８の上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして最終保護絶縁層８をエッチングする。これにより、該最終保護絶縁層８には、電極取り出し用パッド７ａ，７ｂ上に位置する開孔部が形成され、この開孔部によって該パッド７ａ，７ｂの表面が露出する。
【００３５】
次に、図３（Ｂ）に示すように、最終保護絶縁層８の上に厚さが例えば数〜数十μｍ程度のポリイミド層９を塗布する。次いで、このポリイミド層９上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、ポリイミド層９上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてポリイミド層９をエッチングすることにより、該ポリイミド層９には電極取り出し用パッド７ａ，７ｂの上方に位置する開孔部が形成され、この開孔部によって該パッド７ａ，７ｂの表面が露出する。尚、この工程では直かに感光性のポリイミドを用いて開孔パターンを形成し、フォトレジストの塗布、エッチングや剥離処理の簡略化を行うことも出来る。
【００３６】
この後、図３（Ｃ）に示すように、開孔部内及びポリイミド層９上に高融点金属からなる密着層１０をスパッタリングにより形成する。次いで、この密着層１０の上にＣｕシード層１１をスパッタリングにより形成する。次いで、Ｃｕシード層１１の上に厚さが数〜数十μｍ程度のＣｕ層を選択メッキ法により成膜する。次いで、該Ｃｕ層をマスクとしてＣｕシード層１１及び密着層１０を選択エッチングすることで、ポリイミド層９の上には密着層１０を介して再配線２ｂが形成され、再配線２ｂは電極取り出し用パッド７ａ，７ｂに電気的に接続される。
【００３７】
次に、図３（Ｄ）に示すように、再配線２ｂを含む全面上にフォトレジスト膜を塗布もしくはフォトフィルムを貼り、これらを露光、現像することにより、ポリイミド層９上には再配線２ｂの上に位置する開孔部１３ａ，１３ｂを有するレジストパターン１３が形成される。
【００３８】
この後、図３（Ｅ）に示すように、レジストパターン１３をマスクとして選択メッキにより開孔部１３ａ，１３ｂ内の再配線２ｂ上にＣｕメッキ膜からなる金属ポスト４ｃ，４ｄを形成する。なお、Ｃｕメッキ膜からなる金属ポストは厚みや寸法の制御が比較的に容易である。次いで、金属ポスト４ｃ，４ｄ上にメッキ法によりＮｉなどからなる異種金属キャップ１２を形成する。次いで、レジストパターン１３を剥離することにより、図２に示すような半導体装置が形成される。ここまではウエーハプロセスで作られる。
【００３９】
その後、再配線、ポリイミド層９及び金属ポストを覆うようにモールド装置によりエポキシ等の封止樹脂５をモールドする。次いで、この封止樹脂５をグラインダー（図示せず）で所望量研削する。ここで、所望量とは、金属ポストの頭部（上部）が露出する程度の研削量である。次に、金属ポストの露出部分にフラックス（図示せず）を塗布した後、自動搭載機でハンダボールを必要な金属ポスト上に搭載する。次いで、金属ポスト及びハンダボールに１７０〜２００℃程度の熱処理を行う。これにより、図１（Ａ）に示すような金属ポスト４ａ〜４ｅ上にはハンダボールが融着されて実装用外部端子６ａ〜６ｅが形成される。
【００４０】
なお、実装用外部端子となるハンダボールは、径１５０〜３００μｍでＰｂ／Ｓｎ６０〜７０ｗｔ％の材料からなるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用のものを使用することが好ましい。また、実装用外部端子１７の大きさは用途に応じて適宜選択可能である。ハンダ組成はＡｇ／Ｓｎ系やＣｕやＢｉを含むＰｂレス材料を用いることも可能である。また、実装用外部端子は、ハンダボールに限定されるものではなく、ハンダボールを搭載する代わりに、印刷法、メッキ法やメタルジェット法により形成された実装用外部端子を適用することも可能である。
【００４１】
この後、矢印３ａ，３ｂに示すスクライブラインに沿ってダイシングソーやレーザーを用いて樹脂５、再配線２ａ〜２ｃ及び半導体ウエーハ１を切断する。これにより、図１（Ｂ）に示すＣＳＰ型の半導体装置を作製することができる。
【００４２】
上記第１の実施の形態によれば、隣り合うチップのスクライブラインを横断又は跨ぐように再配線２ａ〜２ｃを形成し、チップ領域の再配線上に金属ポスト４ａ〜４ｅを形成し、金属ポスト上に外部端子６ａ〜６ｅを配置している。このように隣り合うチップで再配線を共通化することにより、金属ポスト及び外部端子をチップ領域の外周に近づけて配置することができる。従って、チップサイズを縮小することができる。特に、ディスプレイやサーマルヘッド等のドライバーＬＳＩのように多くの出力端子を持つチップや幅の狭い長辺チップ等に対してチップの縮小化に有効に作用し、従来の半導体装置に比べて更なる小型化が可能となる。よって、半導体装置とこれを搭載する電子機器類の小型化、高密度化を図ることができる。また、ＬＳＩ及びパッケージの低コスト化と歩留まりの向上を図ることができる。
【００４３】
図４（Ａ）は、本発明に係る第２の実施の形態による半導体装置を示すものであり、ウエーハレベルＣＳＰであってダイシング工程でチップ化する前の半導体ウエーハの状態を示す断面図である。図４（Ｂ）は、図４（Ａ）に示す半導体ウエーハをダイシング工程でチップにした断面図である。図４において図１と同一部分には同一符号を付す。
【００４４】
図４（Ａ）に示すように、半導体素子や配線等（図示せず）が形成された半導体ウエーハ（半導体基板）１の能動面には再配線２ａ〜２ｃが形成されており、再配線上には金属ポスト１４ａ〜１４ｃが形成されている。再配線２ａ〜２ｃ及び金属ポスト１４ａ〜１４ｃはスクライブラインを横断又は跨ぐように配置されており、スクライブラインは矢印３ａ，３ｂに示す位置に配置されている。
【００４５】
半導体ウエーハ１の能動面、再配線２ａ〜２ｃ及び金属ポスト１４ａ〜１４ｃは封止樹脂５により被覆されている。金属ポスト１４ａ〜１４ｃの上面は封止樹脂５から露出している。この露出した金属ポスト１４ａ〜１４ｃそれぞれの上面上には必要に応じてハンダボールなどの実装用外部端子１５ａ〜１５ｃが形成されている。実装用外部端子１５ａ〜１５ｃはスクライブラインを横断又は跨ぐように配置されている。
【００４６】
図４（Ａ）に示す半導体ウエーハ状態の半導体装置において矢印３ａ，３ｂで示すスクライブラインをダイシング工程で外部端子１５ａ〜１５ｃ、金属ポスト１４ａ〜１４ｃ及び再配線２ａ，２ｂと共に切断することにより、図４（Ｂ）に示すようにチップ化され、一つのＣＳＰ型の半導体装置となる。前記外部端子１５ａ，１５ｂ、前記再配線２ａ，２ｂ及び前記金属ポスト１４ａ，１４ｂそれぞれの端部は前記切断した切断面に位置している。前記半導体装置はワイヤーレスでスタックドパッケージを形成することが可能な構成となる。
【００４７】
図５は、図４（Ｂ）に示すＣＳＰ型の半導体装置を能動面側から視た平面図である。隣り合うチップのスクライブラインを横断又は跨ぐように再配線２ａ〜２ｃ、金属ポスト１４ａ〜１４ｃ及び外部端子１５ａ〜１５ｃを形成することにより、隣り合うチップで再配線、金属ポスト及び外部端子を共通化することができる。このため、図５に示すように金属ポスト及び外部端子をチップ領域の外周に近づけて配置することができ、チップサイズを縮小することができる。
【００４８】
図６は、本実施の形態によるＣＳＰ型の半導体装置を長辺チップに適用した例を示す平面図である。長辺チップにおいても、隣り合うチップで再配線、金属ポスト及び外部端子を共通化することにより、金属ポスト及び外部端子をチップ領域の外周に近づけて配置することができ、チップサイズを縮小することができる。
【００４９】
図７は、図４に示す金属ポスト領域を部分的に拡大した断面図であり、図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。
再配線２ｂの上には金属ポスト１４ｂが形成されており、金属ポスト１４ｂはＣｕ等の選択メッキにより成膜したものである。金属ポスト１４ｂの上には必要に応じて酸化防止のための異種金属キャップ１２が形成されている。金属ポスト１４ｂは再配線２ｂを介して電極取り出し用パッド７ａ，７ｂに電気的に接続されている。
【００５０】
矢印３ａで示すスクライブラインで半導体ウエーハ１を切断した後の半導体チップでは、金属ポスト１４ｂが分割され、一方の金属ポストは再配線２ｂを介して電極取り出し用パッド７ａに電気的に接続され、他方の金属ポストは再配線２ｂを介して電極取り出し用パッド７ｂに電気的に接続されることになる。
【００５１】
次に、図７に示す金属ポストを製造する方法について説明する。
図８（Ａ），（Ｂ）は、図７に示す金属ポストを製造する方法を示す断面図であり、図３と同一部分には同一符号を付す。
図３（Ａ）〜図３（Ｃ）に示す工程を行った後、図８（Ａ）に示すように、ポリイミド層９上には再配線２ｂの上に位置する開孔部１３ｃを有するレジストパターン１３が形成される。
【００５２】
この後、図８（Ｂ）に示すように、レジストパターン１３をマスクとして選択メッキにより開孔部１３ｃ内の再配線２ｂ上にＣｕメッキ膜からなる金属ポスト１４ｂを形成する。次いで、金属ポスト１４ｂ上にメッキ法によりＮｉなどからなる異種金属キャップ１２を形成する。次いで、レジストパターン１３を剥離することにより、図７に示すような半導体装置が形成される。ここまではウエーハプロセスで作られる。
【００５３】
その後、再配線、ポリイミド層９及び金属ポストを覆うようにモールド装置によりエポキシ等の封止樹脂５をモールドする。次いで、この封止樹脂５をグラインダー（図示せず）で所望量研削する。ここで、所望量とは、金属ポストの頭部（上部）が露出する程度の研削量である。次に、金属ポストの露出部分にフラックス（図示せず）を塗布した後、自動搭載機でハンダボールを必要な金属ポスト上に搭載する。この際のハンダボールは、後に分割されるので、第１の実施の形態のハンダボールより大きいものが用いられる。次いで、金属ポスト及びハンダボールに１７０〜２００℃程度の熱処理を行う。これにより、図４（Ａ）に示すような金属ポスト１４ａ〜１４ｃ上にはハンダボールが融着されて実装用外部端子１５ａ〜１５ｃが形成される。
【００５４】
この後、矢印３ａ，３ｂに示すスクライブラインに沿ってダイシングソーやレーザーを用いて樹脂５、外部端子１５ａ〜１５ｃ、金属ポスト１４ａ〜１４ｃ、再配線２ａ〜２ｃ及び半導体ウエーハ１を切断する。これにより、図４（Ｂ）に示すＣＳＰ型の半導体装置を作製することができる。
【００５５】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることがえきる。
尚、本発明は上記第１及び第２の実施の形態に限定されず、種々変更して実施することが可能である。例えば、前述したＣＳＰ型半導体装置はメモリーやロジックなどの種々のＬＳＩに適用することが可能である。また、チップ同士を横方向に接合したパッケージを作製することも可能である。また、各種金属配線や再配線を、シングルダマシン、デュアルだマシンなどのダマシン法を用いて形成することも可能である。また、金属ポストに代えてハンダボールなどのボールポストを用いることも可能である。また、金属ポストなしで再配線上に直接ハンダボールなどの外部端子を形成することも可能である。また、ハンダボールなどの外部端子なしで金属ポストを外部端子として用いることも可能である。
【００５６】
また、上記第１及び第２の実施の形態では、金属ポスト及び外部端子をチップ領域の外周に近づけて配置するため、隣り合うチップで再配線を共通化しているが、再配線を共通化できない場合はダミーパターンを形成して金属ポスト及び外部端子をチップ領域の外周に近づけることも可能である。
【００５７】
また、上記第１及び第２の実施の形態では、封止樹脂を研削して分割前の工程で実装用外部端子の形成を行っているが、分割後単品としてから実装用外部端子を形成することも可能である。
また、上記第１及び第２の実施の形態では、グラインダーを用いて封止樹脂を除去しているが、他の研削手段、研磨手段もしくはエッチングによって行うことも可能である。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置を示す断面図。
【図２】図１に示す金属ポスト領域を部分的に拡大した断面図。
【図３】図２に示す金属ポストを製造する方法を示す断面図。
【図４】第２の実施の形態による半導体装置を示す断面図。
【図５】図４（Ｂ）に示すＣＳＰ型の半導体装置を能動面側から視た平面図。
【図６】ＣＳＰ型の半導体装置を長辺チップに適用した例を示す平面図。
【図７】図４に示す金属ポスト領域を部分的に拡大した断面図。
【図８】図７に示す金属ポストを製造する方法を示す断面図。
【図９】従来の半導体装置を示す平面図。
【図１０】他の従来の半導体装置を示す平面図。
【符号の説明】
１…半導体ウエーハ（半導体基板）、２ａ〜２ｃ…再配線、３ａ，３ｂ…矢印、４ａ〜４ｅ…金属ポスト、５…封止樹脂、６ａ〜６ｅ…実装用外部端子、７ａ，７ｂ…電極取り出し用パッド、８…最終保護絶縁層（パッシベーション膜）、９…ポリイミド層、１０…密着層、１１…Ｃｕシード層、１２…異種金属キャップ、１３…レジストパターン、１３ａ，１３ｂ…開孔部、１４ａ〜１４ｃ…金属ポスト、１５ａ〜１５ｃ…実装用外部端子、１０３ａ，１０３ｂ…スクライブライン、１０５…封止樹脂、１１５…外部端子
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係わり、特に、ウエーハレベルＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）についての半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図９は、従来の半導体装置を示すものであり、ウエーハレベルＣＳＰであってダイシング工程でチップ化する前のウエーハの状態を示す平面図である。
ウエーハレベルＣＳＰは、半導体素子や配線等が形成された半導体ウエーハ（半導体基板）と、半導体ウエーハの能動面上に覆われた封止樹脂１０５と、この封止樹脂１０５上に配置された外部端子１１５と、を有している。
【０００３】
ところで、上記従来の半導体装置では、チップ領域から内側にスクライブライン１０３ａ，１０３ｂの幅等の余裕をもって外部端子１１５をレイアウトしていたため、チップサイズが有効素子に対して大きくなってしまい、チップの縮小化の妨げとなっていた。特に、ディスプレイやサーマルヘッド等のドライバーＬＳＩのように多くの出力端子を持つチップには、外部端子レイアウトの縮小が要求されている。
【０００４】
図１０は、他の従来の半導体装置を示すものであって、ウエーハレベルＣＳＰであってダイシング工程でチップ化する前のウエーハの状態を示す平面図であり、図９と同一部分には同一符号を付す。
この半導体装置は、長辺チップであって、半導体素子や配線等が形成された半導体ウエーハ（半導体基板）と、半導体ウエーハの能動面上に覆われた封止樹脂１０５と、この封止樹脂１０５上に配置された外部端子１１５と、を有している。
【０００５】
ところで、上記他の従来の半導体装置においても、チップ領域から内側にスクライブライン１０３ａ，１０３ｂの幅等の余裕をもって外部端子１１５をレイアウトしていたため、チップサイズが有効素子に対して大きくなってしまい、チップの縮小化の妨げとなっていた。特に、幅の狭い長辺チップ等では、トランジスタ素子の微細化に拘わらず、外部端子周りのサイズでチップサイズが固定されてしまい、小型化が困難であった。
【０００６】
【発明が解決しようとする課題】
上述したように従来及び他の従来の半導体装置では、チップ領域から内側にスクライブライン１０３ａ，１０３ｂの幅等の余裕をもって外部端子１１５をレイアウトしていたため、チップサイズが有効素子に対して大きくなってしまうという問題があった。
【０００７】
本発明は上記のような事情を考慮してなされたものであり、その目的は、チップサイズの縮小化が可能な半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線と、
前記再配線上に形成された、前記隣り合うチップ領域の一方に位置する第１の金属ポスト及び前記隣り合うチップ領域の他方に位置する第２の金属ポストと、
を具備する。
なお、スクライブラインは次のように定義する。スクライブラインとは、ダイシングする領域幅をフォトリソ工程中に予めパターニングしておいた領域、外観上パターンはないが、ダイシングで分離する領域もしくは想定ライン、ダイシングソー（ブレード）がカットする走行ラインもしくは中心想定ライン、ダイシングカットされた領域及びライン等を含むものであり、一般にレイアウト上は、ダイシングソー（ブレード）の幅や振れ、精度を考慮して数十〜百μｍ幅を想定もしくはパターン化している。
【０００９】
また、本発明に係る半導体装置においては、前記第１及び第２の金属ポストそれぞれの側面と前記再配線を覆うように形成された樹脂をさらに具備することも可能である。
また、本発明に係る半導体装置においては、前記第１及び第２の金属ポストそれぞれの上に形成された外部端子をさらに具備することも可能である。
【００１０】
また、本発明に係る半導体装置においては、前記第１金属ポストは隣り合うチップ領域の一方に位置する前記配線に前記再配線を介して電気的に接続され、前記第２金属ポストは隣り合うチップ領域の他方に位置する前記配線に前記再配線を介して電気的に接続されていることが好ましい。
【００１１】
本発明に係る半導体装置は、半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、スクライブラインに沿って切断した切断面に端部が位置する再配線と、
前記再配線上に形成され、前記切断面に近づけて配置された金属ポストと、
を具備する。
【００１２】
本発明に係る半導体装置は、半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線と、
前記再配線上に形成され、前記スクライブラインを横断するように配置された金属ポストと、
を具備する。
【００１３】
本発明に係る半導体装置は、半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、スクライブラインに沿って切断した切断面に端部が配置された再配線と、
前記再配線上に形成され、前記切断面に端部が位置する金属ポストと、
を具備する。
【００１４】
本発明に係る半導体装置は、半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線と、
前記再配線上に形成された、前記隣り合うチップ領域の一方に位置する第１の外部端子及び前記隣り合うチップ領域の他方に位置する第２の外部端子と、
を具備する。
【００１５】
また、本発明に係る半導体装置においては、前記パッシベーション膜と前記再配線との間に配置されたポリイミド層をさらに具備することが好ましい。このポリイミド層は応力を緩和する層として作用するものである。
【００１６】
本発明に係る半導体装置の製造方法は、半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記隣り合うチップ領域の一方に位置する第１の金属ポスト及び前記隣り合うチップ領域の他方に位置する第２の金属ポストを形成する工程と、
前記再配線及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する。
【００１７】
上記半導体装置の製造方法によれば、スクライブラインを横断するように再配線を形成し、再配線上に、隣り合うチップ領域の一方に位置する第１の金属ポスト及び隣り合うチップ領域の他方に位置する第２の金属ポストを形成している。このように隣り合うチップで再配線を共通化することにより、金属ポストをチップ領域の外周に近づけて配置することができる。従って、チップサイズを縮小することができる。
【００１８】
本発明に係る半導体装置の製造方法は、半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上にポリイミド層を形成する工程と、
前記ポリイミド層の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記隣り合うチップ領域の一方に位置する第１の金属ポスト及び前記隣り合うチップ領域の他方に位置する第２の金属ポストを形成する工程と、
前記再配線、前記ポリイミド層及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する。
【００１９】
また、本発明に係る半導体装置の製造方法においては、前記第２の金属ポストを形成する工程と前記ダイシング工程との間に、前記第１及び第２の金属ポストそれぞれの上に外部端子を形成する工程をさらに具備することも可能である。
【００２０】
本発明に係る半導体装置の製造方法は、半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記スクライブラインを横断するように金属ポストを形成する工程と、
前記金属ポスト、前記再配線及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する。
【００２１】
本発明に係る半導体装置の製造方法は、半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上にポリイミド層を形成する工程と、
前記ポリイミド層の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記スクライブラインを横断するように金属ポストを形成する工程と、
前記金属ポスト、前記再配線、前記ポリイミド層及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する。
【００２２】
本発明に係る半導体装置の製造方法は、半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記スクライブラインを横断するように金属ポストを形成する工程と、
前記金属ポスト上に、前記スクライブラインを横断するように外部端子を形成する工程と、
前記外部端子、前記金属ポスト、前記再配線及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（Ａ）は、本発明に係る第１の実施の形態による半導体装置を示すものであり、ウエーハレベルＣＳＰであってダイシング工程でチップ化する前の半導体ウエーハの状態を示す断面図である。図１（Ｂ）は、図１（Ａ）に示す半導体ウエーハをダイシング工程でチップにした断面図である。
【００２４】
図１（Ａ）に示すように、半導体素子や配線等（図示せず）が形成された半導体ウエーハ（半導体基板）１の能動面には再配線２ａ〜２ｃが形成されている。再配線２ａ〜２ｃは隣り合うチップ領域を分離しているスクライブラインを横断又は跨ぐように配置されており、スクライブラインは矢印３ａ，３ｂに示す位置に配置されている。再配線２ａ〜２ｃそれぞれの上には少なくとも２つの金属ポスト４ａ〜４ｅが形成されている。
【００２５】
半導体ウエーハ１の能動面、再配線２ａ〜２ｃ及び金属ポスト４ａ〜４ｅは封止樹脂５により被覆されている。金属ポスト４ａ〜４ｅの上面は封止樹脂５から露出している。この露出した金属ポスト４ａ〜４ｅそれぞれの上面上には必要に応じてハンダボールなどの実装用外部端子６ａ〜６ｅが形成されている。
【００２６】
図１（Ａ）に示す半導体ウエーハ状態の半導体装置において矢印３ａ，３ｂで示すスクライブラインをダイシング工程で再配線２ａ，２ｂと共に切断することにより、図１（Ｂ）に示すようにチップ化され、一つのＣＳＰ型の半導体装置となる。前記再配線２ａ，２ｂの端部は、前記切断した切断面に位置している。前記半導体装置はワイヤーレスでスタックドパッケージを形成することが可能な構成となる。
【００２７】
なお、実装用外部端子６ａ〜６ｅは必ずしも必要ではなく、実装用外部端子が形成されていない半導体装置とすることも可能である。また、この半導体装置を搭載する一例としての電子機器のプリント基板には、半導体装置の回路に応じて配線がパターニングされており、この半導体装置は実装工程でプリント基板の必要位置に搭載される。
【００２８】
図２は、図１に示す金属ポスト領域を部分的に拡大した断面図である。
半導体ウエーハ１の能動面（表面）には電極取り出し用パッド７ａ，７ｂが形成されている。この電極取り出し用パッドは半導体ウエーハ内におけるＡｌやＣｕ等の各種金属配線（図示せず）に接続されており、各種金属配線は層間絶縁膜（図示せず）を介してＭＯＳトランジスタ等の半導体素子に電気的に接続されている。この半導体素子は半導体ウエーハ１の内部に作り込まれている。
【００２９】
電極取り出し用パッド７ａ，７ｂを含む半導体ウエーハ１の全面上にはシリコン酸化膜やシリコン窒化膜等からなる最終保護絶縁層（パッシベーション膜）８が形成されている。この最終保護絶縁層８には、電極取り出し用パッド７ａ，７ｂ上に位置する開孔部が形成されている。最終保護絶縁層８の上には厚さが例えば数十〜１００μｍ程度のポリイミド層９が形成されている。このポリイミド層９は半導体素子への応力緩和のための層である。ポリイミド層９には開孔部が形成されており、この開孔部は最終保護絶縁層の開孔部を開孔するものである。
【００３０】
この開孔部内及びポリイミド層９上には密着層１０が形成されている。この密着層１０は、ＴｉやＷ、ＴｉＷ、Ｃｒ、Ｎｉ、ＴｉＣｕ、Ｐｔなどの高融点金属、その合金もしくはその窒化膜などのいずれかからなる層である。この密着層１０の上にはＣｕシード層１１が形成されている。このＣｕシード層１１は、Ｃｕの他にＮｉ、Ａｇ、Ａｕもしくはこれらの合金からなる層を用いても良い。
【００３１】
Ｃｕシード層１１の上には厚さが数〜数十μｍ程度の再配線２ｂが形成されている。再配線２ｂはＣｕを選択メッキ成膜したものである。再配線２ｂの上には金属ポスト４ｃ，４ｄが形成されており、金属ポスト４ｃ，４ｄはＣｕ等の選択メッキにより成膜したものである。金属ポスト４ｃ，４ｄの上には必要に応じて酸化防止のための異種金属キャップ１２が形成されている。この異種金属キャップ１２は、金属ポストと異なる種類の材料からなるものであって、例えばＮｉ、Ａｕ、Ｐｔなどからなる。金属ポスト４ｃ，４ｄは再配線２ｂを介して電極取り出し用パッド７ａ，７ｂに電気的に接続されている。
【００３２】
矢印３ａで示すスクライブラインで半導体ウエーハ１を切断した後の半導体チップでは、金属ポスト４ｃは再配線２ｂを介して電極取り出し用パッド７ａに電気的に接続され、金属ポスト４ｄは再配線２ｂを介して電極取り出し用パッド７ｂに電気的に接続されることになる。
【００３３】
次に、図２に示す金属ポストを製造する方法について説明する。
図３（Ａ）〜（Ｅ）は、図２に示す金属ポストを製造する方法を示す断面図である。
まず、図３（Ａ）に示すように、半導体ウエーハ１を準備する。この半導体ウエーハ１の内部には、ＭＯＳトランジスタ等の半導体素子、これと電気的に接続された各種金属配線、層間絶縁膜などが形成されている。次いで、各種金属配線の一端に電極取り出し用パッド７ａ，７ｂを形成する。次いで、このパッド７ａ，７ｂを含む全面上にシリコン酸化膜又はシリコン窒化膜等からなる最終保護絶縁層（パッシベーション膜）８をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。
【００３４】
次いで、この最終保護絶縁層８の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、最終保護絶縁層８の上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして最終保護絶縁層８をエッチングする。これにより、該最終保護絶縁層８には、電極取り出し用パッド７ａ，７ｂ上に位置する開孔部が形成され、この開孔部によって該パッド７ａ，７ｂの表面が露出する。
【００３５】
次に、図３（Ｂ）に示すように、最終保護絶縁層８の上に厚さが例えば数〜数十μｍ程度のポリイミド層９を塗布する。次いで、このポリイミド層９上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、ポリイミド層９上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてポリイミド層９をエッチングすることにより、該ポリイミド層９には電極取り出し用パッド７ａ，７ｂの上方に位置する開孔部が形成され、この開孔部によって該パッド７ａ，７ｂの表面が露出する。尚、この工程では直かに感光性のポリイミドを用いて開孔パターンを形成し、フォトレジストの塗布、エッチングや剥離処理の簡略化を行うことも出来る。
【００３６】
この後、図３（Ｃ）に示すように、開孔部内及びポリイミド層９上に高融点金属からなる密着層１０をスパッタリングにより形成する。次いで、この密着層１０の上にＣｕシード層１１をスパッタリングにより形成する。次いで、Ｃｕシード層１１の上に厚さが数〜数十μｍ程度のＣｕ層を選択メッキ法により成膜する。次いで、該Ｃｕ層をマスクとしてＣｕシード層１１及び密着層１０を選択エッチングすることで、ポリイミド層９の上には密着層１０を介して再配線２ｂが形成され、再配線２ｂは電極取り出し用パッド７ａ，７ｂに電気的に接続される。
【００３７】
次に、図３（Ｄ）に示すように、再配線２ｂを含む全面上にフォトレジスト膜を塗布もしくはフォトフィルムを貼り、これらを露光、現像することにより、ポリイミド層９上には再配線２ｂの上に位置する開孔部１３ａ，１３ｂを有するレジストパターン１３が形成される。
【００３８】
この後、図３（Ｅ）に示すように、レジストパターン１３をマスクとして選択メッキにより開孔部１３ａ，１３ｂ内の再配線２ｂ上にＣｕメッキ膜からなる金属ポスト４ｃ，４ｄを形成する。なお、Ｃｕメッキ膜からなる金属ポストは厚みや寸法の制御が比較的に容易である。次いで、金属ポスト４ｃ，４ｄ上にメッキ法によりＮｉなどからなる異種金属キャップ１２を形成する。次いで、レジストパターン１３を剥離することにより、図２に示すような半導体装置が形成される。ここまではウエーハプロセスで作られる。
【００３９】
その後、再配線、ポリイミド層９及び金属ポストを覆うようにモールド装置によりエポキシ等の封止樹脂５をモールドする。次いで、この封止樹脂５をグラインダー（図示せず）で所望量研削する。ここで、所望量とは、金属ポストの頭部（上部）が露出する程度の研削量である。次に、金属ポストの露出部分にフラックス（図示せず）を塗布した後、自動搭載機でハンダボールを必要な金属ポスト上に搭載する。次いで、金属ポスト及びハンダボールに１７０〜２００℃程度の熱処理を行う。これにより、図１（Ａ）に示すような金属ポスト４ａ〜４ｅ上にはハンダボールが融着されて実装用外部端子６ａ〜６ｅが形成される。
【００４０】
なお、実装用外部端子となるハンダボールは、径１５０〜３００μｍでＰｂ／Ｓｎ６０〜７０ｗｔ％の材料からなるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用のものを使用することが好ましい。また、実装用外部端子１７の大きさは用途に応じて適宜選択可能である。ハンダ組成はＡｇ／Ｓｎ系やＣｕやＢｉを含むＰｂレス材料を用いることも可能である。また、実装用外部端子は、ハンダボールに限定されるものではなく、ハンダボールを搭載する代わりに、印刷法、メッキ法やメタルジェット法により形成された実装用外部端子を適用することも可能である。
【００４１】
この後、矢印３ａ，３ｂに示すスクライブラインに沿ってダイシングソーやレーザーを用いて樹脂５、再配線２ａ〜２ｃ及び半導体ウエーハ１を切断する。これにより、図１（Ｂ）に示すＣＳＰ型の半導体装置を作製することができる。
【００４２】
上記第１の実施の形態によれば、隣り合うチップのスクライブラインを横断又は跨ぐように再配線２ａ〜２ｃを形成し、チップ領域の再配線上に金属ポスト４ａ〜４ｅを形成し、金属ポスト上に外部端子６ａ〜６ｅを配置している。このように隣り合うチップで再配線を共通化することにより、金属ポスト及び外部端子をチップ領域の外周に近づけて配置することができる。従って、チップサイズを縮小することができる。特に、ディスプレイやサーマルヘッド等のドライバーＬＳＩのように多くの出力端子を持つチップや幅の狭い長辺チップ等に対してチップの縮小化に有効に作用し、従来の半導体装置に比べて更なる小型化が可能となる。よって、半導体装置とこれを搭載する電子機器類の小型化、高密度化を図ることができる。また、ＬＳＩ及びパッケージの低コスト化と歩留まりの向上を図ることができる。
【００４３】
図４（Ａ）は、本発明に係る第２の実施の形態による半導体装置を示すものであり、ウエーハレベルＣＳＰであってダイシング工程でチップ化する前の半導体ウエーハの状態を示す断面図である。図４（Ｂ）は、図４（Ａ）に示す半導体ウエーハをダイシング工程でチップにした断面図である。図４において図１と同一部分には同一符号を付す。
【００４４】
図４（Ａ）に示すように、半導体素子や配線等（図示せず）が形成された半導体ウエーハ（半導体基板）１の能動面には再配線２ａ〜２ｃが形成されており、再配線上には金属ポスト１４ａ〜１４ｃが形成されている。再配線２ａ〜２ｃ及び金属ポスト１４ａ〜１４ｃはスクライブラインを横断又は跨ぐように配置されており、スクライブラインは矢印３ａ，３ｂに示す位置に配置されている。
【００４５】
半導体ウエーハ１の能動面、再配線２ａ〜２ｃ及び金属ポスト１４ａ〜１４ｃは封止樹脂５により被覆されている。金属ポスト１４ａ〜１４ｃの上面は封止樹脂５から露出している。この露出した金属ポスト１４ａ〜１４ｃそれぞれの上面上には必要に応じてハンダボールなどの実装用外部端子１５ａ〜１５ｃが形成されている。実装用外部端子１５ａ〜１５ｃはスクライブラインを横断又は跨ぐように配置されている。
【００４６】
図４（Ａ）に示す半導体ウエーハ状態の半導体装置において矢印３ａ，３ｂで示すスクライブラインをダイシング工程で外部端子１５ａ〜１５ｃ、金属ポスト１４ａ〜１４ｃ及び再配線２ａ，２ｂと共に切断することにより、図４（Ｂ）に示すようにチップ化され、一つのＣＳＰ型の半導体装置となる。前記外部端子１５ａ，１５ｂ、前記再配線２ａ，２ｂ及び前記金属ポスト１４ａ，１４ｂそれぞれの端部は前記切断した切断面に位置している。前記半導体装置はワイヤーレスでスタックドパッケージを形成することが可能な構成となる。
【００４７】
図５は、図４（Ｂ）に示すＣＳＰ型の半導体装置を能動面側から視た平面図である。隣り合うチップのスクライブラインを横断又は跨ぐように再配線２ａ〜２ｃ、金属ポスト１４ａ〜１４ｃ及び外部端子１５ａ〜１５ｃを形成することにより、隣り合うチップで再配線、金属ポスト及び外部端子を共通化することができる。このため、図５に示すように金属ポスト及び外部端子をチップ領域の外周に近づけて配置することができ、チップサイズを縮小することができる。
【００４８】
図６は、本実施の形態によるＣＳＰ型の半導体装置を長辺チップに適用した例を示す平面図である。長辺チップにおいても、隣り合うチップで再配線、金属ポスト及び外部端子を共通化することにより、金属ポスト及び外部端子をチップ領域の外周に近づけて配置することができ、チップサイズを縮小することができる。
【００４９】
図７は、図４に示す金属ポスト領域を部分的に拡大した断面図であり、図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。
再配線２ｂの上には金属ポスト１４ｂが形成されており、金属ポスト１４ｂはＣｕ等の選択メッキにより成膜したものである。金属ポスト１４ｂの上には必要に応じて酸化防止のための異種金属キャップ１２が形成されている。金属ポスト１４ｂは再配線２ｂを介して電極取り出し用パッド７ａ，７ｂに電気的に接続されている。
【００５０】
矢印３ａで示すスクライブラインで半導体ウエーハ１を切断した後の半導体チップでは、金属ポスト１４ｂが分割され、一方の金属ポストは再配線２ｂを介して電極取り出し用パッド７ａに電気的に接続され、他方の金属ポストは再配線２ｂを介して電極取り出し用パッド７ｂに電気的に接続されることになる。
【００５１】
次に、図７に示す金属ポストを製造する方法について説明する。
図８（Ａ），（Ｂ）は、図７に示す金属ポストを製造する方法を示す断面図であり、図３と同一部分には同一符号を付す。
図３（Ａ）〜図３（Ｃ）に示す工程を行った後、図８（Ａ）に示すように、ポリイミド層９上には再配線２ｂの上に位置する開孔部１３ｃを有するレジストパターン１３が形成される。
【００５２】
この後、図８（Ｂ）に示すように、レジストパターン１３をマスクとして選択メッキにより開孔部１３ｃ内の再配線２ｂ上にＣｕメッキ膜からなる金属ポスト１４ｂを形成する。次いで、金属ポスト１４ｂ上にメッキ法によりＮｉなどからなる異種金属キャップ１２を形成する。次いで、レジストパターン１３を剥離することにより、図７に示すような半導体装置が形成される。ここまではウエーハプロセスで作られる。
【００５３】
その後、再配線、ポリイミド層９及び金属ポストを覆うようにモールド装置によりエポキシ等の封止樹脂５をモールドする。次いで、この封止樹脂５をグラインダー（図示せず）で所望量研削する。ここで、所望量とは、金属ポストの頭部（上部）が露出する程度の研削量である。次に、金属ポストの露出部分にフラックス（図示せず）を塗布した後、自動搭載機でハンダボールを必要な金属ポスト上に搭載する。この際のハンダボールは、後に分割されるので、第１の実施の形態のハンダボールより大きいものが用いられる。次いで、金属ポスト及びハンダボールに１７０〜２００℃程度の熱処理を行う。これにより、図４（Ａ）に示すような金属ポスト１４ａ〜１４ｃ上にはハンダボールが融着されて実装用外部端子１５ａ〜１５ｃが形成される。
【００５４】
この後、矢印３ａ，３ｂに示すスクライブラインに沿ってダイシングソーやレーザーを用いて樹脂５、外部端子１５ａ〜１５ｃ、金属ポスト１４ａ〜１４ｃ、再配線２ａ〜２ｃ及び半導体ウエーハ１を切断する。これにより、図４（Ｂ）に示すＣＳＰ型の半導体装置を作製することができる。
【００５５】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることがえきる。
尚、本発明は上記第１及び第２の実施の形態に限定されず、種々変更して実施することが可能である。例えば、前述したＣＳＰ型半導体装置はメモリーやロジックなどの種々のＬＳＩに適用することが可能である。また、チップ同士を横方向に接合したパッケージを作製することも可能である。また、各種金属配線や再配線を、シングルダマシン、デュアルだマシンなどのダマシン法を用いて形成することも可能である。また、金属ポストに代えてハンダボールなどのボールポストを用いることも可能である。また、金属ポストなしで再配線上に直接ハンダボールなどの外部端子を形成することも可能である。また、ハンダボールなどの外部端子なしで金属ポストを外部端子として用いることも可能である。
【００５６】
また、上記第１及び第２の実施の形態では、金属ポスト及び外部端子をチップ領域の外周に近づけて配置するため、隣り合うチップで再配線を共通化しているが、再配線を共通化できない場合はダミーパターンを形成して金属ポスト及び外部端子をチップ領域の外周に近づけることも可能である。
【００５７】
また、上記第１及び第２の実施の形態では、封止樹脂を研削して分割前の工程で実装用外部端子の形成を行っているが、分割後単品としてから実装用外部端子を形成することも可能である。
また、上記第１及び第２の実施の形態では、グラインダーを用いて封止樹脂を除去しているが、他の研削手段、研磨手段もしくはエッチングによって行うことも可能である。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置を示す断面図。
【図２】図１に示す金属ポスト領域を部分的に拡大した断面図。
【図３】図２に示す金属ポストを製造する方法を示す断面図。
【図４】第２の実施の形態による半導体装置を示す断面図。
【図５】図４（Ｂ）に示すＣＳＰ型の半導体装置を能動面側から視た平面図。
【図６】ＣＳＰ型の半導体装置を長辺チップに適用した例を示す平面図。
【図７】図４に示す金属ポスト領域を部分的に拡大した断面図。
【図８】図７に示す金属ポストを製造する方法を示す断面図。
【図９】従来の半導体装置を示す平面図。
【図１０】他の従来の半導体装置を示す平面図。
【符号の説明】
１…半導体ウエーハ（半導体基板）、２ａ〜２ｃ…再配線、３ａ，３ｂ…矢印、４ａ〜４ｅ…金属ポスト、５…封止樹脂、６ａ〜６ｅ…実装用外部端子、７ａ，７ｂ…電極取り出し用パッド、８…最終保護絶縁層（パッシベーション膜）、９…ポリイミド層、１０…密着層、１１…Ｃｕシード層、１２…異種金属キャップ、１３…レジストパターン、１３ａ，１３ｂ…開孔部、１４ａ〜１４ｃ…金属ポスト、１５ａ〜１５ｃ…実装用外部端子、１０３ａ，１０３ｂ…スクライブライン、１０５…封止樹脂、１１５…外部端子
Claims (15)
- 半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線と、
前記再配線上に形成された、前記隣り合うチップ領域の一方に位置する第１の金属ポスト及び前記隣り合うチップ領域の他方に位置する第２の金属ポストと、
を具備する半導体装置。 - 前記第１及び第２の金属ポストそれぞれの側面と前記再配線を覆うように形成された樹脂をさらに具備する請求項１に記載の半導体装置。
- 前記第１及び第２の金属ポストそれぞれの上に形成された外部端子をさらに具備する請求項１又は２に記載の半導体装置。
- 前記第１金属ポストは隣り合うチップ領域の一方に位置する前記配線に前記再配線を介して電気的に接続され、前記第２金属ポストは隣り合うチップ領域の他方に位置する前記配線に前記再配線を介して電気的に接続されている請求項１〜３のうちいずれか一項に記載の半導体装置。
- 半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、スクライブラインに沿って切断した切断面に端部が位置する再配線と、
前記再配線上に形成され、前記切断面に近づけて配置された金属ポストと、
を具備する半導体装置。 - 半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線と、
前記再配線上に形成され、前記スクライブラインを横断するように配置された金属ポストと、
を具備する半導体装置。 - 半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、スクライブラインに沿って切断した切断面に端部が配置された再配線と、
前記再配線上に形成され、前記切断面に端部が位置する金属ポストと、
を具備する半導体装置。 - 半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成され、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線と、
前記再配線上に形成された、前記隣り合うチップ領域の一方に位置する第１の外部端子及び前記隣り合うチップ領域の他方に位置する第２の外部端子と、
を具備する半導体装置。 - 前記パッシベーション膜と前記再配線との間に配置されたポリイミド層をさらに具備する請求項１〜８のうちのいずれか一項に記載の半導体装置。
- 半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記隣り合うチップ領域の一方に位置する第１の金属ポスト及び前記隣り合うチップ領域の他方に位置する第２の金属ポストを形成する工程と、
前記再配線及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する半導体装置の製造方法。 - 半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上にポリイミド層を形成する工程と、
前記ポリイミド層の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記隣り合うチップ領域の一方に位置する第１の金属ポスト及び前記隣り合うチップ領域の他方に位置する第２の金属ポストを形成する工程と、
前記再配線、前記ポリイミド層及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する半導体装置の製造方法。 - 前記第２の金属ポストを形成する工程と前記ダイシング工程との間に、前記第１及び第２の金属ポストそれぞれの上に外部端子を形成する工程をさらに具備する請求項１０又は１１に記載の半導体装置の製造方法。
- 半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記スクライブラインを横断するように金属ポストを形成する工程と、
前記金属ポスト、前記再配線及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する半導体装置の製造方法。 - 半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上にポリイミド層を形成する工程と、
前記ポリイミド層の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記スクライブラインを横断するように金属ポストを形成する工程と、
前記金属ポスト、前記再配線、前記ポリイミド層及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する半導体装置の製造方法。 - 半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上に、隣り合うチップ領域を分離しているスクライブラインを横断するように配置された再配線を形成する工程と、
前記再配線上に、前記スクライブラインを横断するように金属ポストを形成する工程と、
前記金属ポスト上に、前記スクライブラインを横断するように外部端子を形成する工程と、
前記外部端子、前記金属ポスト、前記再配線及び前記半導体基板をスクライブラインで切断するダイシング工程と、
を具備する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059454A JP2004273592A (ja) | 2003-03-06 | 2003-03-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059454A JP2004273592A (ja) | 2003-03-06 | 2003-03-06 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273592A true JP2004273592A (ja) | 2004-09-30 |
Family
ID=33122261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003059454A Withdrawn JP2004273592A (ja) | 2003-03-06 | 2003-03-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004273592A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165393A (ja) * | 2004-12-09 | 2006-06-22 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2007250849A (ja) * | 2006-03-16 | 2007-09-27 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2008532291A (ja) * | 2005-02-25 | 2008-08-14 | テッセラ，インコーポレイテッド | コンプライアンスを有する超小型電子アセンブリ |
| JP2012522383A (ja) * | 2009-03-27 | 2012-09-20 | アプライド・ナノテック・ホールディングス・インコーポレーテッド | 光焼結及び／またはレーザー焼結を強化するためのバッファ層 |
| US8759973B2 (en) | 2006-12-20 | 2014-06-24 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
| US9598776B2 (en) | 2012-07-09 | 2017-03-21 | Pen Inc. | Photosintering of micron-sized copper particles |
| US9730333B2 (en) | 2008-05-15 | 2017-08-08 | Applied Nanotech Holdings, Inc. | Photo-curing process for metallic inks |
| US10231344B2 (en) | 2007-05-18 | 2019-03-12 | Applied Nanotech Holdings, Inc. | Metallic ink |
-
2003
- 2003-03-06 JP JP2003059454A patent/JP2004273592A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165393A (ja) * | 2004-12-09 | 2006-06-22 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2008532291A (ja) * | 2005-02-25 | 2008-08-14 | テッセラ，インコーポレイテッド | コンプライアンスを有する超小型電子アセンブリ |
| KR101267651B1 (ko) | 2005-02-25 | 2013-05-23 | 테세라, 인코포레이티드 | 유연성을 갖는 마이크로 전자회로 조립체 |
| JP2007250849A (ja) * | 2006-03-16 | 2007-09-27 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| US8759973B2 (en) | 2006-12-20 | 2014-06-24 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
| US10231344B2 (en) | 2007-05-18 | 2019-03-12 | Applied Nanotech Holdings, Inc. | Metallic ink |
| US9730333B2 (en) | 2008-05-15 | 2017-08-08 | Applied Nanotech Holdings, Inc. | Photo-curing process for metallic inks |
| JP2012522383A (ja) * | 2009-03-27 | 2012-09-20 | アプライド・ナノテック・ホールディングス・インコーポレーテッド | 光焼結及び／またはレーザー焼結を強化するためのバッファ層 |
| US9131610B2 (en) | 2009-03-27 | 2015-09-08 | Pen Inc. | Buffer layer for sintering |
| KR101735710B1 (ko) | 2009-03-27 | 2017-05-15 | 어플라이드 나노테크 홀딩스, 인크. | 광 및／또는 레이저 소결을 향상시키기 위한 버퍼층 |
| US9598776B2 (en) | 2012-07-09 | 2017-03-21 | Pen Inc. | Photosintering of micron-sized copper particles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8716853B2 (en) | Extended redistribution layers bumped wafer | |
| JP4126891B2 (ja) | 半導体装置の製造方法 | |
| US6326701B1 (en) | Chip size package and manufacturing method thereof | |
| KR20200002698A (ko) | 반도체 상호접속 구조물 및 방법 | |
| US20200365543A1 (en) | Semiconductor chip with reduced pitch conductive pillars | |
| TW201733059A (zh) | 晶圓級晶片尺寸封裝及其形成方法 | |
| CN104051384A (zh) | 半导体器件的封装方法和装置 | |
| JP2003051569A (ja) | 半導体装置及びその製造方法 | |
| US20040207088A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2009064897A (ja) | 半導体装置及びその製造方法 | |
| JP2004273592A (ja) | 半導体装置及びその製造方法 | |
| JP2002093942A (ja) | 半導体装置およびその製造方法 | |
| US11158589B2 (en) | Semiconductor device and semiconductor package comprising the same | |
| JP2000195862A (ja) | 半導体装置およびその製造方法 | |
| KR101059625B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
| JP2007258629A (ja) | チップサイズパッケージの製造方法 | |
| JP2005150578A (ja) | 半導体装置及びその製造方法 | |
| JP3976043B2 (ja) | 半導体装置及びその製造方法 | |
| CN104425419B (zh) | 半导体器件及其制造方法 | |
| CN107437512A (zh) | 测试、制造和封装半导体器件的方法 | |
| JP2004296812A (ja) | 半導体装置及びその製造方法 | |
| US20240178112A1 (en) | Semiconductor package structure and method of forming the same | |
| US11798905B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN104051332B (zh) | 封装器件及其制造方法 | |
| JP4894343B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |