JP2000195862A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000195862A JP2000195862A JP10369700A JP36970098A JP2000195862A JP 2000195862 A JP2000195862 A JP 2000195862A JP 10369700 A JP10369700 A JP 10369700A JP 36970098 A JP36970098 A JP 36970098A JP 2000195862 A JP2000195862 A JP 2000195862A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin layer
- groove
- insulating resin
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】チップサイズパッケージの信頼性を向上させ
る。 【解決手段】 Ｃｕより成る配線層７、メタルポスト８
を被覆する絶縁樹脂層Ｒを第１の溝にも形成する。そし
て第１の溝ＴＣの形成により発生する強度劣化を絶縁樹
脂層Ｒにより改善する。またダイシングブレードＤＣを
幅狭で形成すれば、絶縁樹脂層でダイシング時に露出す
る界面を被覆保護できる。
る。 【解決手段】 Ｃｕより成る配線層７、メタルポスト８
を被覆する絶縁樹脂層Ｒを第１の溝にも形成する。そし
て第１の溝ＴＣの形成により発生する強度劣化を絶縁樹
脂層Ｒにより改善する。またダイシングブレードＤＣを
幅狭で形成すれば、絶縁樹脂層でダイシング時に露出す
る界面を被覆保護できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にチップサイズパッケージとそ
の製造方法に関する。チップサイズパッケージ（Chip S
ize Package）は、ＣＳＰとも呼ばれ、チップサイズと
同等か、わずかに大きいパッケージの総称であり、高密
度実装を目的としたパッケージである。本発明は、ＣＳ
Ｐの耐湿性の改善に関するものである。
その製造方法に関し、特にチップサイズパッケージとそ
の製造方法に関する。チップサイズパッケージ（Chip S
ize Package）は、ＣＳＰとも呼ばれ、チップサイズと
同等か、わずかに大きいパッケージの総称であり、高密
度実装を目的としたパッケージである。本発明は、ＣＳ
Ｐの耐湿性の改善に関するものである。
【０００２】
【従来の技術】従来、この分野では、一般にＢＧＡ（Ba
ll Grid Array）と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチＢＧＡと呼ば
れ、ＢＧＡのボールピッチを更に狭ピッチにして外形が
チップサイズに近くなった構造等が知られている。
ll Grid Array）と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチＢＧＡと呼ば
れ、ＢＧＡのボールピッチを更に狭ピッチにして外形が
チップサイズに近くなった構造等が知られている。
【０００３】また、最近では、「日経マイクロデバイ
ス」１９９８年８月号 ４４頁〜７１頁に記載されたウ
エハーＣＳＰがある。このウエハーＣＳＰは、基本的に
は、チップのダイシング前に配線やアレイ状のパッドを
ウエハープロセス（前工程）で作り込むＣＳＰである。
この技術によって、ウエハープロセスとパッケージ・プ
ロセス（後工程）が一体化され、パッケージ・コストが
大幅に低減できるようになることが期待されている。
ス」１９９８年８月号 ４４頁〜７１頁に記載されたウ
エハーＣＳＰがある。このウエハーＣＳＰは、基本的に
は、チップのダイシング前に配線やアレイ状のパッドを
ウエハープロセス（前工程）で作り込むＣＳＰである。
この技術によって、ウエハープロセスとパッケージ・プ
ロセス（後工程）が一体化され、パッケージ・コストが
大幅に低減できるようになることが期待されている。
【０００４】ウエーハＣＳＰの種類には、封止樹脂型と
再配線型がある。封止樹脂型は、従来のパッケージと同
様に表面を封止樹脂で覆った構造であり、チップ表面の
配線層上にメタルポストを形成し、その周囲を封止樹脂
で固める構造である。
再配線型がある。封止樹脂型は、従来のパッケージと同
様に表面を封止樹脂で覆った構造であり、チップ表面の
配線層上にメタルポストを形成し、その周囲を封止樹脂
で固める構造である。
【０００５】一般にパッケージをプリント基板に搭載す
ると、プリント基板との熱膨張係数の差によって発生し
た応力がメタルポストに集中すると言われているが、樹
脂封止型では、メタルポストが長くなるため、応力が分
散されると考えられている。
ると、プリント基板との熱膨張係数の差によって発生し
た応力がメタルポストに集中すると言われているが、樹
脂封止型では、メタルポストが長くなるため、応力が分
散されると考えられている。
【０００６】一方、再配線型は、図１０に示すように、
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ５１の表面にＡｌ電極５２、配線層５３、絶縁
層５４が積層され、配線層５３上にはメタルポスト５５
が形成され、その上に半田ボール５６が形成されてい
る。配線層５３は、半田ボール５６をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ５１の表面にＡｌ電極５２、配線層５３、絶縁
層５４が積層され、配線層５３上にはメタルポスト５５
が形成され、その上に半田ボール５６が形成されてい
る。配線層５３は、半田ボール５６をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
【０００７】封止樹脂型は、メタルポストを１００μｍ
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
【０００８】一方、再配線型では、プロセスは比較的単
純であり、しかも殆どの工程をウエーハプロセスで実施
できる利点がある。しかし、なんらかの方法で応力を緩
和し信頼性を高めることが必要とされている。
純であり、しかも殆どの工程をウエーハプロセスで実施
できる利点がある。しかし、なんらかの方法で応力を緩
和し信頼性を高めることが必要とされている。
【０００９】また図１１は、図１０の配線層５３を省略
したものであり、Ａｌ電極５２が露出した開口部を形成
し、この開口部には、メタルポスト５５とアルミ電極５
２との間にバリアメタル５８を少なくとも一層形成し、
このメタルポスト５５の上に半田ボール５６が形成され
ている。
したものであり、Ａｌ電極５２が露出した開口部を形成
し、この開口部には、メタルポスト５５とアルミ電極５
２との間にバリアメタル５８を少なくとも一層形成し、
このメタルポスト５５の上に半田ボール５６が形成され
ている。
【００１０】
【発明が解決しようとする課題】しかし図１０に於い
て、メタルポスト５５を完全に覆うようにポリイミド樹
脂を塗布し、硬化後にその上面を研磨して、前記メタル
ポストの頭部を露出させ、この露出部に半田ボールを形
成した後、このポリイミド樹脂と一緒にダイシングして
個々のチップにしていた。
て、メタルポスト５５を完全に覆うようにポリイミド樹
脂を塗布し、硬化後にその上面を研磨して、前記メタル
ポストの頭部を露出させ、この露出部に半田ボールを形
成した後、このポリイミド樹脂と一緒にダイシングして
個々のチップにしていた。
【００１１】そのため、ダイシングによって露出される
側面は、Ａｌ電極５２の下層に形成される絶縁層（例え
ばＢＰＳＧ膜）と絶縁樹脂層との界面が位置し、絶縁層
の吸湿性が高いため、この界面より湿気が侵入し、素子
の劣化が生じてしまう問題があった。
側面は、Ａｌ電極５２の下層に形成される絶縁層（例え
ばＢＰＳＧ膜）と絶縁樹脂層との界面が位置し、絶縁層
の吸湿性が高いため、この界面より湿気が侵入し、素子
の劣化が生じてしまう問題があった。
【００１２】また樹脂から成る絶縁樹脂層５４とＳｉ3
Ｎ4膜、絶縁樹脂層５４とＳｉＯ２膜等は、その熱膨張
係数が異なるため、その界面に湿気等が侵入し、絶縁樹
脂層の剥離等が発生する問題もあった。
Ｎ4膜、絶縁樹脂層５４とＳｉＯ２膜等は、その熱膨張
係数が異なるため、その界面に湿気等が侵入し、絶縁樹
脂層の剥離等が発生する問題もあった。
【００１３】本発明は、前記問題点を解決するものであ
る。
る。
【００１４】
【課題を解決するための手段】本発明は上記の課題に鑑
みてなされ、第１に、チップの周囲に設けられ、前記チ
ップを構成する半導体基板にまで到達した第１の溝と、
前記第１の溝を埋める第１の絶縁樹脂層と、前記第１の
溝の前記第１の絶縁樹脂層内に形成された第２の溝で個
々のチップに分離されるダイシングラインとを具備する
事で解決するものである。
みてなされ、第１に、チップの周囲に設けられ、前記チ
ップを構成する半導体基板にまで到達した第１の溝と、
前記第１の溝を埋める第１の絶縁樹脂層と、前記第１の
溝の前記第１の絶縁樹脂層内に形成された第２の溝で個
々のチップに分離されるダイシングラインとを具備する
事で解決するものである。
【００１５】第１の溝に第１の絶縁樹脂層が埋め込ま
れ、ここの第１の溝よりも幅狭でダイシングする事によ
り、絶縁樹脂層ｒとパッシベーション膜、パッシベーシ
ョン膜と層間絶縁膜またはこれよりも下層の界面を絶縁
樹脂層Ｒで保護することができる。従って製品としての
耐湿性、耐環境性の向上が実現できる。第２に、メタル
ポストの下層に、配線層を設ける事で解決するものであ
り、配線層を採用するＣＳＰにも適用可能となる。第３
に、第１の絶縁樹脂層と第２の絶縁樹脂層を、同一材料
より成す事で解決するものであり、第１の溝も含めて第
１の絶縁樹脂層でカバーすることができ、しかも第１の
溝が形成されることによるウェハ強度も第１の絶縁樹脂
層を埋め込むことで維持させることができる。
れ、ここの第１の溝よりも幅狭でダイシングする事によ
り、絶縁樹脂層ｒとパッシベーション膜、パッシベーシ
ョン膜と層間絶縁膜またはこれよりも下層の界面を絶縁
樹脂層Ｒで保護することができる。従って製品としての
耐湿性、耐環境性の向上が実現できる。第２に、メタル
ポストの下層に、配線層を設ける事で解決するものであ
り、配線層を採用するＣＳＰにも適用可能となる。第３
に、第１の絶縁樹脂層と第２の絶縁樹脂層を、同一材料
より成す事で解決するものであり、第１の溝も含めて第
１の絶縁樹脂層でカバーすることができ、しかも第１の
溝が形成されることによるウェハ強度も第１の絶縁樹脂
層を埋め込むことで維持させることができる。
【００１６】第４に、第１の溝は、ダイシングにより前
記半導体基板がハーフカットされて構成する事で解決す
るものであり、エッチングによる第１の溝の形成よりも
大幅に簡略化できる。
記半導体基板がハーフカットされて構成する事で解決す
るものであり、エッチングによる第１の溝の形成よりも
大幅に簡略化できる。
【００１７】第５に、配線層を含むチップの周囲に位置
し、前記ウェハをハーフカットする第１の溝を形成し、
前記第１の絶縁層、前記配線層、前記メタルポストおよ
び前記第１の溝を含むウェハ表面に樹脂から成る絶縁層
を被覆し、前記第１の溝内に形成された絶縁層を残し、
前記ウェハをフルカットする事で解決するものである。
し、前記ウェハをハーフカットする第１の溝を形成し、
前記第１の絶縁層、前記配線層、前記メタルポストおよ
び前記第１の溝を含むウェハ表面に樹脂から成る絶縁層
を被覆し、前記第１の溝内に形成された絶縁層を残し、
前記ウェハをフルカットする事で解決するものである。
【００１８】第６に、第１の溝は、前記ウェハを構成す
る半導体基板まで到達するように形成することで解決す
るものである。
る半導体基板まで到達するように形成することで解決す
るものである。
【００１９】第１の溝を形成してここに第１の絶縁樹脂
層を埋め込むことでウェハ全体の強度を維持でき、更に
は、図９のように第１の溝の側面とダイシングした後の
側面との間に前記第１の絶縁樹脂層が残存しているの
で、従来ダイシングしたことにより発生する界面が第１
の絶縁樹脂層で覆われることになる。
層を埋め込むことでウェハ全体の強度を維持でき、更に
は、図９のように第１の溝の側面とダイシングした後の
側面との間に前記第１の絶縁樹脂層が残存しているの
で、従来ダイシングしたことにより発生する界面が第１
の絶縁樹脂層で覆われることになる。
【００２０】
【発明の実施の形態】次に、本発明の実施形態について
説明する。
説明する。
【００２１】図９に於いて、図番１は、通常のワイヤボ
ンディングタイプのＩＣチップに於いて、最上層のメタ
ル（ボンディングパッドとしても機能する部分）の部分
であり、このＡｌ電極１のコンタクトホールＣが形成さ
れる層間絶縁膜を図番２で示す。
ンディングタイプのＩＣチップに於いて、最上層のメタ
ル（ボンディングパッドとしても機能する部分）の部分
であり、このＡｌ電極１のコンタクトホールＣが形成さ
れる層間絶縁膜を図番２で示す。
【００２２】またこのコンタクトホールＣの下層には、
メタルが複数層で形成され、例えばトランジスタ（ＭＯ
Ｓ型のトランジスタまたはＢＩＰ型のトランジスタ）、
拡散領域、ポリＳｉゲートまたはポリＳｉ等とコンタク
トしている。
メタルが複数層で形成され、例えばトランジスタ（ＭＯ
Ｓ型のトランジスタまたはＢＩＰ型のトランジスタ）、
拡散領域、ポリＳｉゲートまたはポリＳｉ等とコンタク
トしている。
【００２３】ここで、本実施例は、ＭＯＳ型で説明して
いるが、ＢＩＰでも実施できる事は言うまでもない。
いるが、ＢＩＰでも実施できる事は言うまでもない。
【００２４】また本構造は、一般には一層メタル、２層
メタル…と呼ばれるＩＣである。
メタル…と呼ばれるＩＣである。
【００２５】つまり図示していないが、２層、３層…と
増加するに連れて、層間絶縁膜２の下層には、メタルと
絶縁層、絶縁層とこの上下に形成される別の絶縁層の界
面があり、この界面が後述する第１の溝に露出してい
る。
増加するに連れて、層間絶縁膜２の下層には、メタルと
絶縁層、絶縁層とこの上下に形成される別の絶縁層の界
面があり、この界面が後述する第１の溝に露出してい
る。
【００２６】更には、パッシベーション膜を図番３で示
す。ここでパッシベーション膜３は、Ｓｉ窒化膜、エポ
キシ樹脂またはポリイミド等でなり、更にこの上には、
絶縁樹脂層ｒが被覆されている。この絶縁樹脂層ｒは、
後述するようにフラット性を実現できるため、配線層７
をフラットにすることができ、半田ボールの高さを一定
にしている。特にシート付きの収縮樹脂を採用する場
合、硬化前のフィルムを板状の加圧装置で加圧した際、
メタルポスト８頭部の高さが均一となるので全てのメタ
ルポスト頭部を加圧部に当接できるため、精度の高いメ
タル露出が可能となる。詳細はプロセスにて説明する。
またＡｌ電極１上には、窒化Ｔｉ膜５が形成されてい
る。
す。ここでパッシベーション膜３は、Ｓｉ窒化膜、エポ
キシ樹脂またはポリイミド等でなり、更にこの上には、
絶縁樹脂層ｒが被覆されている。この絶縁樹脂層ｒは、
後述するようにフラット性を実現できるため、配線層７
をフラットにすることができ、半田ボールの高さを一定
にしている。特にシート付きの収縮樹脂を採用する場
合、硬化前のフィルムを板状の加圧装置で加圧した際、
メタルポスト８頭部の高さが均一となるので全てのメタ
ルポスト頭部を加圧部に当接できるため、精度の高いメ
タル露出が可能となる。詳細はプロセスにて説明する。
またＡｌ電極１上には、窒化Ｔｉ膜５が形成されてい
る。
【００２７】パッシベーション膜３と絶縁樹脂層ｒは、
窒化Ｔｉ膜５を露出する開口部Ｋが形成され、ここに
は、配線層７のメッキ電極（シード層）としてＣｕの薄
膜層６が形成される。そしてこの上には、Ｃｕメッキに
より形成される配線層７が形成される。
窒化Ｔｉ膜５を露出する開口部Ｋが形成され、ここに
は、配線層７のメッキ電極（シード層）としてＣｕの薄
膜層６が形成される。そしてこの上には、Ｃｕメッキに
より形成される配線層７が形成される。
【００２８】そして、配線層７を含むチップ全面には、
樹脂から成る樹脂層Ｒが形成される。ただし、図面上で
は省略しているが、樹脂層Ｒと配線層７、樹脂層Ｒとメ
タルポスト８の界面にはＳｉ3Ｎ4膜が設けられても良
い。
樹脂から成る樹脂層Ｒが形成される。ただし、図面上で
は省略しているが、樹脂層Ｒと配線層７、樹脂層Ｒとメ
タルポスト８の界面にはＳｉ3Ｎ4膜が設けられても良
い。
【００２９】樹脂層Ｒは、熱硬化性、熱可塑性樹脂であ
れば実施可能であり、特に熱硬化性樹脂として、アミッ
ク酸フィルム、ポリイミド系、エポキシ系の樹脂が好ま
しい。また熱可塑性樹脂であれば、熱可塑性ポリマー
（日立化成：ハイマル）等が好ましい。またアミック酸
フィルムは３０〜５０％の収縮率である。ここで樹脂Ｒ
は、液状のアミック酸を主材料としたものが用意され、
ウェハ全面にスピンオンされる。厚さは２０〜６０μｍ
程度である。その後、この樹脂Ｒは、熱硬化反応により
重合される。温度は、３００°Ｃ以上である。しかし熱
硬化前のアミック酸より成る樹脂は、前記温度の基で活
性に成り、Ｃｕと反応し、その界面を悪化させる問題が
ある。しかし、配線層の表面にＳｉ3Ｎ4膜を被覆する事
により、このＣｕとの反応を防止することができる。こ
こでＳｉ3Ｎ4膜の膜厚は、１０００〜３０００Å程度で
ある。
れば実施可能であり、特に熱硬化性樹脂として、アミッ
ク酸フィルム、ポリイミド系、エポキシ系の樹脂が好ま
しい。また熱可塑性樹脂であれば、熱可塑性ポリマー
（日立化成：ハイマル）等が好ましい。またアミック酸
フィルムは３０〜５０％の収縮率である。ここで樹脂Ｒ
は、液状のアミック酸を主材料としたものが用意され、
ウェハ全面にスピンオンされる。厚さは２０〜６０μｍ
程度である。その後、この樹脂Ｒは、熱硬化反応により
重合される。温度は、３００°Ｃ以上である。しかし熱
硬化前のアミック酸より成る樹脂は、前記温度の基で活
性に成り、Ｃｕと反応し、その界面を悪化させる問題が
ある。しかし、配線層の表面にＳｉ3Ｎ4膜を被覆する事
により、このＣｕとの反応を防止することができる。こ
こでＳｉ3Ｎ4膜の膜厚は、１０００〜３０００Å程度で
ある。
【００３０】またＳｉ3Ｎ4膜は、バリア性が優れた絶縁
膜で、ＳｉＯ２膜は、Ｓｉ3Ｎ4膜に比べバリア性に劣
る。しかしＳｉＯ２膜を採用する場合は、Ｓｉ3Ｎ4膜よ
りもその膜厚を厚くする必要がある。またＳｉ3Ｎ4膜
は、プラズマＣＶＤ法で形成できるので、そのステップ
カバレージも優れ、好ましい。更に、メタルポスト８を
形成した後、樹脂層Ｒを被覆するので、前記Ｓｉ3Ｎ4膜
を形成するとＣｕから成る配線層７とアミック酸を主材
料とする樹脂層の反応を防止するばかりでなく、Ｃｕか
ら成るメタルポスト８とアミック酸を主材料とする樹脂
層Ｒの反応も防止できる。
膜で、ＳｉＯ２膜は、Ｓｉ3Ｎ4膜に比べバリア性に劣
る。しかしＳｉＯ２膜を採用する場合は、Ｓｉ3Ｎ4膜よ
りもその膜厚を厚くする必要がある。またＳｉ3Ｎ4膜
は、プラズマＣＶＤ法で形成できるので、そのステップ
カバレージも優れ、好ましい。更に、メタルポスト８を
形成した後、樹脂層Ｒを被覆するので、前記Ｓｉ3Ｎ4膜
を形成するとＣｕから成る配線層７とアミック酸を主材
料とする樹脂層の反応を防止するばかりでなく、Ｃｕか
ら成るメタルポスト８とアミック酸を主材料とする樹脂
層Ｒの反応も防止できる。
【００３１】前記樹脂Ｒは、硬化前の流動性を有する状
態の樹脂層Ｒを硬化すると、硬化の際中に収縮し、図７
の様に大幅にその膜厚が減少するものである。従って樹
脂層Ｒの表面は、メタルポスト８の頭部よりも下端に位
置し、メタルポスト８が露出されることになる。従っ
て、樹脂層Ｒを削り、頭部を露出させる必要がない。ま
たこの研磨工程で頭部を均一に露出させることは、非常
に難しい制御を必要とするが、樹脂の収縮により簡単に
露出させることができる。
態の樹脂層Ｒを硬化すると、硬化の際中に収縮し、図７
の様に大幅にその膜厚が減少するものである。従って樹
脂層Ｒの表面は、メタルポスト８の頭部よりも下端に位
置し、メタルポスト８が露出されることになる。従っ
て、樹脂層Ｒを削り、頭部を露出させる必要がない。ま
たこの研磨工程で頭部を均一に露出させることは、非常
に難しい制御を必要とするが、樹脂の収縮により簡単に
露出させることができる。
【００３２】本工程は、もちろん収縮率の小さい樹脂Ｒ
を塗布し、硬化後にメタルポスト８の頭部を露出させる
ために研磨しても良い。
を塗布し、硬化後にメタルポスト８の頭部を露出させる
ために研磨しても良い。
【００３３】従って、配線層７の端部にメタルポスト８
の頭部が顔を出し、メタルポスト８の頭部にバリアメタ
ルを形成することができる。特にここでは、Ｎｉ１０、
Ａｕ１１が無電解メッキで形成されている。
の頭部が顔を出し、メタルポスト８の頭部にバリアメタ
ルを形成することができる。特にここでは、Ｎｉ１０、
Ａｕ１１が無電解メッキで形成されている。
【００３４】Ｃｕから成るメタルポスト８の上に直接半
田ボールが形成されると、酸化されたＣｕが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Ａｕを直接形成すると、Ａｕが拡散されるため、間にＮ
ｉが挿入されている。ＮｉはＣｕの酸化防止をし、また
ＡｕはＮｉの酸化防止をしている。従って半田ボールの
劣化および強度の劣化は抑制される。
田ボールが形成されると、酸化されたＣｕが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Ａｕを直接形成すると、Ａｕが拡散されるため、間にＮ
ｉが挿入されている。ＮｉはＣｕの酸化防止をし、また
ＡｕはＮｉの酸化防止をしている。従って半田ボールの
劣化および強度の劣化は抑制される。
【００３５】また、メタルポスト８の頭部に、半田ボー
ル１２が形成される。
ル１２が形成される。
【００３６】ここで半田ボールと半田バンプの違いにつ
いて説明する。半田ボールは、予めボール状の半田が別
途用意され、メタルポスト８に固着されるものであり、
半田バンプは、配線層７、メタルポスト８を介して電解
メッキで形成されるものである。半田バンプは、最初は
厚みを有した膜として形成され、後熱処理により球状に
形成されるものである。
いて説明する。半田ボールは、予めボール状の半田が別
途用意され、メタルポスト８に固着されるものであり、
半田バンプは、配線層７、メタルポスト８を介して電解
メッキで形成されるものである。半田バンプは、最初は
厚みを有した膜として形成され、後熱処理により球状に
形成されるものである。
【００３７】ここでは、図６の工程でシード層が取り除
かれるので、電解メッキは採用できず、実際は半田ボー
ルが用意される。
かれるので、電解メッキは採用できず、実際は半田ボー
ルが用意される。
【００３８】最後にウェハ状態で用意されているチップ
個々の周囲には、ＴＣで示す第１の溝が形成され、この
溝に絶縁樹脂層が埋め込まれている。ここでは工程の簡
略化から樹脂層Ｒと同一のものが形成されているが、工
程の簡略化を考慮しなければ同一である必要はない。
個々の周囲には、ＴＣで示す第１の溝が形成され、この
溝に絶縁樹脂層が埋め込まれている。ここでは工程の簡
略化から樹脂層Ｒと同一のものが形成されているが、工
程の簡略化を考慮しなければ同一である必要はない。
【００３９】この溝ＴＣおよび樹脂層は、本発明の特徴
となる所であり、第１の溝ＴＣよりも幅狭でなるダイシ
ングブレードＤＣによりフルカットされる。つまり少な
くとも半導体基板に到達した第１の溝ＴＣとフルカット
ラインＤＬとの間には樹脂層が配置され、耐湿劣化を引
き起こす各層の界面端部を覆うことができ、素子劣化の
防止が可能となる。
となる所であり、第１の溝ＴＣよりも幅狭でなるダイシ
ングブレードＤＣによりフルカットされる。つまり少な
くとも半導体基板に到達した第１の溝ＴＣとフルカット
ラインＤＬとの間には樹脂層が配置され、耐湿劣化を引
き起こす各層の界面端部を覆うことができ、素子劣化の
防止が可能となる。
【００４０】一般的にウェハは、２００〜３００μｍの
厚みを有する。また前述したように第１の溝ＴＣは、図
８の基板表面から半導体基板（Ｓｉ基板）に到達してい
れば良く、ウェハの厚みも考慮すれば、溝の深さは、Ｓ
ｉ基板から１〜１００μｍ程度が好ましい。
厚みを有する。また前述したように第１の溝ＴＣは、図
８の基板表面から半導体基板（Ｓｉ基板）に到達してい
れば良く、ウェハの厚みも考慮すれば、溝の深さは、Ｓ
ｉ基板から１〜１００μｍ程度が好ましい。
【００４１】続いて図９の構造について図１より簡単に
その製造方法について説明する。
その製造方法について説明する。
【００４２】まず、Ａｌ電極１を有するＬＳＩが形成さ
れた半導体基板（ウエーハ）を準備する。ここでは、前
述したように１層メタル、２層メタル・・のＩＣで、例
えばトランジスタのソース電極、ドレイン電極が一層目
のメタルとして形成され、ドレイン電極とコンタクトし
たＡｌ電極１が２層目のメタルとして形成されている。
れた半導体基板（ウエーハ）を準備する。ここでは、前
述したように１層メタル、２層メタル・・のＩＣで、例
えばトランジスタのソース電極、ドレイン電極が一層目
のメタルとして形成され、ドレイン電極とコンタクトし
たＡｌ電極１が２層目のメタルとして形成されている。
【００４３】ここではドレイン電極が露出する層間絶縁
膜２の開口部Ｃを形成した後、ウェハ全面にＡｌを主材
料とする電極材料、窒化Ｔｉ膜５を形成し、ホトレジス
トをマスクとして、Ａｌ電極１と窒化Ｔｉ膜５を所定の
形状にドライエッチングしている。
膜２の開口部Ｃを形成した後、ウェハ全面にＡｌを主材
料とする電極材料、窒化Ｔｉ膜５を形成し、ホトレジス
トをマスクとして、Ａｌ電極１と窒化Ｔｉ膜５を所定の
形状にドライエッチングしている。
【００４４】ここでは、パシベーション膜３を形成し、
この後開口した開口部Ｃの上からバリアメタルを形成す
るのと違い、バリアメタルとしての窒化Ｔｉ膜も含めて
ホトレジストで一度に形成でき、工程数の簡略が可能と
なる。
この後開口した開口部Ｃの上からバリアメタルを形成す
るのと違い、バリアメタルとしての窒化Ｔｉ膜も含めて
ホトレジストで一度に形成でき、工程数の簡略が可能と
なる。
【００４５】また窒化Ｔｉ膜５は、後に形成するＣｕの
薄膜層６のバリアメタルとして機能している。しかも窒
化Ｔｉ膜は、反射防止膜として有効であることにも着目
している。つまりパターニングの際に使用されるレジス
トのハレーション防止としても有効である。ハレーショ
ン防止として最低１２００Å〜１３００Å程度必要であ
り、またこれにバリアメタルの機能を兼ね備えるために
は、２０００Å〜３０００Å程度が好ましい。これ以上
厚く形成されると、今度は窒化Ｔｉ膜が原因で発生する
ストレスが発生する。
薄膜層６のバリアメタルとして機能している。しかも窒
化Ｔｉ膜は、反射防止膜として有効であることにも着目
している。つまりパターニングの際に使用されるレジス
トのハレーション防止としても有効である。ハレーショ
ン防止として最低１２００Å〜１３００Å程度必要であ
り、またこれにバリアメタルの機能を兼ね備えるために
は、２０００Å〜３０００Å程度が好ましい。これ以上
厚く形成されると、今度は窒化Ｔｉ膜が原因で発生する
ストレスが発生する。
【００４６】またＡｌ電極１と窒化Ｔｉ膜５がパターニ
ングされた後、全面にパッシベーション膜３が被覆され
る。パッシベーション膜として、ここではＳｉ3Ｎ4膜が
採用されているが、ポリイミド等も可能である。（以上
図１参照）続いて、パッシベーション膜３の表面に絶縁
樹脂層ｒが被覆される。この絶縁樹脂層は、ここでは、
ポジ型の感光性ポリイミド膜が採用され、約３〜５μｍ
程度が被覆されている。そして開口部Ｋが形成される。
この感光性ポリイミド膜を採用することで、図２の開口
部Ｋのパターニングに於いて、別途ホトレジストを形成
して開口部Ｋを形成する必要が無くなり、ガラス製のホ
トマスク、メタルマスクの採用により工程の簡略化が実
現できる。もちろんホトレジストでも可能である。しか
もこのポリイミド膜は、平坦化の目的でも採用されてい
る。つまり半田ボール１２の高さが全ての領域において
均一である為には、メタルポスト８の高さが全て於いて
均一である必要があり、配線層７もフラットに精度良く
形成される必要がある。その為にポリイミド樹脂を塗布
し、ある粘度を有した流動性を有する樹脂である故、硬
化前に所望の時間放置することでその表面をフラットに
している。
ングされた後、全面にパッシベーション膜３が被覆され
る。パッシベーション膜として、ここではＳｉ3Ｎ4膜が
採用されているが、ポリイミド等も可能である。（以上
図１参照）続いて、パッシベーション膜３の表面に絶縁
樹脂層ｒが被覆される。この絶縁樹脂層は、ここでは、
ポジ型の感光性ポリイミド膜が採用され、約３〜５μｍ
程度が被覆されている。そして開口部Ｋが形成される。
この感光性ポリイミド膜を採用することで、図２の開口
部Ｋのパターニングに於いて、別途ホトレジストを形成
して開口部Ｋを形成する必要が無くなり、ガラス製のホ
トマスク、メタルマスクの採用により工程の簡略化が実
現できる。もちろんホトレジストでも可能である。しか
もこのポリイミド膜は、平坦化の目的でも採用されてい
る。つまり半田ボール１２の高さが全ての領域において
均一である為には、メタルポスト８の高さが全て於いて
均一である必要があり、配線層７もフラットに精度良く
形成される必要がある。その為にポリイミド樹脂を塗布
し、ある粘度を有した流動性を有する樹脂である故、硬
化前に所望の時間放置することでその表面をフラットに
している。
【００４７】ここでＡｌ電極１はＬＳＩの外部接続用の
パッドも兼ね、半田ボール（半田バンプ）から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である。（以上図２
参照）続いて全面にＣｕの薄膜層６を形成する。このＣ
ｕの薄膜層６は、後に配線層７のメッキ電極となり、例
えばスパッタリングにより約１０００〜２０００Å程度
の膜厚で形成される。
パッドも兼ね、半田ボール（半田バンプ）から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である。（以上図２
参照）続いて全面にＣｕの薄膜層６を形成する。このＣ
ｕの薄膜層６は、後に配線層７のメッキ電極となり、例
えばスパッタリングにより約１０００〜２０００Å程度
の膜厚で形成される。
【００４８】続いて、全面に例えばホトレジスト層ＰＲ
１を塗布し、配線層７に対応するホトレジストＰＲ１を
取り除く。（以上図３参照） 続いて、このホトレジストＰＲ１の開口部に露出するＣ
ｕの薄膜層６をメッキ電極とし、配線層７を形成する。
この配線層７は機械的強度を確保するために２〜５μｍ
程度に厚く形成する必要がある。ここでは、メッキ法を
用いて形成したが、蒸着やスパッタリング等で形成して
も良い。
１を塗布し、配線層７に対応するホトレジストＰＲ１を
取り除く。（以上図３参照） 続いて、このホトレジストＰＲ１の開口部に露出するＣ
ｕの薄膜層６をメッキ電極とし、配線層７を形成する。
この配線層７は機械的強度を確保するために２〜５μｍ
程度に厚く形成する必要がある。ここでは、メッキ法を
用いて形成したが、蒸着やスパッタリング等で形成して
も良い。
【００４９】この後、ホトレジスト層ＰＲ１を除去す
る。（以上図４参照） 続いて、メタルポスト８が形成される領域を露出したホ
トレジストが形成され、この露出部に電解メッキでＣｕ
のメタルポスト８が形成される。これもＣｕの薄膜層６
がメッキ電極として活用される。このメタルポストは、
３０〜４０μｍ程度の高さに形成される。
る。（以上図４参照） 続いて、メタルポスト８が形成される領域を露出したホ
トレジストが形成され、この露出部に電解メッキでＣｕ
のメタルポスト８が形成される。これもＣｕの薄膜層６
がメッキ電極として活用される。このメタルポストは、
３０〜４０μｍ程度の高さに形成される。
【００５０】ここでも電解メッキメッキ以外の方法とし
て、スパッタリングが考えられる。
て、スパッタリングが考えられる。
【００５１】ここで第１の溝ＴＣの形成タイミングは、
色々と考えられるが、第１のタイミングとしてメタルポ
ストの形成後が考えられる。ここでは、ホトレジストＰ
Ｒ２に第１の溝ＴＣのラインが露出されるように形成さ
れていれば、このＴＣの露出部に沿ってダイシングが可
能となる。また別途第１の溝ＴＣのみを露出させるホト
レジストを形成すればエッチングによっても形成でき
る。
色々と考えられるが、第１のタイミングとしてメタルポ
ストの形成後が考えられる。ここでは、ホトレジストＰ
Ｒ２に第１の溝ＴＣのラインが露出されるように形成さ
れていれば、このＴＣの露出部に沿ってダイシングが可
能となる。また別途第１の溝ＴＣのみを露出させるホト
レジストを形成すればエッチングによっても形成でき
る。
【００５２】続いて、ホトレジストを除去し、配線層７
をマスクとしてＣｕの薄膜層６を除去する。（以上図６
参照） 次に示す工程は、図面では省略したが、配線層７、メタ
ルポスト８も含めて全表面にプラズマＣＶＤ法でＳｉ3
Ｎ4膜被着しても良い。
をマスクとしてＣｕの薄膜層６を除去する。（以上図６
参照） 次に示す工程は、図面では省略したが、配線層７、メタ
ルポスト８も含めて全表面にプラズマＣＶＤ法でＳｉ3
Ｎ4膜被着しても良い。
【００５３】これは、後の工程で形成される硬化前の樹
脂ＲとＣｕが熱により反応する。そのためこの界面が劣
化する問題を有している。従って配線層７、メタルポス
ト８は、全てこのＳｉ3Ｎ4膜でカバーする必要がある。
このＳｉ3Ｎ4膜は、界面の劣化が発生しない場合は、も
ちろん省略が可能である。
脂ＲとＣｕが熱により反応する。そのためこの界面が劣
化する問題を有している。従って配線層７、メタルポス
ト８は、全てこのＳｉ3Ｎ4膜でカバーする必要がある。
このＳｉ3Ｎ4膜は、界面の劣化が発生しない場合は、も
ちろん省略が可能である。
【００５４】また、メタルポスト８を形成した後に、Ｓ
ｉ3Ｎ4膜を形成すれば、配線層７、メタルポスト８も含
めてカバーすることができる。またパターニングされて
露出している側面Ｍも一緒に保護する必要があるが、こ
こでは、両者をパターニングした後にＳｉ3Ｎ4膜を被覆
するので、側面Ｍも一緒に保護される。
ｉ3Ｎ4膜を形成すれば、配線層７、メタルポスト８も含
めてカバーすることができる。またパターニングされて
露出している側面Ｍも一緒に保護する必要があるが、こ
こでは、両者をパターニングした後にＳｉ3Ｎ4膜を被覆
するので、側面Ｍも一緒に保護される。
【００５５】前述したように第１の溝ＴＣの形成タイミ
ングとして、前記Ｓｉ3Ｎ4膜を形成した後でも良い。
ングとして、前記Ｓｉ3Ｎ4膜を形成した後でも良い。
【００５６】つまりＳｉ3Ｎ4膜で全面を保護しているの
で、この状態で第１の溝ＴＣをダイシングしたり、また
はエッチングできる。Ｓｉ3Ｎ4膜がウェハ全面に形成さ
れてあるため、メタルポスト８の酸化を防止することが
できる。
で、この状態で第１の溝ＴＣをダイシングしたり、また
はエッチングできる。Ｓｉ3Ｎ4膜がウェハ全面に形成さ
れてあるため、メタルポスト８の酸化を防止することが
できる。
【００５７】またＳｉ3Ｎ4膜が設けられない場合でも、
樹脂層Ｒを第１の溝に埋め込む必要から、樹脂層Ｒを被
覆する前に第１の溝ＴＣを形成する必要がある。
樹脂層Ｒを第１の溝に埋め込む必要から、樹脂層Ｒを被
覆する前に第１の溝ＴＣを形成する必要がある。
【００５８】続いて樹脂層Ｒを全面に塗布する。
【００５９】この樹脂は、最初は流動性のあるもので、
熱硬化反応が終わるとその膜厚が大きく減少するもので
ある。
熱硬化反応が終わるとその膜厚が大きく減少するもので
ある。
【００６０】この樹脂は、流動性があるため硬化前に於
いてフラット性を実現でき、また膜厚の減少故に、メタ
ルポスト頭部より下端に位置される。
いてフラット性を実現でき、また膜厚の減少故に、メタ
ルポスト頭部より下端に位置される。
【００６１】また絶縁樹脂層Ｒ、ｒは、次のメリットも
ある。一般に粘性のある樹脂をディスペンサで塗布する
と、脱泡してあっても中に気泡を取り込んでしまう問題
がある。気泡を取り込んだまま焼結すると、これからの
工程やユーザー側での高温雰囲気使用で気泡が破裂する
問題がある。
ある。一般に粘性のある樹脂をディスペンサで塗布する
と、脱泡してあっても中に気泡を取り込んでしまう問題
がある。気泡を取り込んだまま焼結すると、これからの
工程やユーザー側での高温雰囲気使用で気泡が破裂する
問題がある。
【００６２】本工程では、スピンオンで塗布し、一回の
スピンで２０〜３０μｍ程度の膜厚に形成できるように
その粘性を調整してある。この結果、この膜厚よりも大
きな気泡は、膜の厚みが薄い故に弾けて消える。またこ
の膜厚よりも小さい気泡も、スピンオンの遠心力で外部
へ飛ばされる樹脂と一緒に外に飛ばされ、気泡無しの膜
が形成できる。
スピンで２０〜３０μｍ程度の膜厚に形成できるように
その粘性を調整してある。この結果、この膜厚よりも大
きな気泡は、膜の厚みが薄い故に弾けて消える。またこ
の膜厚よりも小さい気泡も、スピンオンの遠心力で外部
へ飛ばされる樹脂と一緒に外に飛ばされ、気泡無しの膜
が形成できる。
【００６３】また絶縁樹脂層Ｒは、膜厚として５０μｍ
程度を必要とし、この場合、前述した原理を採用し、ス
ピンオンで複数回に分けて塗布し、気泡を取り除きなが
ら形成することができる。
程度を必要とし、この場合、前述した原理を採用し、ス
ピンオンで複数回に分けて塗布し、気泡を取り除きなが
ら形成することができる。
【００６４】もちろんスピンオンを採用せずに、ディス
ペンサで塗布しても良い。
ペンサで塗布しても良い。
【００６５】更に、本絶縁樹脂層Ｒのポイントは、硬化
の際に収縮することである。一般に樹脂は、硬化後に於
いて、ある程度の収縮をしている。しかし本絶縁樹脂層
Ｒは、ベーク中に収縮し、絶縁樹脂層Ｒの表面がメタル
ポスト８の頭部よりも下端に位置される。従ってメタル
ポスト８の頭部が露出されるので、半田ボールの固着が
可能となる。
の際に収縮することである。一般に樹脂は、硬化後に於
いて、ある程度の収縮をしている。しかし本絶縁樹脂層
Ｒは、ベーク中に収縮し、絶縁樹脂層Ｒの表面がメタル
ポスト８の頭部よりも下端に位置される。従ってメタル
ポスト８の頭部が露出されるので、半田ボールの固着が
可能となる。
【００６６】また半田ボールの強度を高めるためには、
メタルポスト８の側面も含めて露出率を大きくする必要
があるが、これも絶縁樹脂層Ｒの塗布量をコントロール
することで露出率をコントロールすることができる。
メタルポスト８の側面も含めて露出率を大きくする必要
があるが、これも絶縁樹脂層Ｒの塗布量をコントロール
することで露出率をコントロールすることができる。
【００６７】また硬化した後、メタルポスト８の頭部に
極薄い膜が残存する場合もあるが、この場合は、簡単に
その表面を研磨またはプラズマアッシングすればよい。
特に前述したようにメタルポストの高さが均一になって
いるので、フラット性のある研磨板を採用すれば、全て
の頭部をクリーンにできる。
極薄い膜が残存する場合もあるが、この場合は、簡単に
その表面を研磨またはプラズマアッシングすればよい。
特に前述したようにメタルポストの高さが均一になって
いるので、フラット性のある研磨板を採用すれば、全て
の頭部をクリーンにできる。
【００６８】また絶縁樹脂層Ｒを被覆した後、研磨でき
る程度に半硬化し、メタルポスト８の頭部近傍まで研磨
してから、完全に硬化しても良い。この場合、メタルポ
スト８の頭部には極薄い膜しか残存しないので、絶縁樹
脂層Ｒの収縮率が小さくても、絶縁樹脂層の収縮でメタ
ルポストを露出させることができる。つまり樹脂の収縮
率により、メタルポスト８の上に配置できる膜厚が決ま
るため、それに応じて研磨するか、しなくてすむか、ま
たどの程度研磨するかを決定しメタルポストを露出させ
ればよい。
る程度に半硬化し、メタルポスト８の頭部近傍まで研磨
してから、完全に硬化しても良い。この場合、メタルポ
スト８の頭部には極薄い膜しか残存しないので、絶縁樹
脂層Ｒの収縮率が小さくても、絶縁樹脂層の収縮でメタ
ルポストを露出させることができる。つまり樹脂の収縮
率により、メタルポスト８の上に配置できる膜厚が決ま
るため、それに応じて研磨するか、しなくてすむか、ま
たどの程度研磨するかを決定しメタルポストを露出させ
ればよい。
【００６９】また前記Ｓｉ3Ｎ4膜が形成される場合は、
メタルポストの頭部にＳｉ3Ｎ4膜が形成されているの
で、この場合は、ウエットエッチング、ドライエッチン
グまたは研磨で取り除かれる。
メタルポストの頭部にＳｉ3Ｎ4膜が形成されているの
で、この場合は、ウエットエッチング、ドライエッチン
グまたは研磨で取り除かれる。
【００７０】更に露出したメタルポスト８にＮｉ１０と
Ａｕがメッキされる。ここではＣｕの薄膜層６が配線層
７をマスクとして取り除かれているので、無電解メッキ
が採用され、Ｎｉが約１μｍ、Ａｕ１１が約５０００Å
で形成される。
Ａｕがメッキされる。ここではＣｕの薄膜層６が配線層
７をマスクとして取り除かれているので、無電解メッキ
が採用され、Ｎｉが約１μｍ、Ａｕ１１が約５０００Å
で形成される。
【００７１】図１６で説明したように、メタルポスト頭
部の上層まで絶縁樹脂層を塗布し、これを研磨してゆく
と、メタルポストの頭出しが非常に難しい。またＡｕ
は、５０００Å程度の膜厚で最上層にあるため、フラッ
トな研磨が実現されなければ、あるポストはＡｕが出て
おり、また別のポストは、Ａｕの上に絶縁樹脂層がかぶ
さり、また別のポストはＡｕが削られている状態を作っ
てしまう。つまりＮｉの酸化も兼ねているため、半田ボ
ールの固着ができている所、弱い所、全くできない所が
発生する。
部の上層まで絶縁樹脂層を塗布し、これを研磨してゆく
と、メタルポストの頭出しが非常に難しい。またＡｕ
は、５０００Å程度の膜厚で最上層にあるため、フラッ
トな研磨が実現されなければ、あるポストはＡｕが出て
おり、また別のポストは、Ａｕの上に絶縁樹脂層がかぶ
さり、また別のポストはＡｕが削られている状態を作っ
てしまう。つまりＮｉの酸化も兼ねているため、半田ボ
ールの固着ができている所、弱い所、全くできない所が
発生する。
【００７２】本発明は、メタルポスト８が露出している
ので、バリアメタル１０、１１が精度高く形成でき、半
田ボール１２の固着性も良好になる。
ので、バリアメタル１０、１１が精度高く形成でき、半
田ボール１２の固着性も良好になる。
【００７３】この樹脂層Ｒは、収縮型で説明したが、前
述しているように研磨しても良い。つまり樹脂層Ｒでメ
タルポスト８を完全に覆い、その後メタルポスト８が露
出されるまで研磨しても良い。この研磨工程も樹脂層Ｒ
が第１の溝を埋めているので、クラック等を防止するこ
とができる。（以上図７参照） 更に図示していないがウェハ表面を保護シートで覆い、
矢印のようにバックグラインドし、ウェハの厚みを薄く
する。
述しているように研磨しても良い。つまり樹脂層Ｒでメ
タルポスト８を完全に覆い、その後メタルポスト８が露
出されるまで研磨しても良い。この研磨工程も樹脂層Ｒ
が第１の溝を埋めているので、クラック等を防止するこ
とができる。（以上図７参照） 更に図示していないがウェハ表面を保護シートで覆い、
矢印のようにバックグラインドし、ウェハの厚みを薄く
する。
【００７４】図では、省略したが、バックグラインドし
た後、ウェハ裏面に樹脂を被覆しても良い。これは、バ
ックグラインドの際に発生する傷が原因で発生するウェ
ハのカケを防止するものであると同時に、絶縁樹脂層Ｒ
の収縮により発生するウェハの反りを防止するものであ
る。
た後、ウェハ裏面に樹脂を被覆しても良い。これは、バ
ックグラインドの際に発生する傷が原因で発生するウェ
ハのカケを防止するものであると同時に、絶縁樹脂層Ｒ
の収縮により発生するウェハの反りを防止するものであ
る。
【００７５】従って、収縮が大きい樹脂層Ｒが表面にあ
るため、裏面にも同程度の厚みの樹脂層Ｒが設けられる
必要がある。また絶縁樹脂層ｒも考慮され、少なくとも
樹脂層Ｒの膜厚と同程度かこれよりも厚く、最大樹脂層
Ｒと樹脂層ｒの厚み程度の膜厚が必用である。またこの
後にダイシングされるので、チップのカケに対する保
護、チップサイズが大きい場合の反りを考慮すれば、こ
の裏面に形成された保護樹脂も製品として残存させる事
もできる。（以上図８参照） 最後に、用意した半田ボール１２を位置合わせして搭載
し、リフローする。そして、半導体基板をダイシング工
程により、スクライブラインに沿ってチップに分割し、
チップサイズ・パッケージとして完成する。
るため、裏面にも同程度の厚みの樹脂層Ｒが設けられる
必要がある。また絶縁樹脂層ｒも考慮され、少なくとも
樹脂層Ｒの膜厚と同程度かこれよりも厚く、最大樹脂層
Ｒと樹脂層ｒの厚み程度の膜厚が必用である。またこの
後にダイシングされるので、チップのカケに対する保
護、チップサイズが大きい場合の反りを考慮すれば、こ
の裏面に形成された保護樹脂も製品として残存させる事
もできる。（以上図８参照） 最後に、用意した半田ボール１２を位置合わせして搭載
し、リフローする。そして、半導体基板をダイシング工
程により、スクライブラインに沿ってチップに分割し、
チップサイズ・パッケージとして完成する。
【００７６】ここで半田を溶融するタイミングは、ダイ
シングの前である。
シングの前である。
【００７７】このダイシングは、本発明の特徴となると
ころであり、第１の溝ＴＣよりも幅狭のダイシングブレ
ードＤＣを用意し、これを用いて第１の溝のほぼセンタ
ーでフルカットする。第１の溝ＴＣは、例えば半導体基
板まで到達しているハーフカットで実現されているた
め、半導体基板から上層に形成される各層の界面端部
は、前記樹脂層Ｒで保護されてＣＳＰとなる。
ころであり、第１の溝ＴＣよりも幅狭のダイシングブレ
ードＤＣを用意し、これを用いて第１の溝のほぼセンタ
ーでフルカットする。第１の溝ＴＣは、例えば半導体基
板まで到達しているハーフカットで実現されているた
め、半導体基板から上層に形成される各層の界面端部
は、前記樹脂層Ｒで保護されてＣＳＰとなる。
【００７８】以上、本発明は、再配線型で説明してきた
が、樹脂封止型でも実施できることは言うまでもない。
が、樹脂封止型でも実施できることは言うまでもない。
【００７９】また本願では、絶縁樹脂層Ｒとしてシート
３０付きのフィルムＦを採用しても良い。
３０付きのフィルムＦを採用しても良い。
【００８０】以下簡単にその説明をする。図１２は、メ
タルポスト８がウェハ全体にある様子を示し、図７の構
成を模式的に示している。上層には、例えばテフロンシ
ート３０にアミック酸から成る絶縁樹脂層３１が塗布さ
れてフィルムＦとなっている。図１２に於いて太線がシ
ート３０である。前記フィルムＦをウェハ全面に配置
し、上から平坦なプレス板を当接して押圧すると、絶縁
樹脂層３１は、硬化前なので柔らかいため、前記メタル
ポスト全てを前記絶縁樹脂層３１で覆うことができる。
（以上図１３参照） 更に前記フィルムＦを前記プレス板で押圧し、シート３
０がメタルポスト８に当接したら、その押圧をやめる。
この状態では、メタルポストの頭部とシート３０との間
は、前記絶縁樹脂層３１が押しのけられている。
タルポスト８がウェハ全体にある様子を示し、図７の構
成を模式的に示している。上層には、例えばテフロンシ
ート３０にアミック酸から成る絶縁樹脂層３１が塗布さ
れてフィルムＦとなっている。図１２に於いて太線がシ
ート３０である。前記フィルムＦをウェハ全面に配置
し、上から平坦なプレス板を当接して押圧すると、絶縁
樹脂層３１は、硬化前なので柔らかいため、前記メタル
ポスト全てを前記絶縁樹脂層３１で覆うことができる。
（以上図１３参照） 更に前記フィルムＦを前記プレス板で押圧し、シート３
０がメタルポスト８に当接したら、その押圧をやめる。
この状態では、メタルポストの頭部とシート３０との間
は、前記絶縁樹脂層３１が押しのけられている。
【００８１】そして前実施例と同様に、熱を加えて硬化
させる。この硬化により絶縁樹脂層３１は収縮し、その
表面がメタルポスト８の頭部よりも下端に位置すること
になる。ちょうど図８の状態にシート３０が付いている
状態である。（以上図１４参照） そして図１５の様に、シート３０を剥がせば、図７の構
造が実現できる。
させる。この硬化により絶縁樹脂層３１は収縮し、その
表面がメタルポスト８の頭部よりも下端に位置すること
になる。ちょうど図８の状態にシート３０が付いている
状態である。（以上図１４参照） そして図１５の様に、シート３０を剥がせば、図７の構
造が実現できる。
【００８２】ここでのポイントは、二つある。一つは、
図１２の状態の時、真空排気することである。つまりフ
ィルムを貼り合わせるので、気泡が混入するからであ
る。二つ目は、前記プレス板で押圧するため、シート３
０とメタルポスト８の間の絶縁樹脂層３１を排除できる
ことである。従って硬化後シート３０を剥がせば、メタ
ルポスト８の頭部が露出できる。
図１２の状態の時、真空排気することである。つまりフ
ィルムを貼り合わせるので、気泡が混入するからであ
る。二つ目は、前記プレス板で押圧するため、シート３
０とメタルポスト８の間の絶縁樹脂層３１を排除できる
ことである。従って硬化後シート３０を剥がせば、メタ
ルポスト８の頭部が露出できる。
【００８３】この場合でも、メタルポスト８の頭部に薄
く絶縁樹脂層３１が残存する可能性があるが、その量は
微量であるため、簡単に研磨やプラズノアッシングすれ
ば完全に除去できる。しかも絶縁樹脂層ｒ、Ｒを採用
し、ウェハ全体がフラットでありメタルポスト８頭部の
高さも均一であるため、前記研磨でウェハ全域に在るメ
タルポスト８の頭部を清浄にできる。
く絶縁樹脂層３１が残存する可能性があるが、その量は
微量であるため、簡単に研磨やプラズノアッシングすれ
ば完全に除去できる。しかも絶縁樹脂層ｒ、Ｒを採用
し、ウェハ全体がフラットでありメタルポスト８頭部の
高さも均一であるため、前記研磨でウェハ全域に在るメ
タルポスト８の頭部を清浄にできる。
【００８４】図１５のシート剥がし後、工程は図７のバ
リアメタルの形成工程にはいる。
リアメタルの形成工程にはいる。
【００８５】以上図１０で示した配線層を採用したＣＳ
Ｐで説明してきたが、配線層を省略したＣＳＰ、つまり
図１１の構造に於いても実現可能である。この場合、配
線層が省略されるだけであり、チップ周囲には第１の溝
が形成され、絶縁層と同一材料が第１の溝に埋め込まれ
ている。
Ｐで説明してきたが、配線層を省略したＣＳＰ、つまり
図１１の構造に於いても実現可能である。この場合、配
線層が省略されるだけであり、チップ周囲には第１の溝
が形成され、絶縁層と同一材料が第１の溝に埋め込まれ
ている。
【００８６】
【発明の効果】本発明によれば、第１に、第１の溝に第
１の絶縁樹脂層が埋め込まれ、ここの第１の溝よりも幅
狭でダイシングする事により、絶縁樹脂層ｒとパッシベ
ーション膜、パッシベーション膜と層間絶縁膜またはこ
れよりも下層の界面端部を絶縁樹脂層Ｒで保護すること
ができる。従って製品としての耐湿性、耐環境性の向上
が実現できる。
１の絶縁樹脂層が埋め込まれ、ここの第１の溝よりも幅
狭でダイシングする事により、絶縁樹脂層ｒとパッシベ
ーション膜、パッシベーション膜と層間絶縁膜またはこ
れよりも下層の界面端部を絶縁樹脂層Ｒで保護すること
ができる。従って製品としての耐湿性、耐環境性の向上
が実現できる。
【００８７】第２に、メタルポストの下層に、配線層を
設けるＣＳＰにも適用可能となる。
設けるＣＳＰにも適用可能となる。
【００８８】第３に、第１の絶縁樹脂層と第２の絶縁樹
脂層を、同一材料より成す事で、工程が簡略化でき、し
かも第１の溝が形成されることによるウェハ強度の劣化
も第１の絶縁樹脂層を埋め込むことで維持させることが
できる。
脂層を、同一材料より成す事で、工程が簡略化でき、し
かも第１の溝が形成されることによるウェハ強度の劣化
も第１の絶縁樹脂層を埋め込むことで維持させることが
できる。
【００８９】第４に、第１の溝は、ダイシングにより前
記半導体基板がハーフカットされて構成する事で解決す
るものであり、エッチングによる第１の溝の形成よりも
大幅に簡略化できる。
記半導体基板がハーフカットされて構成する事で解決す
るものであり、エッチングによる第１の溝の形成よりも
大幅に簡略化できる。
【００９０】第５に、第１の溝を形成してここに第１の
絶縁樹脂層を埋め込むことでウェハ全体の強度を維持で
き、更には、図９のように第１の溝の側面とダイシング
した後の側面との間に前記第１の絶縁樹脂層が残存して
いるので、従来ダイシングしたことにより発生する界面
が第１の絶縁樹脂層で覆われることになる。
絶縁樹脂層を埋め込むことでウェハ全体の強度を維持で
き、更には、図９のように第１の溝の側面とダイシング
した後の側面との間に前記第１の絶縁樹脂層が残存して
いるので、従来ダイシングしたことにより発生する界面
が第１の絶縁樹脂層で覆われることになる。
【図１】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図２】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図３】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図４】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図５】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図６】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図７】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図８】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図９】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図１０】 従来のチップサイズパッケージを説明する
図である。
図である。
【図１１】 従来のチップサイズパッケージを説明する
図である。
図である。
【図１２】 シート付きの絶縁樹脂層フィルムを採用し
た製造方法を説明する図である。
た製造方法を説明する図である。
【図１３】 シート付きの絶縁樹脂層フィルムを採用し
た製造方法を説明する図である。
た製造方法を説明する図である。
【図１４】 シート付きの絶縁樹脂層フィルムを採用し
た製造方法を説明する図である。
た製造方法を説明する図である。
【図１５】 シート付きの絶縁樹脂層フィルムを採用し
た製造方法を説明する図である。
た製造方法を説明する図である。
【図１６】 メタルポストを露出するための研磨法を説
明する図である。
明する図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 篠木 裕之 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F033 HH11 JJ11 KK08 KK33 PP15 PP27 QQ03 RR06 RR22 RR27 SS21 TT04 VV07 XX03
Claims (6)
- 【請求項１】 金属材料から成る金属電極パッドに電気
的に接続されたメタルポストと、 前記チップの周囲に設けられ、前記チップを構成する半
導体基板にまで到達した第１の溝と、 前記第１の溝を埋める第１の絶縁樹脂層と、 前記メタルポストを含むチップ表面を被覆する熱硬化型
の第２の絶縁樹脂層と、 前記第２の絶縁樹脂層表面から露呈する前記メタルポス
トに固着された半田バンプと、 前記第１の溝の前記第１の絶縁樹脂層に形成された第２
の溝で個々のチップに分離されるダイシングラインとを
具備する事を特徴とする半導体装置。 - 【請求項２】 前記メタルポストの下層には、配線層が
設けられる請求項１に記載の半導体装置。 - 【請求項３】 前記第１の絶縁樹脂層と前記第２の絶縁
樹脂層は、同一材料より成る請求項１または請求項２に
記載の半導体装置。 - 【請求項４】 前記第１の溝は、ダイシングにより前記
半導体基板がハーフカットされて成る請求項１、請求項
２または請求項３に記載の半導体装置。 - 【請求項５】 金属電極パッドの一部を露出する第１の
開口部を有した第１の絶縁層をウェハに形成し、 前記第１の開口部から露出する前記金属電極パッドと接
続され、ウェハ表面に延在するＣｕより成る配線層を形
成し、 前記配線層を含むチップの周囲に位置し、前記ウェハを
ハーフカットする第１の溝を形成し、 前記第１の絶縁層、前記配線層および前記第１の溝を含
むウェハ表面に樹脂から成る絶縁層を被覆し、 前記絶縁層から露出した前記メタルポストに半田ボール
を形成し、 前記第１の溝内にに形成された絶縁層を残し、前記ウェ
ハをフルカットする事を特徴とする半導体装置の製造方
法。 - 【請求項６】 前記第１の溝は、前記ウェハを構成する
半導体基板まで到達している請求項５に記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36970098A JP3706492B2 (ja) | 1998-12-25 | 1998-12-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36970098A JP3706492B2 (ja) | 1998-12-25 | 1998-12-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000195862A true JP2000195862A (ja) | 2000-07-14 |
| JP3706492B2 JP3706492B2 (ja) | 2005-10-12 |
Family
ID=18495105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36970098A Expired - Fee Related JP3706492B2 (ja) | 1998-12-25 | 1998-12-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3706492B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1622197A2 (en) * | 2004-07-29 | 2006-02-01 | Sanyo Electric Co., Ltd. | Method of manufacturing a semiconductor device |
| KR100651076B1 (ko) | 2002-12-24 | 2006-11-30 | 가시오게산키 가부시키가이샤 | 반도체장치 |
| JP2007317692A (ja) * | 2006-05-23 | 2007-12-06 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2007335424A (ja) * | 2006-06-12 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の実装体および半導体装置の製造方法 |
| JP2008130880A (ja) * | 2006-11-22 | 2008-06-05 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| US7498249B2 (en) | 2003-02-06 | 2009-03-03 | Nec Electronics Corp. | Method of forming a connecting conductor and wirings of a semiconductor chip |
| US7518217B2 (en) | 2004-11-11 | 2009-04-14 | Yamaha Corporation | Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor |
| JP2010034595A (ja) * | 2009-11-12 | 2010-02-12 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| JP2011071547A (ja) * | 2010-12-14 | 2011-04-07 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
| CN102306635A (zh) * | 2004-11-16 | 2012-01-04 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
| KR101742806B1 (ko) | 2015-11-18 | 2017-06-05 | (주)에프씨아이 | 보호 코팅막을 형성하는 반도체 제조방법 및 구조 |
-
1998
- 1998-12-25 JP JP36970098A patent/JP3706492B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100651076B1 (ko) | 2002-12-24 | 2006-11-30 | 가시오게산키 가부시키가이샤 | 반도체장치 |
| US7498249B2 (en) | 2003-02-06 | 2009-03-03 | Nec Electronics Corp. | Method of forming a connecting conductor and wirings of a semiconductor chip |
| EP1622197A2 (en) * | 2004-07-29 | 2006-02-01 | Sanyo Electric Co., Ltd. | Method of manufacturing a semiconductor device |
| EP1622197A3 (en) * | 2004-07-29 | 2009-07-01 | Sanyo Electric Co., Ltd. | Method of manufacturing a semiconductor device |
| US7518217B2 (en) | 2004-11-11 | 2009-04-14 | Yamaha Corporation | Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor |
| CN102306635A (zh) * | 2004-11-16 | 2012-01-04 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
| US9312228B2 (en) | 2004-11-16 | 2016-04-12 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US11069591B2 (en) | 2004-11-16 | 2021-07-20 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US10431516B2 (en) | 2004-11-16 | 2019-10-01 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9601441B2 (en) | 2004-11-16 | 2017-03-21 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9111819B2 (en) | 2004-11-16 | 2015-08-18 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US8575764B2 (en) | 2004-11-16 | 2013-11-05 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US8786106B2 (en) | 2004-11-16 | 2014-07-22 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US8928156B2 (en) | 2004-11-16 | 2015-01-06 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2007317692A (ja) * | 2006-05-23 | 2007-12-06 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2007335424A (ja) * | 2006-06-12 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の実装体および半導体装置の製造方法 |
| JP2008130880A (ja) * | 2006-11-22 | 2008-06-05 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2010034595A (ja) * | 2009-11-12 | 2010-02-12 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| JP2011071547A (ja) * | 2010-12-14 | 2011-04-07 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
| KR101742806B1 (ko) | 2015-11-18 | 2017-06-05 | (주)에프씨아이 | 보호 코팅막을 형성하는 반도체 제조방법 및 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3706492B2 (ja) | 2005-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6326701B1 (en) | Chip size package and manufacturing method thereof | |
| US6534387B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6605525B2 (en) | Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed | |
| US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| JP3548061B2 (ja) | 半導体装置の製造方法 | |
| US7468292B2 (en) | Method of making wafer level package structure by grinding the backside thereof and then forming metal layer on the ground side | |
| US7420273B2 (en) | Thinned die integrated circuit package | |
| JP3439144B2 (ja) | 半導体装置およびその製造方法 | |
| US20040018713A1 (en) | Semiconductor component having encapsulated, bonded, interconnect contacts and method of fabrication | |
| WO2000044043A1 (fr) | Dispositif a semi-conducteurs et son procede de fabrication | |
| JP2003051580A (ja) | 半導体装置及びその製造方法 | |
| US6555459B1 (en) | Method of manufacturing a semiconductor device | |
| JP2000243754A (ja) | 半導体装置 | |
| JP2000228420A (ja) | 半導体装置及びその製造方法 | |
| JP3813367B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001127095A (ja) | 半導体装置及びその製造方法 | |
| JP3706492B2 (ja) | 半導体装置およびその製造方法 | |
| US6329288B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001168126A (ja) | 半導体装置とその製造方法 | |
| JP3723364B2 (ja) | 半導体装置の製造方法 | |
| JP4462664B2 (ja) | チップサイズパッケージ型の半導体装置 | |
| JP2000243774A (ja) | 半導体装置の製造方法 | |
| JP2001110828A (ja) | 半導体装置の製造方法 | |
| JP2004273592A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |