JP2007335424A - 半導体装置および半導体装置の実装体および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の実装体および半導体装置の製造方法 Download PDF

Info

Publication number
JP2007335424A
JP2007335424A JP2006161734A JP2006161734A JP2007335424A JP 2007335424 A JP2007335424 A JP 2007335424A JP 2006161734 A JP2006161734 A JP 2006161734A JP 2006161734 A JP2006161734 A JP 2006161734A JP 2007335424 A JP2007335424 A JP 2007335424A
Authority
JP
Japan
Prior art keywords
semiconductor
sealing resin
semiconductor chip
semiconductor device
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006161734A
Other languages
English (en)
Other versions
JP4812525B2 (ja
Inventor
Masayuki Yugawa
昌行 湯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006161734A priority Critical patent/JP4812525B2/ja
Publication of JP2007335424A publication Critical patent/JP2007335424A/ja
Application granted granted Critical
Publication of JP4812525B2 publication Critical patent/JP4812525B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】側面からの水分浸透や剥離等を防止し、溝形成時に発生する切削屑が半導体回路形成面等へ付着し不具合を発生させるのを防止することができる半導体装置および半導体装置の実装体および半導体装置の製造方法を提供する。
【解決手段】複数の半導体チップ２を有する半導体ウエハ１の表面を第一の封止樹脂７で覆い、半導体チップ２間を第一の封止樹脂７側からダイシングすることにより、半導体チップ２間に、第一の封止樹脂７側から半導体回路形成層２ａを超える深さまで第一の溝１４を形成し、第一の封止樹脂７側から第一の溝１４に第二の封止樹脂１５を充填し、第一の溝１４より狭いダイシング幅Ｗ１によってダイシングし、第二の封止樹脂１５を第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の側面とに残した状態で、個片化する。
【選択図】図１

Description

本発明は、半導体ウエハの状態にてパッケージ化するＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ、以下、ウエハレベルＣＳＰと記載）の構造および製造方法に関するものであり、また、ウエハレベルＣＳＰを実装した実装体に関するものである。
従来から、ウエハレベルＣＳＰの製造方法として、半導体ウエハの状態にてパッケージ化する方法（例えば、特許文献１の従来技術を参照）が広く利用されている。
上記ウエハレベルＣＳＰの従来の製造方法と構造について、図１２を用いて以下に説明する。
図１２は従来の製造方法および構造を示す断面図であり、図１２（ａ）に示すように、半導体ウエハ１は複数の複数の半導体チップ２を有し、半導体チップ２は、表面に、半導体回路形成層２ａと半導体電極３とを有している。
ウエハレベルＣＳＰの製造方法として、半導体ウエハ１の半導体回路形成層２ａの表面に絶縁保護膜４を形成し、この絶縁保護膜４を開口して半導体電極３を絶縁保護膜４から露出させる。半導体電極３から配線を引きまわすための再配線５を形成し、再配線５上にポスト６を形成し、封止樹脂７にて保護する。
次に、図１２（ｂ）に示すように、封止樹脂７を研削し、ポスト６を露出させ、ポスト６上に外部電極８を形成し、半導体ウエハ１の裏面側を研削して所定の厚みにする。
その後、図１２（ｃ）に示すように、半導体チップ２の境界をダイシングにより切り落とし、個片化された複数の半導体装置９に分割する。
特開２０００−２４３７２９
しかしながら上記のような従来の構造では、図１２（ｃ）に示すように個片化された半導体装置９の側面には、半導体チップ２の側面と半導体回路形成層２ａの側面とが露出しており、露出面からの水分浸透や剥離又は破壊などが発生して半導体装置９の信頼性が低下するといった問題がある。
また、図１３に示すように半導体装置９の外部電極８を実装部１１によって実装基板１０に実装し、半導体装置９と実装基板１０との間にアンダーフィル樹脂１２を充填し、半導体装置９の周辺にフィレット１２ａが形成されるが、フィレット１２ａの這い上がり量は半導体装置９のコーナー部分よりも中央部分が多くなり易く、その分、半導体装置９のコーナー部分におけるフィレット１２ａの這い上がり量が減少してしまう。これにより、フィレット１２ａの形状にばらつきが発生し、半導体装置９のコーナー部分において、半導体チップ２と半導体回路形成層２ａとの側面がアンダーフィル樹脂１２ａによって十分に保護されず、封止樹脂７と半導体チップ２との界面に応力が集中し、クラック１３が発生して半導体回路形成層２ａが破壊され、電気的に機能しなくなるという問題も生じた。
また、上記のような問題に対して、従来の構造（例えば、特許文献１を参照）では、半導体ウエハの表面に溝を形成した後、溝を含んだ回路面全面を封止樹脂にて保護し、溝より狭い幅のダイシングにより個片化し、半導体チップの側面を封止樹脂にて保護している。しかしながら、溝を形成する時に発生する切削屑を的確に除去しないと、半導体回路形成面や再配線或いはポスト等への不具合が発生するという問題点を有し、また、半導体チップの表面の溝形成は、半導体チップの欠けも発生し易くなり、安定性にも問題点を有することとなる。
また、共通の封止樹脂で半導体チップの表面（回路面）と半導体チップの側面とをまとめて保護しているため、半導体チップの表面を保護する封止樹脂と半導体チップの側面を保護する封止樹脂とは同一の材質となり、半導体チップの表面の保護に最適な材質と半導体チップの側面の保護に最適な材質とを個別に採用することは困難であった。
本発明は、側面からの水分浸透や剥離又は破壊などを防止することができ、溝形成時に発生する切削屑が半導体回路形成面や再配線或いはポストへ付着して不具合を発生させるのを防止することができ、実装時におけるフィレットの形状のばらつきを防止することができる半導体装置および半導体装置の実装体および半導体装置の製造方法を提供することを目的とする。
上記の問題を解決するために、本第１発明における半導体装置は、表面に半導体回路形成層を有する半導体チップと、
半導体チップの表面に設けられた半導体電極と、
半導体チップの表面を絶縁して保護する絶縁樹脂と、
半導体電極と電気的に接続される再配線と、
再配線と電気的に接続されるポストと、
半導体チップの表面と再配線とポストとを保護する第一の封止樹脂とを有し、
半導体チップの側面に、外側方へ張り出す張り出し部が形成され、
張り出し部は第一の封止樹脂側から半導体回路形成層を超えた深さに位置し、
第二の封止樹脂が、張り出し部による段差を埋めるとともに、第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの張り出し部までの側面とを覆うものである。
これによると、第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの張り出し部までの側面とは第二の封止樹脂によって覆われているため、上記各側面が第二の封止樹脂によって保護される。したがって、各側面からの水分浸透を防止するとともに応力を緩和することができ、半導体装置の剥離や破壊などを防止することができ、半導体装置の信頼性が向上する。
また、第一の封止樹脂と第二の封止樹脂とを別々に設けることにより、第一の封止樹脂には、半導体チップの表面と再配線とポストとを保護するのに最適な信頼性の高い材質を採用することができ、第二の封止樹脂には、上記各側面に作用する応力を緩和するのに適した別の材質を採用することができる。
本第２発明における半導体装置は、表面に半導体回路形成層を有する半導体チップと、
半導体チップの表面に設けられた半導体電極と、
半導体チップの表面を絶縁して保護する絶縁樹脂と、
半導体電極と電気的に接続される再配線と、
再配線と電気的に接続されるポストと、
半導体チップの表面と再配線とポストとを保護する第一の封止樹脂とを有し、
第二の封止樹脂が第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面の一部分とを覆うとともに、第三の封止樹脂が半導体チップの側面の残りの部分を覆うものである。
これによると、第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面の一部分とが第二の封止樹脂によって覆われ、半導体チップの側面の残りの部分が第三の封止樹脂によって覆われているため、上記各側面が第二および第三の封止樹脂によって保護される。したがって、各側面からの水分浸透を防止するとともに応力を緩和することができ、半導体装置の剥離や破壊などを防止することができ、半導体装置の信頼性が向上する。
また、第一の封止樹脂と第二の封止樹脂と第三の封止樹脂とを別々に設けることにより、第一の封止樹脂には、半導体チップの表面と再配線とポストとを保護するのに最適な信頼性の高い材質を採用することができ、第二および第三の封止樹脂には、上記各側面に作用する応力を緩和するのに適した別の材質を採用することができる。
本第３発明における半導体装置は、第三の封止樹脂が半導体チップの裏面を覆うものである。
これによると、半導体チップの裏面が第三の封止樹脂によって保護される。
本第４発明における半導体装置は、表面に半導体回路形成層を有する半導体チップと、
半導体チップの表面に設けられた半導体電極と、
半導体チップの表面を絶縁して保護する絶縁樹脂と、
半導体電極と電気的に接続される再配線と、
再配線と電気的に接続されるポストと、
半導体チップの表面と再配線とポストとを保護する第一の封止樹脂とを有し、
第二の封止樹脂が第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面全体とを覆うものである。
これによると、第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面全体とは第二の封止樹脂によって覆われているため、上記各側面が第二の封止樹脂によって保護される。したがって、各側面からの水分浸透を防止するとともに応力を緩和することができ、半導体装置の剥離や破壊などを防止することができ、半導体装置の信頼性が向上する。
また、第一の封止樹脂と第二の封止樹脂とを別々に設けることにより、第一の封止樹脂には、半導体チップの表面と再配線とポストとを保護するのに最適な信頼性の高い材質を採用することができ、第二の封止樹脂には、上記各側面に作用する応力を緩和するのに適した別の材質を採用することができる。
本第５発明における半導体装置は、側面に、外側方へ張り出してポスト側から半導体チップの裏面側へ向かうアンダーフィル樹脂の流れを止める流れ止め用段差部が形成され、
流れ止め用段差部は第一の封止樹脂側から半導体回路形成層を超えた深さに位置しているものである。
本第６発明は、上記第５発明に記載の半導体装置を実装基板に実装した実装体であって、
半導体装置のポストに外部電極が設けられ、
外部電極と実装基板とが電気的に接続され、
半導体装置と実装基板との間にアンダーフィル樹脂が充填されて実装部が保護され、
アンダーフィル樹脂のフィレットが流れ止め用段差部まで達しているものである。
これによると、アンダーフィル樹脂のフィレットの這い上がりは流れ止め用段差部によって止められるため、半導体装置のコーナー部分におけるフィレットの這い上がり量と半導体装置の中央部分におけるフィレットの這い上がり量とがほぼ均等になり、実装時におけるフィレットの形状のばらつきを防止することができる。これにより、半導体装置のコーナー部分がフィレットによって十分に保護される。
本第７発明は、半導体装置を実装基板に実装した実装体であって、
半導体装置は、表面に半導体回路形成層を有する半導体チップと、半導体チップの表面に設けられた半導体電極と、半導体チップの表面を絶縁して保護する絶縁樹脂と、半導体電極と電気的に接続される再配線と、再配線と電気的に接続されるポストと、半導体チップの表面と再配線とポストとを保護する第一の封止樹脂とを有し、
半導体チップの側面に、外側方へ張り出してポスト側から半導体チップの裏面側へ向かうアンダーフィル樹脂の流れを止める流れ止め用段差部が形成され、
流れ止め用段差部は第一の封止樹脂側から半導体回路形成層を超えた深さに位置しており、
半導体装置のポストに外部電極が設けられ、
外部電極と実装基板とが電気的に接続され、
半導体装置と実装基板との間にアンダーフィル樹脂が充填されて実装部が保護され、
アンダーフィル樹脂のフィレットが流れ止め用段差部まで達しているものである。
これによると、第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面とはアンダーフィル樹脂のフィレットによって保護されるため、各側面からの水分浸透や剥離又は破壊などを防止することができ、半導体装置の信頼性が向上する。
また、アンダーフィル樹脂のフィレットの這い上がりは流れ止め用段差部によって止められるため、半導体装置のコーナー部分におけるフィレットの這い上がり量と半導体装置の中央部分におけるフィレットの這い上がり量とがほぼ均等になり、実装時におけるフィレットの形状のばらつきを防止することができる。これにより、半導体装置のコーナー部分がフィレットによって十分に保護される。
本第８発明における半導体装置の製造方法は、表面に半導体回路形成層を備えた複数の半導体チップを有する半導体ウエハをダイシングして半導体装置を製造する方法であって、
複数の半導体チップを有する半導体ウエハの表面を第一の封止樹脂で覆う工程と、
半導体チップの間を第一の封止樹脂側からダイシングすることにより、半導体チップの間に、第一の封止樹脂側から半導体回路形成層を超える深さまで第一の溝を形成する工程と、
第一の封止樹脂側から第一の溝に第二の封止樹脂を充填する工程と、
第一の溝より狭いダイシング幅によってダイシングし、第二の封止樹脂を第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面とに残した状態で、個片化する工程とを有するものである。
これによると、半導体ウエハの表面を第一の封止樹脂で覆った後、半導体チップの間に第一の溝を形成しているため、第一の溝の形成時、半導体ウエハの表面は第一の封止樹脂によって保護されている。したがって、第一の溝の形成時に発生した切削屑が半導体ウエハの表面に残存するのを防止したり、半導体チップの表面が切削屑によって汚染されるのを防止することができ、また、半導体チップが欠けるのを防止することもでき、これにより、不具合の発生を防止することができる。
また、第一の封止樹脂には、半導体ウエハの表面を保護するのに最適な信頼性の高い材質を採用することができ、第二の封止樹脂には、第一の溝に流れ込み易い別の材質を採用することができるため、半導体装置の製造が容易になり、製造された半導体装置の信頼性が向上する。
また、ダイシングして半導体装置を個片化することにより、第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面とが第二の封止樹脂によって保護されるため、上記各側面からの水分浸透を防止するとともに応力を緩和することができる。これにより、半導体装置の剥離や破壊などを防止することができ、半導体装置の信頼性が向上する。
本第９発明における半導体装置の製造方法は、表面に半導体回路形成層を備えた複数の半導体チップを有する半導体ウエハをダイシングして半導体装置を製造する方法であって、
複数の半導体チップを有する半導体ウエハの表面を第一の封止樹脂で覆う工程と、
半導体チップの間を第一の封止樹脂側からダイシングすることにより、半導体チップの間に、第一の封止樹脂側から半導体回路形成層を超える深さまで第一の溝を形成する工程と、
第一の封止樹脂側から第一の溝に第二の封止樹脂を充填する工程と、
半導体チップの間を第一の封止樹脂とは反対側からダイシングすることにより、半導体チップの間に、第一の溝内の第二の封止樹脂に達する第二の溝を形成する工程と、
第一の封止樹脂とは反対側から第二の溝に第三の封止樹脂を充填する工程と、
第一および第二の溝より狭いダイシング幅によってダイシングし、第二の封止樹脂を第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面とに残すとともに第三の封止樹脂を半導体チップの側面と裏面とに残した状態で、個片化する工程とを有するものである。
これによると、半導体ウエハの表面を第一の封止樹脂で覆った後、半導体チップの間に第一および第二の溝を形成しているため、第一および第二の溝の形成時、半導体ウエハの表面は第一の封止樹脂によって保護されている。したがって、第一および第二の溝の形成時に発生した切削屑が半導体ウエハの表面に残存するのを防止したり、半導体チップの表面が切削屑によって汚染されるのを防止することができ、また、半導体チップが欠けるのを防止することもでき、これにより、不具合の発生を防止することができる。
また、第一の封止樹脂には、半導体ウエハの表面を保護するのに最適な信頼性の高い材質を採用することができ、第二の封止樹脂には、第一の溝に流れ込み易い別の材質を採用することができ、同様に、第三の封止樹脂には、第二の溝に流れ込み易い材質を採用することができるため、半導体装置の製造が容易になり、製造された半導体装置の信頼性が向上する。
また、ダイシングして半導体装置を個片化することにより、第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面とが第二および第三の封止樹脂によって保護されるため、上記各側面からの水分浸透を防止するとともに応力を緩和することができる。これにより、半導体装置の剥離や破壊などを防止することができ、半導体装置の信頼性が向上する。さらに、半導体チップの裏面が第三の封止樹脂によって保護される。
本第１０発明における半導体装置の製造方法は、第一の溝に第二の封止樹脂を充填する工程後、半導体チップの裏面側を第一の溝内の第二の封止樹脂に達するまで研削する工程を行い、
その後、ダイシングにより個片化する工程を行うものである。
本第１１発明における半導体装置の製造方法は、第二の溝に第三の封止樹脂を充填する工程後、半導体チップの裏面側に残った第三の封止樹脂を研削して除去する工程を行い、
その後、ダイシングにより、第三の封止樹脂を半導体チップの側面に残した状態で、個片化する工程を行うものである。
本第１２発明における半導体装置の製造方法は、第一の溝に第二の封止樹脂を充填する工程後、第一の溝より狭いダイシング幅により、第二の封止樹脂側から半導体回路形成層を超える深さまで第三の溝を形成する工程を行い、
その後、第三の溝よりも狭いダイシング幅によってダイシングし、個片化する工程を行うものである。
これによると、個片化された半導体装置の側面には、外側方へ張り出して第一の封止樹脂側から半導体チップの裏面側へ向かうアンダーフィル樹脂の流れを止める流れ止め用段差部が形成される。これにより、半導体装置を実装基板に実装した際、アンダーフィル樹脂のフィレットの這い上がりは流れ止め用段差部によって止められるため、半導体装置のコーナー部分におけるフィレットの這い上がり量と半導体装置の中央部分におけるフィレットの這い上がり量とがほぼ均等になり、実装時におけるフィレットの形状のばらつきを防止することができる。これにより、半導体装置のコーナー部分がフィレットによって十分に保護される。
本第１３発明における半導体装置の製造方法は、第二の溝に第三の封止樹脂を充填する工程後、第一および第二の溝より狭いダイシング幅により、第二の封止樹脂側から半導体回路形成層を超える深さまで第三の溝を形成する工程を行い、
その後、第三の溝よりも狭いダイシング幅によってダイシングし、個片化する工程を行うものである。
これによると、個片化された半導体装置の側面には、外側方へ張り出して第一の封止樹脂側から半導体チップの裏面側へ向かうアンダーフィル樹脂の流れを止める流れ止め用段差部が形成される。これにより、半導体装置を実装基板に実装した際、アンダーフィル樹脂のフィレットの這い上がりは流れ止め用段差部によって止められるため、半導体装置のコーナー部分におけるフィレットの這い上がり量と半導体装置の中央部分におけるフィレットの這い上がり量とがほぼ均等になり、実装時におけるフィレットの形状のばらつきを防止することができる。これにより、半導体装置のコーナー部分がフィレットによって十分に保護される。
以上のように本発明によれば、半導体装置の側面が第二の封止樹脂又は第二および第三の封止樹脂によって保護されるため、側面からの水分浸透を防止するとともに応力を緩和することができ、これにより、半導体装置の剥離や破壊などを防止することができ、半導体装置の信頼性が向上する。
また、半導体装置を実装基板に実装した際、アンダーフィル樹脂のフィレットの這い上がりは流れ止め用段差部によって止められるため、フィレットの形状のばらつきを防止することができ、これにより、半導体装置のコーナー部分がフィレットによって十分に保護される。
また、第一の溝の形成時、半導体ウエハの表面は第一の封止樹脂によって保護されているため、第一の溝の形成時に発生した切削屑が半導体ウエハの表面に残存することを防止したり、半導体チップの表面が切削屑によって汚染されるのを防止することができ、また、半導体チップが欠けるのを防止することもでき、これにより、不具合の発生を防止することができる。
また、第一および第二の溝の形成時、半導体ウエハの表面は第一の封止樹脂によって保護されているため、第一および第二の溝の形成時に発生した切削屑が半導体ウエハの表面に残存したり或いは半導体チップの表面が切削屑によって汚染されるのを防止することができ、これにより、不具合の発生を防止することができる。
また、第一の封止樹脂には、半導体チップの表面を保護するのに最適な信頼性の高い材質を採用することができ、第二の封止樹脂には、第一の溝に流れ込み易くかつ側面に作用する応力を緩和するのに適した別の材質を採用することができるため、半導体装置の製造が容易になり、製造された半導体装置の信頼性が向上する。
また、第一の封止樹脂には、半導体チップの表面を保護するのに最適な信頼性の高い材質を採用することができ、第二および第三の封止樹脂には、第一および第二の溝に流れ込み易くかつ側面に作用する応力を緩和するのに適した別の材質を採用することができるため、半導体装置の製造が容易になり、製造された半導体装置の信頼性が向上する。
本発明の半導体装置は、ウエハレベルＣＳＰの配線形成、第一の封止樹脂形成後に、半導体チップ表面にダイシングによる溝を形成することとし、第二の封止樹脂にて溝を充填し、溝より狭い幅のダイシングにより個片化を行うことにより、簡便な工法でありながら、半導体チップ表面へのダメージもなく、半導体回路形成層の側面を第二の封止樹脂にて保護する構造となり、半導体装置およびその実装体の信頼性を高めることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。尚、先述した従来例と同じ部材については同一の符号を付記して説明を省略する。
（実施の形態１）
まず、実施の形態１における半導体装置について、図面を参照しながら具体的に説明する。
図１は本発明の実施の形態１における半導体装置１６の製造方法を説明する断面図である。
従来と同様に、図１２（ａ）に示すように、半導体ウエハ１は、複数の半導体チップ２を有している。各半導体チップ２は、表面に、半導体回路形成層２ａと半導体電極３とを有している。
ウエハレベルＣＳＰの製造方法として、先ず、半導体ウエハ１の半導体回路形成層２ａの表面に絶縁保護膜４を形成し、この絶縁保護膜４を開口して半導体電極３を絶縁保護膜４から露出させる。半導体電極３から配線を引きまわすための再配線５を形成し、再配線５上にポスト６を形成し、半導体ウエハ１の表面を第一の封止樹脂７で覆って保護する。ここまでの工程は従来と同様である。
次に、図１（ａ）に示すように、各半導体チップ２の間を第一の封止樹脂７の表面側からダイシングして、各半導体チップ２の間に、第一の封止樹脂７の表面側から半導体回路形成層２ａを超える深さまで第一の溝１４を形成する。
その後、図１（ｂ）に示すように、第一の封止樹脂７側から第一の溝１４に第二の封止樹脂１５を充填し、第一の封止樹脂７の表面を第二の封止樹脂１５で覆う。
次に、図１（ｃ）に示すように、第一および第二の封止樹脂７，１５を研削して、ポスト６の端部を露出させ、露出した部分に外部電極８を形成する。また、半導体チップ２（半導体ウエハ１）の裏面側を研削して所定の厚みにする。
その後、図１（ｄ）に示すように、第一の溝１４よりも狭いダイシング幅Ｗ１によって各半導体チップ２の間をダイシングして切り落とし、第二の封止樹脂１５を第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の側面とに残した状態で、個片化する。これにより、複数の半導体装置１６（ウエハレベルＣＳＰ）が製造される。
上記のような製造方法によると、図１（ａ）に示すように、半導体ウエハ１の表面を第一の封止樹脂７で覆った後、各半導体チップ２の間に第一の溝１４を形成しているため、第一の溝１４の形成時、半導体ウエハ１の表面は第一の封止樹脂７によって保護されている。したがって、第一の溝１４の形成時に発生した切削屑が半導体ウエハ１の表面に残存するのを防止したり、半導体チップ２の表面が切削屑によって汚染されるのを防止することができ、また、半導体チップ２が欠けるのを防止することもでき、これにより、不具合の発生を防止することができる。
上記のような製造方法により製造された半導体装置１６の構成を以下に説明する。
図１（ｄ）に示すように、半導体装置１６は、表面に半導体回路形成層２ａを有する半導体チップ２と、半導体回路形成層２ａの表面に設けられた半導体電極３と、半導体回路形成層２ａの表面を絶縁して保護する絶縁保護膜４（絶縁樹脂の一例）と、半導体電極３と電気的に接続される再配線５と、再配線５と電気的に接続されるポスト６と、半導体回路形成層２ａの表面と再配線５とポスト６とを保護する第一の封止樹脂７とを有している。
上記第一の溝１４によって、半導体チップ２の側面には、外側方へ張り出す張り出し部２ｂが全周にわたり形成される。張り出し部２ｂは第一の封止樹脂７側（半導体装置１６の表面側）から半導体回路形成層２ａを超えた深さに位置している。第二の封止樹脂１５は、張り出し部２ｂによる段差を埋めるとともに、第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の張り出し部２ｂまでの側面とを覆っている。
これによると、第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の側面とが第二の封止樹脂１５によって保護されるため、上記各側面からの水分浸透を防止するとともに側面部分に作用する応力を緩和することができる。したがって、半導体装置１６の剥離や破壊などを防止することができ、半導体装置１６の信頼性が向上する。
また、第一の封止樹脂７には、半導体チップ２の表面を保護するのに最適な信頼性の高い材質（例えば高純度なエポキシ系樹脂等）を採用することができ、第二の封止樹脂１５には、第一の溝１４に流れ込み易くかつ側面に作用する応力を緩和するのに適した別の材質（例えば樹脂中のフィラー充填剤量を減らし，溝への充填性と低応力化を高めたエポキシ系樹脂や低弾性のポリイミド系樹脂，シリコーン系樹脂等）を採用することができるため、半導体装置１６の製造が容易になり、製造された半導体装置１６の信頼性が向上する。このようなことから、第二の封止樹脂１５には、第一の封止樹脂７に比べて、低粘度でかつ低弾性の材質が用いられている。
（実施の形態２）
次に、実施の形態２における半導体装置について、図面を参照しながら具体的に説明する。実施の形態２は半導体チップの側面全面と裏面全面を封止樹脂にて保護することを特徴とする。
図２は本発明の実施の形態２における半導体装置２０の断面図である。
先述した実施の形態１と同様に、図１（ｂ）に示すように、第一の溝１４に第二の封止樹脂１５を充填し、第一の封止樹脂７の表面を第二の封止樹脂１５で覆った後、半導体チップ２の裏面側を研削して所定の厚さにし、次に、図２（ａ）に示すように、各半導体チップ２の間を第一の封止樹脂７とは反対側（すなわち半導体チップ２の裏面側）からダイシングすることにより、各半導体チップ２の間に、第一の溝１４内の第二の封止樹脂１５に達する第二の溝１７を形成する。
但し、厚みの規制がなければ、半導体チップ２の裏面側を研削する必要はない。また、図２（ａ）に示すように、第二の溝１７の幅を、第一の溝１４の幅と同一にしているが、第一の溝１４の幅より広くても或いは狭くてもよい。
次に、図２（ｂ）に示すように、第一の封止樹脂７とは反対側（すなわち半導体チップ２の裏面側）から第二の溝１７に第三の封止樹脂１８を充填し、半導体チップ２の裏面を第三の封止樹脂１８で覆う。
その後、図２（ｃ）に示すように、第一および第二の封止樹脂７，１５を研削して、ポスト６の端部を露出させ、露出した部分に外部電極８を形成する。
次に、図２（ｄ）に示すように、第一および第二の溝１４，１７より狭いダイシング幅Ｗ１によってダイシングして切り落とし、第二の封止樹脂１５を第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の側面とに残すとともに第三の封止樹脂１８を半導体チップ２の側面と裏面とに残した状態で、個片化する。これにより、複数の半導体装置２０（ウエハレベルＣＳＰ）が製造される。
上記のような製造方法によると、図１（ａ），図２（ａ）に示すように、半導体ウエハ１の表面を第一の封止樹脂７で覆った後、各半導体チップ２の間に第一および第二の溝１４，１７を形成しているため、第一および第二の溝１４，１７の形成時、半導体ウエハ１の表面は第一の封止樹脂７によって保護されている。したがって、第一および第二の溝１４，１７の形成時に発生した切削屑が半導体ウエハ１の表面に残存するのを防止したり、半導体チップ２の表面が切削屑によって汚染されるのを防止することができ、また、半導体チップ２が欠けるのを防止することもでき、これにより、不具合の発生を防止することができる。
上記のような製造方法により製造された半導体装置２０の構成を以下に説明する。
図２（ｄ）に示すように、半導体装置２０は、表面に半導体回路形成層２ａを有する半導体チップ２と、半導体回路形成層２ａの表面に設けられた半導体電極３と、半導体回路形成層２ａの表面を絶縁して保護する絶縁保護膜４（絶縁樹脂の一例）と、半導体電極３と電気的に接続される再配線５と、再配線５と電気的に接続されるポスト６と、半導体回路形成層２ａの表面と再配線５とポスト６とを保護する第一の封止樹脂７とを有している。
第二の封止樹脂１５が第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の側面の一部分とを覆うとともに、第三の封止樹脂１８が半導体チップ２の側面の残りの部分と裏面とを覆う。
これによると、上記各側面が第二および第三の封止樹脂１５，１８によって保護されるため、上記各側面からの水分浸透を防止するとともに側面部分に作用する応力を緩和することができる。したがって、半導体装置２０の剥離や破壊などを防止することができ、半導体装置２０の信頼性が向上する。また、半導体チップ２の裏面が第三の封止樹脂１８によって保護される。
また、第一の封止樹脂７には、半導体チップ２の表面を保護するのに最適な信頼性の高い材質（例えば高純度なエポキシ系樹脂等）を採用することができ、第二の封止樹脂１５には、第一の溝１４に流れ込み易くかつ側面に生じる応力を緩和するのに適した別の材質（例えば樹脂中のフィラー充填剤量を減らし，溝への充填性と低応力化を高めたエポキシ系樹脂や低弾性のポリイミド系樹脂，シリコーン系樹脂等）を採用することができ、同様に、第三の封止樹脂１８には、第二の溝１７に流れ込み易くかつ側面に作用する応力を緩和するのに適した材質（例えば樹脂中のフィラー充填剤量を減らし，溝への充填性と低応力化を高めたエポキシ系樹脂や低弾性のポリイミド系樹脂，シリコーン系樹脂等）を採用することができるため、半導体装置２０の製造が容易になり、製造された半導体装置２０の信頼性が向上する。このようなことから、第二および第三の封止樹脂１５，１８には、第一の封止樹脂７に比べて、低粘度でかつ低弾性の材質が用いられている。
（実施の形態３）
次に、実施の形態３における半導体装置について、図面を参照しながら具体的に説明する。
実施の形態３は半導体チップ側面全面を封止樹脂にて保護することを特徴とする。
先述した実施の形態１と同様に、第一の溝１４に第二の封止樹脂１５を充填し、図１（ｃ）に示すように、ポスト６の端部を露出させ、露出させた部分に外部電極８を形成した後、図３（ａ）に示すように、半導体チップ２の裏面側を第一の溝１４内の第二の封止樹脂１５に達するまで研削する。
その後、図３（ｂ）に示すように、第一の溝１４よりも狭いダイシング幅Ｗ１によってダイシングして切り落とし、第二の封止樹脂１５を第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の側面とに残した状態で、個片化する。これにより、複数の半導体装置２２（ウエハレベルＣＳＰ）が製造される。
これによると、図３（ｂ）に示すように、製造された半導体装置２２では、第二の封止樹脂１５が第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の側面全体とを覆って保護している。このため、上記各側面からの水分浸透を防止するとともに側面部分に作用する応力を緩和することができ、半導体装置２２の剥離や破壊などを防止して半導体装置２２の信頼性を向上させることができる。
（実施の形態４）
次に、実施の形態４における半導体装置について、図面を参照しながら具体的に説明する。
先述した実施の形態２と同様に、第二の溝１７に第三の封止樹脂１８を充填し、図２（ｃ）に示すように、ポスト６の端部を露出させ、露出した部分に外部電極８を形成した後、図４（ａ）に示すように、半導体チップ２の裏面側に残った第三の封止樹脂１８を研削して除去する。
次に、図４（ｂ）に示すように、第一および第二の溝１４，１７より狭いダイシング幅Ｗ１によってダイシングして切り落とし、第二の封止樹脂１５を第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の側面とに残すとともに第三の封止樹脂１８を半導体チップ２の側面に残した状態で、個片化する。これにより、複数の半導体装置２４（ウエハレベルＣＳＰ）が製造される。
これによると、図４（ｂ）に示すように、製造された半導体装置２４では、第二の封止樹脂１５が第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の側面の一部分とを覆って保護しているとともに、第三の封止樹脂１８が半導体チップ２の側面の残りの部分を覆って保護している。このため、上記各側面からの水分浸透を防止するとともに側面部分に作用する応力を緩和することができ、半導体装置２４の剥離や破壊などを防止して半導体装置２４の信頼性を向上させることができる。
（実施の形態５）
次に、実施の形態５における半導体装置とその実装体について、図面を参照しながら具体的に説明する。
実施の形態５は封止樹脂にて保護された半導体装置側面を実装体としてのアンダーフィル樹脂のフィレット形成を安定化させ側面を保護し、半導体チップ側面の保護を強固にすることを特徴とする。
先述した実施の形態１と同様に、第一の溝１４に第二の封止樹脂１５を充填し、図１（ｃ）に示すように、ポスト６の端部を露出させ、露出した部分に外部電極８を形成し、半導体チップ２の裏面側を研削して所定の厚みにした後、図５（ａ）に示すように、第一の溝１４より狭いダイシング幅Ｗ２により、第二の封止樹脂１５の表面側（すなわち第一の封止樹脂７側）から半導体回路形成層２ａを超える深さまで第三の溝２６を形成する。
次に、図５（ｂ）に示すように、上記第三の溝２６よりも狭い切り落とし用のダイシング幅Ｗ３によってダイシングして切り落とし、第二の封止樹脂１５を第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の側面とに残した状態で、個片化する。これにより、複数の半導体装置２７（ウエハレベルＣＳＰ）が製造される。
これによると、図５（ｂ）に示すように、製造された半導体装置２７の側面には、外側方へ張り出した流れ止め用段差部２８が全周にわたり形成される。流れ止め用段差部２８は、ポスト６側から半導体チップ２の裏面側へ向かうアンダーフィル樹脂１２の流れを止めるものであり、第一の封止樹脂７側から半導体回路形成層２ａを超えた深さに位置している。
図６は、半導体装置２７を実装基板１０に実装した実装体３０を示す。
上記実装体３０の製造方法としては、先ず、半導体装置２７の外部電極８を実装部１１によって実装基板１０に実装し、外部電極８と実装基板１０とを電気的に接続する。次に、半導体装置２７と実装基板１０との間にアンダーフィル樹脂１２を充填し、半導体装置２７の周辺にフィレット１２ａを形成する。
これにより、実装部１１がアンダーフィル樹脂１２で保護される。また、アンダーフィル樹脂１２のフィレット１２ａの這い上がりは流れ止め用段差部２８によって止められるため、半導体装置２７の四隅コーナー部分におけるフィレット１２ａの這い上がり量と半導体装置２７の中央部分におけるフィレット１２ａの這い上がり量とがほぼ均等になり、実装時におけるフィレット１２ａの形状のばらつきを防止することができる。これにより、半導体装置２７の四隅コーナー部分がフィレット１２ａによって十分に保護されるため、半導体回路形成層２ａをより一層強固に保護して半導体装置２７およびその実装体３０の信頼性を高めることができる。
（実施の形態６）
次に、実施の形態６における半導体装置とその実装体について、図面を参照しながら具体的に説明する。
先述した実施の形態３と同様に、第一の溝１４に第二の封止樹脂１５を充填し、図３（ａ）に示すように、半導体チップ２の裏面側を第一の溝１４内の第二の封止樹脂１５に達するまで研削した後、図７（ａ）に示すように、第一の溝１４より狭いダイシング幅Ｗ２により、第二の封止樹脂１５の表面側（すなわち第一の封止樹脂７側）から半導体回路形成層２ａを超える深さまで第三の溝２６を形成する。
次に、図７（ｂ）に示すように、上記第三の溝２６よりも狭い切り落とし用のダイシング幅Ｗ３によってダイシングして切り落とし、第二の封止樹脂１５を第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の側面とに残した状態で、個片化する。これにより、複数の半導体装置３２（ウエハレベルＣＳＰ）が製造される。
これによると、図７（ｂ）に示すように、製造された半導体装置３２の側面には、外側方へ張り出した流れ止め用段差部２８が全周にわたり形成される。流れ止め用段差部２８は、ポスト６側から半導体チップ２の裏面側へ向かうアンダーフィル樹脂１２の流れを止めるものであり、第一の封止樹脂７側から半導体回路形成層２ａを超えた深さに位置している。
尚、半導体装置３２を実装基板１０に実装した実装体（図示省略）の製造方法は上記実施の形態５と同様であり、また、実装体においては、上記実施の形態５と同様に、流れ止め用段差部２８の存在によって、半導体装置３２の四隅コーナー部分におけるフィレット１２ａの這い上がり量と半導体装置３２の中央部分におけるフィレット１２ａの這い上がり量とがほぼ均等になり、実装時におけるフィレット１２ａの形状のばらつきを防止することができる。
（実施の形態７）
次に、実施の形態７における半導体装置とその実装体について、図面を参照しながら具体的に説明する。
先述した実施の形態２と同様に、第二の溝１７に第三の封止樹脂１８を充填し、図２（ｃ）に示すように、ポスト６の端部を露出させ、露出した部分に外部電極８を形成した後、図８（ａ）に示すように、第一および第二の溝１４，１７より狭いダイシング幅Ｗ２により、第二の封止樹脂１５の表面側（すなわち第一の封止樹脂７側）から半導体回路形成層２ａを超える深さまで第三の溝２６を形成する。
次に、図８（ｂ）に示すように、上記第三の溝２６よりも狭い切り落とし用のダイシング幅Ｗ３によってダイシングして切り落とし、第二の封止樹脂１５を第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の側面とに残すとともに第三の封止樹脂１８を半導体チップ２の側面と裏面とに残した状態で、個片化する。これにより、複数の半導体装置３４（ウエハレベルＣＳＰ）が製造される。
これによると、図８（ｂ）に示すように、製造された半導体装置３４の側面には、外側方へ張り出した流れ止め用段差部２８が全周にわたり形成される。流れ止め用段差部２８は、ポスト６側から半導体チップ２の裏面側へ向かうアンダーフィル樹脂１２の流れを止めるものであり、第一の封止樹脂７側から半導体回路形成層２ａを超えた深さに位置している。
尚、半導体装置３４を実装基板１０に実装した実装体（図示省略）の製造方法は上記実施の形態５と同様であり、また、実装体においては、上記実施の形態５と同様に、流れ止め用段差部２８の存在によって、半導体装置３４の四隅コーナー部分におけるフィレット１２ａの這い上がり量と半導体装置３４の中央部分におけるフィレット１２ａの這い上がり量とがほぼ均等になり、実装時におけるフィレット１２ａの形状のばらつきを防止することができる。
（実施の形態８）
次に、実施の形態８における半導体装置とその実装体について、図面を参照しながら具体的に説明する。
先述した実施の形態４と同様に、第二の溝１７に第三の封止樹脂１８を充填し、図４（ａ）に示すように、半導体チップ２の裏面側に残った第三の封止樹脂１８を研削して除去した後、図９（ａ）に示すように、第一および第二の溝１４，１７より狭いダイシング幅Ｗ２により、第二の封止樹脂１５の表面側（すなわち第一の封止樹脂７側）から半導体回路形成層２ａを超える深さまで第三の溝２６を形成する。
次に、図９（ｂ）に示すように、上記第三の溝２６よりも狭い切り落とし用のダイシング幅Ｗ３によってダイシングして切り落とし、第二の封止樹脂１５を第一の封止樹脂７の側面と半導体回路形成層２ａの側面と半導体チップ２の側面とに残すとともに第三の封止樹脂１８を半導体チップ２の側面に残した状態で、個片化する。これにより、複数の半導体装置３６（ウエハレベルＣＳＰ）が製造される。
これによると、図９（ｂ）に示すように、製造された半導体装置３６の側面には、外側方へ張り出した流れ止め用段差部２８が全周にわたり形成される。流れ止め用段差部２８は、ポスト６側から半導体チップ２の裏面側へ向かうアンダーフィル樹脂１２の流れを止めるものであり、第一の封止樹脂７側から半導体回路形成層２ａを超えた深さに位置している。
尚、半導体装置３６を実装基板１０に実装した実装体（図示省略）の製造方法は上記実施の形態５と同様であり、また、実装体においては、上記実施の形態５と同様に、流れ止め用段差部２８の存在によって、半導体装置３６の四隅コーナー部分におけるフィレット１２ａの這い上がり量と半導体装置３６の中央部分におけるフィレット１２ａの這い上がり量とがほぼ均等になり、実装時におけるフィレット１２ａの形状のばらつきを防止することができる。
（実施の形態９）
次に、実施の形態９における半導体装置とその実装体について、図面を参照しながら具体的に説明する。
実施の形態５は従来の半導体装置側面を実装体としてのアンダーフィル樹脂のフィレット形成を安定化させ半導体装置側面を保護し、半導体チップ側面をアンダーフィル樹脂にて保護をすることを特徴とする。
先述した従来と同様に、図１２（ｂ）に示すように、ポスト６を露出させて外部電極８を形成し、半導体ウエハ１の裏面側を研削して所定の厚みにする。
その後、図１０（ａ）に示すように、所定のダイシング幅Ｗ４により、第一の封止樹脂７の表面側から半導体回路形成層２ａを超える深さまで溝３８を形成する。
次に、図１０（ｂ）に示すように、上記溝３８よりも狭い切り落とし用のダイシング幅Ｗ５によってダイシングして切り落とし、個片化する。これにより、複数の半導体装置３９（ウエハレベルＣＳＰ）が製造される。
これによると、図１０（ｂ）に示すように、製造された半導体装置３９の側面には、外側方へ張り出した流れ止め用段差部２８が全周にわたり形成される。流れ止め用段差部２８は、ポスト６側から半導体チップ２の裏面側へ向かうアンダーフィル樹脂１２の流れを止めるものであり、第一の封止樹脂７側から半導体回路形成層２ａを超えた深さに位置している。
図１１は、半導体装置３９を実装基板１０に実装した実装体４０を示す。
上記実装体４０の製造方法としては、先ず、半導体装置３９の外部電極８を実装部１１によって実装基板１０に実装し、外部電極８と実装基板１０とを電気的に接続する。次に、半導体装置３９と実装基板１０との間にアンダーフィル樹脂１２を充填し、半導体装置３９の周辺にフィレット１２ａを形成する。
これにより、実装部１１がアンダーフィル樹脂１２で保護される。また、アンダーフィル樹脂１２のフィレット１２ａの這い上がりは流れ止め用段差部２８によって止められるため、半導体装置３９の四隅コーナー部分におけるフィレット１２ａの這い上がり量と半導体装置３９の中央部分におけるフィレット１２ａの這い上がり量とがほぼ均等になり、実装時におけるフィレット１２ａの形状のばらつきを防止することができる。これにより、半導体装置３９の四隅コーナー部分がフィレット１２ａによって十分に保護されるため、半導体回路形成層２ａをより一層強固に保護して半導体装置３９およびその実装体４０の信頼性を高めることができる。
本発明は、簡便な工法でありながら、半導体チップの側面を保護する構造を持ち、半導体装置が実装基板に実装され、更なる応力を付加された状態においても信頼性を高めることができ、ウエハレベルＣＳＰおよびその実装体に有用である。
本発明の実施の形態１における半導体装置の製造方法を示す図 本発明の実施の形態２における半導体装置の製造方法を示す図 本発明の実施の形態３における半導体装置の製造方法を示す図 本発明の実施の形態４における半導体装置の製造方法を示す図 本発明の実施の形態５における半導体装置の製造方法を示す図 同、半導体装置を実装した実装体の図 本発明の実施の形態６における半導体装置の製造方法を示す図 本発明の実施の形態７における半導体装置の製造方法を示す図 本発明の実施の形態８における半導体装置の製造方法を示す図 本発明の実施の形態９における半導体装置の製造方法を示す図 同、半導体装置を実装した実装体の図 従来の半導体装置の製造方法を示す図 同、半導体装置を実装した実装体の図
符号の説明
１ 半導体ウエハ
２ 半導体チップ
２ａ 半導体回路形成層
２ｂ 張り出し部
３ 半導体電極
４ 絶縁保護膜（絶縁樹脂）
５ 再配線
６ ポスト
７ 第一の封止樹脂
８ 外部電極
１０ 実装基板
１１ 実装部
１２ アンダーフィル樹脂
１２ａ フィレット
１４ 第一の溝
１５ 第二の封止樹脂
１６ 半導体装置
１７ 第二の溝
１８ 第三の封止樹脂
２０，２２，２４，２７，３２，３４，３６，３９ 半導体装置
２６ 第三の溝
２８ 流れ止め用段差部
３０，４０ 実装体
Ｗ１〜Ｗ３ ダイシング幅

Claims (13)

  1. 表面に半導体回路形成層を有する半導体チップと、
    半導体チップの表面に設けられた半導体電極と、
    半導体チップの表面を絶縁して保護する絶縁樹脂と、
    半導体電極と電気的に接続される再配線と、
    再配線と電気的に接続されるポストと、
    半導体チップの表面と再配線とポストとを保護する第一の封止樹脂とを有し、
    半導体チップの側面に、外側方へ張り出す張り出し部が形成され、
    張り出し部は第一の封止樹脂側から半導体回路形成層を超えた深さに位置し、
    第二の封止樹脂が、張り出し部による段差を埋めるとともに、第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの張り出し部までの側面とを覆うことを特徴とする半導体装置。
  2. 表面に半導体回路形成層を有する半導体チップと、
    半導体チップの表面に設けられた半導体電極と、
    半導体チップの表面を絶縁して保護する絶縁樹脂と、
    半導体電極と電気的に接続される再配線と、
    再配線と電気的に接続されるポストと、
    半導体チップの表面と再配線とポストとを保護する第一の封止樹脂とを有し、
    第二の封止樹脂が第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面の一部分とを覆うとともに、第三の封止樹脂が半導体チップの側面の残りの部分を覆うことを特徴とする半導体装置。
  3. 第三の封止樹脂が半導体チップの裏面を覆うことを特徴とする請求項２記載の半導体装置。
  4. 表面に半導体回路形成層を有する半導体チップと、
    半導体チップの表面に設けられた半導体電極と、
    半導体チップの表面を絶縁して保護する絶縁樹脂と、
    半導体電極と電気的に接続される再配線と、
    再配線と電気的に接続されるポストと、
    半導体チップの表面と再配線とポストとを保護する第一の封止樹脂とを有し、
    第二の封止樹脂が第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面全体とを覆うことを特徴とする半導体装置。
  5. 側面に、外側方へ張り出してポスト側から半導体チップの裏面側へ向かうアンダーフィル樹脂の流れを止める流れ止め用段差部が形成され、
    流れ止め用段差部は第一の封止樹脂側から半導体回路形成層を超えた深さに位置していることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 上記請求項５に記載の半導体装置を実装基板に実装した実装体であって、
    半導体装置のポストに外部電極が設けられ、
    外部電極と実装基板とが電気的に接続され、
    半導体装置と実装基板との間にアンダーフィル樹脂が充填されて実装部が保護され、
    アンダーフィル樹脂のフィレットが流れ止め用段差部まで達していることを特徴とする半導体装置の実装体。
  7. 半導体装置を実装基板に実装した実装体であって、
    半導体装置は、表面に半導体回路形成層を有する半導体チップと、半導体チップの表面に設けられた半導体電極と、半導体チップの表面を絶縁して保護する絶縁樹脂と、半導体電極と電気的に接続される再配線と、再配線と電気的に接続されるポストと、半導体チップの表面と再配線とポストとを保護する第一の封止樹脂とを有し、
    半導体チップの側面に、外側方へ張り出してポスト側から半導体チップの裏面側へ向かうアンダーフィル樹脂の流れを止める流れ止め用段差部が形成され、
    流れ止め用段差部は第一の封止樹脂側から半導体回路形成層を超えた深さに位置しており、
    半導体装置のポストに外部電極が設けられ、
    外部電極と実装基板とが電気的に接続され、
    半導体装置と実装基板との間にアンダーフィル樹脂が充填されて実装部が保護され、
    アンダーフィル樹脂のフィレットが流れ止め用段差部まで達していることを特徴とする半導体装置の実装体。
  8. 表面に半導体回路形成層を備えた複数の半導体チップを有する半導体ウエハをダイシングして半導体装置を製造する方法であって、
    複数の半導体チップを有する半導体ウエハの表面を第一の封止樹脂で覆う工程と、
    半導体チップの間を第一の封止樹脂側からダイシングすることにより、半導体チップの間に、第一の封止樹脂側から半導体回路形成層を超える深さまで第一の溝を形成する工程と、
    第一の封止樹脂側から第一の溝に第二の封止樹脂を充填する工程と、
    第一の溝より狭いダイシング幅によってダイシングし、第二の封止樹脂を第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面とに残した状態で、個片化する工程とを有することを特徴とする半導体装置の製造方法。
  9. 表面に半導体回路形成層を備えた複数の半導体チップを有する半導体ウエハをダイシングして半導体装置を製造する方法であって、
    複数の半導体チップを有する半導体ウエハの表面を第一の封止樹脂で覆う工程と、
    半導体チップの間を第一の封止樹脂側からダイシングすることにより、半導体チップの間に、第一の封止樹脂側から半導体回路形成層を超える深さまで第一の溝を形成する工程と、
    第一の封止樹脂側から第一の溝に第二の封止樹脂を充填する工程と、
    半導体チップの間を第一の封止樹脂とは反対側からダイシングすることにより、半導体チップの間に、第一の溝内の第二の封止樹脂に達する第二の溝を形成する工程と、
    第一の封止樹脂とは反対側から第二の溝に第三の封止樹脂を充填する工程と、
    第一および第二の溝より狭いダイシング幅によってダイシングし、第二の封止樹脂を第一の封止樹脂の側面と半導体回路形成層の側面と半導体チップの側面とに残すとともに第三の封止樹脂を半導体チップの側面と裏面とに残した状態で、個片化する工程とを有することを特徴とする半導体装置の製造方法。
  10. 第一の溝に第二の封止樹脂を充填する工程後、半導体チップの裏面側を第一の溝内の第二の封止樹脂に達するまで研削する工程を行い、
    その後、ダイシングにより個片化する工程を行うことを特徴とする請求項８記載の半導体装置の製造方法。
  11. 第二の溝に第三の封止樹脂を充填する工程後、半導体チップの裏面側に残った第三の封止樹脂を研削して除去する工程を行い、
    その後、ダイシングにより、第三の封止樹脂を半導体チップの側面に残した状態で、個片化する工程を行うことを特徴とする請求項９記載の半導体装置の製造方法。
  12. 第一の溝に第二の封止樹脂を充填する工程後、第一の溝より狭いダイシング幅により、第二の封止樹脂側から半導体回路形成層を超える深さまで第三の溝を形成する工程を行い、
    その後、第三の溝よりも狭いダイシング幅によってダイシングし、個片化する工程を行うことを特徴とする請求項８又は請求項１０に記載の半導体装置の製造方法。
  13. 第二の溝に第三の封止樹脂を充填する工程後、第一および第二の溝より狭いダイシング幅により、第二の封止樹脂側から半導体回路形成層を超える深さまで第三の溝を形成する工程を行い、
    その後、第三の溝よりも狭いダイシング幅によってダイシングし、個片化する工程を行うことを特徴とする請求項９又は請求項１１に記載の半導体装置の製造方法。
JP2006161734A 2006-06-12 2006-06-12 半導体装置および半導体装置の実装体および半導体装置の製造方法 Active JP4812525B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006161734A JP4812525B2 (ja) 2006-06-12 2006-06-12 半導体装置および半導体装置の実装体および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006161734A JP4812525B2 (ja) 2006-06-12 2006-06-12 半導体装置および半導体装置の実装体および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007335424A true JP2007335424A (ja) 2007-12-27
JP4812525B2 JP4812525B2 (ja) 2011-11-09

Family

ID=38934652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006161734A Active JP4812525B2 (ja) 2006-06-12 2006-06-12 半導体装置および半導体装置の実装体および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4812525B2 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009245962A (ja) * 2008-03-28 2009-10-22 Oki Semiconductor Co Ltd 半導体装置
JP2009246251A (ja) * 2008-03-31 2009-10-22 Oki Semiconductor Co Ltd 半導体装置、及びその製造方法
JP2010062278A (ja) * 2008-09-03 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010283367A (ja) * 2008-03-31 2010-12-16 Casio Computer Co Ltd 半導体装置の製造方法
JP2011159949A (ja) * 2010-01-29 2011-08-18 Headway Technologies Inc 半導体基板、積層チップパッケージおよび半導体プレート並びにこれらの製造方法
JP2012023259A (ja) * 2010-07-16 2012-02-02 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2012033861A (ja) * 2010-08-02 2012-02-16 Headway Technologies Inc 積層半導体基板および積層チップパッケージ並びにこれらの製造方法
WO2012093690A1 (ja) * 2011-01-07 2012-07-12 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール
JP2014011289A (ja) * 2012-06-29 2014-01-20 Ibiden Co Ltd 電子部品及び電子部品の製造方法
US8652941B2 (en) 2011-12-08 2014-02-18 International Business Machines Corporation Wafer dicing employing edge region underfill removal
JP2015233163A (ja) * 2015-09-29 2015-12-24 ラピスセミコンダクタ株式会社 半導体装置およびその半導体装置の製造方法
JPWO2013179767A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
JP2016225489A (ja) * 2015-06-01 2016-12-28 株式会社ディスコ ウエーハの加工方法
JP2017017137A (ja) * 2015-06-30 2017-01-19 株式会社ディスコ ウエーハの加工方法
JP2017163071A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
WO2017217306A1 (ja) * 2016-06-15 2017-12-21 株式会社村田製作所 半導体部品および半導体部品の製造方法
JP2018533225A (ja) * 2015-10-10 2018-11-08 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド イメージセンシングチップのパッケージ化方法及びパッケージ構造
JP2020181876A (ja) * 2019-04-24 2020-11-05 株式会社ディスコ デバイスパッケージの製造方法
KR20210002350A (ko) * 2017-06-30 2021-01-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
US11121050B2 (en) 2017-06-30 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of a semiconductor device
WO2023145589A1 (ja) * 2022-01-28 2023-08-03 リンテック株式会社 熱硬化性樹脂フィルム、複合シート、半導体チップ、及び半導体チップの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
KR20220032261A (ko) 2020-09-07 2022-03-15 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154666A (ja) * 1997-08-08 1999-02-26 Matsushita Electric Ind Co Ltd 半導体素子
JP2000195862A (ja) * 1998-12-25 2000-07-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006114867A (ja) * 2004-09-17 2006-04-27 Casio Comput Co Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154666A (ja) * 1997-08-08 1999-02-26 Matsushita Electric Ind Co Ltd 半導体素子
JP2000195862A (ja) * 1998-12-25 2000-07-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006114867A (ja) * 2004-09-17 2006-04-27 Casio Comput Co Ltd 半導体装置及びその製造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009245962A (ja) * 2008-03-28 2009-10-22 Oki Semiconductor Co Ltd 半導体装置
KR101544615B1 (ko) * 2008-03-31 2015-08-17 라피스 세미컨덕터 가부시키가이샤 반도체 장치, 및 그 제조 방법
JP2009246251A (ja) * 2008-03-31 2009-10-22 Oki Semiconductor Co Ltd 半導体装置、及びその製造方法
JP2010283367A (ja) * 2008-03-31 2010-12-16 Casio Computer Co Ltd 半導体装置の製造方法
JP2010062278A (ja) * 2008-09-03 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2011159949A (ja) * 2010-01-29 2011-08-18 Headway Technologies Inc 半導体基板、積層チップパッケージおよび半導体プレート並びにこれらの製造方法
JP2012023259A (ja) * 2010-07-16 2012-02-02 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2012033861A (ja) * 2010-08-02 2012-02-16 Headway Technologies Inc 積層半導体基板および積層チップパッケージ並びにこれらの製造方法
CN103299408A (zh) * 2011-01-07 2013-09-11 株式会社村田制作所 电子元器件模块的制造方法及电子元器件模块
US9408311B2 (en) 2011-01-07 2016-08-02 Murata Manufacturing Co., Ltd. Method of manufacturing electronic component module and electronic component module
KR101460271B1 (ko) * 2011-01-07 2014-11-11 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 모듈의 제조 방법 및 전자 부품 모듈
WO2012093690A1 (ja) * 2011-01-07 2012-07-12 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール
US8652941B2 (en) 2011-12-08 2014-02-18 International Business Machines Corporation Wafer dicing employing edge region underfill removal
JPWO2013179767A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
JP2014011289A (ja) * 2012-06-29 2014-01-20 Ibiden Co Ltd 電子部品及び電子部品の製造方法
JP2016225489A (ja) * 2015-06-01 2016-12-28 株式会社ディスコ ウエーハの加工方法
JP2017017137A (ja) * 2015-06-30 2017-01-19 株式会社ディスコ ウエーハの加工方法
JP2015233163A (ja) * 2015-09-29 2015-12-24 ラピスセミコンダクタ株式会社 半導体装置およびその半導体装置の製造方法
JP2018533225A (ja) * 2015-10-10 2018-11-08 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド イメージセンシングチップのパッケージ化方法及びパッケージ構造
JP2017163071A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
CN107180752A (zh) * 2016-03-11 2017-09-19 松下知识产权经营株式会社 元件芯片及其制造方法
US10177063B2 (en) 2016-03-11 2019-01-08 Panasonic Intellectual Property Management Co., Ltd. Element chip and method for manufacturing the same
CN107180752B (zh) * 2016-03-11 2023-06-02 松下知识产权经营株式会社 元件芯片及其制造方法
WO2017217306A1 (ja) * 2016-06-15 2017-12-21 株式会社村田製作所 半導体部品および半導体部品の製造方法
JP6311849B1 (ja) * 2016-06-15 2018-04-18 株式会社村田製作所 半導体部品および半導体部品の製造方法
KR20210002350A (ko) * 2017-06-30 2021-01-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
US11121050B2 (en) 2017-06-30 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of a semiconductor device
US11201097B2 (en) 2017-06-30 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of a semiconductor device
KR102383909B1 (ko) * 2017-06-30 2022-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
JP2020181876A (ja) * 2019-04-24 2020-11-05 株式会社ディスコ デバイスパッケージの製造方法
WO2023145589A1 (ja) * 2022-01-28 2023-08-03 リンテック株式会社 熱硬化性樹脂フィルム、複合シート、半導体チップ、及び半導体チップの製造方法

Also Published As

Publication number Publication date
JP4812525B2 (ja) 2011-11-09

Similar Documents

Publication Publication Date Title
JP4812525B2 (ja) 半導体装置および半導体装置の実装体および半導体装置の製造方法
US11069591B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5028988B2 (ja) 半導体装置の製造方法
US10325946B2 (en) Packaging method and package structure for image sensing chip
US10964595B2 (en) Method for singulating packaged integrated circuits and resulting structures
JP5473959B2 (ja) 半導体装置
JP2006173548A (ja) 半導体装置および半導体装置の製造方法
JP2009088109A (ja) 半導体装置およびその製造方法
JP2010225648A (ja) 半導体装置およびその製造方法
JP4903014B2 (ja) 半導体装置
JP2012023259A (ja) 半導体装置及びその製造方法
US9892989B1 (en) Wafer-level chip scale package with side protection
KR20180056724A (ko) 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조
JP2007012712A (ja) 半導体装置および半導体装置の製造方法
JP5394418B2 (ja) 半導体装置および半導体装置の製造方法
US20150004752A1 (en) Semiconductor package, semiconductor substrate, semiconductor structure and fabrication method thereof
JP2007165402A (ja) 半導体装置
WO2024052968A1 (ja) 半導体装置の製造方法、及び構造体
JP5106763B2 (ja) 半導体装置
TWI591759B (zh) 電子封裝件及其製法
JP2014220375A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110823

R151 Written notification of patent or utility model registration

Ref document number: 4812525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250