JP2014011289A - 電子部品及び電子部品の製造方法 - Google Patents
電子部品及び電子部品の製造方法 Download PDFInfo
- Publication number
- JP2014011289A JP2014011289A JP2012146410A JP2012146410A JP2014011289A JP 2014011289 A JP2014011289 A JP 2014011289A JP 2012146410 A JP2012146410 A JP 2012146410A JP 2012146410 A JP2012146410 A JP 2012146410A JP 2014011289 A JP2014011289 A JP 2014011289A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- semiconductor element
- underfill material
- wiring board
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229920005989 resin Polymers 0.000 claims abstract description 47
- 239000011347 resin Substances 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims abstract description 28
- 238000007789 sealing Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 52
- 239000004020 conductor Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000009413 insulation Methods 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 9
- 229910000679 solder Inorganic materials 0.000 description 17
- 239000011521 glass Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 239000011256 inorganic filler Substances 0.000 description 3
- 229910003475 inorganic filler Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000805 composite resin Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920006259 thermoplastic polyimide Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】 信頼性を確保することが容易な電子部品及びその製造方法を提供する。
【解決手段】 封止樹脂９６の側壁に、側方へ突き出る突出部９６Ｄが設けられている。このため、例えばマザーボード等の外部基板に電子部品を実装し、その双方間にアンダーフィル材９８を充填する際には、そのアンダーフィル材が突出部により遮られ、電子部品の上面への這い上がりが抑制される。その結果、アンダーフィル材と電子部品との熱膨張係数の違いから、アンダーフィル材の上面端部が剥がれるといったことがなく、電子部品の信頼性を確保することが容易となる。
【選択図】 図８
【解決手段】 封止樹脂９６の側壁に、側方へ突き出る突出部９６Ｄが設けられている。このため、例えばマザーボード等の外部基板に電子部品を実装し、その双方間にアンダーフィル材９８を充填する際には、そのアンダーフィル材が突出部により遮られ、電子部品の上面への這い上がりが抑制される。その結果、アンダーフィル材と電子部品との熱膨張係数の違いから、アンダーフィル材の上面端部が剥がれるといったことがなく、電子部品の信頼性を確保することが容易となる。
【選択図】 図８
Description
本発明は、樹脂絶縁層と導体パターンと積層したコア基板を備えない配線層上に半導体素子を実装し、モールド樹脂で封止した電子部品及びその製造方法に関するものである。
特許文献１には、コアレスの配線板と、配線板の上面に実装される半導体素子と、該配線板と半導体素子との間に充填されるアンダーフィル樹脂と、半導体素子を封止する封止樹脂とを有する電子部品が開示されている。
図１１（Ａ）は、プリント配線板７００に半田バンプ６７７を介して実装された電子部品６００を示している。電子部品の接続信頼性を高めるため、図１１（Ｂ）に示すようにプリント配線板と電子部品との間には、アンダーフィル６９８が充填される。しかしながら、高集積化を図るため、電子部品の半田バンプ６７７の大きさは小さくなり、プリント配線板と電子部品との間のクリアランスは狭くなっている。このため、低粘度のアンダーフィル液を用いるため、図１１（Ｃ）に示すように、アンダーフィル６９８が電子部品の上面の一部を覆いやすくなる。仮に、電子部品の上面の一部がアンダーフィルに被覆されてしまうと、アンダーフィルと電子部品との熱膨張係数の違いから、アンダーフィルの上面端部が剥がれ易く、剥がれた部位から水分が浸入し、電子部品の信頼性が低下する。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、信頼性を確保することが容易な電子部品及びその製造方法を提供することにある。
請求項１の電子部品は、第１面と該第１面とは反対側の第２面とを備え、複数の層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されている導体パターンと、第２面側最外層の層間樹脂絶縁層上の導体パターン上に形成された外部基板接続用のバンプとを有する平板状の配線板からなる電子部品であって：
側面に切欠きが形成され、第１面側端部が第２面側端部よりも外側に延在していることを技術的特徴とする。
側面に切欠きが形成され、第１面側端部が第２面側端部よりも外側に延在していることを技術的特徴とする。
請求項１の電子部品では、封止樹脂の側壁に、側方へ突き出る突出部が設けられている。このため、例えばマザーボード等の外部基板に電子部品を実装し、その双方間にアンダーフィル材を充填する際には、そのアンダーフィル材が突出部により遮られ、電子部品の上面への這い上がりが抑制される。その結果、アンダーフィル材と電子部品との熱膨張係数の違いから、アンダーフィル材の上面端部が剥がれるといったことがなく、電子部品の信頼性を確保することが容易となる。
[第１実施形態]
図６は、第１実施形態の電子部品１００の断面図である。
電子部品１００は、導体パターンと樹脂絶縁層とが積層されてなる配線板５０Ａと、配線板５０Ａ上に実装されてなる半導体素子９０とからなる。配線板５０Ａは、第１面Ｆとその第１面とは反対側の第２面Ｓとを有し、第１樹脂絶縁層５０と、第１樹脂絶縁層５０上に形成されている第１導体パターン５８と、第１樹脂絶縁層５０及び第１導体パターン５８上に形成されている第２樹脂絶縁層１５０と、第２樹脂絶縁層１５０上に形成されている第２導体パターン１５８とを有している。第２樹脂絶縁層１５０上にソルダーレジスト層７０が形成されている。
図６は、第１実施形態の電子部品１００の断面図である。
電子部品１００は、導体パターンと樹脂絶縁層とが積層されてなる配線板５０Ａと、配線板５０Ａ上に実装されてなる半導体素子９０とからなる。配線板５０Ａは、第１面Ｆとその第１面とは反対側の第２面Ｓとを有し、第１樹脂絶縁層５０と、第１樹脂絶縁層５０上に形成されている第１導体パターン５８と、第１樹脂絶縁層５０及び第１導体パターン５８上に形成されている第２樹脂絶縁層１５０と、第２樹脂絶縁層１５０上に形成されている第２導体パターン１５８とを有している。第２樹脂絶縁層１５０上にソルダーレジスト層７０が形成されている。
パッド６０Ｐと第１導体パターン５８とは第１樹脂絶縁層５０に形成された第１ビア導体６０を介して接続されている。第１導体パターン５８と第２導体パターン１５８とは第２樹脂絶縁層１５０に形成された第２ビア導体１６０を介して接続されている。第２導体パターン１５８上にソルダーレジスト層７０の開口７１を介して半田バンプ７６が形成されている。該半田バンプ７６により半導体素子９０のパッド９２が接続されている。第１ビア導体６０の底部のパッド６０Ｐに半田バンプ７７が形成されている。
第１樹脂絶縁層５０、第２樹脂絶縁層１５０は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又は、これらの樹脂を含む樹脂複合体等からなる層である。アンダーフィル材９４は、最大径３０μｍ未満、平均粒子径５μｍのシリカ、アルミナ等の無機フィラーを含むエポキシ系樹脂からなる。モールド樹脂９６は、平均粒子径４μｍのシリカ、アルミナ等の無機フィラーを含むエポキシ系樹脂からなり、熱膨張係数はアンダーフィル材より低いように調整されている。
電子部品の側面には逆Ｌ字状の切欠き９６Ｌが形成され、電子部品の上面Ｆａの周縁にフランジ状に突出部９６Ｄが設けられている。下面Ｓａ側に対して、該突出部９６Ｄは、外側にｄ１（５〜５０μｍ）分突出している。
図８は、プリント配線板２００上に電子部品１００が実装された状態を示す。
プリント配線板２００は、スルーホール導体２３６を備えるコア基板２３０と、コア基板上に形成されたビア導体２６０及び導体パターン２５８を備える層間樹脂絶縁層２５０と、該層間樹脂絶縁層２５０上に形成されたビア導体３６０及び導体パターン３５８を備える層間樹脂絶縁層３５０とを備える。層間樹脂絶縁層２５０の上層にはソルダーレジスト層２７０が設けられ、ソルダーレジスト層の開口２７１を介してパッド３５８Ｐが露出されている。下面側のパッド３５８Ｐには外部基板接続用の半田バンプ２７２が形成されている。上面側のパッド３５８Ｐには、半田バンプ７７を介して電子部品１００が実装されている。
プリント配線板２００は、スルーホール導体２３６を備えるコア基板２３０と、コア基板上に形成されたビア導体２６０及び導体パターン２５８を備える層間樹脂絶縁層２５０と、該層間樹脂絶縁層２５０上に形成されたビア導体３６０及び導体パターン３５８を備える層間樹脂絶縁層３５０とを備える。層間樹脂絶縁層２５０の上層にはソルダーレジスト層２７０が設けられ、ソルダーレジスト層の開口２７１を介してパッド３５８Ｐが露出されている。下面側のパッド３５８Ｐには外部基板接続用の半田バンプ２７２が形成されている。上面側のパッド３５８Ｐには、半田バンプ７７を介して電子部品１００が実装されている。
電子部品１００と、プリント配線板２００との間、及び、電子部品の側部の下側にはアンダーフィル材９８が充填されている。ここで、第１実施形態の電子部品では、側面に逆Ｌ字状の切欠き９６Ｌが形成され、上面側のフランジ状突出部９６Ｄが下面の端部よりも外側に延在しているため、電子部品と該電子部品が実装されている基板との間にアンダーフィル材を充填する際に、そのアンダーフィル材９８が突出部９６Ｄにより遮られ、電子部品の上面への這い上がりが抑制される。その結果、アンダーフィル材と電子部品との熱膨張係数の違いから、アンダーフィル材の上面端部が剥がれるといったことがなく、電子部品の信頼性を確保することが容易となる。
第１実施形態の電子部品では、配線板５０Ａの厚みが１００μｍ以下の８０μｍであるので、配線長さが短く、半導体素子の高速動作が可能になる。
アンダーフィル材と封止樹脂とは同一のエポキシ樹脂から成るため、無機フィラーの量を調整することで、熱膨張係数を調整させ易い。
封止樹脂９６と半導体素子９０との熱膨張係数の差は３０ppm以下であることが望ましい。熱膨張係数の差が小さいので、熱膨張差に起因する反り、撓みの量が小さくなり、封止樹脂にクラックが入り難い。
第１実施形態の電子部品の製造方法が図１〜図６に示される。
（１）まず、厚さ約１．１mmのガラス板３０が用意される（図１（Ａ））。
ガラス板は、実装するシリコン製ＩＣチップとの熱膨張係数差が小さくなるように、ＣＴＥが約３．３（ｐｐｍ）以下で、且つ、後述する剥離工程において使用する３０８ｎｍのレーザ光に対して透過率が９割以上であることが望ましい。
（１）まず、厚さ約１．１mmのガラス板３０が用意される（図１（Ａ））。
ガラス板は、実装するシリコン製ＩＣチップとの熱膨張係数差が小さくなるように、ＣＴＥが約３．３（ｐｐｍ）以下で、且つ、後述する剥離工程において使用する３０８ｎｍのレーザ光に対して透過率が９割以上であることが望ましい。
（２）ガラス板３０の上に、主として熱可塑性ポリイミド樹脂からなる剥離層３２が設けられる（図１（Ｂ））。
（３）剥離層３２の上に第１絶縁層５０が形成される（図１（Ｃ））。
（４）ＣＯ2ガスレーザにて、第１絶縁層５０を貫通し、剥離層３２に至る電極体用開口５１が設けられる（図１（Ｄ）参照）。
（５）スパッタリングにより、第１絶縁層５０上にＴｉＮ、Ｔｉ及びＣｕからなる導体層５２が形成される（図２（Ａ））。
（６）導体層５２上に、市販の感光性ドライフィルムが貼り付けられ、フォトマスクフィルムが載置され露光された後、炭酸ナトリウムで現像処理され、厚さ約１５μｍのめっきレジスト５４が設けられる（図２（Ｂ））。
（７）導体層５２を給電層として用い、電解めっきが施され電解めっき膜５６が形成される（図２（Ｃ））。
（８）めっきレジスト５４が剥離除去される。そして、剥離しためっきレジスト下の導体層５２が除去され、導体層５２及び電解めっき膜５６からなる第１導体パターン５８及び第１ビア導体６０が形成される（図２（Ｄ））。
（９）上記（３）〜（８）と同様にして、第１樹脂絶縁層５０及び第１導体パターン５８上に第２樹脂絶縁層１５０及び第１導体パターン１５８、第２ビア導体１６０が形成される（図３（Ａ）、図３（Ｂ）、図３（Ｃ））。
（１０）開口７１を備えるソルダーレジスト層７０が形成される（図３（Ｄ））。
（１１）ソルダーレジスト層７０の開口７１に半田バンプ７６が形成されることで、中間体１００αが製造される（図３（Ｅ））。この中間体１００αは、ガラス板３０と、ガラス板３０上に形成されている配線板５０Ａとから形成されている。
（１２）中間体１００α上に半田バンプ７６を介して半導体素子９０が実装される（図４（Ａ））。このとき、ガラス板３０が半導体素子９０と熱膨張率が近いので、配線板５０Ａに加わる応力が低減される。
（１３）半導体素子９０と配線板５０Ａとの間にアンダーフィル材９４が充填される（図４（Ｂ））。
（１４）モールド型内で、半導体素子９０がシリカフィラーを含むエポキシ系樹脂からなる封止樹脂９６で封止される（図４（Ｃ））。
（１５）３０８ｎｍのレーザ光がガラス板３０を透過させて剥離層３２に照射され、剥離層３２が軟化される。そして、配線板５０Ａに対してガラス板３０がスライドされ、ガラス板３０が剥離される（図５（Ａ））。
（１６）アッシングにより剥離層３２が除去され、ビア導体６０の底部により構成されるパッド６０Ｐが露出される（図５（Ｂ））。
（１７）ブレードにより個片の電子部品に切り分けられ、この際に側部に切欠き９６Ｌが形成される（図５（Ｃ））。図中では１個分の電子部品のみを示しているが、大判で多数個が同時に形成され、この切り分けの際に、内側にブレードで切欠き形成用の切れ目が入れられた後、切欠き形成用の切れ目の外側でブレードにより切り分けられ、切欠き形成用の切れ目で９６Ｌが形成される。
（１８）パッド６０Ｐ上に半田バンプ７７が形成され、電子部品１００が完成される（図６）。
（１９）プリント配線板２００にリフローにより半田バンプ７７を介して電子部品１００が実装される（図７）。
（２０）プリント配線板２００と電子部品との間にアンダーフィル材９８が充填される（図８）。この際、電子部品の側面に逆Ｌ字状の切欠き９６Ｌが設けられ、上面側のフランジ状突出部９６Ｄが下面の端部よりも外側に延在しているため、電子部品と該電子部品が実装されている基板との間にアンダーフィル材を充填する際に、延在している上面の突出部９６Ｄを越えてアンダーフィル材９８が電子部品１００の上面に乗りにくい。
[第１実施形態の改変例]
図９は第１実施形態の改変例に係る電子部品１００を示している。
第１実施形態の改変例では、アンダーフィル材９８が研磨され、半導体素子９０の上面が露出され、露出した半導体素子上にヒートシンク（放熱板）９９が取り付けられている。第１実施形態の改変例は放熱性が高い。
図９は第１実施形態の改変例に係る電子部品１００を示している。
第１実施形態の改変例では、アンダーフィル材９８が研磨され、半導体素子９０の上面が露出され、露出した半導体素子上にヒートシンク（放熱板）９９が取り付けられている。第１実施形態の改変例は放熱性が高い。
[第２実施形態]
図１０は第２実施形態に係る電子部品１００の断面を示している。
第２実施形態では、切欠き９６Ｓが直線上に形成され、電子部品の中央の上部から徐々に径が小さくなるテーパーが設けられている。第２実施形態の構成は、アンダーフィル材が上面に乗り難い切欠きの形成が容易であり、テーパーが形成されているのでアンダーフィル材の充填が容易である利点がある。
図１０は第２実施形態に係る電子部品１００の断面を示している。
第２実施形態では、切欠き９６Ｓが直線上に形成され、電子部品の中央の上部から徐々に径が小さくなるテーパーが設けられている。第２実施形態の構成は、アンダーフィル材が上面に乗り難い切欠きの形成が容易であり、テーパーが形成されているのでアンダーフィル材の充填が容易である利点がある。
１０ 電子部品
３０ 配線板
５０ 第１絶縁層
５８ 第１配線パターン
６０ 第１ビア導体
９０ 半導体素子
９６ 封止樹脂
９６Ｌ 切欠き
９６Ｄ 突出部
９８ アンダーフィル材
２００ プリント配線板
３０ 配線板
５０ 第１絶縁層
５８ 第１配線パターン
６０ 第１ビア導体
９０ 半導体素子
９６ 封止樹脂
９６Ｌ 切欠き
９６Ｄ 突出部
９８ アンダーフィル材
２００ プリント配線板
Claims (9)
- 第１面と該第１面とは反対側の第２面とを備え、複数の層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されている導体パターンと、前記第１面側における最外層の導体パターン上に形成された第１バンプと、前記バンプを介して前記配線板上に実装される半導体素子と、該半導体素子を封止する封止樹脂と、を備える電子部品であって：
前記封止樹脂の側壁には、側方へ突き出る突出部が設けられている。 - 請求項１の電子部品であって：
前記突出部は、前記封止樹脂の側壁の一部を切り欠くことで形成されている。 - 請求項１の電子部品であって：
さらに、前記第２面側における最外層の導体パターン上に形成された第２バンプと、前記第２バンプを介して前記配線板を実装する外部基板と、前記配線板と前記外部基板との間に充填されるアンダーフィル材と、を有し、
該アンダーフィル材は、前記突出部の下面に接している。 - 請求項３の電子部品であって：
前記アンダーフィル材は、前記突出部よりも上方に存在しない。 - 請求項１の電子部品であって：
前記封止樹脂の上面と、前記半導体素子の上面とは略同一平面上に位置する。 - 請求項５の電子部品であって：
前記突出部の上面と、前記半導体素子の上面とは略同一平面上に位置する。 - 請求項５の電子部品であって：
前記半導体素子の上面には、放熱板が設けられている。 - 第１面と該第１面とは反対側の第２面とを備え、複数の層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されている導体パターンと、前記第１面側における最外層の導体パターン上に形成された第１バンプと、前記バンプを介して前記配線板上に実装される半導体素子と、該半導体素子を封止する封止樹脂と、を備える電子部品の製造方法であって：
前記封止樹脂の側壁に、側方へ突き出る突出部を設ける。 - 請求項８の電子部品の製造方法であって：
前記突出部は、電子部品のダイシング工程の際に設けられる。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012146410A JP2014011289A (ja) | 2012-06-29 | 2012-06-29 | 電子部品及び電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012146410A JP2014011289A (ja) | 2012-06-29 | 2012-06-29 | 電子部品及び電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014011289A true JP2014011289A (ja) | 2014-01-20 |
Family
ID=50107714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012146410A Pending JP2014011289A (ja) | 2012-06-29 | 2012-06-29 | 電子部品及び電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014011289A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190003680A (ko) | 2016-06-02 | 2019-01-09 | 후지필름 가부시키가이샤 | 패턴 제조 방법, 반도체 장치의 제조 방법 및 적층체 |
| JP2020194816A (ja) * | 2019-05-24 | 2020-12-03 | 凸版印刷株式会社 | 配線基板の製造方法 |
| US11610828B2 (en) | 2020-09-07 | 2023-03-21 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacture |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154666A (ja) * | 1997-08-08 | 1999-02-26 | Matsushita Electric Ind Co Ltd | 半導体素子 |
| JP2000216193A (ja) * | 1999-01-27 | 2000-08-04 | Sharp Corp | フリップチップ接続構造および接続方法 |
| JP2001267470A (ja) * | 2000-03-16 | 2001-09-28 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2007335424A (ja) * | 2006-06-12 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の実装体および半導体装置の製造方法 |
| JP2008198805A (ja) * | 2007-02-13 | 2008-08-28 | Sony Corp | 半導体装置の製造方法 |
| JP2009182155A (ja) * | 2008-01-30 | 2009-08-13 | Nec Corp | Ｌｓｉパッケージ及びｌｓｉパッケージ搭載型の電子部品 |
-
2012
- 2012-06-29 JP JP2012146410A patent/JP2014011289A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154666A (ja) * | 1997-08-08 | 1999-02-26 | Matsushita Electric Ind Co Ltd | 半導体素子 |
| JP2000216193A (ja) * | 1999-01-27 | 2000-08-04 | Sharp Corp | フリップチップ接続構造および接続方法 |
| JP2001267470A (ja) * | 2000-03-16 | 2001-09-28 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2007335424A (ja) * | 2006-06-12 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の実装体および半導体装置の製造方法 |
| JP2008198805A (ja) * | 2007-02-13 | 2008-08-28 | Sony Corp | 半導体装置の製造方法 |
| JP2009182155A (ja) * | 2008-01-30 | 2009-08-13 | Nec Corp | Ｌｓｉパッケージ及びｌｓｉパッケージ搭載型の電子部品 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190003680A (ko) | 2016-06-02 | 2019-01-09 | 후지필름 가부시키가이샤 | 패턴 제조 방법, 반도체 장치의 제조 방법 및 적층체 |
| JP2020194816A (ja) * | 2019-05-24 | 2020-12-03 | 凸版印刷株式会社 | 配線基板の製造方法 |
| JP7423907B2 (ja) | 2019-05-24 | 2024-01-30 | Ｔｏｐｐａｎホールディングス株式会社 | 配線基板の製造方法 |
| US11610828B2 (en) | 2020-09-07 | 2023-03-21 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacture |
| US12002726B2 (en) | 2020-09-07 | 2024-06-04 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5948795B2 (ja) | 半導体装置の製造方法 | |
| JP6584939B2 (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
| JP5389770B2 (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
| US20130230947A1 (en) | Fabrication method of package structure having embedded semiconductor component | |
| JP4730426B2 (ja) | 実装基板及び半導体モジュール | |
| JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
| US8994168B2 (en) | Semiconductor package including radiation plate | |
| JP2013222745A (ja) | 電子部品及びその製造方法 | |
| TWI694566B (zh) | 半導體封裝載板及其製法與電子封裝件 | |
| JP2017050313A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| TWI567894B (zh) | 晶片封裝 | |
| JP2012049250A (ja) | 配線基板の製造方法 | |
| JP2014011289A (ja) | 電子部品及び電子部品の製造方法 | |
| JP2016096196A (ja) | 電子部品内蔵プリント配線板 | |
| JP2014160705A (ja) | 配線基板、これを用いた実装構造体、これを用いた電子装置および配線基板の製造方法 | |
| JP2013183002A (ja) | 電子部品 | |
| TWI503941B (zh) | 晶片封裝基板及其製作方法 | |
| JP5974454B2 (ja) | 電子部品 | |
| JP5541307B2 (ja) | 電子部品及びその製造方法 | |
| US20130277832A1 (en) | Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby | |
| JP2008192740A (ja) | 配線基板及びその製造方法と半導体装置 | |
| JP2015070169A (ja) | 配線基板および配線基板製造方法 | |
| JP2014127634A (ja) | 配線板の製造方法 | |
| JP2017011156A (ja) | 半導体装置、プリント配線板およびプリント配線板の製造方法 | |
| JP5516619B2 (ja) | 電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170124 |