JP2013183002A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2013183002A
JP2013183002A JP2012045585A JP2012045585A JP2013183002A JP 2013183002 A JP2013183002 A JP 2013183002A JP 2012045585 A JP2012045585 A JP 2012045585A JP 2012045585 A JP2012045585 A JP 2012045585A JP 2013183002 A JP2013183002 A JP 2013183002A
Authority
JP
Japan
Prior art keywords
semiconductor element
electronic component
wiring board
conductor pattern
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012045585A
Other languages
English (en)
Inventor
Makoto Terui
誠 照井
Nobuya Takahashi
延也 高橋
Hisayuki Nakagome
久幸 中込
Daiki Komatsu
大基 小松
Masatoshi Kunieda
雅敏 國枝
Asuka Ii
明日香 伊井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2012045585A priority Critical patent/JP2013183002A/ja
Publication of JP2013183002A publication Critical patent/JP2013183002A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 半導体素子の端部直下で配線のクラックを抑止し得る電子部品を提供する。
【解決手段】 ソルダーレジスト層７０下の導体パターン１５８の線幅が、半導体素子の端部直下ＤＥからアンダーフィルのフィレット９４ａの外縁ＡＥにおいて広げられているため、半導体素子の剛性により応力の緩和されない半導体素子の外縁部で、配線板に熱応力による曲げ、反りが加わっても、該半導体素子の端部直下で幅の広くなっているため導体パターン１５８ｂに断線が生じ難い。
【選択図】 図６

Description

本発明は、樹脂絶縁層と導体パターンと積層したコア基板を備えない配線層上に半導体素子を実装し、モールド樹脂で封止した電子部品及びその製造方法に関するものである。
特許文献１には、コアレスの配線板と、配線板の上面に実装される半導体素子とからなる電子部品が開示されている。通常、このような電子部品は、配線板と半導体素子との間に充填されるアンダーフィル樹脂と、半導体素子を封止する封止樹脂とを有する。
特開２００９−１１７７６７号公報
本発明者らは鋭意試験を行った結果、上述したような電子部品は熱履歴を受けることによって内層の導体パターンが断線しやすくなることを見出した。以下、詳細について説明する。
図１０は、上述の電子部品に生じる熱膨張、応力をシミュレーションした結果を示す説明図である。電子部品は、樹脂絶縁層５５０、６５０、７５０及び導体パターン５３４、５５８、６５８を備える配線層５３０と、該配線層５３０上に半田バンプ５７６を介して実装された半導体素子５９０とから成る。配線層５３０と半導体素子５９０との間、及び、半導体素子の側部にはアンダーフィル樹脂５９８が充填されている。半導体素子は封止樹脂５９４により封止されている。
図１０（Ａ１）（Ａ２）は電子部品に約２６０℃の熱が加わっている状態を示し、図１０（Ｂ１）（Ｂ２）は常温における電子部品を示している。
このような電子部品を構成する配線層に関しては、熱が加わった場合、半導体素子の直下の領域Ｒ１はバンプを介して半導体素子に拘束されるため、通常はほぼ水平方向に膨張する（図１０（Ａ１）参照）。一方、半導体素子の直下以外の領域Ｒ２においては、半導体素子による拘束が相対的に弱く、且つアンダーフィル樹脂が膨張し、その際に発生する矢印Ｙ方向の応力によってうねりやすくなる。
これにより、半導体素子の側面を含む仮想平面Ｋの近傍に熱応力が発生しやすくなる。その結果、仮想平面Ｋの近傍に位置する導体パターン５５８が断線したり、剥離しやすくなる。
こうした加熱状態から電子部品を常温に戻した場合にも、アンダーフィル樹脂の収縮に伴い、仮想平面Ｋの近傍に熱応力が発生しやすくなり、同様の課題が発生すると考えられる（図１０（Ｂ１）（Ｂ２）参照）。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、半導体素子の端部直下で配線のクラックを抑止し得る電子部品を提供することにある。
請求項１の電子部品は、複数の層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されている導体パターンと、最外層の層間樹脂絶縁層上の導体パターン上に形成されているバンプと、を備える配線板と、前記バンプを介して前記配線板上に実装される半導体素子と、前記半導体素子と前記配線板との間に充填されているアンダーフィル材と、を有する電子部品であって、前記導体パターンは、前記半導体素子の直下の領域に位置する第１部位と、前記領域の外側であって前記アンダーフィル材の直下の領域に位置する第２部位とを有しており、前記第２部位の幅Ｔは、前記第１部位の幅ｔよりも大きいことを技術的特徴とする。
請求項１の電子部品では、樹脂絶縁層内の導体パターンが、半導体素子の直下の領域に位置する第１部位と、該領域の外側であってアンダーフィル材の直下の領域に位置する第２部位とを有し、第１部位よりも第２部位の幅を大きく設定している。すなわち、配線板の膨張や収縮といった変形による熱応力が生じやすい箇所の導体パターンの幅を大きくしている。このため、導体パターンの表面積が増大し、熱応力を緩和しやすい。その結果、導体パターンの断線が抑制され、信頼性が確保される。
本願発明の第１実施形態に係る電子部品の製造工程図である。 第１実施形態の電子部品の製造工程図である。 第１実施形態の電子部品の製造工程図である。 第１実施形態の電子部品の製造工程図である。 第１実施形態の電子部品の製造工程図である。 第１実施形態の電子部品の断面図である。 図７（Ａ）は第１実施形態に係る電子部品の配線パターンの平面図であり、図７（Ｂ）は第２実施形態に係る電子部品の配線パターンの平面図である。 第２実施形態の電子部品の断面図である。 配線パターンの平面図である。 電子部品に生じる熱膨張、応力をシミュレーションした結果を示す説明図である。
[第１実施形態]
図６は、第１実施形態の電子部品１００の断面図である。
電子部品１００は、導体パターンと樹脂絶縁層とが積層されてなる配線板５０Ａと、配線板５０Ａ上に実装されてなる半導体素子９０とからなる。配線板５０Ａは、第１面Ｆとその第１面とは反対側の第２面Ｓとを有し、第１樹脂絶縁層５０と、第１樹脂絶縁層５０上に形成されている第１導体パターン５８と、第１樹脂絶縁層５０及び第１導体パターン５８上に形成されている第２樹脂絶縁層１５０と、第２樹脂絶縁層１５０上に形成されている第２導体パターン１５８とを有している。第２樹脂絶縁層１５０上にソルダーレジスト層７０が形成されている。
パッド６０Ｐと第１導体パターン５８とは第１樹脂絶縁層５０に形成された第１ビア導体６０を介して接続されている。第１導体パターン５８と第２導体パターン１５８とは第２樹脂絶縁層１５０に形成された第２ビア導体１６０を介して接続されている。第２導体パターン１５８上にソルダーレジスト層７０の開口７１を介して半田バンプ７６が形成されている。該半田バンプ７６により半導体素子９０のパッド９２が接続されている。第１ビア導体６０の底部のパッド６０Ｐに半田バンプ７７が形成されている。配線板５０Ａと半導体素子９０との間にはアンダーフィル９４が充填され、半導体素子９０の側部の少なくとも一部はアンダーフィルのフィレット９４ａで覆われている。
第１樹脂絶縁層５０、第２樹脂絶縁層１５０は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又は、これらの樹脂を含む樹脂複合体等からなる層である。アンダーフィル９４は、最大径３０μｍ未満、平均粒子径５μｍのシリカ、アルミナ等の無機フィラーを含むエポキシ系樹脂からなる。モールド樹脂９６は、平均粒子径４μｍのシリカ、アルミナ等の無機フィラーを含むエポキシ系樹脂からなり、その熱膨張係数はアンダーフィルより低い。
図７（Ａ）は、図６中のＸ１−Ｘ１横断面に沿った配線パターン１５８の平面図である。該配線パターン１５８は、半導体素子の実装領域の外縁ＤＥからアンダーフィルのフィレット９４ａの外縁ＡＥにおいて、線幅が広げられている幅広部（第２部位）１５８ｂが形成されている。図９（Ａ）は、該配線パターン１５８を拡大して示す。幅広部１５８ｂの幅Ｔは、７μｍで、配線スペースＳは、３μｍ設けられている。図中の右側に通常の配線パターン１５８が示される。配線パターン１５８の幅ｔは２．５μｍで、配線スペースの幅ｓは７．５μｍである。即ち、幅広部の設けられている配線パターンも、通常の配線パターンも同一ピッチで設けられている。これにより、配線密度の低下を防いでいる。図示しないが、層間樹脂絶縁層５０下の配線パターン５８も同様に実装領域の外縁ＤＥからアンダーフィルのフィレット９４ａの外縁ＡＥで線幅が広げられている。
第１実施形態の電子部品では、ソルダーレジスト層（樹脂絶縁層）７０下の導体パターン１５８が、半導体素子の直下の領域に位置する通常の配線パターン１５８と、該領域の外側であってアンダーフィル材の直下の領域に位置する幅広部１５８ｂとを有し、通常の配線パターン１５８よりも幅広部１５８ｂの幅を大きく設定している。すなわち、配線板の膨張や収縮といった変形による熱応力が生じやすい箇所の導体パターンの幅を大きくしている。このため、導体パターンの表面積が増大し、熱応力を緩和しやすい。その結果、導体パターンの断線が抑制され、信頼性が確保される。
導体パターンの信頼性確保のため、通常の配線スペースの幅ｓは、幅広部１５８ｂの幅Ｔよりも大きいことが望ましい。この場合、上述した熱応力の緩和が容易となる。
また、幅広部１５８ｂの幅Ｔと通常の配線パターンの幅ｔとは、２≦Ｔ／ｔ≦２０の範囲であることが望ましい。この場合、隣接する配線パターン間の絶縁性と、上述した熱応力の緩和との両立が可能となる。
アンダーフィルと封止樹脂とは同一のエポキシ樹脂から成るため、無機フィラーの量を調整することで、熱膨張係数を調整させ易い。
封止樹脂９６と半導体素子９０との熱膨張係数の差は３０ppm以下であることが望ましい。熱膨張係数の差が小さいので、熱膨張差に起因する反り、撓みの量が小さくなり、封止樹脂にクラックが入り難い。
第１実施形態の電子部品の製造方法が図１〜図６に示される。
（１）まず、厚さ約１．１mmのガラス板３０が用意される（図１（Ａ））。
ガラス板は、実装するシリコン製ＩＣチップとの熱膨張係数差が小さくなるように、ＣＴＥが約３．３（ｐｐｍ）以下で、且つ、後述する剥離工程において使用する３０８ｎｍのレーザ光に対して透過率が９割以上であることが望ましい。
（２）ガラス板３０の上に、主として熱可塑性ポリイミド樹脂からなる剥離層３２が設けられる（図１（Ｂ））。
（３）剥離層３２の上に第１絶縁層５０が形成される（図１（Ｃ））。
（４）ＣＯ2ガスレーザにて、第１絶縁層５０を貫通し、剥離層３２に至る電極体用開口５１が設けられる（図１（Ｄ）参照）。
（５）スパッタリングにより、第１絶縁層５０上にＴｉＮ、Ｔｉ及びＣｕからなる導体層５２が形成される（図２（Ａ））。
（６）導体層５２上に、市販の感光性ドライフィルムが貼り付けられ、フォトマスクフィルムが載置され露光された後、炭酸ナトリウムで現像処理され、厚さ約１５μｍのめっきレジスト５４が設けられる（図２（Ｂ））。
（７）導体層５２を給電層として用い、電解めっきが施され電解めっき膜５６が形成される（図２（Ｃ））。
（８）めっきレジスト５４が剥離除去される。そして、剥離しためっきレジスト下の導体層５２が除去され、導体層５２及び電解めっき膜５６からなる第１導体パターン５８及び第１ビア導体６０が形成される（図２（Ｄ））。図９（Ａ）に示されるように、第１導体パターン５８には、半導体素子の外縁部で幅広部分が設けられる。
（９）上記（３）〜（８）と同様にして、第１樹脂絶縁層５０及び第１導体パターン５８上に第２樹脂絶縁層１５０及び第２導体パターン１５８、第２ビア導体１６０が形成される（図３（Ａ）、図３（Ｂ）、図３（Ｃ））。図９（Ａ）に示されるように、第２導体パターン１５８は半導体素子の外縁部ＤＥで幅広部分１５８ｂが設けられる。
（１０）開口７１を備えるソルダーレジスト層７０が形成される（図３（Ｄ））。
（１１）ソルダーレジスト層７０の開口７１に半田バンプ７６が形成されることで、中間体１００αが製造される（図３（Ｅ））。この中間体１００αは、ガラス板３０と、ガラス板３０上に形成されている配線板５０Ａとから形成されている。
（１２）中間体１００α上に半田バンプ７６を介して半導体素子９０が実装される（図４（Ａ））。このとき、ガラス板３０が半導体素子９０と熱膨張率が近いので、配線板５０Ａに加わる応力が低減される。
（１３）半導体素子９０と配線板５０Ａとの間にアンダーフィル９４が充填され、半導体素子９０の側部にフィレット９４ａが形成される（図４（Ｂ））。
（１４）モールド型内で、半導体素子９０がシリカフィラーを含むエポキシ系樹脂からなる封止樹脂９６で封止される（図４（Ｃ））。
（１５）３０８ｎｍのレーザ光がガラス板３０を透過させて剥離層３２に照射され、剥離層３２が軟化される。そして、配線板５０Ａに対してガラス板３０がスライドされ（図５（Ａ））、ガラス板３０が剥離される（図５（Ｂ））。
（１６）アッシングにより剥離層３２が除去され、ビア導体６０の底部により構成されるパッド６０Ｐが露出される（図５（Ｃ））。
（１８）パッド６０Ｐ上に半田バンプ７７が形成され、電子部品１００が完成される（図６）。
[第１実施形態の第１改変例]
図９（Ｂ）は第１実施形態の第１改変例に係る電子部品１００の配線パターン１５８の平面図である。第１改変例では、配線パターン１５８の実装領域の外縁ＤＥからアンダーフィルのフィレット９４ａの外縁ＡＥの幅広部１５８ｂと、通常幅部１５８ａとの間に、テーパ部１５８ｃが付加されている。テーパ部により、線幅の変わる角部での応力を低下させることができる。
[第１実施形態の第２改変例]
図９（Ｂ）は第１実施形態の第２改変例に係る電子部品１００の配線パターン１５８の平面図である。第２改変例では、幅広部１５８ｂが円形に形成されている。このため、線幅の変わる部位での応力を低下させることができる。
[第１実施形態の第３改変例]
図９（Ｂ）は第１実施形態の第３改変例に係る電子部品１００の配線パターン１５８の平面図である。第３改変例では、幅広部１５８ｂが楕円形に形成されている。このため、線幅の変わる部位での応力を低下させることができる。
[第２実施形態]
図８は第２実施形態に係る電子部品１００の断面を示している。
第２実施形態では、第１半導体素子（ロジックチップ）９０Ａと、第２半導体素子（メモリチップ）９０Ｂとの２個の半導体素子が配線板５０Ａに実装されている。
図７（Ｂ）は、図８中のＸ２−Ｘ２横断面に沿った配線パターン１５８の平面図である。該配線パターン１５８は、第１半導体素子の実装領域ＤＥ１の直下からアンダーフィルのフィレット９４ａの外縁ＡＥ１の途中、第２半導体素子の実装領域ＤＥ２の直下からアンダーフィルのフィレット９４ａの外縁ＡＥの途中において、線幅が広げられている幅広部１５８ｂが形成されている。幅広部１５８ｂの幅は７μｍで、配線スペースは３μｍ設けられている。通常の配線パターン１５８ａの幅は５μｍで、配線スペースの幅は５μｍである。即ち、幅広部の設けられている配線パターンも、通常の配線パターンも同一ピッチで設けられている。これにより、配線密度の低下を防いでいる。図示しないが、層間樹脂絶縁層５０下の配線パターン５８も同様に線幅が広げられている。
第２実施形態の電子部品では、導体パターンの線幅が、第１半導体素子９０Ａと第２半導体素子９０Ｂとの間の途中において広げられているため、半導体素子の剛性により応力の緩和されない第１半導体素子と第２半導体素子との間ＥＢにおいて、配線板５０Ａに熱応力による曲げ、反りが加わっても、該半導体素子の間で幅の広くなっているため導体パターンに断線が生じ難い。また、幅の広い導体パターンの剛性により、第１半導体素子と第２半導体素子との間ＥＢでの曲げ、反りを小さくすることができる。
上述した第２実施形態では、２個の半導体素子を実装する場合を例示したが、３個以上の半導体素子を実装する場合も、半導体素子と半導体素子との間の線幅を広くすることで、該部分での断線を防ぐことができる。
１０ 電子部品
３０ 配線板
５０ 第１絶縁層
５８ 第１配線パターン
６０ 第１ビア導体
９０ 半導体素子
９４ アンダーフィル
９４ａ フィレット
９６ 封止樹脂
１５０ 第２絶縁層
１５８ 第２配線パターン
１５８ｂ 幅広部
ＤＥ 実装領域の外縁

Claims (13)

  1. 複数の層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されている導体パターンと、最外層の層間樹脂絶縁層上の導体パターン上に形成されているバンプと、を備える配線板と、
    前記バンプを介して前記配線板上に実装される半導体素子と、
    前記半導体素子と前記配線板との間に充填されているアンダーフィル材と、
    を有する電子部品であって：
    前記導体パターンは、前記半導体素子の直下の領域に位置する第１部位と、前記領域の外側であって前記アンダーフィル材の直下の領域に位置する第２部位とを有しており、
    前記第２部位の幅Ｔは、前記第１部位の幅ｔよりも大きい。
  2. 請求項１の電子部品であって：
    前記第２部位は、前記アンダーフィル材のフィレット部の直下に位置している。
  3. 請求項１の電子部品であって：
    前記第２部位と前記第１部位との境界部は、前記半導体素子の直下の領域に位置する。
  4. 請求項１の電子部品であって：
    前記層間樹脂絶縁層上に形成されて隣接する前記導体パターンにおいて、前記第１部位同士の間隔は、前記第２部位の幅よりも大きい。
  5. 請求項１の電子部品であって：
    前記導体パターンは、前記第１部位から前記第２部位に向けて次第に幅が大きくなるテーパ部を有している。
  6. 請求項１の電子部品であって：
    前記第２部位は、平面略楕円形状である。
  7. 請求項１の電子部品であって：
    前記第２部位の幅Ｔと前記第１部位の幅ｔとは、２≦Ｔ／ｔ≦２０を満たす。
  8. 請求項１の電子部品であって：
    前記配線板の厚みは１００μｍ以下である。
  9. 複数の層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されている導体パターンと、最外層の層間樹脂絶縁層上の導体パターン上に形成されているバンプと、を備える配線板と、
    前記バンプを介して前記配線板上に実装される第１半導体素子及び第２半導体素子と、
    前記第１半導体素子と前記配線板との間に充填されている第１アンダーフィル材と、
    前記第２半導体素子と前記配線板との間に充填されている第２アンダーフィル材と、を有し、
    前記導体パターンにより前記半導体素子同士が電気的に接続されている電子部品であって：
    前記導体パターンは、前記第１半導体素子の直下の領域に位置する第１部位と、前記第２半導体素子の直下の領域に位置する第２部位と、前記第１部位と前記第２部位とを繋ぎ、一端部が前記第１アンダーフィル材の直下に位置するとともに他端部が前記第２アンダーフィル材の直下に位置する第３部位とを有しており、
    前記第３部位の幅は、前記第１部位の幅及び前記第２部位の幅よりも大きい。
  10. 請求項９の電子部品であって：
    前記第１部位と前記第３部位との境界部は前記第１半導体素子の直下の領域に位置し、前記第２部位と前記第３部位との境界部は前記第２半導体素子の直下の領域に位置する。
  11. 請求項９の電子部品であって：
    前記第３部位の一端部は前記第１アンダーフィル材のフィレット部の直下に位置し、前記第３部位の他端部は前記第２アンダーフィル材のフィレット部の直下に位置する。
  12. 複数の層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されている導体パターンと、最外層の層間樹脂絶縁層上の導体パターン上に形成されているバンプと、を備える配線板を用意することと、
    前記バンプを介して前記配線板上に半導体素子を実装することと、
    前記半導体素子と前記配線板との間にアンダーフィル材を充填することと、
    を有する電子部品の製造方法であって：
    前記導体パターンに、前記半導体素子の直下の領域に位置する第１部位と、前記領域の外側であって前記アンダーフィル材の直下の領域に位置する第２部位とを設け、
    前記第２部位の幅Ｔを、前記第１部位の幅ｔよりも大きくする。
  13. 請求項１２の電子部品の製造方法であって：
    前記配線板は、ガラス基板上に形成される。
JP2012045585A 2012-03-01 2012-03-01 電子部品 Pending JP2013183002A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012045585A JP2013183002A (ja) 2012-03-01 2012-03-01 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012045585A JP2013183002A (ja) 2012-03-01 2012-03-01 電子部品

Publications (1)

Publication Number Publication Date
JP2013183002A true JP2013183002A (ja) 2013-09-12

Family

ID=49273458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012045585A Pending JP2013183002A (ja) 2012-03-01 2012-03-01 電子部品

Country Status (1)

Country Link
JP (1) JP2013183002A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122802A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2020518659A (ja) * 2017-04-30 2020-06-25 トリトン アルジー イノベーションズ 消化管の状態を処置する方法
US11527469B2 (en) 2020-03-17 2022-12-13 Kioxia Corporation Semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076199A (ja) * 2000-08-31 2002-03-15 Keihin Corp 半導体装置の実装構造
JP2002164385A (ja) * 2000-11-24 2002-06-07 Oki Electric Ind Co Ltd 半導体装置を実装する実装基板および実装構造
JP2005216989A (ja) * 2004-01-28 2005-08-11 Hitachi Maxell Ltd マルチチップモジュールの製造方法
JP2006222239A (ja) * 2005-02-10 2006-08-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008060270A (ja) * 2006-08-30 2008-03-13 Fujitsu Ltd 電子装置及びその製造方法
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
JP2008118162A (ja) * 2008-01-29 2008-05-22 Ibiden Co Ltd プリント配線板
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076199A (ja) * 2000-08-31 2002-03-15 Keihin Corp 半導体装置の実装構造
JP2002164385A (ja) * 2000-11-24 2002-06-07 Oki Electric Ind Co Ltd 半導体装置を実装する実装基板および実装構造
JP2005216989A (ja) * 2004-01-28 2005-08-11 Hitachi Maxell Ltd マルチチップモジュールの製造方法
JP2006222239A (ja) * 2005-02-10 2006-08-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008060270A (ja) * 2006-08-30 2008-03-13 Fujitsu Ltd 電子装置及びその製造方法
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置
JP2008118162A (ja) * 2008-01-29 2008-05-22 Ibiden Co Ltd プリント配線板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122802A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2020518659A (ja) * 2017-04-30 2020-06-25 トリトン アルジー イノベーションズ 消化管の状態を処置する方法
JP7209694B2 (ja) 2017-04-30 2023-01-20 トリトン アルジー イノベーションズ インコーポレイテッド 消化管の状態を処置する方法
US11527469B2 (en) 2020-03-17 2022-12-13 Kioxia Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
CN103369816B (zh) 电路板及其制造方法
CN103369811B (zh) 电路板及其制造方法
US8823187B2 (en) Semiconductor package, semiconductor package manufacturing method and semiconductor device
JP5948795B2 (ja) 半導体装置の製造方法
JP4538373B2 (ja) コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP6130344B2 (ja) 印刷回路基板
JP2013222745A (ja) 電子部品及びその製造方法
TWI402954B (zh) Assembly board and semiconductor module
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2011071315A (ja) 配線基板及び配線基板の製造方法
US7459796B2 (en) BGA-type multilayer circuit wiring board
US9281269B2 (en) Integrated circuit package and method of manufacture
CN101360393B (zh) 嵌埋半导体芯片的电路板结构及其制法
JP2013183002A (ja) 電子部品
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP2015146401A (ja) ガラスインターポーザー
KR20170004260A (ko) 인쇄회로기판 및 그 제조방법
JP2014011289A (ja) 電子部品及び電子部品の製造方法
JP2018006450A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP5994484B2 (ja) プリント配線板
JP5284125B2 (ja) 半導体装置およびその製造方法
JP5541307B2 (ja) 電子部品及びその製造方法
JP2015070169A (ja) 配線基板および配線基板製造方法
JP5895524B2 (ja) 配線板、電子部品及び電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160119