JP2008060270A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2008060270A
JP2008060270A JP2006234399A JP2006234399A JP2008060270A JP 2008060270 A JP2008060270 A JP 2008060270A JP 2006234399 A JP2006234399 A JP 2006234399A JP 2006234399 A JP2006234399 A JP 2006234399A JP 2008060270 A JP2008060270 A JP 2008060270A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electronic device
insulating layer
sealing resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006234399A
Other languages
English (en)
Other versions
JP5298413B2 (ja
Inventor
Keishiro Okamoto
圭史郎 岡本
Tomoyuki Abe
知行 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006234399A priority Critical patent/JP5298413B2/ja
Publication of JP2008060270A publication Critical patent/JP2008060270A/ja
Application granted granted Critical
Publication of JP5298413B2 publication Critical patent/JP5298413B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】不良チップを交換する際に、隣接する半導体チップの半田バンプ等に大きなストレスが加わるのを抑制し得る電子装置及びその製造方法を提供する。
【解決手段】電極４４が形成された基板２と、基板上に実装され、半田バンプ４６を介して電極に電気的に接続された半導体素子４と、基板と半導体素子との間に、半田バンプを埋め込むように形成された封止樹脂層６８とを有し、封止樹脂層は、熱伝導率が０．１Ｗ／ｍＫ以下の発泡体より成る。
【選択図】 図１

Description

本発明は、電子装置及びその製造方法に係り、特に回路基板上に半導体素子が実装された電子装置及びその製造方法に関する。
近時では、回路基板（パッケージ基板）上に複数の半導体チップを実装したマルチチップモジュールが注目されている。かかるマルチチップモジュールにおいては、回路基板上に半導体チップを実装する際に、フリップチップ接続が一般に用いられている。
マルチチップモジュールに用いられる半導体チップや回路基板は一般的に高価であるため、実装された半導体チップが不良チップであることが検査により分かった場合には、不良チップを新たな半導体チップに交換する作業が行われる。かかる交換作業はリプレースと称される。
リプレースを行う際には、リプレース用のツールヘッドを用いて不良チップを高温で加熱し、半田バンプを溶融させることにより、回路基板上から不良チップを取り外す。そして、新たな半導体チップが回路基板上に実装されることとなる。
特開平１１−２９７７５２号公報 特開平９−３２６５４６号公報 特開２００１−６０７５６号公報
しかしながら、不良チップを交換する際にはこのような高温加熱が行われるため、隣接する半導体チップが実装されている箇所までもが高温になる。そうすると、不良チップに隣接する半導体チップと回路基板との熱膨張率の差に起因して、隣接する半導体チップの半田バンプ等に大きなストレスが加わることとなる。交換された半導体チップは、必ずしも正常に動作するとは限らない。交換された半導体チップが、またしても不良チップである場合には、不良チップのリプレースが同じ箇所において再度行われることとなる。しかも、こうして交換された半導体チップも、必ずしも正常に動作するとは限らない。この場合には、不良チップのリプレースが同じ箇所において更に行われることとなる。こうして不良チップの交換が繰り返し行われると、隣接する半導体チップの半田バンプ等に繰り返し大きなストレスが加わることになるため、隣接する半導体チップと回路基板との間において断線が生じる場合があった。
本発明の目的は、不良チップを交換する際に、隣接する半導体チップの半田バンプ等に大きなストレスが加わるのを抑制し得る電子装置及びその製造方法を提供することにある。
本発明の一観点によれば、電極が形成された基板と、前記基板上に実装され、半田バンプを介して前記電極に電気的に接続された半導体素子と、前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように形成された封止樹脂層とを有し、前記封止樹脂層は、熱伝導率が０．１Ｗ／ｍＫ以下の発泡体より成ることを特徴とする電子装置が提供される。
また、本発明の他の観点によれば、電極が形成された基板と、前記電極に達する開口部が形成され、半田付けが不要な領域への半田の付着を防止する保護膜と、前記基板上に実装され、半田バンプを介して前記電極に電気的に接続された半導体素子と、前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように形成された封止樹脂層とを有し、前記保護膜が発泡体より成ることを特徴とする電子装置が提供される。
また、本発明の更に他の観点によれば、配線が形成された基板と、前記配線を覆うように前記基板上に形成された絶縁層と、前記絶縁層上に形成され、前記配線に電気的に接続された電極と、前記基板上に実装され、半田バンプを介して前記電極に電気的に接続された半導体素子と、前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように形成された封止樹脂層とを有し、前記絶縁層が発泡体より成ることを特徴とする電子装置が提供される。
また、本発明の更に他の観点によれば、電極が形成された基板上に、半田バンプを介して前記電極に電気的に接続される半導体素子を実装する工程と、前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように、熱伝導率が０．１Ｗ／ｍＫ以下の発泡体より成る封止樹脂層を形成する工程とを有することを特徴とする電子装置の製造方法が提供される。
また、本発明の更に他の観点によれば、電極が形成された基板上に、前記電極に達する開口部が形成され、半田付けが不要な領域への半田の付着を防止する、発泡体より成る保護膜を形成する工程と、前記基板上に、半田バンプを介して前記電極に電気的に接続される半導体素子を実装する工程とを有することを特徴とする電子装置の製造方法が提供される。
本発明によれば、封止樹脂層等に発泡体が用いられているため、封止樹脂層等における熱伝導率を比較的低くすることができる。このため、不良チップを交換する際に、隣接する半導体チップが設けられている箇所が過度に温度上昇するのを防止することができる。このため、本発明によれば、不良チップを交換する際に、隣接する半導体チップの半田バンプ等に大きなストレスが加わるのを防止することができる。従って、本発明によれば、信頼性や製造歩留りを向上することができ、また、低コスト化を実現することができる。
また、本発明によれば、封止樹脂層等における熱伝導率が比較的低いため、不良チップに熱を加えて半田バンプを溶融させ、不良チップを基板上から取り外す際に、半田バンプを短時間で溶融させることができる。このため、本発明によれば、不良チップの交換に要する時間を短縮することができる。
［第１実施形態］
本発明の第１実施形態による電子装置及びその製造方法を図１乃至図８を用いて説明する。
（電子装置）
まず、本実施形態による電子装置を図１を用いて説明する。図１は、本実施形態による電子装置を示す断面図である。
図１に示すように、例えばエポキシ樹脂より成るコア材（支持基板）１０には、貫通孔１２が形成されている。貫通孔１２の内壁には、導電膜（図示せず）が形成されている。導電膜が形成された貫通孔１２内には、ビア１４が埋め込まれている。ビア１４が埋め込まれた支持基板１０の一方の面及び他方の面には、それぞれ配線１６，１８が形成されている。こうして、コア基板２０が構成されている。
コア基板２０の一方の面には、配線１６を覆うように、例えばガラスクロスエポキシ樹脂より成る絶縁層（層間絶縁膜）２２が形成されている。
絶縁層２２には、配線１６に達するコンタクトホール２４が形成されている。
コンタクトホール２４内には、例えばＣｕより成るビア２６が埋め込まれている。
ビア２６が埋め込まれた絶縁層２２上には、ビア２６に接続された配線２８が形成されている。
配線２８が形成された絶縁層２２上には、配線２８を覆うように、例えばガラスクロスエポキシ樹脂より成る絶縁層（層間絶縁膜）３０が形成されている。
絶縁層３０には、配線２８に達するコンタクトホール３２が形成されている。
コンタクトホール３２内には、例えばＣｕより成るビア３４が埋め込まれている。
ビア３４が埋め込まれた絶縁層３０上には、ビア３４に接続された配線３６が形成されている。
配線３６が形成された絶縁層３０上には、配線３６を覆うように、例えばガラスクロスエポキシ樹脂より成る絶縁層（層間絶縁膜）３８が形成されている。
絶縁層３８には、配線３６に達するコンタクトホール４０が形成されている。
コンタクトホール４０内には、例えばＣｕより成るビア４２が埋め込まれている。
ビア４２が埋め込まれた絶縁層３８上には、ビア４２に接続された電極（電極パッド）４４が形成されている。電極パッド４４は、回路基板２上に実装される半導体素子（半導体チップ）４の電極パッド（図示せず）に対応するように形成されている。
電極パッド４４が形成された絶縁層３８上には、例えば膜厚４０μｍの発泡体より成るソルダーレジスト膜（保護膜）４８が形成されている。ソルダーレジスト膜とは、半田付けが不要な領域への半田の付着を防止するための保護膜のことである。より具体的には、ソルダーレジスト膜とは、プリント基板の半田付けを行う際に、半田付けに必要なランド以外のパターンなどに半田が付着しないようにするための耐熱性のコーティング膜のことである。ソルダーレジスト膜４８を構成する発泡体の基材としては、例えばエポキシ樹脂が用いられている。ソルダーレジスト膜４８の基材中には、多数の独立した気泡（独立気泡）が形成されている。
なお、ここでは、ソルダーレジスト膜４８の材料としてエポキシ樹脂を用いる場合を例に説明したが、ソルダーレジスト膜４８の材料はエポキシ樹脂に限定されるものではない。耐熱性、耐薬品性、電気特性、密着性等が優れる材料をソルダーレジスト膜４８の材料として適宜用いることができる。例えば、ビスマレイミド・トリアジン（ＢＴ）系樹脂、ポリフェニレンエーテル（ＰＰＥ）系樹脂、ポリイミド系樹脂、ポリアミドイミド系樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）系樹脂、シアネートエステル系樹脂、シアノアクリレート系樹脂等をソルダーレジスト膜４８の材料として用いてもよい。なお、１種類の樹脂によりソルダーレジスト膜４８を形成してもよいし、２種類以上の樹脂の混合物によりソルダーレジスト膜４８を形成してもよい。
ソルダーレジスト膜４８における熱伝導率は、０．１Ｗ／ｍＫ以下とすることが望ましい。ソルダーレジスト膜４８における熱伝導率をこのように低く設定するのは、以下のような理由によるものである。
即ち、ソルダーレジスト膜４８における熱伝導率が比較的高い場合には、不良チップ４ａ（図２（ａ）参照）を交換する際に、隣接する半導体チップ４が実装されている箇所に比較的熱が伝わりやすく、隣接する半導体チップ４が実装されている箇所が過度に高温になってしまう虞がある。そうすると、半導体チップ４の半導体基板６５と回路基板２との熱膨張率の差に起因して、半田バンプ４６等に比較的大きなストレスが加わる。そうすると、半導体チップ４と回路基板２との間において断線が生じる虞がある。
本実施形態による電子装置では、ソルダーレジスト膜４８における熱伝導率が、０．１Ｗ／ｍＫ以下と極めて低く設定されているため、不良チップ４ａ（図２（ａ）参照）を交換する際に、隣接する半導体チップ４が実装されている箇所に熱が伝わるのを抑制することができ、隣接する半導体チップ４が実装されている箇所が過度に高温になるのを防止することができる。このため、本実施形態によれば、半導体チップ４ａの交換を繰り返し行った場合であっても、不良チップ４ａに隣接する半導体チップ４と回路基板２との間において断線が生じるのを防止することが可能となる。
このような理由により、ソルダーレジスト膜４８における熱伝導率は、０．１Ｗ／ｍＫ以下とすることが望ましい。
ここでは、ソルダーレジスト膜４８における熱伝導率を、例えば０．０５Ｗ／ｍＫ程度とする。
ソルダーレジスト膜４８の気泡の平均直径は、０．１〜３０μｍの範囲内であることが望ましい。ソルダーレジスト膜４８内の気泡の平均直径が３０μｍより大きい場合には、ソルダーレジスト膜４８の表面に大きな孔が形成されてしまう場合がある。また、気泡が互いに繋がって配線（図示せず）等に達する孔が形成されてしまう場合もある。また、ソルダーレジスト膜４８の強度も低下してしまう。従って、ソルダーレジスト膜４８内の気泡の平均直径は３０μｍ以下であることが望ましい。また、ソルダーレジスト膜４８内の気泡の平均直径が０．１μｍより小さい場合には、ソルダーレジスト膜４８における熱伝導率を十分に小さくすることができず、十分な断熱効果が得られない。このような理由により、ソルダーレジスト膜４８内の気泡の平均直径は、０．１〜３０μｍの範囲内であることが望ましい。
更には、ソルダーレジスト膜４８の気泡の平均直径は、２〜２０μｍの範囲内であることがより望ましい。ソルダーレジスト膜４８内の気泡の平均直径を２０μｍ以下とすれば、ソルダーレジスト膜４８の表面に大きな孔が形成されるのをより防止することができ、配線（図示せず）等に達する孔が形成されるのをより防止することができ、ソルダーレジスト膜４８の強度も十分に確保することが可能となる。また、ソルダーレジスト膜４８内の気泡の平均直径が２μｍ以上であれば、ソルダーレジスト膜４８における熱伝導率をより十分に小さくすることができ、より十分な断熱効果が得られる。このような理由により、ソルダーレジスト膜４８内の気泡の平均直径は、２〜２０μｍの範囲内であることが更に望ましい。
ここでは、ソルダーレジスト膜４８内の気泡の平均直径を、例えば１１〜１３μｍ程度とする。
また、本実施形態においてソルダーレジスト膜４８に独立気泡を形成しているのは、以下のような理由によるものである。即ち、ソルダーレジスト膜４８内に形成された気泡が連続気泡の場合には、ソルダーレジスト膜４８に配線（図示せず）等に達する孔が形成されてしまう虞がある。ソルダーレジスト膜４８に配線に達する孔が形成された場合には、配線等にはんだが付着するのを防止するというソルダーレジスト膜の機能が損なわれてしまい、また、ソルダーレジスト膜４８の下地に対する密着性も低下してしまう。従って、ソルダーレジスト膜４８内には独立気泡を形成することが望ましい。
ソルダーレジスト膜４８には、電極パッド４４に達する開口部５０が形成されている。
一方、コア基板２０の他方の面には、配線１８を覆うように、例えばガラスクロスエポキシ樹脂より成る絶縁層（層間絶縁膜）５２が形成されている。
絶縁層５２には、配線１８に達するコンタクトホール５４が形成されている。
コンタクトホール５４内には、例えばＣｕより成るビア５６が埋め込まれている。
ビア５６が埋め込まれた絶縁層５２の一の面（コア基板２０に接する面とは反対側の面）には、ビア５６に接続された配線５８が形成されている。
配線５８が形成された絶縁層５２の一の面（コア基板２０に接する面とは反対側の面）には、配線５８を覆うように、例えばガラスクロスエポキシ樹脂より成る絶縁層（層間絶縁膜）６０が形成されている。
絶縁層６０には、配線５８に達するコンタクトホール６２が形成されている。
コンタクトホール６２内には、例えばＣｕより成るビア６４が埋め込まれている。
ビア６４が埋め込まれた絶縁層６０の一の面（絶縁層５２に接する面とは反対側の面）には、ビア６４に接続された配線６６が形成されている。
こうして、回路基板２が構成されている。
回路基板２上には、半導体素子（半導体チップ）４が実装されている。互いに隣接する半導体チップ４の間隔は、例えば１２ｍｍ程度である。半導体チップ４は、半田バンプ４６を介して、回路基板２に形成された電極パッド４４に電気的に接続されている。
回路基板２と半導体チップ４との間、より具体的には、ソルダーレジスト膜４８と半導体チップ４の半導体基板６５との間には、半田バンプ４６を埋め込むように、発泡体より成る封止樹脂層（アンダーフィル）６８が形成されている。封止樹脂層６８の基材中には、多数の独立気泡が形成されている。
封止樹脂層６８を構成する発泡体の基材としては、例えば熱硬化性樹脂が用いられている。かかる熱硬化性樹脂としては、例えば、エポキシ樹脂が用いられている。
なお、ここでは、かかる熱硬化性樹脂としてエポキシ樹脂を用いる場合を例に説明したが、かかる熱硬化性樹脂はエポキシ樹脂に限定されるものではない。耐熱性、耐薬品性、電気特性が優れる熱硬化性樹脂を、封止樹脂層を構成する発泡体の基材として適宜用いることができる。例えば、ポリイミド系樹脂、アクリル系樹脂、シアネートエステル系樹脂、シリコーン系樹脂、ウレタン系樹脂、ポリエステル系樹脂、オキセタン系樹脂、シアノアクリレート系樹脂等を、封止樹脂層を構成する発泡体の基材として用いてもよい。
また、かかる熱硬化性樹脂に熱可塑性樹脂を添加してもよい。かかる熱可塑性樹脂としては、例えば、フッ素系樹脂、ポリフェニレンエーテル系樹脂、ポリフェニレンスルフィド系樹脂、ポリカーボネート系樹脂、ポリエーテルイミド系樹脂、ポリエーテルエーテルケトン系樹脂、ポリアリレート系樹脂、ポリアミド系樹脂、ポリアミドイミド系樹脂、ポリブタジエン系樹脂等を用いることができる。なお、かかる熱可塑性樹脂は、これらに限定されるものではない。なお、熱硬化性樹脂に１種類の熱可塑性樹脂を添加してもよいし、熱硬化性樹脂に２種類以上の熱可塑性樹脂を添加してもよい。
封止樹脂層６８における熱伝導率は、０．１Ｗ／ｍＫ以下とすることが望ましい。封止樹脂層６８における熱伝導率をこのように低く設定するのは、以下のような理由によるものである。
即ち、封止樹脂層６８における熱伝導率が比較的高い場合には、不良チップ４ａ（図２（ａ）参照）を交換する際に、隣接する半導体チップ４が実装されている箇所に熱が伝わりやすく、隣接する半導体チップ４が実装されている箇所が過度に高温になってしまう。そうすると、半導体チップ４の半導体基板６５と回路基板２との熱膨張率の差に起因して、半田バンプ４６等に大きなストレスが加わる。そうすると、半導体チップ４と回路基板２との間において断線が生じる虞がある。
本実施形態による電子装置では、封止樹脂層６８における熱伝導率が、０．１Ｗ／ｍＫ以下と極めて低く設定されているため、不良チップ４ａ（図２（ａ）参照）を交換する際に、隣接する半導体チップ４が実装されている箇所に熱が伝わるのを抑制することができ、隣接する半導体チップ４が実装されている箇所が過度に高温になるのを防止することができる。このため、本実施形態によれば、半導体チップ４ａの交換を繰り返し行った場合であっても、不良チップ４ａに隣接する半導体チップ４と回路基板２との間において断線が生じるのを防止することが可能となる。
このような理由により、封止樹脂層６８における熱伝導率は、０．１Ｗ／ｍＫ以下とすることが望ましい。
ここでは、封止樹脂層６８における熱伝導率を、例えば０．０５Ｗ／ｍＫ程度とする。
封止樹脂層６８の気泡の平均直径は、０．１〜３０μｍの範囲内であることが望ましい。封止樹脂層６８内の気泡の平均直径が３０μｍより大きい場合には、封止樹脂層６８の強度が低下してしまう。従って、封止樹脂層６８内の気泡の平均直径は３０μｍ以下であることが望ましい。また、封止樹脂層６８内の気泡の平均直径が０．１μｍより小さい場合には、封止樹脂層６８において熱伝導率を十分に小さくすることができず、十分な断熱効果が得られない。このような理由により、封止樹脂層６８内の気泡の平均直径は、０．１〜３０μｍの範囲内であることが望ましい。
更には、封止樹脂層６８の気泡の平均直径は、２〜２０μｍの範囲内であることがより望ましい。封止樹脂層６８の気泡の平均直径を２０μｍ以下とすれば、封止樹脂層６８の強度を十分に確保することが可能となる。また、封止樹脂層６８内の気泡の平均直径が２μｍ以上であれば、封止樹脂層６８における熱伝導率をより十分に小さくすることができ、より十分な断熱効果が得られる。このような理由により、封止樹脂層６８内の気泡の平均直径は、２〜２０μｍの範囲内であることがより望ましい。
ここでは、封止樹脂層６８内の気泡の平均直径を、例えば１１〜１３μｍ程度とする。
また、封止樹脂層６８の体積絶縁抵抗率は、１×１０１１Ω・ｃｍ以上とすることが望ましい。即ち、封止樹脂層６８の絶縁性を十分に高く設定することが望ましい。体積絶縁抵抗率とは、絶縁材料と接触した２つの電極に直流電圧を印加し、印加した電圧を材料内部に流れる電流で除算して得られた体積抵抗を、体積抵抗率に換算したものである。
また、封止樹脂層６８の引張せん断接着強さは、１０ＭＰａ以上とすることが望ましい。即ち、封止樹脂層６８の下地に対する接着強度を十分に大きく設定することが望ましい。引張せん断接着強さとは、接着面に平行な引っ張りせん断加重を加え、接着が剥がれるときの力の大きさのことである。
また、本実施形態において封止樹脂層６８に独立気泡を形成しているのは、以下のような理由によるものである。即ち、封止樹脂層６８内に形成された気泡が連続気泡の場合には、十分な機械的強度を得ることができない。また、封止樹脂層６８内に形成された気泡が連続気泡の場合には、封止樹脂層６８と半導体チップ４との間における接着強度が低下し、また、封止樹脂層６８とソルダーレジスト膜４８との間における接着強度も低下してしまう。このような理由により、封止樹脂層６８内には独立気泡を形成することが望ましい。
こうして本実施形態による電子装置が構成されている。
（評価結果）
次に、本実施形態による電子装置の評価結果について説明する。
まず、本実施形態による電子装置について、回路基板２上に実装された半導体チップ４の交換（リプレース）を繰り返し行った。また、比較例として、ソルダーレジスト膜及び封止樹脂層のいずれにも発泡体が用いられていない電子装置について、半導体チップの交換を繰り返し行った。
回路基板２上に実装された半導体チップ４の交換は以下のようにして行った。図２乃至図４は、半導体チップの交換方法を示す工程断面図である。
即ち、まず、回路基板２上に実装された複数の半導体チップ４のうちの一の半導体チップ（不良チップ）について、ＮＭＰ（Ｎ−メチル−２−ピロリドン）より成る有機溶剤を用いて、封止樹脂層６８を溶解した。図２（ａ）は、不良チップ４ａと回路基板２との間に形成されている封止樹脂層６８に有機溶剤７０を滴下する状態を示す断面図である。
次に、回路基板２を１５０℃で予備加熱した。
次に、リプレース用のツールヘッド７２を用いて、不良チップ４ａを３２０℃で選択的に加熱することにより、不良チップ４ａと回路基板２とを接続する半田バンプ４６を溶融させた。図２（ｂ）は、ツールヘッドを用いて不良チップを選択的に加熱している状態を示す断面図である。
次に、リプレース用の吸着ヘッド７４を用いて不良チップ４ａを吸着することにより、不良チップ４ａを回路基板２からはずした。図３（ａ）は、吸着ヘッドを用いて不良チップをはずす状態を示す断面図である。
不良チップ４ａをはずした段階では、不良チップ４ａが実装されていた箇所に、残渣物７６、即ち、不良チップ４ａと回路基板２との間を封止していた封止樹脂層６８、及び、不良チップ４ａと回路基板２とを電気的に接続していた半田４６が残存している。
次に、半田吸い取り機（図示せず）や溶剤等を用いて、回路基板２上に残存している残渣物７６を除去した。図３（ｂ）は、溶剤７８を滴下する状態を示す断面図である。図４（ａ）は、残渣物７６が除去された状態を示す断面図である。
次に、溶剤を用いて、回路基板１０の電極パッド４４の表面を清浄化した。
次に、不良チップ４ａが実装されていた箇所に、新しく用意した半導体チップ４を実装した。
次に、半導体チップ４と回路基板１０との間に封止樹脂層６８を形成した。
次に、熱処理を行うことにより、封止樹脂層６８を発泡させた。
このようにして、回路基板２上に実装された半導体チップ４ａの交換を行った。
比較例による電子装置の場合には、半導体チップ４ａの交換を同じ箇所で４回繰り返した時点で、隣接する半導体チップ４と回路基板２との間において断線が生じた。隣接する半導体チップ４と回路基板２との間において断線が生じたのは、不良チップ４ａを交換する際に、隣接する半導体チップ４が実装されている箇所に熱が伝わり、隣接する半導体チップ４が実装されている箇所が高温になり、半導体チップ４の半導体基板６５と回路基板２との熱膨張率の差に起因して、半田バンプ４６等に大きなストレスが加わったためと考えられる。
一方、本実施形態による電子装置では、半導体チップ４ａの交換を繰り返し行っても、不良チップ４ａに隣接する半導体チップ４と回路基板２との間において断線は生じなかった。本実施形態において半導体チップ４と回路基板２との間において断線が生じなかったのは、封止樹脂層６８とソルダーレジスト膜９８とが熱伝導率が極めて低い発泡体により構成されているため、不良チップ４ａを交換する際に、隣接する半導体チップ４が実装されている箇所に熱が伝わるのが抑制され、隣接する半導体チップ４が実装されている箇所が高温になるのが抑制され、半田バンプ４６等に大きなストレスが加わるのが抑制されたためと考えられる。
また、熱伝導解析及びCoffin-Manson則を用いて、半導体チップ４と回路基板２との接続寿命についてのシミュレーションを行った。シミュレーションを行う際には、封止樹脂層６８とソルダーレジスト膜４８とにおける熱伝導率を以下のように設定した。即ち、本実施形態による電子装置については、封止樹脂層６８とソルダーレジスト膜４８とにおける熱伝導率を０．０８（Ｗ／ｍＫ）とした。比較例による電子装置については、封止樹脂層６８とソルダーレジスト膜４８とにおける熱伝導率を０．３（Ｗ／ｍＫ）とした。
シミュレーションの結果、本実施形態による電子装置の場合には、比較例による電子装置と比較して、不良チップ４ａに隣接する半導体チップ４が実装されている箇所における温度が、６℃低くなることが分かった。
また、比較例による電子装置の場合には、半導体チップ４と回路基板２との接続寿命は９年７ヶ月であった。
一方、本実施形態による電子装置の場合には、半導体チップ４と回路基板２との接続寿命は１０年３ヶ月であった。
これらのことから、本実施形態によれば、不良チップ４ａを交換する際に、隣接する半導体チップ４が実装されている箇所における温度上昇をかなり抑制し得ることが分かる。また、本実施形態によれば、製品保証期間が例えば１０年に設定された場合であっても、かかる製品保証期間を満足し得ることが分かる。
また、封止樹脂層６８の体積絶縁抵抗率について測定を行った。
比較例による電子装置の場合には、体積絶縁抵抗率は１．７×１０１１Ω・ｃｍであった。
一方、本実施形態による電子装置の場合には、体積絶縁抵抗率は１．５×１０１１Ω・ｃｍであった。
これらのことから、本実施形態による電子装置においても、比較例による電子装置と同様に、良好な体積絶縁抵抗率が得られることが分かる。即ち、本実施形態においても、比較例による電子装置と同様に、封止樹脂層６８において良好な絶縁性が得られることが分かる。
また、封止樹脂層６８の引張せん断接着強さについて測定を行った。
比較例による電子装置の場合には、引張せん断接着強さは１２ＭＰａであった。
一方、本実施形態による電子装置の場合には、引張せん断接着強さは１１ＭＰａであった。
これらのことから、本実施形態による電子装置においても、比較例による電子装置と同様に、十分な引張せん断接着強さが得られることが分かる。
また、封止樹脂層６８の弾性率について測定を行った。なお、本実施形態による電子装置においては、封止樹脂層６８における気泡の体積率を２０％とした。
比較例による電子装置では、封止樹脂層６８の弾性率は６ＧＰａであった。
一方、本実施形態による電子装置では、封止樹脂層６８の弾性率は４．８ＧＰａであった。
これらのことから、本実施形態によれば、封止樹脂層６８において比較的小さい弾性率が得られることが分かる。本実施形態によれば、封止樹脂層６８における弾性率が比較的小さいため、半導体チップ４の半導体基板６５と回路基板２との熱膨張率の差に起因するストレスを、封止樹脂層６８により効果的に吸収し得る。このため、本実施形態によれば、不良チップ４ａを交換する際に、隣接する半導体チップ４の半田バンプ４６等に大きなストレスが加わるのを防止することができる。
このように、本実施形態によれば、封止樹脂層６８とソルダーレジスト膜４８とに発泡体が用いられているため、封止樹脂層６８とソルダーレジスト膜４８とにおける熱伝導率を比較的低くすることができる。このため、不良チップ４ａを交換する際に、隣接する半導体チップ４が設けられている箇所が過度に温度上昇するのを防止することができる。このため、本実施形態によれば、不良チップ４ａを交換する際に、隣接する半導体チップ４の半田バンプ４６等に大きなストレスが加わるのを防止することができる。従って、本実施形態によれば、信頼性や製造歩留りを向上することができ、また、低コスト化を実現することができる。
また、本実施形態によれば、封止樹脂層６８等における熱伝導率が比較的低いため、不良チップ４ａに熱を加えて半田バンプ４６を溶融させ、不良チップ４ａを回路基板２上から取り外す際に、半田バンプ４６を短時間で溶融させることができる。このため、本実施形態によれば、不良チップ４ａの交換に要する時間を短縮することができる。
（電子装置の製造方法）
次に、本実施形態による電子装置の製造方法を図５乃至図８を用いて説明する。図５乃至図８は、本実施形態による電子装置の製造方法を示す工程断面図である。
まず、図５（ａ）に示すようにコア基板２０を用意する。コア基板２０は、例えば以下のようにして製造することができる。
即ち、まず、両面にＣｕ膜（銅箔）が形成された支持基板１０（コア材）を用意する。支持基板１０の材料は、例えばエポキシ樹脂とする。
次に、ドリルマシンを用いて、支持基板１０に貫通孔１２を形成する。
次に、デスミア処理を行う。即ち、貫通孔１２を形成する際に生じたスミアを、薬液を用いて除去する。
次に、無電解めっき法により、全面に例えばＣｕより成るめっき膜（図示せず）を形成する。これにより、貫通孔１２内にＣｕより成る導電膜（図示せず）が形成される。
次に、貫通孔１２内に、金属材料より成るビア１４を埋め込む。
次に、フォトリソグラフィ技術を用い、Ｃｕ膜をパターニングする。こうして、支持基板１０の一方の面及び他方の面に、Ｃｕより成る配線１６，１８がそれぞれ形成される。
こうして、コア基板２０が製造される。
次に、真空プレス装置を用いて、ガラスクロスにエポキシ樹脂を含浸して成るプリプレグを、コア基板２０の両面に貼り付ける。こうして、コア基板２０の一方の面及び他方の面に、ガラスクロスエポキシ樹脂より成る絶縁層２２，２４がそれぞれ形成される（図５（ｂ）参照）。
次に、例えば炭酸ガスレーザを用い、コア基板２０の一方の面に形成された配線１６に達するコンタクトホール２４を絶縁層２２に形成する。
次に、例えば無電解めっき法により、コンタクトホール２４内及び絶縁層２２上にシード層（図示せず）を形成する。
次に、スピンコート法により、シード層上にフォトレジスト膜（図示せず）を形成する。
次に、コンタクトホール２４内のシード層に達する開口部（図示せず）を、フォトレジスト膜に形成する。かかる開口部は、コンタクトホール２４内にビア２６を埋め込むためのものである。
次に、例えば電気めっき法により、コンタクトホール２４内に例えばＣｕより成るビア２６を埋め込む。この後、フォトレジスト膜を剥離する。
次に、スピンコート法により、絶縁層２２上にフォトレジスト膜（図示せず）を形成する。
次に、フォトレジスト膜にシード層に達する開口部（図示せず）を形成する。かかる開口部は、配線２８を形成するためのものである。
次に、例えば電気めっき法により、開口部内に例えばＣｕより成る配線２８を形成する。この後、フォトレジスト膜を剥離する（図５（ｃ）参照）。
次に、配線２８の周囲に表出しているシード層をウエットエッチングにより除去する。
次に、真空プレス装置を用い、ガラスクロスにエポキシ樹脂を含浸して成るプリプレグを、絶縁層２２等が形成されたコア基板２０上に貼り付ける。こうして、配線２８等が形成された絶縁層２２上に、ガラスクロスエポキシ樹脂より成る絶縁層３０が形成される。
次に、例えば炭酸ガスレーザを用い、配線２８に達するコンタクトホール３２を絶縁層３０に形成する。
なお、ここでは、炭酸ガスレーザを用いてコンタクトホール３２を形成する場合を例に説明したが、コンタクトホール３２の形成方法はこれに限定されるものではない。例えば、ＵＶ−ＹＡＧレーザを用いて絶縁層３０にコンタクトホール３２を形成することも可能である。また、プラズマを用いたドライエッチング等により絶縁層３０にコンタクトホール３２を形成することも可能である。
次に、スピンコート法により、シード層上にフォトレジスト膜（図示せず）を形成する。
次に、コンタクトホール３２内のシード層に達する開口部（図示せず）を、フォトレジスト膜に形成する。かかる開口部は、コンタクトホール３２内にビア３４を埋め込むためのものである。
次に、例えば電気めっき法により、コンタクトホール３２内に例えばＣｕより成るビア３４を埋め込む。この後、フォトレジスト膜を剥離する。
次に、スピンコート法により、絶縁層３０上にフォトレジスト膜（図示せず）を形成する。
次に、フォトレジスト膜にシード層に達する開口部（図示せず）を形成する。かかる開口部は、配線３６を形成するためのものである。
次に、例えば電気めっき法により、開口部内に例えばＣｕより成る配線３６を形成する。この後、フォトレジスト膜を剥離する（図５（ｄ）参照）。
次に、配線３６の周囲に表出しているシード層をウエットエッチングにより除去する。
次に、例えば炭酸ガスレーザを用い、コア基板２０の他方の面（絶縁膜２２が形成された面とは反対側の面）に形成された絶縁層５２に、配線１８に達するコンタクトホール５４を形成する。
次に、例えば無電解めっき法により、コンタクトホール５４内及び絶縁層５２の一の面（コア基板２０に接する面とは反対側の面）にシード層（図示せず）を形成する。
次に、スピンコート法により、シード層の一の面（絶縁層５２に接する面とは反対側の面）にフォトレジスト膜（図示せず）を形成する。
次に、コンタクトホール５４内のシード層に達する開口部（図示せず）をフォトレジスト膜に形成する。かかる開口部は、コンタクトホール５４内にビア５６を埋め込むためのものである。
次に、例えば電気めっき法により、コンタクトホール５４内に例えばＣｕより成るビア５６を埋め込む。この後、フォトレジスト膜を剥離する。
次に、スピンコート法により、絶縁層５２の一の面（コア基板２０に接する面とは反対側の面）にフォトレジスト膜（図示せず）を形成する。
次に、フォトレジスト膜にシード層に達する開口部（図示せず）を形成する。かかる開口部は、配線５８を形成するためのものである。
次に、例えば電気めっき法により、開口部内に例えばＣｕより成る配線５８を形成する。この後、フォトレジスト膜を剥離する（図６（ａ）参照）。
次に、配線５８の周囲に表出しているシード層をウエットエッチングにより除去する。
次に、真空プレス装置を用い、ガラスクロスにエポキシ樹脂を含浸して成るプリプレグを、絶縁層５２の一の面（コア基板２０に接する面とは反対側の面）に貼り付ける。こうして、配線５８等が形成された絶縁層５２の一の面（コア基板２０に接する面とは反対側の面）に、ガラスクロスエポキシ樹脂より成る絶縁層６０が形成される。
次に、例えば炭酸ガスレーザを用い、配線５８に達するコンタクトホール６２を絶縁層６０に形成する。
次に、例えば無電解めっき法により、コンタクトホール６２内及び絶縁層６０の一の面（絶縁層５２に接する面とは反対側の面）にシード層（図示せず）を形成する。
次に、スピンコート法により、シード層の一の面（絶縁層６０に接する面とは反対側の面）にフォトレジスト膜（図示せず）を形成する。
次に、コンタクトホール６２内のシード層に達する開口部（図示せず）をフォトレジスト膜に形成する。かかる開口部は、コンタクトホール６２内にビア６４を埋め込むためのものである。
次に、例えば電気めっき法により、コンタクトホール６２内に例えばＣｕより成るビア６４を埋め込む。この後、フォトレジスト膜を剥離する。
次に、スピンコート法により、絶縁層６０の一の面（絶縁層５２に接する面とは反対側の面）にフォトレジスト膜（図示せず）を形成する。
次に、フォトレジスト膜にシード層に達する開口部（図示せず）を形成する。かかる開口部は、配線６６を形成するためのものである。
次に、例えば電気めっき法により、開口部内に例えばＣｕより成る配線６６を形成する。この後、フォトレジスト膜を剥離する（図６（ｂ）参照）。
次に、配線６６の周囲に表出しているシード層をウエットエッチングにより除去する。
次に、真空プレス装置を用い、ガラスクロスにエポキシ樹脂を含浸して成るプリプレグを、配線３６が形成された絶縁層３０上に貼り付ける。こうして、配線３６等が形成された絶縁層３０上に、ガラスクロスエポキシ樹脂より成る絶縁層３８が形成される（図６（ｃ）参照）。
次に、例えば炭酸ガスレーザを用い、配線３６に達するコンタクトホール４０を絶縁層３８に形成する（図７（ａ）参照）。
次に、例えば無電解めっき法により、コンタクトホール４０内及び絶縁層３８上にシード層（図示せず）を形成する。
次に、スピンコート法により、シード層上にフォトレジスト膜（図示せず）を形成する。
次に、コンタクトホール４０内のシード層に達する開口部（図示せず）を、フォトレジスト膜に形成する。かかる開口部は、コンタクトホール４０内にビア４２を埋め込むためのものである。
次に、例えば電気めっき法により、コンタクトホール４０内に例えばＣｕより成るビア４２を埋め込む。この後、フォトレジスト膜を剥離する（図７（ｂ）参照）。
次に、スピンコート法により、絶縁層３８上にフォトレジスト膜（図示せず）を形成する。
次に、フォトレジスト膜にシード層に達する開口部（図示せず）を形成する。かかる開口部は、電極パッド４４を形成するためのものである。
次に、例えば電気めっき法により、開口部内に例えばＮｉ層とＡｕ層とを順次形成する。
こうして、Ｎｉ層とＡｕ層を順次積層して成る積層膜より成る電極パッド４４が形成される。この後、フォトレジスト膜を剥離する（図７（ｃ）参照）。
次に、電極パッド４４の周囲に表出しているシード層をウエットエッチングにより除去する。
次に、例えばスピンコート法により、発泡剤を含む樹脂を、電極パッド４４が形成された絶縁層３８上に塗布する。かかる樹脂は、ソルダーレジスト膜４８を形成するためのものである。かかる樹脂としては、例えば感光性のエポキシ系樹脂を用いる。発泡剤としては、例えばアルカリ金属炭酸塩より成る発泡剤を用いる。アルカリ金属炭酸塩としては、例えば炭酸ナトリウムを用いる。より具体的には、発泡剤として粉末状の炭酸ナトリウムを用いる。発泡剤の平均直径は例えば１０μｍ程度とする。樹脂組成物に対する発泡剤の割合としては、樹脂組成物の総量１００重量部に対して発泡剤の割合を例えば３０重量部とする。発泡剤は、樹脂中に均一に分散させる。
なお、ここでは、ソルダーレジスト膜４８の材料としてエポキシ樹脂を用いる場合を例に説明したが、ソルダーレジスト膜４８の材料はエポキシ樹脂に限定されるものではない。耐熱性、耐薬品性、電気特性、密着性等が優れる材料をソルダーレジスト膜４８の材料として適宜用いることができる。例えば、ビスマレイミド・トリアジン（ＢＴ）系樹脂、ポリフェニレンエーテル（ＰＰＥ）系樹脂、ポリイミド系樹脂、ポリアミドイミド系樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）系樹脂、シアネートエステル系樹脂、シアノアクリレート系樹脂等をソルダーレジスト膜４８の材料として用いてもよい。なお、１種類の樹脂によりソルダーレジスト膜４８を形成してもよいし、２種類以上の樹脂の混合物によりソルダーレジスト膜４８を形成してもよい。
次に、ソルダーレジスト膜４８に対して熱処理を行う。この熱処理は、ソルダーレジスト膜４８を発泡させるとともに、ソルダーレジスト膜４８を硬化させるためのものである。熱処理温度は、例えば１３０℃とする。このような熱処理を行うことにより、発泡剤が反応を起こしてＣＯ２が発生し、樹脂より成る基材中に気泡が形成される。樹脂よりなる基材中には、多数の独立気泡が形成される。こうして発泡体より成るソルダーレジスト膜４８が形成される。
ソルダーレジスト膜４８の気泡の平均直径は、上述したように、０．１〜３０μｍの範囲内であることが望ましい。ソルダーレジスト膜４８内の気泡の平均直径が３０μｍより大きい場合には、ソルダーレジスト膜４８の表面に大きな孔が形成されてしまう場合があり、ソルダーレジスト膜４８の強度も低下してしまう。従って、ソルダーレジスト膜４８内の気泡の平均直径は３０μｍ以下であることが望ましい。また、ソルダーレジスト膜４８内の気泡の平均直径が０．１μｍより小さい場合には、ソルダーレジスト膜４８における熱伝導率を十分に小さくすることができず、十分な断熱効果が得られない。このような理由により、ソルダーレジスト膜４８内の気泡の平均直径は、０．１〜３０μｍの範囲内であることが望ましい。
また、上述したように、ソルダーレジスト膜４８の気泡の平均直径が２〜２０μｍの範囲内であることが更に望ましい。ソルダーレジスト膜４８内の気泡の平均直径を２０μｍ以下とすれば、ソルダーレジスト膜４８の表面に大きな孔が形成されるのをより防止することができ、ソルダーレジスト膜４８の強度も十分に確保することが可能となる。また、ソルダーレジスト膜４８内の気泡の平均直径が２μｍ以上であれば、熱伝導率をより十分に小さくすることができ、より十分な断熱効果が得られる。このような理由により、ソルダーレジスト膜４８内の気泡の平均直径は、２〜２０μｍの範囲内であることが更に望ましい。
ここでは、ソルダーレジスト膜４８内の気泡の平均直径は、例えば１１〜１３μｍ程度とする。
また、上述したように、ソルダーレジスト膜４８には独立気泡を形成することが望ましい。即ち、ソルダーレジスト膜４８内に形成された気泡が連続気泡の場合には、ソルダーレジスト膜４８に配線（図示せず）等に達する孔が形成されてしまう虞がある。ソルダーレジスト膜４８に配線に達する孔が形成された場合には、配線等にはんだが付着するのを防止するというソルダーレジスト膜４８の機能が損なわれてしまい、また、ソルダーレジスト膜４８の下地に対する密着性も低下してしまう。従って、ソルダーレジスト膜４８内には独立気泡を形成することが望ましい。
こうして、熱伝導率が例えば０．０５Ｗ／ｍＫ程度の発泡体より成るソルダーレジスト膜４８が形成される。
なお、ソルダーレジスト膜４８における熱伝導率は、０．０５Ｗ／ｍＫ程度に限定されるものではない。ソルダーレジスト膜４８における熱伝導率は、上述したように、０．１Ｗ／ｍＫ以下とすることが望ましい。
即ち、ソルダーレジスト膜４８における熱伝導率が比較的高い場合には、不良チップ４ａ（図２（ａ）参照）を交換する際に、隣接する半導体チップ４が実装されている箇所に比較的熱が伝わりやすく、隣接する半導体チップ４が実装されている箇所が過度に高温になってしまう虞がある。そうすると、半導体チップ４の半導体基板６５と回路基板２との熱膨張率の差に起因して、半田バンプ４６等に比較的大きなストレスが加わる。そうすると、半導体チップ４と回路基板２との間において断線が生じる虞がある。
一方、ソルダーレジスト膜４８における熱伝導率を０．１Ｗ／ｍＫ以下と低く設定すれば、不良チップ４ａ（図２（ａ）参照）を交換する際に、隣接する半導体チップ４が実装されている箇所に熱が伝わるのを抑制することができ、隣接する半導体チップ４が実装されている箇所が過度に高温になるのを防止することができる。このため、本実施形態によれば、半導体チップ４ａの交換を繰り返し行った場合であっても、不良チップ４ａに隣接する半導体チップ４と回路基板２との間において断線が生じるのを防止することが可能となる。
このような理由により、ソルダーレジスト膜４８における熱伝導率は、上述したように、０．１Ｗ／ｍＫ以下とすることが望ましい。
次に、フォトリソグラフィ技術を用い、ソルダーレジスト膜４８に電極パッド４４に達する開口部５０を形成する。
こうして、回路基板２が製造される（図８（ａ）参照）。
次に、半導体チップ（半導体素子）４を用意する。ここで、半導体チップ４について説明する。半導体チップ４の寸法は、例えば２０ｍｍ×２０ｍｍである。半導体チップ４には、０．２２ｍｍのピッチで電極パッド（図示せず）が形成されている。電極パッドのランド径は例えば０．１５ｍｍである。電極パッドには、半田ペーストより成る半田バンプ４６が形成されている。半田ペーストより成る半田バンプ４６は、例えばスクリーン印刷法等により形成されている。半田バンプ４６の材料は、例えばＳｎ３Ａｇ０．５Ｃｕである。半田バンプ４６には、フラックスが塗布されている。
次に、チップマウンタを用い、回路基板２上に半導体素子４を仮実装する。こうして、複数の半導体チップ４が、例えば１２ｍｍのピッチで回路基板２上に仮実装される。
次に、リフロー炉内に回路基板２を導入する。リフロー炉の設定温度は、例えば２７０℃とする。これにより、半田バンプ４６が溶融し、半導体チップ４の電極パッドと回路基板２の電極パッド４４とが半田バンプ４６により接合される。こうして、回路基板２上に、半導体チップ４が実装される（図８（ｂ）参照）。
次に、回路基板２と半導体チップ４との間、より具体的には、ソルダーレジスト膜４８と半導体チップ４との間に、半田バンプ４６を埋め込むように、発泡剤を含む樹脂よりアンダーフィル材を注入する。アンダーフィル材は、封止樹脂層６８を形成するためのものである。
かかる樹脂としては、例えば熱硬化性樹脂を用いる。かかる熱硬化性樹脂としては、例えばエポキシ系樹脂を用いる。発泡剤としては、例えばアルカリ金属炭酸塩より成る発泡剤を用いる。アルカリ金属炭酸塩より成る発泡剤としては、例えば炭酸ナトリウムを用いる。かかる炭酸ナトリウムとしては、例えば粉末状の炭酸ナトリウムを用いる。発泡剤の平均直径は例えば１０μｍ程度とする。樹脂組成物に対する発泡剤の割合としては、樹脂組成物の総量１００重量部に対して発泡剤の割合を例えば１〜３０重量部とする。発泡剤は、樹脂中に均一に分散させる。
なお、ここでは、熱硬化性樹脂としてエポキシ樹脂を用いる場合を例に説明したが、かかる熱硬化性樹脂はエポキシ樹脂に限定されるものではない。耐熱性、耐薬品性、電気特性が優れる熱硬化性樹脂を適宜用いることができる。例えば、ポリイミド系樹脂、アクリル系樹脂、シアネートエステル系樹脂、シリコーン系樹脂、ウレタン系樹脂、ポリエステル系樹脂、オキセタン系樹脂、シアノアクリレート系樹脂等を、封止樹脂層６８の材料として用いてもよい。
また、かかる熱硬化性樹脂に熱可塑性樹脂を添加してもよい。かかる熱可塑性樹脂としては、例えば、フッ素系樹脂、ポリフェニレンエーテル系樹脂、ポリフェニレンスルフィド系樹脂、ポリカーボネート系樹脂、ポリエーテルイミド系樹脂、ポリエーテルエーテルケトン系樹脂、ポリアリレート系樹脂、ポリアミド系樹脂、ポリアミドイミド系樹脂、ポリブタジエン系樹脂等を用いることができる。なお、かかる熱可塑性樹脂は、これらに限定されるものではない。また、熱硬化性樹脂に１種類の熱可塑性樹脂を添加してもよいし、熱硬化性樹脂に２種類以上の熱可塑性樹脂を添加してもよい。
次に、回路基板２を熱処理装置（オーブン）内に導入し、熱処理を行う。この熱処理は、半導体チップ４と回路基板２との間にアンダーフィル材を入り込ませ、アンダーフィル材を発泡させるとともに、アンダーフィル材を硬化させるためのものである。熱処理温度は、例えば８０℃程度とする。熱処理時間は、例えば１２０分程度とする。このような熱処理を行うことにより、発泡剤が反応を起こしてＣＯ２が発生し、樹脂より成る基材中に気泡が形成される。樹脂よりなる基材中には、多数の独立気泡が形成される。こうして発泡体より成る封止樹脂層（アンダーフィル）６８が形成される。
こうして、熱伝導率が例えば０．０５Ｗ／ｍＫ程度の発泡体より成る封止樹脂層６８が形成される。
なお、封止樹脂層６８における熱伝導率は、０．０５Ｗ／ｍＫ程度に限定されるものではない。封止樹脂層６８における熱伝導率は、上述したように、０．１Ｗ／ｍＫ以下とすることが望ましい。
即ち、封止樹脂層６８における熱伝導率が比較的高い場合には、不良チップ４ａ（図２（ａ）参照）を交換する際に、隣接する半導体チップ４が実装されている箇所に熱が伝わりやすく、隣接する半導体チップ４が実装されている箇所が過度に高温になってしまう。そうすると、半導体チップ４の半導体基板６５と回路基板２との熱膨張率の差に起因して、半田バンプ４６等に大きなストレスが加わる。そうすると、半導体チップ４と回路基板２との間において断線が生じる虞がある。
一方、封止樹脂層６８における熱伝導率を０．１Ｗ／ｍＫ以下と低く設定すれば、不良チップ４ａ（図２（ａ）参照）を交換する際に、隣接する半導体チップ４が実装されている箇所に熱が伝わるのを抑制することができ、隣接する半導体チップ４が実装されている箇所が過度に高温になるのを防止することができる。このため、本実施形態によれば、半導体チップ４ａの交換を繰り返し行った場合であっても、不良チップ４ａに隣接する半導体チップ４と回路基板２との間において断線が生じるのを防止することが可能となる。
このような理由により、封止樹脂層６８における熱伝導率は、０．１Ｗ／ｍＫ以下とすることが望ましい。
封止樹脂層６８の気泡の平均直径は、上述したように、０．１〜３０μｍの範囲内であることが望ましい。封止樹脂層６８内の気泡の平均直径が３０μｍより大きい場合には、封止樹脂層６８の強度が低下してしまう。従って、封止樹脂層６８内の気泡の平均直径は３０μｍ以下であることが望ましい。また、封止樹脂層６８内の気泡の平均直径が０．１μｍより小さい場合には、熱伝導率を十分に小さくすることができず、十分な断熱効果が得られない。このような理由により、封止樹脂層６８内の気泡の平均直径は、０．１〜３０μｍの範囲内であることが望ましい。
また、上述したように、封止樹脂層６８の気泡の平均直径は、２〜２０μｍの範囲内であることが更に望ましい。封止樹脂層６８内の気泡の平均直径を２０μｍ以下とすれば、封止樹脂層６８の強度を十分に確保することが可能となる。また、封止樹脂層６８内の気泡の平均直径が２μｍ以上であれば、熱伝導率をより十分に小さくすることができ、より十分な断熱効果が得られる。このような理由により、封止樹脂層６８内の気泡の平均直径は、２〜２０μｍの範囲内であることが更に望ましい。
ここでは、封止樹脂層６８内の気泡の平均直径を、例えば１１〜１３μｍ程度とする。
また、封止樹脂層６８の体積絶縁抵抗率は、１×１０１１Ω・ｃｍ以上とすることが望ましい。
また、封止樹脂層６８の引張せん断接着強さは、１０ＭＰａ以上とすることが望ましい。
また、上述したように、本実施形態において封止樹脂層５８に独立気泡を形成しているのは、以下のような理由によるものである。即ち、封止樹脂層６８内に形成された気泡が連続気泡の場合には、十分な機械的強度を得ることができない。また、封止樹脂層６８内に形成された気泡が連続気泡の場合には、封止樹脂層６８と半導体チップ４との間における密着性が低下し、また、封止樹脂層６８とソルダーレジスト膜４８との間における密着性も低下してしまう。従って、封止樹脂層６８内には独立気泡を形成することが望ましい。
こうして本実施形態による電子装置が製造される（図８（ｃ）参照）。
次に、こうして製造された電子装置に対して検査を行う。
検査の結果、回路基板２上に実装された半導体チップ４のいずれかに不良チップ４ａ（図２（ａ）参照）が発見された場合には、不良チップ４ａを新しく用意した半導体チップ４に交換する。
不良チップ４ａと新しく用意した半導体チップ４との交換は、例えば以下のようにして行う。
即ち、まず、図２（ａ）に示すように、不良チップ４ａが実装されている箇所の封止樹脂層６８を、例えばＮＭＰ（Ｎ−メチル−２−ピロリドン）より成る有機溶剤７０を用いて溶解する。図２（ａ）は、不良チップ４ａと回路基板２との間に形成されている封止樹脂層６８に有機溶剤７０を滴下する状態を示す断面図である。
次に、回路基板２を例えば１５０℃で予備加熱する。
次に、図２（ｂ）に示すように、リプレース用のツールヘッド７２を用いて、不良チップ４ａを例えば３２０℃で選択的に加熱することにより、不良チップ４ａと回路基板２とを接続する半田バンプ４６を溶融させる。図２（ｂ）は、ツールヘッドを用いて不良チップを選択的に加熱している状態を示す断面図である。
次に、図３（ａ）に示すように、リプレース用の吸着ヘッド７４を用いて不良チップ４ａを吸着することにより、不良チップ４ａを回路基板２からはずす。図３（ａ）は、吸着ヘッドを用いて不良チップをはずす状態を示す断面図である。
不良チップ４ａをはずした段階では、不良チップ４ａが実装されていた箇所に、残渣物７６、即ち、不良チップ４ａと回路基板２との間を封止していた封止樹脂層６８、及び、不良チップ４ａと回路基板２とを電気的に接続していた半田４６が残存している。
次に、半田吸い取り機（図示せず）や溶剤等を用いて、回路基板２上に残存している残渣物７６を除去する。図３（ｂ）は、溶剤７８を滴下する状態を示す断面図である。図４（ａ）は、残渣物７６が除去された状態を示す断面図である。
次に、溶剤を用いて、回路基板１０の電極パッド４４の表面を清浄化する。
次に、不良チップ４ａが実装されていた箇所に、新しく用意した半導体チップ４を実装する。
次に、半導体チップ４と回路基板１０との間に封止樹脂層６８を形成する。
次に、熱処理を行うことにより、封止樹脂層６８を発泡させる。
こうして、不良チップ４ａが新しく用意した半導体チップ４に交換される。
すべての不良チップ４ａが新しく用意した半導体チップ４に交換された後には、電子装置に対する検査を改めて行う。
検査の結果、回路基板２上に実装された半導体チップ４のいずれかに不良チップ４ａが発見された場合には、上記と同様にして、不良チップ４ａを新しく用意した半導体チップ４に交換する。
不良チップ４ａと新しく用意した半導体チップ４との交換は、検査により不良チップ４ａが発見されなくなるまで行われる。
こうして、正常な電子装置が完成する。
［第２実施形態］
本発明の第２実施形態による電子装置及びその製造方法を図９乃至図１２を用いて説明する。図９は、本実施形態による電子装置を示す断面図である。図１乃至図８に示す第１実施形態による電子装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（電子装置）
本実施形態による電子装置は、最上層の絶縁層（層間絶縁膜）３８ａが発泡体により構成されており、ソルダーレジスト膜４８ａが発泡体ではない材料により構成されており、かかるソルダーレジスト膜４８ａが半導体チップ４の実装領域間において分離されていることに主な特徴がある。
図９に示すように、配線３６等が形成された絶縁層３０上には、例えば膜厚８０μｍの発泡体より成る絶縁層３８ａが形成されている。絶縁層３８ａを構成する発泡体の基材としては、例えばエポキシ樹脂が用いられている。絶縁層３８ａの基材中には、多数の独立した気泡（独立気泡）が形成されている。
なお、ここでは、絶縁層３８ａの材料としてエポキシ樹脂を用いる場合を例に説明したが、絶縁層３８ａの材料はエポキシ樹脂に限定されるものではない。耐熱性、耐薬品性、電気特性、密着性等が優れる材料を絶縁層３８ａの材料として適宜用いることができる。例えば、ビスマレイミド・トリアジン（ＢＴ）系樹脂、ポリフェニレンエーテル（ＰＰＥ）系樹脂、ポリイミド系樹脂、ポリアミドイミド系樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）系樹脂、シアネートエステル系樹脂、シアノアクリレート系樹脂等を絶縁層３８ａの材料として用いてもよい。なお、１種類の樹脂により絶縁層３８ａを形成してもよいし、２種類以上の樹脂の混合物により絶縁層３８ａを形成してもよい。
絶縁層３８ａにおける熱伝導率は、０．１Ｗ／ｍＫ以下とすることが望ましい。絶縁層３８ａにおける熱伝導率をこのように低く設定するのは、以下のような理由によるものである。
即ち、絶縁層３８ａにおける熱伝導率が比較的高い場合には、不良チップ４ａ（図２（ａ）参照）を交換する際に、絶縁層３８ａを介して、隣接する半導体チップ４が実装されている箇所に比較的熱が伝わりやすく、隣接する半導体チップ４が実装されている箇所が過度に高温になってしまう虞がある。そうすると、半導体チップ４の半導体基板６５と回路基板２との熱膨張率の差に起因して、半田バンプ４６等に比較的大きなストレスが加わる。そうすると、半導体チップ４と回路基板２との間において断線が生じる虞がある。
本実施形態による電子装置では、絶縁層３８ａにおける熱伝導率が、０．１Ｗ／ｍＫ以下と極めて低く設定されているため、不良チップ４ａ（図２（ａ）参照）を交換する際に、隣接する半導体チップ４が実装されている箇所に熱が伝わるのを抑制することができ、隣接する半導体チップ４が実装されている箇所が過度に高温になるのを防止することができる。このため、本実施形態によれば、半導体チップ４ａの交換を繰り返し行った場合であっても、不良チップ４ａに隣接する半導体チップ４と回路基板２との間において断線が生じるのを防止することが可能となる。
このような理由により、絶縁層３８ａにおける熱伝導率は、０．１Ｗ／ｍＫ以下とすることが望ましい。ここでは、絶縁層３８ａにおける熱伝導率を、例えば０．０５Ｗ／ｍＫ程度とする。
絶縁層３８ａの気泡の平均直径は、０．１〜３０μｍの範囲内であることが望ましい。絶縁層３８ａ内の気泡の平均直径が３０μｍより大きい場合には、絶縁層３８ａの表面に大きな孔が形成されてしまう場合がある。また、気泡が互いに繋がって、配線３６等に達する孔が絶縁層３８ａに形成されてしまう場合もある。また、絶縁層３８ａの強度も低下してしまう。従って、絶縁層３８ａ内の気泡の平均直径は３０μｍ以下であることが望ましい。また、絶縁層３８ａ内の気泡の平均直径が０．１μｍより小さい場合には、絶縁層３８ａにおける熱伝導率を十分に小さくすることができず、十分な断熱効果が得られない。このような理由により、絶縁層３８ａ内の気泡の平均直径は、０．１〜３０μｍの範囲内であることが望ましい。
更には、絶縁層３８ａの気泡の平均直径は、２〜２０μｍの範囲内であることがより望ましい。絶縁層３８ａ内の気泡の平均直径を２０μｍ以下とすれば、絶縁層３８ａの表面に大きな孔が形成されるのをより防止することができ、配線３６等に達する孔が絶縁層３８ａに形成されるのをより防止することができ、絶縁層３８ａの強度も十分に確保することが可能となる。また、絶縁層３８ａ内の気泡の平均直径が２μｍ以上であれば、絶縁層３８ａにおける熱伝導率をより十分に小さくすることができ、より十分な断熱効果が得られる。このような理由により、絶縁層３８ａ内の気泡の平均直径は、２〜２０μｍの範囲内であることが更に望ましい。
ここでは、絶縁層３８ａ内の気泡の平均直径を、例えば１１〜１３μｍ程度とする。
また、本実施形態において絶縁層３８ａに独立気泡を形成しているのは、以下のような理由によるものである。即ち、絶縁層３８ａ内に形成された気泡が連続気泡の場合には、絶縁層３８ａに配線（図示せず）等に達する孔が形成されてしまう虞がある。絶縁層３８ａに配線に達する孔が形成された場合には、異なる層に形成された配線が互いに短絡してしまい、また、絶縁層３８ａの下地に対する密着性も低下してしまう。従って、絶縁層３８ａ内には独立気泡を形成することが望ましい。
電極パッド４４が形成された絶縁層３８ａ上には、ソルダーレジスト膜４８ａが形成されている。本実施形態では、ソルダーレジスト膜４８ａは発泡体ではなく、気泡が導入されていない樹脂により形成されている。ソルダーレジスト膜４８ａの材料としては、例えばエポキシ樹脂が用いられている。
ソルダーレジスト膜４８ａは、半導体チップ４の実装領域間において互いに分離されている。具体的には、ソルダーレジスト膜４８ａは、電極パッド４４の近傍のみに形成されている。本実施形態において、半導体チップ４の実装領域間においてソルダーレジスト膜４８を分離しているのは、以下のような理由によるものである。
本実施形態では、ソルダーレジスト膜４８ａが発泡体により構成されていないため、ソルダーレジスト膜４８ａにおける熱伝導率は比較的高い。このため、ソルダーレジスト膜４８ａを全面に形成した場合には、不良チップ４ａ（図２（ａ）参照）を交換する際に、ソルダーレジスト膜４８ａを介して、隣接する半導体チップ４が実装されている箇所に比較的熱が伝わりやすく、隣接する半導体チップ４が実装されている箇所が過度に高温になってしまう虞がある。そうすると、半導体チップ４の半導体基板６５と回路基板２との熱膨張率の差に起因して、半田バンプ４６等に比較的大きなストレスが加わる。そうすると、半導体チップ４と回路基板２との間において断線が生じる虞がある。
本実施形態による電子装置では、ある半導体チップ４が実装される領域と他の半導体チップ４が実装される領域との間において、ソルダーレジスト膜４８ａが互いに分離されているため、不良チップ４ａ（図２（ａ）参照）を交換する際に、ソルダーレジスト膜４８ａを介して隣接する半導体チップ４が実装されている箇所に熱が伝わるのを抑制することができる。このため、本実施形態によれば、隣接する半導体チップ４が実装されている箇所が過度に高温になるのを防止することができる。
このような理由により、本実施形態では、半導体チップ４の実装領域間においてソルダーレジスト膜４８ａを互いに分離している。
こうして、回路基板２が構成されている。
回路基板２上には、半導体チップ４が実装されている。回路基板２と半導体チップ４との間、より具体的には、絶縁層３８ａと半導体チップ４の半導体基板６５との間には、半田バンプ４６を埋め込むように、発泡体より成る封止樹脂層（アンダーフィル）６８が形成されている。封止樹脂層６８における熱伝導率は、上述したように、０．１Ｗ／ｍＫ以下とすることが望ましい。ここでは、封止樹脂層６８における熱伝導率を、例えば０．０５Ｗ／ｍＫ程度とする。
こうして本実施形態による電子装置が構成されている。
（評価結果）
次に、本実施形態による電子装置の評価結果について説明する。
まず、本実施形態による電子装置について、回路基板２上に実装された半導体チップ４の交換（リプレース）を繰り返し行った。また、比較例として、最上層の絶縁層及び封止樹脂層のいずれにも発泡体が用いられていない電子装置について、半導体チップの交換を繰り返し行った。半導体チップの交換方法は、図２乃至図４を用いて上述した交換方法と同様とした。
比較例による電子装置の場合には、半導体チップ４ａの交換を同じ箇所で４回繰り返した時点で、隣接する半導体チップ４と回路基板２との間において断線が生じた。隣接する半導体チップ４と回路基板２との間において断線が生じたのは、不良チップ４ａを交換する際に、隣接する半導体チップ４が実装されている箇所に熱が伝わり、隣接する半導体チップ４が実装されている箇所が高温になり、半導体チップ４の半導体基板６５と回路基板２との熱膨張率の差に起因して、半田バンプ４６等に大きなストレスが加わったためと考えられる。
一方、本実施形態による電子装置では、半導体チップ４ａの交換を繰り返し行っても、不良チップ４ａに隣接する半導体チップ４と回路基板２との間において断線は生じなかった。本実施形態において半導体チップ４と回路基板２との間において断線が生じなかったのは、封止樹脂層６８と絶縁層３８ａとが熱伝導率が極めて低い発泡体により構成されており、しかも、ソルダーレジスト膜４８ａが半導体チップ４の実装領域間において互いに分離されているため、不良チップ４ａを交換する際に、隣接する半導体チップ４が実装されている箇所に熱が伝わるのが抑制され、隣接する半導体チップ４が実装されている箇所が高温になるのが抑制され、半田バンプ４６等に大きなストレスが加わるのが抑制されたためと考えられる。
また、熱伝導解析及びCoffin-Manson則を用いて、半導体チップ４と回路基板２との接続寿命についてのシミュレーションを行った。シミュレーションを行う際には、封止樹脂層６８とソルダーレジスト膜４８とにおける熱伝導率を以下のように設定した。即ち、本実施形態による電子装置については、封止樹脂層６８と最上層の樹脂層３８ａとにおける熱伝導率を０．０８（Ｗ／ｍＫ）とした。比較例による電子装置については、封止樹脂層と最上層の絶縁層とにおける熱伝導率を０．３（Ｗ／ｍＫ）とした。
シミュレーションの結果、比較例による電子装置の場合には、半導体チップ４と回路基板２との接続寿命は９年７ヶ月であった。
一方、本実施形態による電子装置の場合には、半導体チップ４と回路基板２との接続寿命は１０年４ヶ月であった。
これらのことから、本実施形態によれば、製品保証期間が例えば１０年に設定された場合であっても、かかる製品保証期間を満足し得ることが分かる。
このように、本実施形態によれば、封止樹脂層６８と最上層の絶縁層３８ａとに発泡体が用いられており、ソルダーレジスト膜４８ａが半導体チップ４の実装領域間において互いに分離されているため、不良チップ４ａを交換する際に、隣接する半導体チップ４が設けられている箇所が過度に高温になるのを防止することができる。このため、本実施形態によっても、不良チップ４ａを交換する際に、隣接する半導体チップ４の半田バンプ４６等に大きなストレスが加わるのを防止することができる。従って、本実施形態によっても、信頼性や製造歩留りを向上することができ、また、低コスト化を実現することができる。
（電子装置の製造方法）
次に、本実施形態による電子装置の製造方法を図１０乃至図１２を用いて説明する。図１０乃至図１２は、本実施形態による電子装置の製造方法を示す工程断面図である。
まず、コア基板２０を用意する工程から配線６６を形成する工程までは、図５（ａ）乃至図６（ｂ）に示す第１実施形態による電子装置の製造方法と同様であるので説明を省略する（図１０（ａ）参照）。
次に、例えばスピンコート法により、発泡剤を含む樹脂を、配線６６が形成された絶縁層３０上に塗布する。かかる樹脂は、絶縁層３８ａを形成するためのものである。かかる樹脂としては、例えばエポキシ系樹脂を用いる。発泡剤としては、例えばアルカリ金属炭酸塩より成る発泡剤を用いる。アルカリ金属炭酸塩としては、例えば炭酸ナトリウムを用いる。より具体的には、発泡剤として粉末状の炭酸ナトリウムを用いる。発泡剤の平均直径は例えば１０μｍ程度とする。樹脂組成物に対する発泡剤の割合としては、樹脂組成物の総量１００重量部に対して発泡剤の割合を例えば１〜３０重量部とする。発泡剤は、樹脂中に均一に分散させる。
なお、ここでは、絶縁層３８ａの材料としてエポキシ樹脂を用いる場合を例に説明したが、絶縁層３８ａの材料はエポキシ樹脂に限定されるものではない。耐熱性、耐薬品性、電気特性、密着性等が優れる材料を絶縁層３８ａの材料として適宜用いることができる。例えば、ビスマレイミド・トリアジン（ＢＴ）系樹脂、ポリフェニレンエーテル（ＰＰＥ）系樹脂、ポリイミド系樹脂、ポリアミドイミド系樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）系樹脂、シアネートエステル系樹脂、シアノアクリレート系樹脂等を絶縁層３８ａの材料として用いてもよい。なお、１種類の樹脂により絶縁層３８ａを形成してもよいし、２種類以上の樹脂の混合物により絶縁層３８ａを形成してもよい。
次に、絶縁層３８ａに対して熱処理を行う。この熱処理は、絶縁層３８ａを発泡させるとともに、絶縁層３８ａを硬化させるためのものである。熱処理温度は、例えば１８０℃とする。このような熱処理を行うことにより、発泡剤が反応を起こしてＣＯ２が発生し、樹脂より成る基材中に気泡が形成される。樹脂よりなる基材中には、多数の独立気泡が形成される。
絶縁層３８ａの気泡の平均直径は、上述したように、０．１〜３０μｍの範囲内であることが望ましい。また、上述したように、絶縁層３８ａの気泡の平均直径は、２〜２０μｍの範囲内であることが更に望ましい。ここでは、絶縁層３８ａ内の気泡の平均直径は、例えば１１〜１３μｍ程度とする。
また、上述したように、絶縁層３８ａには独立気泡を形成することが望ましい。
こうして、熱伝導率が例えば０．０５Ｗ／ｍＫ程度の発泡体より成る絶縁層３８ａが形成される。
なお、絶縁層３８ａにおける熱伝導率は、０．０５Ｗ／ｍＫ程度に限定されるものではない。絶縁層３８ａにおける熱伝導率は、上述したように、０．１Ｗ／ｍＫ以下とすることが望ましい。
こうして、発泡体より成る絶縁層３８ａが形成される（図１０（ｂ）参照）。
次に、図７（ａ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、配線３６に達するコンタクトホール４０を絶縁層３８に形成する（図１０（ｃ）参照）。
次に、図７（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、コンタクトホール４０内にビア４２を埋め込む（図１１（ａ）参照）。
次に、図７（ｃ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、絶縁層３８上に電極パッド４４を形成する（図１１（ｂ）参照）。
次に、例えばスピンコート法により、電極パッド４４が形成された絶縁層３８上に、樹脂より成るソルダーレジスト膜４８ａを形成する。かかる樹脂としては、例えば感光性のエポキシ系樹脂を用いる。ソルダーレジスト膜４８ａの膜厚は、例えば４０μｍとする。
なお、ここでは、ソルダーレジスト膜４８ａの材料としてエポキシ樹脂を用いる場合を例に説明したが、ソルダーレジスト膜４８ａの材料はエポキシ樹脂に限定されるものではない。耐熱性、耐薬品性、電気特性、密着性等が優れる材料をソルダーレジスト膜４８ａの材料として適宜用いることができる。例えば、ビスマレイミド・トリアジン（ＢＴ）系樹脂、ポリフェニレンエーテル（ＰＰＥ）系樹脂、ポリイミド系樹脂、ポリアミドイミド系樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）系樹脂、シアネートエステル系樹脂、シアノアクリレート系樹脂等をソルダーレジスト膜４８ａの材料として用いてもよい。なお、１種類の樹脂によりソルダーレジスト膜４８ａを形成してもよいし、２種類以上の樹脂の混合物によりソルダーレジスト膜４８ａを形成してもよい。
次に、ソルダーレジスト膜４８ａに対して熱処理を行う。この熱処理は、ソルダーレジスト膜４８を硬化させるためのものである。熱処理温度は、例えば１３０℃とする。
こうして、樹脂より成るソルダーレジスト膜４８ａが形成される。
次に、フォトリソグラフィ技術を用い、ソルダーレジスト膜４８ａをパターニングする。こうして、電極パッド４４に達する開口部５０がソルダーレジスト膜４８ａに形成される。また、半導体チップ４の実装領域間において、ソルダーレジスト膜４８ａが互いに分離される。
こうして、回路基板２が製造される（図１１（ｃ）参照）。
次に、図８（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、回路基板２上に半導体チップ４を実装する（図１２（ａ）参照）。
次に、図８（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、回路基板２と半導体チップ４との間、より具体的には、絶縁層４８ａと半導体チップ４との間に、封止樹脂層６８を形成する。
こうして本実施形態による電子装置が製造される（図１２（ｂ）参照）。
次に、こうして製造された電子装置に対して検査を行う。
検査の結果、回路基板２上に実装された半導体チップ４のいずれかに不良チップ４ａ（図２（ａ）参照）が発見された場合には、図２（ａ）乃至図４（ｃ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、不良チップ４ａを新しく用意した半導体チップ４に交換する。
こうして、不良チップ４ａが新しく用意した半導体チップ４に交換される。
すべての不良チップ４ａが新しく用意した半導体チップ４に交換された後には、電子装置に対する検査を改めて行う。
検査の結果、回路基板２上に実装された半導体チップ４のいずれかに不良チップ４ａが発見された場合には、上記と同様にして、不良チップ４ａを新しく用意した半導体チップ４に交換する。
不良チップ４ａと新しく用意した半導体チップ４との交換は、検査により不良チップ４ａが発見されなくなるまで行われる。
こうして、正常な電子装置が完成する。
［第３実施形態］
本発明の第３実施形態による電子装置及びその製造方法を図１３乃至図１５を用いて説明する。図１３は、本実施形態による電子装置を示す断面図である。図１乃至図１２に示す第１又は第２実施形態による電子装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（電子装置）
本実施形態による電子装置は、最上層の絶縁層３８ａとソルダーレジスト膜４８と封止樹脂層６８のいずれもが発泡体により構成されていることに主な特徴がある。
図１３に示すように、配線３６等が形成された絶縁層３０上には、例えば膜厚８０μｍの発泡体より成る絶縁層３８ａが形成されている。絶縁層３８ａにおける熱伝導率は、上述したように、０．１Ｗ／ｍＫ以下とすることが望ましい。ここでは、絶縁層３８ａにおける熱伝導率を、例えば０．０５Ｗ／ｍＫ程度とする。
電極パッド４４が形成された絶縁層３８ａ上には、例えば膜厚４０μｍの発泡体より成るソルダーレジスト膜４８が形成されている。ソルダーレジスト膜４８における熱伝導率は、上述したように、０．１Ｗ／ｍＫ以下とすることが望ましい。ここでは、ソルダーレジスト膜４８における熱伝導率を、例えば０．０５Ｗ／ｍＫ程度とする。
回路基板２上には、半導体チップ４が実装されている。回路基板２と半導体チップ４との間、より具体的には、絶縁層３８ａと半導体チップ４の半導体基板６５との間には、半田バンプ４６を埋め込むように、発泡体より成る封止樹脂層（アンダーフィル）６８が形成されている。封止樹脂層６８における熱伝導率は、上述したように、０．１Ｗ／ｍＫ以下とすることが望ましい。ここでは、封止樹脂層６８における熱伝導率を、例えば０．０５Ｗ／ｍＫ程度とする。
このように本実施形態では、最上層の絶縁層３８ａとソルダーレジスト膜４８と封止樹脂層６８のいずれもが発泡体により構成されている。
こうして本実施形態による電子装置が構成されている。
（評価結果）
次に、本実施形態による電子装置の評価結果について説明する。
まず、本実施形態による電子装置について、回路基板２上に実装された半導体チップ４の交換（リプレース）を繰り返し行った。また、比較例として、最上層の絶縁層及び封止樹脂層のいずれにも発泡体が用いられていない電子装置について、半導体チップの交換を繰り返し行った。半導体チップの交換方法は、図２乃至図４を用いて上述した交換方法と同様とした。
比較例による電子装置の場合には、半導体チップ４ａの交換を同じ箇所で４回繰り返した時点で、隣接する半導体チップ４と回路基板２との間において断線が生じた。隣接する半導体チップ４と回路基板２との間において断線が生じたのは、不良チップ４ａを交換する際に、隣接する半導体チップ４が実装されている箇所に熱が伝わり、隣接する半導体チップ４が実装されている箇所が高温になり、半導体チップ４の半導体基板６５と回路基板２との熱膨張率の差に起因して、半田バンプ４６等に大きなストレスが加わったためと考えられる。
一方、本実施形態による電子装置では、半導体チップ４ａの交換を繰り返し行っても、不良チップ４ａに隣接する半導体チップ４と回路基板２との間において断線は生じなかった。本実施形態において半導体チップ４と回路基板２との間において断線が生じなかったのは、封止樹脂層６８と絶縁層３８ａとが熱伝導率が極めて低い発泡体により構成されており、しかも、ソルダーレジスト膜４８ａが半導体チップ４の実装領域間において互いに分離されているため、不良チップ４ａを交換する際に、隣接する半導体チップ４が実装されている箇所に熱が伝わるのが抑制され、隣接する半導体チップ４が実装されている箇所が高温になるのが抑制され、半田バンプ４６等に大きなストレスが加わるのが抑制されたためと考えられる。
また、熱伝導解析及びCoffin-Manson則を用いて、半導体チップ４と回路基板２との接続寿命についてのシミュレーションを行った。シミュレーションを行う際には、封止樹脂層６８とソルダーレジスト膜４８とにおける熱伝導率を以下のように設定した。即ち、本実施形態による電子装置については、封止樹脂層６８と最上層の樹脂層３８ａとにおける熱伝導率を０．０８（Ｗ／ｍＫ）とした。比較例による電子装置については、封止樹脂層と最上層の絶縁層とにおける熱伝導率を０．３（Ｗ／ｍＫ）とした。
シミュレーションの結果、比較例による電子装置の場合には、半導体チップ４と回路基板２との接続寿命は９年７ヶ月であった。
一方、本実施形態による電子装置の場合には、半導体チップ４と回路基板２との接続寿命は１０年５ヶ月であった。
これらのことから、本実施形態によれば、製品保証期間が例えば１０年に設定された場合であっても、かかる製品保証期間を満足し得ることが分かる。
このように、本実施形態によれば、封止樹脂層６８とソルダーレジスト膜４８と最上層の絶縁層３８ａのいずれもが発泡体により構成されているため、不良チップ４ａを交換する際に、隣接する半導体チップ４が設けられている箇所が過度に高温になるのを更に防止することができる。このため、本実施形態によれば、不良チップ４ａを交換する際に、隣接する半導体チップ４の半田バンプ４６等に大きなストレスが加わるのを更に防止することができる。従って、本実施形態によれば、信頼性や製造歩留りを更に向上することができ、また、更なる低コスト化を実現することができる。
（電子装置の製造方法）
次に、本実施形態による電子装置の製造方法を図１４及び図１５を用いて説明する。図１４及び図１５は、本実施形態による電子装置の製造方法を示す工程断面図である。
まず、コア基板２０を用意する工程から電極パッド４４を形成する工程までは、図１０（ａ）乃至図１１（ｂ）を用いて上述した第２実施形態による電子装置の製造方法と同様であるので説明を省略する（図１４（ａ）参照）。
この後の、ソルダーレジスト膜４８ａを形成する工程から封止樹脂層６８を形成する工程までは、図８（ａ）乃至８（ｃ）を用いて上述した第１実施形態による電子装置の製造方法と同様であるので説明を省略する（図１４（ｂ）乃至図１５）。
こうして本実施形態による電子装置が製造される。
次に、こうして製造された電子装置に対して検査を行う。
検査の結果、回路基板２上に実装された半導体チップ４のいずれかに不良チップ４ａ（図２（ａ）参照）が発見された場合には、図２（ａ）乃至図４（ｃ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、不良チップ４ａを新しく用意した半導体チップ４に交換する。
こうして、不良チップ４ａが新しく用意した半導体チップ４に交換される。
すべての不良チップ４ａが新しく用意した半導体チップ４に交換された後には、電子装置に対する検査を改めて行う。
検査の結果、回路基板２上に実装された半導体チップ４のいずれかに不良チップ４ａが発見された場合には、上記と同様にして、不良チップ４ａを新しく用意した半導体チップ４に交換する。
不良チップ４ａと新しく用意した半導体チップ４との交換は、検査により不良チップ４ａが発見されなくなるまで行われる。
こうして、正常な電子装置が完成する。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、第１実施形態では、ソルダーレジスト膜４８と封止樹脂層６８の両方に発泡体を用いたが、封止樹脂層６８として発泡体を用いず、ソルダーレジスト膜４８のみに発泡体を用いてもよい。封止樹脂層６８が発泡体ではなく、ソルダーレジスト膜４８のみが発泡体である場合であっても、不良チップ４ａを交換する際に、不良チップ４ａから隣接する半導体チップ４に熱が伝達されるのを、ある程度抑制することが可能である。但し、不良チップ４ａを交換する際に、不良チップ４ａから隣接する半導体チップ４に熱が伝達されるのを十分に抑制するためには、ソルダーレジスト膜４８と封止樹脂層６８の両方に発泡体を用いることが望ましい。
また、第２実施形態では、絶縁層３８ａと封止樹脂層６８の両方に発泡体を用いたが、封止樹脂層６８として発泡体を用いず、絶縁層３８ａのみに発泡体を用いてもよい。封止樹脂層６８が発泡体ではなく、絶縁層３８ａのみが発泡体である場合であっても、不良チップ４ａを交換する際に、不良チップ４ａから隣接する半導体チップ４に熱が伝達されるのを、ある程度抑制することが可能である。但し、不良チップ４ａを交換する際に、不良チップ４ａから隣接する半導体チップ４に熱が伝達されるのを十分に抑制するためには、絶縁層３８ａと封止樹脂層６８の両方に発泡体を用いることが望ましい。
また、第３実施形態では、絶縁層３８ａとソルダーレジスト膜４８と封止樹脂層６８のいずれにおいても発泡体を用いたが、封止樹脂層６８として発泡体を用いず、絶縁層３８ａとソルダーレジスト膜４８とに発泡体を用いてもよい。封止樹脂層６８が発泡体ではなく、絶縁層３８ａ及びソルダーレジスト膜４８が発泡体である場合であっても、不良チップ４ａを交換する際に、不良チップ４ａから隣接する半導体チップ４に熱が伝達されるのを、ある程度抑制することが可能である。但し、不良チップ４ａを交換する際に、不良チップ４ａから隣接する半導体チップ４に熱が伝達されるのを十分に抑制するためには、絶縁層３８ａとソルダーレジスト膜４８と封止樹脂層６８のいずれにおいても発泡体を用いることが望ましい。
また、上記実施形態では、絶縁層２２，ソルダーレジスト膜４８と封止樹脂層６８の両方に発泡体を用いたが、封止樹脂層６８として発泡体を用いず、ソルダーレジスト膜４８のみに発泡体を用いてもよい。封止樹脂層６８が発泡体ではなく、ソルダーレジスト膜４８のみが発泡体である場合であっても、不良チップ４ａを交換する際に、不良チップ４ａから隣接する半導体チップ４に熱が伝達されるのを、ある程度抑制することが可能である。但し、不良チップ４ａを交換する際に、不良チップ４ａから隣接する半導体チップ４に熱が伝達されるのを十分に抑制するためには、ソルダーレジスト膜４８と封止樹脂層６８の両方に発泡体を用いることが望ましい。３０，３８，５２，６０の材料として、ガラスクロスエポキシ樹脂を用いる場合を例に説明したが、絶縁層２２，３０，３８，５２，６０の材料はガラスクロスエポキシ樹脂に限定されるものではない。耐熱性、耐薬品性、電気特性、密着性等が優れる樹脂を絶縁層２２，３０，３８，５２，６０の材料として適宜用いることができる。例えば、ビスマレイミド・トリアジン（ＢＴ）系樹脂、ポリフェニレンエーテル（ＰＰＥ）系樹脂、ポリフェニレンオキサイド（ＰＰＯ）系樹脂、ポリイミド系樹脂、ポリアミドイミド系樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）系樹脂、シアネートエステル系樹脂、シアノアクリレート系樹脂等を絶縁層２２，３０，３８，５２，６０の材料として用いてもよい。なお、１種類の樹脂により絶縁層２２，３０，３８，５２，６０を形成してもよいし、２種類以上の樹脂の混合物により絶縁層２２，３０，３８，５２，６０を形成してもよい。
また、上記実施形態では、ガラスクロスエポキシ樹脂、即ち、ガラス繊維をエポキシ樹脂で固めたものを絶縁層２２，３０，３８，５２，６０の材料として用いる場合を例に説明したが、これに限定されるものではなく、アラミド繊維等の他の繊維を樹脂で固めたものを絶縁層２２，３０，３８，５２，６０の材料として用いてもよい。また、ガラスやセラミック等の無機系フィラーを樹脂中に混入したものを絶縁層２２，３０，３８，５２，６０の材料として用いてもよい。
以上詳述したように、本発明の特徴をまとめると以下のようになる。
（付記１）
電極が形成された基板と、
前記基板上に実装され、半田バンプを介して前記電極に電気的に接続された半導体素子と、
前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように形成された封止樹脂層とを有し、
前記封止樹脂層は、熱伝導率が０．１Ｗ／ｍＫ以下の発泡体より成る
ことを特徴とする電子装置。
（付記２）
電極が形成された基板と、
前記電極に達する開口部が形成され、半田付けが不要な領域への半田の付着を防止する保護膜と、
前記基板上に実装され、半田バンプを介して前記電極に電気的に接続された半導体素子と、
前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように形成された封止樹脂層とを有し、
前記保護膜が発泡体より成る
ことを特徴とする電子装置。
（付記３）
付記２記載の電子装置において、
前記封止樹脂層が発泡体より成る
ことを特徴とする電子装置。
（付記４）
配線が形成された基板と、
前記配線を覆うように前記基板上に形成された絶縁層と、
前記絶縁層上に形成され、前記配線に電気的に接続された電極と、
前記基板上に実装され、半田バンプを介して前記電極に電気的に接続された半導体素子と、
前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように形成された封止樹脂層とを有し、
前記絶縁層が発泡体より成る
ことを特徴とする電子装置。
（付記５）
付記４記載の電子装置において、
前記封止樹脂層が発泡体より成る
ことを特徴とする電子装置。
（付記６）
付記４又は５記載の電子装置において、
前記電極に達する開口部が形成され、半田付けが不要な領域への半田の付着を防止する保護膜を更に有し、
前記保護膜が発泡体より成る
ことを特徴とする電子装置。
（付記７）
付記２、３又は６記載の電子装置において、
前記保護膜の熱伝導率は、０．１Ｗ／ｍＫ以下である
ことを特徴とする電子装置。
（付記８）
付記４乃至６のいずれかに記載の電子装置において、
前記絶縁層の熱伝導率は、０．１Ｗ／ｍＫ以下である
ことを特徴とする電子装置。
（付記９）
付記３又は５記載の電子装置において、
前記封止樹脂層の熱伝導率は、０．１Ｗ／ｍＫ以下である
ことを特徴とする電子装置。
（付記１０）
電極が形成された基板上に、半田バンプを介して前記電極に電気的に接続される半導体素子を実装する工程と、
前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように、熱伝導率が０．１Ｗ／ｍＫ以下の発泡体より成る封止樹脂層を形成する工程と
を有することを特徴とする電子装置の製造方法。
（付記１１）
電極が形成された基板上に、前記電極に達する開口部が形成され、半田付けが不要な領域への半田の付着を防止する、発泡体より成る保護膜を形成する工程と、
前記基板上に、半田バンプを介して前記電極に電気的に接続される半導体素子を実装する工程と
を有することを特徴とする電子装置の製造方法。
（付記１２）
付記１１記載の電子装置の製造方法において、
前記半導体素子を実装する工程の後に、前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように、発泡体より成る封止樹脂層を形成する工程を更に有する
を有することを特徴とする電子装置の製造方法。
（付記１３）
配線が形成された基板上に、発泡体より成る絶縁層を形成する工程と、
前記絶縁層上に、前記配線に電気的に接続された電極を形成する工程と、
前記基板上に、半田バンプを介して前記電極に電気的に接続される半導体素子を実装する工程と
を有することを特徴とする電子装置の製造方法。
（付記１４）
付記１３記載の電子装置の製造方法において、
前記半導体素子を実装する工程の後に、前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように、発泡体より成る封止樹脂層を形成する工程を更に有する
を有することを特徴とする電子装置の製造方法。
（付記１５）
付記１３又は１４記載の電子装置の製造方法において、
前記電極を形成する工程の後、前記半導体素子を実装する工程の前に、前記電極に達する開口部が形成され、半田付けが不要な領域への半田の付着を防止する、発泡体より成る保護膜を、前記絶縁層上に形成する工程を更に有する
ことを特徴とする電子装置の製造方法。
（付記１６）
付記１０、１２又は１４記載の電子装置の製造方法において、
前記封止樹脂層を形成する工程は、前記基板と前記半導体素子との間に、発泡剤を含む樹脂を注入する工程と；熱処理を行い、前記発泡剤を反応させることにより、前記発泡体より成る前記封止樹脂層を形成する工程とを有する
ことを特徴とする電子装置の製造方法。
（付記１７）
付記１１、１２又は１５記載の電子装置の製造方法において、
前記保護膜を形成する工程は、前記基板上に発泡剤を含む樹脂を塗布する工程と；熱処理を行い、前記発泡剤を反応させることにより、前記発泡体より成る前記保護膜を形成する工程とを有する
ことを特徴とする電子装置の製造方法。
（付記１８）
付記１３乃至１５のいずれかに記載の電子装置の製造方法において、
前記絶縁層を形成する工程は、前記基板上に発泡剤を含む樹脂を塗布する工程と；熱処理を行い、前記発泡剤を反応させることにより、前記発泡体より成る前記絶縁層を形成する工程とを有する
ことを特徴とする電子装置の製造方法。
（付記１９）
付記１６乃至１８のいずれかに記載の電子装置の製造方法において、
前記発泡剤は、アルカリ金属炭酸塩、炭酸アンモニウム、炭酸水素アンモニウム、又は、アルカリ金属炭酸水素塩より成る
ことを特徴とする電子装置の製造方法。
（付記２０）
付記１０乃至１９のいずれかに記載の電子装置の製造方法において、
前記半導体素子を実装する工程の後に、検査を行う工程と；検査により不良と判断された前記半導体素子を他の半導体素子に交換する工程とを更に有する
ことを特徴とする電子装置の製造方法。
本発明の第１実施形態による電子装置を示す断面図である。 半導体チップの交換方法を示す工程断面図（その１）である。 半導体チップの交換方法を示す工程断面図（その２）である。 半導体チップの交換方法を示す工程断面図（その３）である。 本発明の第１実施形態による電子装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による電子装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による電子装置の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態による電子装置の製造方法を示す工程断面図（その４）である。 本発明の第２実施形態による電子装置を示す断面図である。 本発明の第２実施形態による電子装置の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による電子装置の製造方法を示す工程断面図（その２）である。 本発明の第２実施形態による電子装置の製造方法を示す工程断面図（その３）である。 本発明の第３実施形態による電子装置を示す断面図である。 本発明の第３実施形態による電子装置の製造方法を示す工程断面図（その１）である。 本発明の第３実施形態による電子装置の製造方法を示す工程断面図（その２）である。
符号の説明
２…回路基板
４…半導体チップ
４ａ…不良チップ
１０…コア材、支持基板
１２…貫通孔
１４…ビア
１６…配線
１８…配線
２０…コア基板
２２…絶縁層
２４…コンタクトホール
２６…ビア
２８…配線
３０…絶縁層
３２…コンタクトホール
３４…ビア
３６…配線
３８、３８ａ…絶縁層
４０…コンタクトホール
４２…ビア
４４…電極パッド
４６…半田バンプ
４８、４８ａ…ソルダーレジスト膜
５０…開口部
５２…絶縁層
５４…コンタクトホール
５６…ビア
５８…配線
６０…絶縁層
６２…コンタクトホール
６４…ビア
６５…半導体基板
６６…配線
６８…封止樹脂層
７０…有機溶剤
７２…ツールヘッド
７４…吸着ヘッド
７６…残渣物
７８…溶剤

Claims (5)

  1. 電極が形成された基板と、
    前記基板上に実装され、半田バンプを介して前記電極に電気的に接続された半導体素子と、
    前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように形成された封止樹脂層とを有し、
    前記封止樹脂層は、熱伝導率が０．１Ｗ／ｍＫ以下の発泡体より成る
    ことを特徴とする電子装置。
  2. 電極が形成された基板と、
    前記電極に達する開口部が形成され、半田付けが不要な領域への半田の付着を防止する保護膜と、
    前記基板上に実装され、半田バンプを介して前記電極に電気的に接続された半導体素子と、
    前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように形成された封止樹脂層とを有し、
    前記保護膜が発泡体より成る
    ことを特徴とする電子装置。
  3. 配線が形成された基板と、
    前記配線を覆うように前記基板上に形成された絶縁層と、
    前記絶縁層上に形成され、前記配線に電気的に接続された電極と、
    前記基板上に実装され、半田バンプを介して前記電極に電気的に接続された半導体素子と、
    前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように形成された封止樹脂層とを有し、
    前記絶縁層が発泡体より成る
    ことを特徴とする電子装置。
  4. 電極が形成された基板上に、半田バンプを介して前記電極に電気的に接続される半導体素子を実装する工程と、
    前記基板と前記半導体素子との間に、前記半田バンプを埋め込むように、熱伝導率が０．１Ｗ／ｍＫ以下の発泡体より成る封止樹脂層を形成する工程と
    を有することを特徴とする電子装置の製造方法。
  5. 電極が形成された基板上に、前記電極に達する開口部が形成され、半田付けが不要な領域への半田の付着を防止する、発泡体より成る保護膜を形成する工程と、
    前記基板上に、半田バンプを介して前記電極に電気的に接続される半導体素子を実装する工程と
    を有することを特徴とする電子装置の製造方法。
JP2006234399A 2006-08-30 2006-08-30 電子装置 Expired - Fee Related JP5298413B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006234399A JP5298413B2 (ja) 2006-08-30 2006-08-30 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006234399A JP5298413B2 (ja) 2006-08-30 2006-08-30 電子装置

Publications (2)

Publication Number Publication Date
JP2008060270A true JP2008060270A (ja) 2008-03-13
JP5298413B2 JP5298413B2 (ja) 2013-09-25

Family

ID=39242674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006234399A Expired - Fee Related JP5298413B2 (ja) 2006-08-30 2006-08-30 電子装置

Country Status (1)

Country Link
JP (1) JP5298413B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004145A (ja) * 2010-06-14 2012-01-05 K Technology Corp 実装半導体素子のリワーク方法
JP2013183002A (ja) * 2012-03-01 2013-09-12 Ibiden Co Ltd 電子部品
JP2014036192A (ja) * 2012-08-10 2014-02-24 Toshiba Corp 不揮発性半導体記憶装置
JP2017011191A (ja) * 2015-06-24 2017-01-12 住友電気工業株式会社 フレキシブルプリント配線板
WO2017122306A1 (ja) * 2016-01-14 2017-07-20 三菱電機株式会社 放熱板構造体、半導体装置および放熱板構造体の製造方法
JP2017162979A (ja) * 2016-03-09 2017-09-14 富士通株式会社 バンプ形成用材料、電子部品の製造方法、半導体装置の製造方法、及び半導体装置
JP2019102528A (ja) * 2017-11-29 2019-06-24 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
WO2019142753A1 (ja) * 2018-01-16 2019-07-25 太陽インキ製造株式会社 硬化性樹脂組成物、ドライフィルムおよびその硬化物、並びにプリント配線板

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190364A (ja) * 1987-02-03 1988-08-05 Matsushita Electric Ind Co Ltd 実装基板
JPH01316994A (ja) * 1988-06-16 1989-12-21 Cmk Corp プリント配線板のソルダーレジスト用印刷インク
JPH038390A (ja) * 1989-06-06 1991-01-16 Ibiden Co Ltd 電子部品搭載用基板の製造方法
JPH06283864A (ja) * 1993-03-26 1994-10-07 Oki Electric Ind Co Ltd 多層配線構造の形成方法
JPH06314871A (ja) * 1993-04-28 1994-11-08 Cmk Corp プリント配線板
JPH1060282A (ja) * 1996-08-20 1998-03-03 Shin Etsu Chem Co Ltd 硬化性シリコーンゴム組成物、その硬化物及びそれにより封止された樹脂封止型半導体装置
JP2000091382A (ja) * 1998-09-14 2000-03-31 Shinko Electric Ind Co Ltd 多層配線基板への半導体チップの実装方法
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP2002076191A (ja) * 2000-08-25 2002-03-15 Dainippon Printing Co Ltd Ｉｃモジュール用基板とｉｃモジュールの製造方法およびｉｃモジュール
JP2005303133A (ja) * 2004-04-14 2005-10-27 North:Kk 配線基板とその製造方法
JP2005332970A (ja) * 2004-05-20 2005-12-02 Hitachi Ltd 半導体装置の実装構造体および実装方法
JP2006222422A (ja) * 2005-02-09 2006-08-24 Natl Starch & Chem Investment Holding Corp 無鉛プロセス用のパッケージまたはプレアプライド発泡性アンダーフィル
JP2007523967A (ja) * 2003-05-23 2007-08-23 ナショナル スターチ アンド ケミカル インベストメント ホールディング コーポレーション 発泡性アンダーフィル封入剤

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190364A (ja) * 1987-02-03 1988-08-05 Matsushita Electric Ind Co Ltd 実装基板
JPH01316994A (ja) * 1988-06-16 1989-12-21 Cmk Corp プリント配線板のソルダーレジスト用印刷インク
JPH038390A (ja) * 1989-06-06 1991-01-16 Ibiden Co Ltd 電子部品搭載用基板の製造方法
JPH06283864A (ja) * 1993-03-26 1994-10-07 Oki Electric Ind Co Ltd 多層配線構造の形成方法
JPH06314871A (ja) * 1993-04-28 1994-11-08 Cmk Corp プリント配線板
JPH1060282A (ja) * 1996-08-20 1998-03-03 Shin Etsu Chem Co Ltd 硬化性シリコーンゴム組成物、その硬化物及びそれにより封止された樹脂封止型半導体装置
JP2000091382A (ja) * 1998-09-14 2000-03-31 Shinko Electric Ind Co Ltd 多層配線基板への半導体チップの実装方法
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP2002076191A (ja) * 2000-08-25 2002-03-15 Dainippon Printing Co Ltd Ｉｃモジュール用基板とｉｃモジュールの製造方法およびｉｃモジュール
JP2007523967A (ja) * 2003-05-23 2007-08-23 ナショナル スターチ アンド ケミカル インベストメント ホールディング コーポレーション 発泡性アンダーフィル封入剤
JP2005303133A (ja) * 2004-04-14 2005-10-27 North:Kk 配線基板とその製造方法
JP2005332970A (ja) * 2004-05-20 2005-12-02 Hitachi Ltd 半導体装置の実装構造体および実装方法
JP2006222422A (ja) * 2005-02-09 2006-08-24 Natl Starch & Chem Investment Holding Corp 無鉛プロセス用のパッケージまたはプレアプライド発泡性アンダーフィル

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004145A (ja) * 2010-06-14 2012-01-05 K Technology Corp 実装半導体素子のリワーク方法
JP2013183002A (ja) * 2012-03-01 2013-09-12 Ibiden Co Ltd 電子部品
JP2014036192A (ja) * 2012-08-10 2014-02-24 Toshiba Corp 不揮発性半導体記憶装置
JP2017011191A (ja) * 2015-06-24 2017-01-12 住友電気工業株式会社 フレキシブルプリント配線板
CN108463879A (zh) * 2016-01-14 2018-08-28 三菱电机株式会社 散热板构造体、半导体装置以及散热板构造体的制造方法
JPWO2017122306A1 (ja) * 2016-01-14 2018-04-12 三菱電機株式会社 放熱板構造体、半導体装置および放熱板構造体の製造方法
WO2017122306A1 (ja) * 2016-01-14 2017-07-20 三菱電機株式会社 放熱板構造体、半導体装置および放熱板構造体の製造方法
US10692794B2 (en) 2016-01-14 2020-06-23 Mitsubishi Electric Corporation Radiation plate structure, semiconductor device, and method for manufacturing radiation plate structure
JP2017162979A (ja) * 2016-03-09 2017-09-14 富士通株式会社 バンプ形成用材料、電子部品の製造方法、半導体装置の製造方法、及び半導体装置
US9926422B2 (en) 2016-03-09 2018-03-27 Fujitsu Limited Bump-forming material, method for producing electronic component, method for producing semiconductor device, and semiconductor device
JP2019102528A (ja) * 2017-11-29 2019-06-24 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
WO2019142753A1 (ja) * 2018-01-16 2019-07-25 太陽インキ製造株式会社 硬化性樹脂組成物、ドライフィルムおよびその硬化物、並びにプリント配線板
JP6603442B1 (ja) * 2018-01-16 2019-11-06 太陽インキ製造株式会社 硬化性樹脂組成物、ドライフィルムおよびその硬化物、並びにプリント配線板
CN110537395A (zh) * 2018-01-16 2019-12-03 太阳油墨制造株式会社 固化性树脂组合物、干膜及其固化物、以及印刷电路板
CN110537395B (zh) * 2018-01-16 2022-03-25 太阳油墨制造株式会社 固化性树脂组合物、干膜及其固化物、以及印刷电路板
TWI809032B (zh) * 2018-01-16 2023-07-21 日商太陽油墨製造股份有限公司 硬化性樹脂組成物、乾膜及其硬化物、以及印刷配線板

Also Published As

Publication number Publication date
JP5298413B2 (ja) 2013-09-25

Similar Documents

Publication Publication Date Title
JP5298413B2 (ja) 電子装置
TWI415542B (zh) A printed wiring board, and a printed wiring board
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
WO2000036886A1 (fr) Tige de connexion conductrice et plaquette de boitier
JP2009260255A (ja) 半導体装置および多層配線基板ならびにそれらの製造方法
JPH11220262A (ja) 回路部品内蔵モジュールおよびその製造方法
WO2004077560A1 (ja) 多層プリント配線板
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP2002246755A (ja) 多層プリント配線板の製造方法
JP4606685B2 (ja) 回路部品内蔵モジュール
JP2003243563A (ja) 金属配線基板と半導体装置及びその製造方法
JP2002271032A (ja) プリント配線板及びプリント配線板の製造方法
JP4343390B2 (ja) プリント配線板用導体ピン、多層プリント配線板
JP2005243761A (ja) 中継基板、中継基板付き樹脂製基板
JP2002270991A (ja) プリント配線板及びプリント配線板の製造方法
JP2002246504A (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP2002100874A (ja) プリント配線板及びプリント配線板の製造方法
JP2008244191A (ja) 部品内蔵基板の製造方法
JP2005039241A (ja) 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
US6429389B1 (en) Via-in-pad apparatus and methods
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
JP5445007B2 (ja) 回路基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees