JP2003243563A - 金属配線基板と半導体装置及びその製造方法 - Google Patents

金属配線基板と半導体装置及びその製造方法

Info

Publication number
JP2003243563A
JP2003243563A JP2002358666A JP2002358666A JP2003243563A JP 2003243563 A JP2003243563 A JP 2003243563A JP 2002358666 A JP2002358666 A JP 2002358666A JP 2002358666 A JP2002358666 A JP 2002358666A JP 2003243563 A JP2003243563 A JP 2003243563A
Authority
JP
Japan
Prior art keywords
metal wiring
semiconductor device
substrate
resin
carrier sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002358666A
Other languages
English (en)
Inventor
Yasuhiro Sugaya
康博 菅谷
Toshiyuki Asahi
俊行 朝日
Sei Yuhaku
祐伯　　聖
Seiichi Nakatani
誠一 中谷
Yoshinobu Idokawa
義信 井戸川
Tosaku Nishiyama
東作 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002358666A priority Critical patent/JP2003243563A/ja
Publication of JP2003243563A publication Critical patent/JP2003243563A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Abstract

(57)【要約】 【課題】コストの低い配線パターンを用いて、低抵抗
で、かつ信頼性の高いバンプ接続が可能なキャリアシー
トを備えた金属配線基板と半導体装置及びその製造方法
を提供する。 【解決手段】電気的絶縁基板(104)の表層に埋設された
金属配線(105)と、金属配線(105)を覆い機械的剥離が可
能で且つ酸化を防ぐキャリアシート(101)を貼り合せた
金属配線基板とする。これを用いた半導体装置は、電気
的絶縁基板(104)に埋設された金属端子電極(105)と、半
導体素子(106)上の突起電極(107)とが電気的に接続さ
れ、突起電極(107)は半導体素子(106)を基板(104)に加
熱・加圧して実装することによって先端がつぶれた構造
を有し、基板(104)と半導体素子(106)との接続部が絶縁
樹脂体(108)にて補強されて一体化した構造とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、キャリアシートを
備えた金属配線基板と半導体装置及びその製造方法に関
する。
【０００２】
【従来の技術】携帯用機器ので小型化、高性能化に伴い
半導体デバイスなどの小型化、高性能化がますます求め
られている。そのため、端子ピン数が増加し、狭ピッチ
化あるいはエリア配列にすることが重要となる。しか
し、狭ピッチ化にも限界があり、今以上の狭ピッチ化を
進める必要がある一方で、素子あるいは配線上にもパッ
ドを設けて実装することが重要となっている。これが可
能な技術として米国のＩＢＭで開発された半田バンプに
よる通称Ｃ４（Controlled Collapse Chip Connectio
n）と呼ばれる技術があるが、その他半田以外にもバリ
アメタルを形成した後、Ａｕめっきバンプを形成する構
造などもある。
【０００３】これらの従来技術は、ＩＣチップの能動素
子上に端子電極がきて、そこに突起電極を形成してもＩ
Ｃチップの能動素子へのダメージがないことが期待でき
る。
【０００４】一方、これら突起電極と接合する基板側の
端子電極を含む配線パターンには、Ａｕめっき等の表面
処理が同時に求められている。前記めっきバンプや配線
パターンは電界めっき、あるいは無電界めっきで生成さ
れたＡｕ，Ｎｉ等で構成されたものを用いる。また、接
合層には半田や導電性接着剤（等方的）を用いる場合に
は、実装時は殆ど加重を必要としないが、異方性導電膜
（ＡＣＦ：Anisotropic Conductive Film）、絶縁性膜
（ＮＣＦ：Non-Conductive-Film）や異方性導電ペース
トなどを用いる場合は、接続の安定性や信頼性確保する
ためには最大で２００ｇ／ピン程度の荷重を必要とする
事もある。
【０００５】図５Ａ−Ｂに、異方性導電膜（ＡＣＦ）を
用いた場合の従来の実装方法を示す。第１基板４０１の
第１電極４０２が、第２基板４０６の第２電極４０５
に、異方性導電膜（ＡＣＦ）４０７を介して実装されて
いる。異方性導電膜（ＡＣＦ）４０７の中に含まれてい
る導電粒子４０３は、例えばＮｉ粒子、Ａｕ（あるいは
Ｎi−Ａｕ）コートされたボールを用いることができ
る。接着剤４０４には例えばエポキシ系樹脂を用いる。
熱と荷重を同時に作用させて、第１電極４０２と第２電
極４０３の間に導電粒子４０６が挟み込まれるように接
続される。あるいは、Ａｕからなる突起電極を回路基板
の表面がＡｕの入出力端子電極にＡｕ−ＡＵ接合する場
合も、実装荷重と超音波が併用される。
【０００６】一方、半導体チップ等の能動部品を回路基
板の表層に実装する方法では、高密度化を進めていくう
えで限界が見えてきたため、基板に凹部を設けてその内
部に半導体チップを収納して実装する方法が提案されて
いる（下記引用文献１−３）。この場合、凹部内に半導
体チップが実装された後、接続部及び半導体チップを保
護するための封止樹脂が塗布されて封止される。
【０００７】しかし、従来のインナービアホール接続法
で用いられてきた基板は、樹脂系の材料で構成されてい
たため、熱伝導度が低く、内蔵部品から発生する熱を放
熱させる必要が高くなるが、従来の基板では十分に放熱
することができず、回路部品内蔵モジュールの信頼性が
低下するという問題がある。
【０００８】この問題を解決するための一例として、半
導体チップ等の回路部品を、高熱伝導性を有する基板に
内蔵することが提案されている（下記引用文献４−
５）。
【０００９】以上のように、実装のパッケージ形態は、
小型化、薄型化がますます追求されてきている一方で、
端子ピン数は今後も増加の一途であり、さらなる高性能
化が求められている。また、低コスト化のために今まで
以上に実装工程に於ける生産性を上げる必要がでてきて
おり、タクト向上のために、ＡＣＦ，ＮＣＦなどに代表
される熱圧着工程実装が注目を集めてきている。
【００１０】但し、さらなる生産性向上、すなわち低コ
スト化を考えた場合、端子電極を含む基板側の配線パタ
ーンは、銅電極のままで構成することが望ましい。しか
し、銅は、酸化されやすいため、通常防錆処理膜が施さ
れている。防錆処理膜は、シランカップリング材層、ク
ロメート防錆処理層、Ｎｉ−Ｚｎメッキ処理層等で構成
され、銅箔が酸化されるのを予防している。
【００１１】これら防錆処理膜のため、通常、銅箔上で
熱圧着工程を用いて半導体素子を実装すると、高電気抵
抗を有する防錆処理膜の影響で実装後の１ピン当たりの
初期接続抵抗が高い値を示している。一方、防錆処理膜
の無い状態で配線パターンを形成し、熱圧着工程を用い
て実装したところ、配線部の酸化が発生し初期接続抵抗
に大きなばらつきをもたらした。従って、通常は、常に
端子電極を含む銅箔配線部はＡｕめっきを形成しなけれ
ば安定した低抵抗接続は得られていない。
【００１２】一方、Ａｕめっき処理は、生産性向上、低
コスト化を考えると好ましくはない。
【００１３】また、下記引用文献６に示されている半導
体チップ等の能動部品を回路基板に内蔵させて小型、高
密度化を図る場合を考えると、上記考えに従えば、多層
配線部の配線部以外に、２層以上の複数の層にＡｕめっ
きした配線パターンを形成する必要があり、さらなるコ
ストアップをもたらす場合がある。
【００１４】一方、回路部品が多層に実装されている場
合では、信頼性を考えた場合それぞれの回路部品実装の
ため複数のリフローを経なければならない。この場合、
Ａｕめっき形成時に下地に形成されるＮｉめっきが析出
してくる問題等も考えられる。
【００１５】
【特許文献１】特開平５−２５９３７２号公報、
【００１６】
【特許文献２】特開平１１−１０３１４７号公報、
【００１７】
【特許文献３】特開平１１−１６３２４９号公報
【００１８】
【特許文献４】特開平１１−２２０２６２号公報、
【００１９】
【特許文献５】特開２００１−２４４６３８号公報
【００２０】
【特許文献６】特開２００１−２４４６３８号公報
【００２１】
【発明が解決しようとする課題】本発明はかかる従来の
課題を解決するためになされたものであり、コストの低
い配線パターンを用いて、低抵抗で、かつ信頼性の高い
バンプ接続が可能なキャリアシートを備えた金属配線基
板と半導体装置及びその製造方法を提供することを目的
とする。
【００２２】
【課題を解決するための手段】前記目的を達成するた
め、本発明の金属配線基板は、電気的絶縁基板の表層に
埋設された金属配線と、前記金属配線を覆い機械的剥離
が可能で且つ前記金属配線の酸化を防ぐキャリアシート
を貼り合わせたことを特徴とする。
【００２３】本発明の半導体装置は、電気的絶縁基板に
埋設された金属端子電極と、半導体素子上の突起電極と
が電気的に接続され、前記突起電極は前記半導体素子を
前記基板に実装することによって先端がつぶれた構造を
有し、前記基板と前記半導体素子との接続部が絶縁樹脂
体にて補強されて一体化した構造を含む。
【００２４】本発明の半導体装置の製造方法は、キャリ
アシート上に金属配線パターンが形成された転写材を用
いて、電気絶縁基板に転写材を接触させて前記金属配線
パターンを前記基板に埋めこむ工程と、前記金属配線パ
ターンと半導体素子に形成された突起電極の接続部を補
強する絶縁樹脂体を準備する工程と、前記キャリアシー
トを剥離する剥離工程と、前記剥離工程によって露出さ
れた前記金属配線パターン上に、加熱加圧を加えて絶縁
樹脂体を介しながら前記金属配線パターンに前記突起電
極の先端を接触させ、前記先端がつぶれるように前記配
線パターンと前記突起電極とを加熱かつ加圧して接続す
る半導体実装工程を含む。
【００２５】
【発明の実施の形態】本発明は、基板側に形成された端
子電極を含む金属配線パターンは、転写法によって表面
に防錆処理膜の無い状態を形成し、前記金属配線の酸化
を防ぐキャリアシートを貼り合わせている。これによ
り、転写後も転写材を形成するキャリアシートは、半導
体素子の実装工程のギリギリ直前まで維持しておくこと
ができる。従って、金属配線パターンが、無処理表面状
態であるにもかかわらず、加熱処理を経てもキャリアシ
ートにより銅箔が酸化されることはない。
【００２６】一方、半導体素子の熱圧着工程は、キャリ
アシート除去後行われるため金属配線パターンが若干酸
化される。従って、十分な実装荷重により突起電極と配
線パターンが接続されるＮＣＦ，ＡＣＦ等、フィルムが
接続部を補強する実装方法が本形態に好ましい。従っ
て、前記突起電極によって、薄く形成された前記酸化膜
を破り、結果的に実装後に先端がつぶれた構造が好まし
い。
【００２７】また、前記半導体装置の構成によれば、接
続部が、金属端子電極とバンプのみの接合で形成されて
いるため、リフロー等の繰り返し熱衝撃により生じる経
時変化が少ない。従って、前記半導体が基板内に埋設さ
れた構造の半導体装置を形成する上でも好ましい。
【００２８】半導体素子を基板内に内蔵した半導体装置
の構成によれば、電気絶縁性基板内に形成されるインナ
ービアによってインナービアホール接続が行われるた
め、高密度に回路部品を実装することができる。また、
回路部品から発生する熱が無機フィラーによって速やか
に放熱されるため、信頼性の高い回路部品内蔵の半導体
装置を実現することができる。また、再配線も容易であ
り、設計上、制約の少ない多様なＬＧＡ（land grid ar
ray）電極を構成することができる。
【００２９】一方、生産性を考慮した場合、前記半導体
に形成される突起電極は、ワイヤボンディング法を用い
て形成する工法より一括で多数形成できるめっき法の方
が好ましい。
【００３０】以下、実施の形態を用いて本発明をさらに
具体的に説明する。
【００３１】（第１の実施の形態〉本実施の形態は、本
発明のキャリアシート付き基板の一例であり、図１Ａ−
Ｂにその概要を示す。
【００３２】図１Ａに示すように、転写材としてキャリ
アシート１０１と前記キャリアシートの一方の表面上に
銅箔配線パターン１０５を備えている。前記銅箔配線パ
ターンにおいて、キャリアシート１０１と配線パターン
１０５の接触面が部品実装側１０２であり、基板へ埋設
される面が埋設側表面１０３である。なお、以下の各実
施の形態において、配線パターン１０５とは、端子電
極、配線、などの総称である。
【００３３】図１Ｂに示すように、キャリアシート付き
基板は、電気絶縁性基板１０４と、電気絶縁性基板１０
４の一主面に埋設されて形成された銅箔配線パターン１
０５と、前記銅箔配線パターン１０５を覆う剥離可能な
キャリアシート１０１とを含んで一体化されている。
【００３４】本実施の形態に用いられる電気絶縁性基板
１０４は、何ら限定されるものではなく、ＦＲ−４等の
ガラスエポキシ基板（ガラス繊維クロスにエポキシ樹脂
を含浸させた基板）、無機フィラーと樹脂の混合で構成
されるコンポジット基板、さらには、銅と同時焼成可能
なセラミック基板、例えばガラスセラミック基板等もそ
の範疇に入る。
【００３５】なお、銅箔配線パターン１０５において
は、基板埋設側表面１０３には、必要最小限の防錆処理
膜等が形成されていることが好ましい。防錆処理の一例
は、クロメート処理、Ｚｎメッキ処理、シランカップリ
ング処理等により、単位面積当たりの重量０．０５〜
０．５ｍｇ／ｄｍ2で形成する。部品実装側１０２は、
無処理面の銅箔表面であることが好ましい。
【００３６】本実施の形態によれば、本来表面状態が不
安定な無処理銅箔面である部品実装側１０２が、剥離可
能なキャリアシートに覆われているため、酸化されるこ
ともなく、安定な状態を維持できる。
【００３７】そして、部品実装等必要時に応じて、キャ
リアシートを機械的に剥離することができるので便利で
ある。万一、キャリアシートの剥離方法がエッチング等
の化学的方法である場合は、洗浄、乾燥工程時に無処理
銅箔面である部品実装側１０２が酸化してしまうため、
不都合が生じる。
【００３８】銅箔配線パターン１０５に用いられる銅箔
としては、例えば、電解メッキによって作製された厚さ
９μｍ〜３５μｍ程度の銅箔を使用することができる。
銅箔は、電気絶縁性基板１０４との接着性を向上させる
ために、電気絶縁性基板１０４との接触面を平均粗さＲ
ａ：１μｍ以上に粗化しておくのが望ましい。また、銅
箔としては、接着性及び耐酸化性を向上させるために、
銅箔表面を、シランカップリング材層、クロメート防錆
処理層、Ｎｉ−Ｚｎメッキ処理層等で構成することが好
ましい。また、一方、銅箔表面にＳｎ−Ｐｂ合金からな
る半田メッキやＳｎ−Ａｇ−Ｂｉ系等のＰｂフリーの半
田メッキを施したものを使用してもよい。
【００３９】本発明の主面に形成された配線パターン
は、転写で形成されるため、基坂内に埋設される。
【００４０】剥離可能なキャリアシート１０１として
は、合成樹脂フィルム、例えば、ポリイミド、ポリエチ
レンテレフタレート、ポリエチレンナフタレート、ポリ
フェニレンサルファイト、ポリエチレン、ポリプロピレ
ン、フッ素樹脂等を用いてもよいし、剥離層として好適
な有機膜をコーティングして用いてもよい。キャリアシ
ートの好ましい厚さは、３０〜１００μｍである。フッ
素樹脂は、例えばポリテトラフルオロエチレン（ＰＴＦ
Ｅ）、テトラフルオロエチレン−パーフルオロアルキル
ビニルエーテル共重合体（ＰＦＡ）、テトラフルオロエ
チレン−ヘキサフルオロプロピレン共重合体（ＦＥ
Ｐ）、ポリ弗化ビニル、ポリ弗化ビニリデン等である。
【００４１】また、キャリアシート１０１に３０μｍ厚
以上の厚みを有する金属箔、例えば銅箔等を用いる場合
は、金属メッキ層、例えば、Ｃｒメッキ層、Ｎｉメッキ
層を介して銅箔配線パターンが形成されていてもよい。
【００４２】配線パターン１０５は、例えば、キャリア
シート１０１に銅箔を接着した後、フォトリソ工程及び
エッチング工程を経て形成することができる。このよう
にすると、樹脂フィルムをキャリアに用いた場合と比較
して、よりキャリアシート剥離後の銅箔表面を清浄にす
ることができる。即ち、電界メッキ界面が直接露出され
るため、より酸化されていない光沢のある銅箔界面を露
出させることができる。
【００４３】本実施形態で示したキャリアシート付き基
板においては、配線層がキャリアシートで覆われている
ため、配線層表面の酸化が防止でき、保存安定性に優れ
た多層基板として扱える。従って、回路部品、特に半導
体実装用基板として流通させることができ、有用であ
る。
【００４４】（第２の実施の形態）本実施の形態は、本
発明の半導体装置の一例であり、図１Ｃ−Ｅは本実施の
形態における半導体装置を示す断面図である。
【００４５】図１Ｅに示すように、本実施の形態の半導
体装置は、電気絶縁性基板１０４と、電気絶縁性基板１
０４の一主面に埋設されて形成された銅箔配線パターン
１０５と、配線パターン１０５に一体化された樹脂フィ
ルム１０８と、電気絶縁性基板１０４の表層に配置され
た半導体素子１０６と、配線パターン１０５と半導体素
子１０６を電気的に接続されたバンプ１０７とを含んで
いる。
【００４６】本実施の半導体装置は、図１Ｃに示すよう
にキャリアシート１０１を電気絶縁性基板１０４から剥
離した直後、図１Ｄに示されているように、電気絶縁性
基板１０４の銅箔配線パターン１０５側に、樹脂成分を
含むフィルム１０８を配置し、その上に半導体素子１０
６を電気的に接続されたバンプ１０７を配置し、銅箔配
線パターン１０５とバンプ１０７とを位置合わせし、上
下方向から加熱・加圧して接合する。加熱・加圧の条件
は、例えば８０℃〜２００℃の温度で、1.47×106Pa(15
kg/cm2)〜9.8×106Pa(100kg/cm2)の加圧力が好ましい。
【００４７】前記樹脂成分を含むフィルム１０８は、Ｎ
ＣＦ（Non-Conductive-Film）で、基本的に熱硬化性樹
脂を主成分とするフィルムであればよく、無機フィラー
と熱硬化性樹脂の混合物であっても構わないが、熱と加
重を同時に作用させて、バンプ１０７と銅箔配線パター
ン１０５がしっかり接続固定されることが望ましい。熱
硬化性樹脂としては、例えばエポキシ樹脂、フェノール
樹脂等である。
【００４８】無機フィラーとしては、例えば、Ａｌ
2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ又はＳｉＯ 2などを用いる
ことができる。無機フィラーは、５０体積％から７５体
積％の範囲で高密度に充填されているのが好ましい。無
機フィラーの平均粒子径は、０．１μｍ〜４０μｍの範
囲にあるのが望ましい。熱硬化性樹脂は、例えば、耐熱
性が高いエポキシ樹脂、フェノール樹脂、シアネート樹
脂又はポリフェニレンエーテル樹脂であるのが望まし
い。エポキシ樹脂は、耐熱性が高いため特に望ましい。
尚、混合物は、さらに分散剤、着色剤、カップリング剤
又は離型剤を含んでいてもよい。
【００４９】一方、前記樹脂成分を含むフィルム１０８
は、図５Ａに示したＡＣＦ（Anisotropic Conductive F
ilm）異方性導電膜４０７と呼ばれているものであって
も良い。異方性導電粒子としては、例えば、Ｎｉ粒子、
Ａｕ（あるいはＮｉ，Ａu）コートされた樹脂ボールな
どを用いることができる。この場合も、接着フィルムに
は、例えば、エポキシ系樹脂を用いることができ、熱と
加重を同時に作用させてバンプ１０７と銅箔配線パター
ン１０５の間に導電粒子が挟み込まれるようにして接続
を取ることができる。
【００５０】また、本発明は、絶縁樹脂を含むフィルム
に限ることなく、絶縁樹脂体であれば良く、例えば絶縁
樹脂をフィルム状ではなくペースト状にしたものを用い
ても良い。さらに、樹脂成分を含むフィルム１０８は、
表面汚れを防ぐため、使用直前まで離型フィルムで覆っ
ておき、半導体素子１０６と配線パターン１０５を一体
化する直前に剥離フィルムを除去して使用しても良い。
【００５１】バンプ１０７は、前記フィルムを貫通する
機能が要求されるため、突起のある構造であることが好
ましい。例えば、金属バンプであり、その一例としてＡ
ｕワイヤーを用いたワイヤーボンディング法により、Ａ
ｕスタッドバンプを形成することができる。一方、生産
性を考慮して多数のバンプを一括で作製することができ
る方法としてはメッキバンプ法であり、例えば、Ｃｕ−
Ｎｉ−Ａｕで構成されるようなバンプを構成することも
可能である。但し、通常メッキで構成されているバンプ
は、突起の度合いが小さいため、前記樹脂成分を含むフ
ィルム１０８を貫通する機能がやや劣る。従って、導電
性粒子をフィラーとするＡＣＦを用いることによって、
より確実にメッキバンプと無処理銅箔端子電極の接合が
導電性粒子を介して得ることができる。
【００５２】一方、バンプ１０７が２段突起電極の場合
は、先端の突起が鋭いため、樹脂成分を含むフィルム１
０８を容易に貫通することができるため、フィルム内に
無機フィラーが含まれていても構わない。また、本構成
によれば、実装時に突起電極が配線パターン１０５によ
ってつぶされるため、無処理銅箔表面に実装加熱にでき
る薄い酸化膜は容易に貫通され、バンプ１０７と配線パ
ターン１０５の良好な接続が得られる。
【００５３】なお、図１Ａ−Ｅは、配線パターン１０５
の表面と電気絶縁性基板１０４の表面が平らである金属
配線基板の例を示したが、図２Ａに示すように、配線パ
ターン１０５は電気絶縁性基板１０４の表面から飛び出
していても構わない。図２Ｂに示すように、半導体素子
１０６と電気絶縁性基板１０４との間には、樹脂成分を
含むフィルム１０８を介在させて一体化するので、バン
プ１０７と配線パターン１０５の良好な接続が得られ
る。
【００５４】また、本実施の形態では、バンプ１０７と
配線パターン１０５が直接接合する場合を説明したが、
バンプ１０７と配線パターンが導電性ペーストを介して
接合されていても構わない。この導電性ペーストを介し
て接合する方法は、Stud Bump Bonding法（ＳＢＢ法）
と呼ばれている。この方法を採用すると、バンプ１０７
と配線パターン１０５の接合に要する加重が少ないた
め、半導体素子にかかるダメージをさらに低減すること
が可能となる。
【００５５】また、半導体素子としては、例えば、トラ
ンジスタ、ＩＣ、ＬＳＩなどが用いられる。
【００５６】（第３の実施の形態〉本実施の形態は、半
導体装置の一例であり、図３Ａ−Ｂは本実施の形態にお
ける半導体装置を示す断面図である。
【００５７】本実施の形態の半導体装置は、電気絶縁性
基板２０５と、電気絶縁性基板２０５の一主面及び他主
面に埋設されて形成された銅箔配線パターン２０４と、
配線パターン２０４に一体化された樹脂成分を含む絶縁
樹脂部２０３と、電気絶縁性基板２０５の表層に配置さ
れた半導体素子２０１と、配線パターン２０４と半導体
素子２０１を電気的に接続するバンプ２０２が一体化さ
れている（図３Ａ）。さらに、前記実装部分を含む半導
体素子２０１が電気絶縁性基板２０６に埋設され、内蔵
された半導体素子２０１と接続された配線パターン２０
４がインナービア２０７を介して他の表層に取り出され
ている（図３Ｂ）。
【００５８】なお、前記半導体素子が電気絶縁性基板内
に埋設される際には、従来技術の欄で説明した従来技術
のように凹部を設けて半導体素子を実装しているわけで
はないため、半導体素子と基板の間には空隙が介在して
いない。
【００５９】従って、本実施の形態の半導体装置におい
ては、高密度に回路部品、例えば半導体素子２０１を実
装することができる。
【００６０】本実施形態の各構成は、電気絶縁性基板２
０６，インナービア２０７を除き第１及び第２の実施の
形態と同義であるため、省略する。
【００６１】インナービア２０７は、例えば、熱硬化性
の導電性物質からなる。熱硬化性の導電性物質として
は、例えば、金属粒子と熱硬化性樹脂とを混合した導電
性樹脂組成物を用いることができる。金属粒子として
は、金、銀、銅又はニッケル等を用いることができる。
金、銀、銅又はニッケルは、導電性が高いため望まし
く、銅は導電性が高くマイグレーションも少ないため特
に望ましい。熱硬化性樹脂としては、例えば、エポキシ
樹脂、フェノール樹脂、シアネート樹脂又はポリフェニ
レンエーテル樹脂を用いることができる。エポキシ樹脂
は、耐熱性が高いため特に望ましい。
【００６２】一方、電気絶縁性基板２０６は、無機フィ
ラーと熱硬化性樹脂とを含む混合物からなる。
【００６３】無機フィラーとしては、例えば、Ａｌ
2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ又はＳｉＯ 2などを用いる
ことができる。無機フィラーは、例えば６０重量％から
９０重量％の範囲で高密度に充填されているのが好まし
い。無機フィラーの平均粒子径は、０．１μｍ〜４０μ
ｍの範囲にあるのが望ましい。熱硬化性樹脂は、例え
ば、耐熱性が高いエポキシ樹脂、フェノール樹脂、シア
ネート樹脂又はポリフェニレンエーテル樹脂であるのが
望ましい。エポキシ樹脂は、耐熱性が高いため特に望ま
しい。尚、混合物は、さらに分散剤、着色剤、カップリ
ング剤又は離型剤を含んでいてもよい。
【００６４】この実施形態によれば、電気絶縁性基板２
０６は、ガラス繊維等補強材を含まないため、容易に回
路部品を埋め込むことができる。
【００６５】また、電気絶縁性基板２０６に埋め込まれ
た半導体素子２０１は回路部品内蔵モジュールとなり、
前記回路部品内蔵モジュールにおいては、電気絶縁性基
板２０６に含まれる無機フィラーによって回路部品で発
生した熱が速やかに伝導される。従って、信頼性の高い
回路部品内蔵モジュールを実現することができる。
【００６６】また、電気絶縁性基板２０６においては、
無機フィラーを選択することにより、電気絶縁性基板２
０６の線膨張係数、熱伝導度、誘電率などを容易に制御
することができる。電気絶縁性基板２０６の線膨張係数
を半導体素子に近づけることができれば、温度変化によ
るクラックの発生等を防止することができるため、信頼
性の高い回路モジュールを実現することができる。ま
た、電気絶縁性基板２０６の熱伝導性を向上させれば、
高密度で回路部品を実装した場合にも、信頼性の高い回
路部品内蔵モジュールを実現することができる。さら
に、電気絶縁性基板２０６の誘電率を低くすることによ
り、誘電損失の小さい高周波回路用モジュールを実現す
ることができる。さらに、電気絶縁性基板２０６によっ
て回路部品である半導体素子２０１を外気から遮断する
ことができるため、湿度による信頼性の低下を防止する
ことができる。
【００６７】また、本実施形態によれば、電気絶縁性基
板２０５と２０６が積層された構造を取るため、反り、
歪みの観点から電気絶縁性基板２０５も電気絶縁性基板
２０６と同一の組成を取ることが望ましい。
【００６８】（第４の実施の形態〉次に、第３の実施の
形態の変形例を図４に示す。
【００６９】図４において、図３と同じ部分は同じ記号
を用いる。本変形例においては、電気絶縁層２０６上に
さらに別の半導体素子３１１や電子部品３１０を搭載し
ている。また、電気絶縁層内部に他の電子部品３１０を
内蔵している。これらのように別の電子部品を搭載した
り内蔵しても良い。
【００７０】なお、この変形例においては電気絶縁性基
板２０５として、多層配線基板の一例を示しているが、
前記各実施の形態においても電気絶縁層として多層配線
基板を用いても良い。
【００７１】なお、前記各実施の形態において、電子部
品としては、例えば、コンデンサやインダクタ、抵抗な
どのチップ部品や、ダイオード、サーミスタ、スイッチ
等が用いられる。
【００７２】なお、前記各実施の形態において、前記転
写材のキャリフィルムが銅箔からなり、キャリアシート
と銅箔配線パターン間の剥離層がクロムめっき層で形成
されていても良い。これにより一層剥離がしやすくなる
という利点がある。
【００７３】なお、前記各実施の形態において、配線パ
ターンとして銅箔を用いた例を示したが、本発明はこれ
に限ることなく、アルミニウム、ニッケル等の金属箔で
あれば良い。
【００７４】
【実施例】以下、具体的実施例を挙げて本発明をさらに
詳細に説明する。
【００７５】（実施例１）本実施例においては、第１〜
第３の実施形態に対応する半導体装置を作製する際の、
無機フィラーと熱硬化性樹脂とを含む２種類の混合物か
らなる電気絶縁性基板の作製方法の一例について説明す
る。
【００７６】本実施例の作製方法は、以下の順番によっ
て形成される。電気絶縁性基板の作製方法に始まり、図
１Ａに示される転写形成材の作製方法、図１Ｂに示され
るキャリア付き基板の作製方法、図１Ｃ−Ｅに示される
表面実装状態の半導体装置の作製方法、最後に前記半導
体素子が基板内に内蔵された図３に示される基板内蔵型
半導体装置の製造方法で作製完了となる。以下、前記順
に従い説明する。
【００７７】本実施例においては、液状エポキシ樹脂と
して、日本ペルノックス社製のエポキシ樹脂“ＷＥ−２
０２５”（商品名）を用いた。また、フェノール樹脂と
して、大日本インキ社製の“フェノライト ＶＨ４１５
０”（商品名）を用いた。また、シアネート樹脂とし
て、旭チバ社製のシアネート樹脂“ＡｒｏＣｙ、Ｍ−３
０”（商品名）を用いた。また、添加物としてカーボン
ブラック又は分散剤を加えた。条件を下記表１に、結果
を表２に示す
【００７８】
【表１】
【００７９】（備考） Ａｌ2Ｏ3：昭和電工社製商品名“ＳＡ−４０” ＳｉＯ2：関東化学社製試薬１級 ＡｌＮ：ダウコーニング社製 ＢＮ：電気化学工業社製 ＭｇＯ：関東化学社製試薬１級 液状エポキシ樹脂：日本ペルノックス社製商品名“ＷＥ
−２０２５” フェノール樹脂：大日本インキ社製商品名“フェノライ
トＶＨ−４１５０” シアネート樹脂：旭チバ社製商品名“ＡｒｏＣｙＭ−３
０” カーボンブラック：東洋カーボン社製商品名“Ｒ−９３
０” 分散剤：第一工業製薬社製商品名“プライサーフＳ−２
０８Ｆ”
【００８０】
【表２】
【００８１】電気絶縁性基板を構成する第１の混合物を
作製するに際して、まず、上記（表１）の組成で混合さ
れたペースト状の混合物を、所定量だけ離型フィルム上
に滴下した。このペースト状の混合物は、無機フィラー
と液状の熱硬化性樹脂とを攪拌混合機によって１０分程
度混合して作製した。使用した攪拌混合機は、所定の容
量の容器に無機フィラーと液状の熱硬化性樹脂とを投入
し、容器自体を回転させながら公転させるものであり、
混合物の粘度が比較的高くても十分な分散状態が得られ
る。離型フィルムとしては、厚み７５μｍのポリエチレ
ンテレフタレートフィルムの表面にシリコーンによる離
型処理を施したものを用いた。
【００８２】次いで、離型フィルム上のペースト状の混
合物にさらに離型フィルムを重ね、加圧プレスによって
厚さ２００μｍとなるようにプレスして、板状の混合物
を得た。尚、より粘度を低下させたスラリー状の混合物
を離型フィルムの上に載せ、ドクターブレード法によっ
てシート成形しても良好な板状の混合物が得られた。
【００８３】また、無機フィラーとして非晶質ＳｉＯ2
を用いた場合には、線膨張係数は、１２ｐｐｍ／℃であ
り、シリコン半導体（線膨張係数は３ｐｐｍ／℃）によ
り近くなった。従って、無機フィラーとして非晶質Ｓｉ
Ｏ2を用いた電気絶縁性基板は、半導体を直接実装する
フリップチップ用の基板として望ましい。
【００８４】また、無機フィラーとしてＳｉＯ2を用い
た場合には、比誘電率が３．４〜３．８と低い電気絶縁
性基板が得られた。ＳｉＯ2は比重が小さいという利点
もある。無機フィラーとしてＳｉＯ2を用いた回路部品
内蔵モジュールは、携帯電話などの高周波用モジュール
として望ましい。
【００８５】次に、図１Ａに示す、転写形成材の作製方
法にあたっては、剥離層としてクロムメッキが介在する
厚さ７０μｍの電界銅箔と厚さ９μｍの電界銅箔が積層
された銅箔を用意した。９μｍ銅箔の表面処理は、剥離
層側が、無処理面、表層側が防錆処理を目的として、シ
ランカップリング材層、クロメート防錆処理層、Ｎｉ−
Ｚｎメッキ処理層で構成した。しかる後、９μｍ銅箔側
よりフォトリソグラフィ法（ドライフィルムレジスト
（ＤＦＲ）のラミネート、パターン露光、現像、塩化第
二鉄水溶液によるエッチング、水酸化ナトリウム水溶液
によるＤＦＲの剥離）を行い、銅箔配線パターン形成を
転写形成材を作製した。なお、本実施例では、剥離可能
なキャリアシートとして、銅箔フィルムを用いたが、ポ
リエステル等の樹脂フィルムを用いても構わない。
【００８６】次に、図１Ｂに示すキャリアシート付き基
板の作製方法にあたっては、Ｂステージ（半硬化または
部分硬化）状態のエポキシ樹脂製電気絶縁性シートを用
意し、１２０℃で加熱した後、前記転写形成材を加重、
３０ｋｇ／ｃｍ2にて貼り付ける事によって得られた。
【００８７】次に、図１Ｅに示される半導体装置の作製
方法にあたっては、ＴＥＧ（test element group）のベ
ア半導体素子を準備し、Ａｕワイヤーを用いて厚さ５０
μｍのスタッドバンプを形成した。同時に、ＮＣＦとし
て、シリカフィラーとエポキシ樹脂から構成される流れ
性に優れたコンポジットシートを用意した。
【００８８】配線パターンが形成された電気絶縁性基板
を加熱ステージに設置、半導体素子との位置合わせを完
了した段階で、図１Ｃに示すようにキャリアシートを機
械的に剥離し、即、加熱、加重（１５０℃、８０ｇ／バ
ンプ）を加え、バンプと銅端子電極の接合をした。同時
に、フィルム１０６は硬化し、バンプ接続部分は機械的
に補強された。
【００８９】このようにして得られた半導体装置のバン
プの初期接続抵抗を評価した。比較のため、基板に形成
された配線パターンに、（１）防錆処理膜が形成された
銅箔配線パターンと、（２）サブトラクティブ法にて形
成された無処理銅箔配線パターンと、（３）基板に形成
された銅箔配線パターンに無電界Ｎｉ−Ａｕメッキ処理
を施したものを用意した。
【００９０】バンプ接続抵抗は下記のとおりであった。 （１）防錆処理膜付き銅箔配線 １００〜５００ｍΩ （２）サブトラクティブ法による無処理銅箔配線 １００〜１０００ｍΩ （３）無電界Ｎｉ−Ａｕメッキ処理銅箔配線 ２０〜２５ｍΩ （４）本実施例（キャリア剥離直後の無処理銅箔） １５〜２０ｍΩ 上記の結果から分かるように、本実施例の構成によれ
ば、Ａｕメッキした銅端子電極と同等以上の初期接続抵
抗値が得られたことが確認できた。
【００９１】一方、単に、無処理銅箔配線を用いて実装
する場合は、（２）の結果から分かるように、接続抵抗
は、高く、且つばらつきの大きいのもとなった。
【００９２】なお、このバンプ接続抵抗値は、半導体素
子２０１を、電気絶縁性基板２０６に埋設した後も同じ
傾向と、抵抗値が得られた。
【００９３】次いで、作製された半導体装置の信頼性を
評価するために、半田リフロー試験及び温度サイクル試
験を行った。半田リフロー試験は、ベルト式リフロー試
験機を使い、最高温度２６０℃で１０秒のサイクルを１
０回繰り返すことによって行った。温度サイクル試験
は、１２５℃の温度で３０分間保持した後に、−６０℃
の温度で３０分間保持する工程を２００サイクル繰り返
すことによって行った。
【００９４】半田リフロー試験及び温度サイクル試験の
いずれにおいても、本実施例の回路部品内蔵モジュール
にはクラックが発生せず、超音波探傷装置を用いても特
に異常は認められなかった。この結果から、半導体素子
のバンプ接続部は、強固に接着していることが確認でき
た。
【００９５】
【発明の効果】本発明によれば、コストの低い配線パタ
ーンを用いて、低抵抗で、かつ信頼性の高いバンプ接続
が可能なキャリアシートを備えた金属配線基板と半導体
装置及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】Ａ−Ｂは本発明の第１の実施形態における半導
体装置の各製造工程を示す断面図、Ｃ−Ｅは第２の実施
形態における半導体装置の各製造工程を示す断面図であ
る。
【図２】Ａ−Ｂは本発明の第２の実施形態における別の
半導体装置の各製造工程を示す断面図である。
【図３】Ａ−Ｂは本発明の第３の実施形態における半導
体装置の製造工程を示す断面図である。
【図４】本発明の第４の実施形態における部品内蔵基板
の配線層の断面図である。
【図５】Ａ−Ｂは従来の異方性導電膜（ＡＣＦ）を用い
た半導体装置の実装方法の概略断面図である。
【符号の説明】
１０１ 剥離可能なキャリアシート １０２ 銅箔配線における無処理面側 １０３ 銅箔配線に於ける防錆処理面側 １０４，２０５，２０６，４０６ 電気絶縁基板 １０５，２０４ 銅箔配線パターン １０６，２０１，４０１ 半導体素子 １０７，２０２，４０２ バンプ １０８，２０３ 絶縁樹脂体 ２０７ ビア ３１０ 電子部品 ３１１ 半導体素子 ４０３ 導電性粒子 ４０４ 樹脂フィルム ４０５ 端子電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 祐伯 聖 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中谷 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 井戸川 義信 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 西山 東作 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E338 AA01 AA11 BB71 BB75 CC01 CD01 CD33 EE31

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 電気的絶縁基板の表層に埋設された金属
    配線と、前記金属配線を覆い機械的剥離が可能で且つ前
    記金属配線の酸化を防ぐキャリアシートを貼り合わせた
    金属配線基板。
  2. 【請求項２】 前記キャリアシートと接している前記金
    属配線の表面は、防錆処理がされていない請求項１に記
    載の金属配線基板。
  3. 【請求項３】 前記電気的絶縁基板の表層に埋設された
    前記金属配線の面は、防錆処理がされている請求項１に
    記載の金属配線基板。
  4. 【請求項４】 前記キャリアシートが金属シート又は樹
    脂シートである請求項１に記載の金属配線基板。
  5. 【請求項５】 前記樹脂シートが、ポリイミド、ポリエ
    チレンテレフタレート、ポリエチレンナフタレート、ポ
    リフェニレンサルファイト、ポリエチレン、ポリプロピ
    レン、及びフッ素樹脂から選ばれる少なくとも一つの樹
    脂フィルムであり、金属シートが銅箔である請求項４に
    記載の金属配線基板。
  6. 【請求項６】 前記キャリアシートの厚みが３０〜１０
    ０μｍの範囲である請求項１に記載の金属配線基板。
  7. 【請求項７】 前記金属配線が銅箔であり、前記キャリ
    アシートと前記配線間の剥離層が形成され、前記剥離層
    がクロムめっき層である請求項１に記載の金属配線基
    板。
  8. 【請求項８】 電気的絶縁基板に埋設された金属端子電
    極と、半導体素子上の突起電極とが電気的に接続され、
    前記突起電極は前記半導体素子を前記基板に実装するこ
    とによって先端がつぶれた構造を有し、前記基板と前記
    半導体素子との接続部が絶縁樹脂体にて補強されて一体
    化した構造を含む半導体装置。
  9. 【請求項９】 前記金属端子電極の表面には防錆処理を
    していない請求項８に記載の半導体装置。
  10. 【請求項１０】 前記絶縁樹脂体が樹脂フィルムである
    請求項８に記載の半導体装置。
  11. 【請求項１１】 前記絶縁樹脂体が、無機フィラーと少
    なくともエポキシ樹脂を含む樹脂成分で構成される請求
    項８に記載の半導体装置。
  12. 【請求項１２】 前記半導体素子が別の基板内に埋設さ
    れた請求項８に記載の半導体装置。
  13. 【請求項１３】 前記半導体素子が基板内に埋設される
    際に、前記半導体と前記基板との間に空隙が介在しない
    請求項８記載の半導体装置。
  14. 【請求項１４】 前記絶縁樹脂体と半導体素子を埋設す
    る基板が、いずれも無機フィラーと樹脂を含む組成で構
    成される請求項８に記載の半導体装置。
  15. 【請求項１５】 前記半導体素子に形成される突起電極
    がメッキで形成される請求項８に記載の半導体装置。
  16. 【請求項１６】 前記金属端子電極が銅箔であり、前記
    キャリアシートと前記金属端子電極間の剥離層が形成さ
    れ、前記剥離層がクロムめっき層である請求項８に記載
    の半導体装置。
  17. 【請求項１７】 キャリアシート上に金属配線パターン
    が形成された転写材を用いて、電気絶縁基板に転写材を
    接触させて前記金属配線パターンを前記基板に埋めこむ
    工程と、 前記金属配線パターンと半導体素子に形成された突起電
    極の接続部を補強する絶縁樹脂体を準備する工程と、 前記キャリアシートを剥離する剥離工程と、 前記剥離工程によって露出された前記金属配線パターン
    上に、加熱加圧を加えて絶縁樹脂体を介しながら前記金
    属配線パターンに前記突起電極の先端を接触させ、前記
    先端がつぶれるように前記配線パターンと前記突起電極
    とを加熱かつ加圧して接続する半導体実装工程を含む半
    導体装置の製造方法。
  18. 【請求項１８】 前記キャリアシートが金属シート又は
    樹脂シートである請求項１７に記載の半導体装置の製造
    方法。
  19. 【請求項１９】 前記樹脂シートが、ポリイミド、ポリ
    エチレンテレフタレート、ポリエチレンナフタレート、
    ポリフェニレンサルファイト、ポリエチレン、ポリプロ
    ピレン、及びフッ素樹脂から選ばれる少なくとも一つの
    樹脂フィルムであり、金属シートが銅箔である請求項１
    ８に記載の半導体装置の製造方法。
  20. 【請求項２０】 前記キャリアシートが銅箔であり、金
    属配線パターンが銅箔であり、前記キャリアシートと前
    記配線パターン間の剥離層がクロムめっき層で形成され
    ている請求項１９に記載の半導体装置の製造方法。
  21. 【請求項２１】 前記半導体実装工程の後、無機フィラ
    ーと樹脂を含む組成で構成される基板に前記半導体素子
    を埋設する工程を含む請求項１７に記載の半導体装置の
    製造方法。
  22. 【請求項２２】 突起電極がメッキで形成される請求項
    １７に記載の半導体装置の製造方法。
JP2002358666A 2001-12-13 2002-12-10 金属配線基板と半導体装置及びその製造方法 Withdrawn JP2003243563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002358666A JP2003243563A (ja) 2001-12-13 2002-12-10 金属配線基板と半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-380009 2001-12-13
JP2001380009 2001-12-13
JP2002358666A JP2003243563A (ja) 2001-12-13 2002-12-10 金属配線基板と半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003243563A true JP2003243563A (ja) 2003-08-29

Family

ID=27790788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002358666A Withdrawn JP2003243563A (ja) 2001-12-13 2002-12-10 金属配線基板と半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003243563A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322769A (ja) * 2004-05-10 2005-11-17 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法
JP2007158228A (ja) * 2005-12-08 2007-06-21 Nichicon Corp 温度補償回路基板
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
JP2008086230A (ja) * 2006-09-29 2008-04-17 Shimane Pref Gov 集魚灯
JP2010016411A (ja) * 2009-10-19 2010-01-21 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法
CN100589684C (zh) * 2006-07-06 2010-02-10 三星电机株式会社 埋图案基板及其制造方法
JP2011043835A (ja) * 2006-11-21 2011-03-03 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
WO2013095075A1 (ko) * 2011-12-23 2013-06-27 주식회사 잉크테크 금속 인쇄회로기판의 제조방법
JP2015065400A (ja) * 2013-09-25 2015-04-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 素子内蔵型印刷回路基板及びその製造方法
KR101525158B1 (ko) * 2009-03-12 2015-06-03 삼성전자 주식회사 인쇄회로기판 조립체 및 그 제조방법
US10178773B2 (en) 2011-12-23 2019-01-08 Inktec Co., Ltd. Method for manufacturing a metal printed circuit board
JP2021520627A (ja) * 2018-04-04 2021-08-19 エルジー イノテック カンパニー リミテッド 熱電素子

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322769A (ja) * 2004-05-10 2005-11-17 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法
JP4541753B2 (ja) * 2004-05-10 2010-09-08 新光電気工業株式会社 電子部品実装構造の製造方法
KR101109702B1 (ko) * 2004-05-10 2012-01-31 신꼬오덴기 고교 가부시키가이샤 전자 부품 실장 구조의 제조 방법
KR101156657B1 (ko) * 2004-05-10 2012-06-15 신꼬오덴기 고교 가부시키가이샤 전자 부품 실장 구조의 제조 방법
JP2007158228A (ja) * 2005-12-08 2007-06-21 Nichicon Corp 温度補償回路基板
CN100589684C (zh) * 2006-07-06 2010-02-10 三星电机株式会社 埋图案基板及其制造方法
JP2008086230A (ja) * 2006-09-29 2008-04-17 Shimane Pref Gov 集魚灯
JP4735848B2 (ja) * 2006-09-29 2011-07-27 島根県 集魚灯
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
JP2011043835A (ja) * 2006-11-21 2011-03-03 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
US8457450B2 (en) 2006-11-21 2013-06-04 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
KR101525158B1 (ko) * 2009-03-12 2015-06-03 삼성전자 주식회사 인쇄회로기판 조립체 및 그 제조방법
JP2010016411A (ja) * 2009-10-19 2010-01-21 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法
WO2013095075A1 (ko) * 2011-12-23 2013-06-27 주식회사 잉크테크 금속 인쇄회로기판의 제조방법
US10178773B2 (en) 2011-12-23 2019-01-08 Inktec Co., Ltd. Method for manufacturing a metal printed circuit board
JP2015065400A (ja) * 2013-09-25 2015-04-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 素子内蔵型印刷回路基板及びその製造方法
JP2021520627A (ja) * 2018-04-04 2021-08-19 エルジー イノテック カンパニー リミテッド 熱電素子
JP7442456B2 (ja) 2018-04-04 2024-03-04 エルジー イノテック カンパニー リミテッド 熱電素子

Similar Documents

Publication Publication Date Title
US6625037B2 (en) Printed circuit board and method manufacturing the same
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
TWI255001B (en) Metal wiring substrate, semiconductor device and the manufacturing method thereof
JP4145730B2 (ja) 半導体内蔵モジュール
US7018866B2 (en) Circuit component built-in module with embedded semiconductor chip and method of manufacturing
US6538210B2 (en) Circuit component built-in module, radio device having the same, and method for producing the same
US6489685B2 (en) Component built-in module and method of manufacturing the same
JP3553043B2 (ja) 部品内蔵モジュールとその製造方法
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
JP2001244638A (ja) 回路部品内蔵モジュール及びその製造方法
JP2006294650A (ja) 電子部品の実装方法
JP2002170921A (ja) 半導体装置およびその製造方法
JP2003243563A (ja) 金属配線基板と半導体装置及びその製造方法
JP5298413B2 (ja) 電子装置
JP4606685B2 (ja) 回路部品内蔵モジュール
US7038310B1 (en) Power module with improved heat dissipation
US20080185178A1 (en) Circuit board and method for manufacturing the same, semiconductor package, component built-in module and board for electronic equipment
JPH10335528A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2004071946A (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
JP2005236256A (ja) コネクタシート及び配線基板、並びにコネクタシート及び配線基板の製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP2000312068A (ja) 配線基板およびその製造方法
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
JP2000208662A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JPH11135174A (ja) 厚さ方向導電シート及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060307