TWI430728B - 製造具有焊料膏連接之電路化基板的方法 - Google Patents

製造具有焊料膏連接之電路化基板的方法 Download PDF

Info

Publication number
TWI430728B
TWI430728B TW096138518A TW96138518A TWI430728B TW I430728 B TWI430728 B TW I430728B TW 096138518 A TW096138518 A TW 096138518A TW 96138518 A TW96138518 A TW 96138518A TW I430728 B TWI430728 B TW I430728B
Authority
TW
Taiwan
Prior art keywords
assembly
circuitized substrate
substrate sub
metal
solder paste
Prior art date
Application number
TW096138518A
Other languages
English (en)
Other versions
TW200826772A (en
Inventor
Norman A Card
Thomas R Miller
William J Rudik
Original Assignee
Endicott Interconnect Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Tech Inc filed Critical Endicott Interconnect Tech Inc
Publication of TW200826772A publication Critical patent/TW200826772A/zh
Application granted granted Critical
Publication of TWI430728B publication Critical patent/TWI430728B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

製造具有焊料膏連接之電路化基板的方法
本發明係關於有機電路化基板且尤其係關於用於多層電路板、晶片載體及其類似物之各種有機電路化基板。甚至更特定言之，本發明係關於此等多層結構之形成，其中形成兩個或兩個以上之電路化次總成，且隨後予以彼此接合。
已知多層印刷電路板(PCB)、層壓晶片載體及類似有機產品允許以最小體積或間隔形成多個電路。該等電路通常包含由一層有機介電材料彼此分隔之信號層、接地層及/或電源層之導電層的堆疊。該等層可由通過介電層之電鍍孔而彼此電接觸。電鍍孔若經內部定位，則常常稱為"通道"，若自外表面延伸至板內預定深度，則稱為"盲通道"，或若延伸大體上穿過整個板厚度，則稱為"電鍍通孔"(PTH)。如本文中所使用，術語"通孔"意欲包括該等板開口之所有3種類型。
當今用於製造該等PCB、晶片載體及其類似物之方法通常包含製造獨立內層電路(電路化層)，其係藉由將感光層或膜塗佈於接合(例如層壓)於介電層之銅包覆內層基底材料之銅層上來形成。視所要電路圖案而定，將有機感光塗層成像、顯影且對所暴露之銅進行蝕刻以形成導線、襯墊及其類似物。蝕刻後，自銅剝離感光膜，在內層基底材料之表面上留下電路圖案。該處理在PCB領域中亦稱為光微影處理且認為不必作進一步描述。形成各自包括至少一個導電層及支撐介電層之個別內層電路後，藉由製備通常由一介電、有機預浸布而彼此分隔之若干內層、接地層、電源層等之積層來形成多層"堆疊"(總成)，該介電、有機預浸布通常包含一層經部分固化之材料(通常為B階環氧樹脂)浸漬之玻璃(通常為玻璃纖維)布。該有機材料在工業中亦稱為"FR-4"介電材料。該堆疊之頂部外層及底部外層通 常包含銅包覆、玻璃填充、環氧樹脂平坦基板，其中銅包層構成堆疊之外表面。使用熱及壓力使B階樹脂完全固化來將堆疊層壓以形成單體結構(總成)。如此形成之堆疊總成通常在其兩個外表面上具有金屬(通常為銅)包層。使用與用以形成內層電路之程序相似之程序在銅包層中形成外部電路層。將感光膜施加於銅包層且隨後將該塗層暴露於圖案化活化輻射且顯影。隨後使用諸如氯化銅之蝕刻溶液移除因感光膜之顯影而裸露之銅。最後，移除剩餘感光膜以提供外部電路層。所得總成可包括多達30個或30個以上之導電層及相應數目之介電層，使用習知層壓方法將該等所有層同時層壓成最終堆疊總成。
相對於如上所述直接形成包含若干個別導電-介電層化構件之大總成而言，一般更佳者為首先形成包括兩個或兩個以上之導電層及相關介電層之堆疊電路化基板"次總成"，該層壓次總成在一或兩個外表面上包括複數個導體墊(例如銅)。該等襯墊常常係使用如上所述之光微影處理來形成。隨後將兩個或兩個以上之該等次總成對準且使用諸如上文所述之中間有機預浸布層來層壓以形成最終之多層總成。層壓期間可包括額外個別導體層及介電層以形成最終總成之甚至更多層。
在該次總成類型之方法中，必須提供各種組件次總成之間的互連。其係以一種藉由將一次總成上之各別外導體墊與另一者上之各外導體墊對準，且隨後使用習知層壓程序將兩者集合在一起的方式來實現。在層壓之前，由中間介電層，較佳為習知預浸布將兩個次總成分隔。該介電質用以將一次總成之各種外部導電元件(例如信號線)與另一者隔絕，同時允許指定經對準之導體墊對配合且形成電連接。導電焊料膏可用於兩個配合襯墊之間以增強連接。
對於如上文所定義之總成及次總成而言，導電通孔(或互連)亦可用以電性連接個別電路層，且可具有上文所定義之3種類型(內埋式通道及盲通道，及PTH)之連接中之一或多者。若使用該等通孔，則通常使裸露孔壁經受至少一個預處理步驟，其後介電材料之壁藉由與電鍍觸媒接觸而催化，且通常藉由與無電鍍或電解銅電鍍液接觸而金屬化。若通孔為PTH(延伸穿過整個總成或次總成之彼等通孔)，則互連因此形成於電路化層之所選層之間。配合次總成之經對準通孔之間的連接性係較佳使用導電膏或其類 似物來達成。已知該等導電膏包括諸如呈片狀形式之銀之高導電性金屬。
構造最終多層總成後，將晶片及/或其他電子組件安裝於總成之外部電路層上之適當位置處。在一些實例中，該等組件係使用焊料球技術來安裝及電性耦合，該焊料球技術之一種形式在工業中稱為球狀柵格陣列(BGA)技術。對於PCB而言，該等組件可包括電容器、電阻器及甚至晶片載體。對於晶片載體而言，晶片常常以焊料接合於載體層壓基板之上表面且載體又以焊料接合於下伏"主體"基板，通常為PCB。在任一種形式(PCB或晶片載體)中，組件視需要經由導電通孔及耦合襯墊對(若總成係使用所提及之次總成形成)與結構內之電路電接觸。經設計以容納該等組件之總成之外部焊料墊通常係藉由將有機焊料遮罩塗層施加於外部電路層上來形成。焊料遮罩可藉由使用具有界定欲形成焊料安裝墊之區域之開口的絲網，將液體焊料遮罩塗層材料絲網塗佈於外部電路層之表面上來施加。或者，可將光可成像焊料遮罩塗佈於外表面上且暴露並顯影以產生界定襯墊之開口陣列。隨後使用此項技術中已知之方法(諸如波焊)，用焊料塗佈開口。諸如上文所定義之產品之實例展示於下文所列之專利中。其清單並不承認任何專利為優先於本發明之技術。
在美國專利6,138,350中，描述用於製造電路板之方法，其包含提供具有介電表面之電路化基板，提供包括金屬層及可剝落膜之剝落分離結構，將剝落分離結構層壓於電路化基板，其中金屬層相鄰於介電表面而定位，在電路化基板中形成穿過剝落分離結構的孔，將包括有機鹼之填充材料施加於剝落分離結構，將耗損性膜施加於填充材料上，且向耗損性膜施加足夠熱及壓力以迫使填充材料進入孔中以大體上填充該等孔。
在美國專利6,388,204中，描述層壓電路結構總成，其包含至少兩個模組化電路化層次總成；一位於該等次總成之各者之間的連接層，且其中該等次總成及連接層係用來自可接合、可固化介電質之固化介電質接合在一起。該等次總成及連接層與可接合導電材料電性互連。連接層包含安置於內導電層周圍之介電層。導電層具有通道，且介電層各自具有直徑小於導電層中之通道直徑之通道，且與導電層中之通道對準。用電性可接合導電材料填充通道以用於提供次總成之間的電接觸。
在美國專利6,440,542中，描述銅包覆層板，其包括一具有一 層壓於其一側或兩側上之銅箔(其中一側經粗化)之絕緣基板，該銅箔具有一形成於其粗化表面側上之金屬層，該金屬層之熔點低於鋅之熔點。亦提供包括一絕緣基板之電路板，該絕緣基板具有一形成於其一側上之導電電路及自該絕緣基板之另一側延伸至該導電電路之通道孔，在該絕緣基板之一側與該導電電路之間形成一金屬層，該金屬層之熔點低於鋅之熔點。在製造該電路板之過程中顯然不需要去汙。
在美國專利6,504,111中，描述用於提供多層電路板之層之間的互連之結構。該結構包含一堆疊，該堆疊包括至少一個層及一延伸穿過該堆疊之至少一個層之通道開口。各個別通道開口係用固體導電栓塞填充且各固體導電栓塞具有一第一接觸墊及一第二接觸墊。
在美國專利6,593,534中，描述用於產生多層印刷或佈線電路板之方法，且更特定言之描述在階層式佈線結構中產生所謂z軸或多層電互連以與標準印刷電路板布置比較，能夠提供輸入及輸出(I/O)之數目增加的方法。
在美國專利6,638,607中，描述形成用於連接以形成複合佈線板之構件之方法。該構件包括一介電基板。將膠帶施加於該基板之至少一個面。形成至少一個穿過該基板之開口，其自一個面延伸至另一個面且穿過各膠帶。將導電材料分配於該等開口之各者中且部分固化。移除膠帶以使該導電材料之結塊延伸於該基板面之上以與其他元件形成佈線結構。
在美國專利6,809,269中，定義電路化基板總成及其製造方法，其中該總成包括接合在一起之個別電路化基板。該等基板各自包括至少一個開口，該等開口中僅一者在接合之前大體上經導電膏填充。一旦接合，該膏亦部分位於另一開口內部以提供與其之有效電連接。使用該技術之產品之一實例為晶片載體。該專利亦讓渡給本發明之同一受讓人。
在美國專利6,815,837中，定義電子包裝(例如晶片載體)及利用該電子包裝之資訊處置系統，其中該包裝基板包括一耦合於一外部襯墊且具有足以大體上防止襯墊在經受預定拉伸壓力時破裂、分離等之足夠大尺寸的內部導電層。該專利亦讓渡給本發明之同一受讓人。
在美國專利6,828,514中，定義多層PCB，其包括兩個多層部分，該等部分中之一者能夠電性連接安裝於該PCB上之電子組件以保證其間 之高頻連接。該PCB另外包括一習知PCB部分以降低成本，同時保證結構具有用於PCB領域之滿意總厚度。亦可能自該等組件耦合至內部部分。該專利讓渡給本發明之同一受讓人。
在美國專利6,955,849中，描述用於在應用於印刷電路板及不同電子包裝之介電材料層中產生小間距z軸電互連之方法。該方法涉及平行製造中間結構，隨後將其連接以形成最終結構。另外，提供z-互連電結構，其採用可用於製造包括印刷電路板、多晶片模組及其類似物之不同類型電子包裝的介電材料，諸如經樹脂塗佈之銅。
上述有機產品(包括有機介電層之彼等產品，包括上述PCB及層壓晶片載體)之複雜性在過去幾年中顯著增加。舉例而言，用於主機電腦之PCB可具有多達36個或36個以上之電路層，完整總成具有多達約0.250吋(250密耳)之厚度。層壓晶片載體又可具有多達15個或15個以上之電路層作為其部分。已知該等有機產品具有3密耳至5密耳(1密耳為1吋之千分之一)寬度之信號線及12密耳直徑之通孔。對於當今許多產品中增加之電路緻密化而言，工業試圖將信號線降低至2密耳或2密耳以下之寬度且將通孔直徑降低至2密耳或2密耳以下。該高緻密化可理解地要求在使用該等次總成以形成最終多層電路化基板總成時將各別次總成之導體墊互連之最有效手段。如本文中所定義，本發明能夠實現該手段。
吾人相信，製造具有有機介電材料作為其部分之電路化基板總成，能夠保證其各種部件(次總成)之間的可靠、有效之互連的方法將構成此項技術中之顯著進步。
因此，本發明之一主要目標在於增強電路化基板技術。
本發明之另一目標在於提供製造電路化基板總成之方法，其中以新且獨特的方式將至少兩個電路化基板次總成之導體墊連接在一起，保證所連接之襯墊之間(及因此兩個次總成之間)的可靠電連接。
本發明之另一目標在於提供如上文所定義之該方法，其中利用層壓作為次總成接合方法之部分。
根據本發明之一態樣，提供製造電路化基板總成之方法，其 包含提供第一及第二電路化基板次總成，各次總成包括至少一個介電層及至少一個導電層，該至少一個導電層包括複數個金屬導體墊作為其部分；將第一及第二電路化基板次總成相對於彼此對準以使第一電路化基板次總成之金屬導體墊之各者與第二電路化基板次總成之相應金屬導體墊以面對面方式對準；將可流動介電層定位於第一及第二電路化基板次總成之間，該可流動介電層包括於其中之複數個開口，各開口與經對準且面對面之金屬導體墊之各別對對準；將一定量之金屬焊料膏沈積於對準且面對面之金屬導體墊之該等對的各者之金屬導體墊之至少一者上；使用熱及壓力以以下方式將第一及第二電路化基板次總成接合在一起：將焊料膏及金屬導體墊之冶金組合以在其間形成電連接，且該可流動介電層之材料將流入該等開口中以大體上填充該等開口且物理上接觸及環繞該等電連接而不會不利地影響該等電連接。
11‧‧‧金屬導電體
13‧‧‧電路化基板
15‧‧‧電路化基板次總成
15'‧‧‧第二次總成
16‧‧‧介電材料/下伏介電質
17‧‧‧導電層
19‧‧‧導電通孔
21‧‧‧基板上表面
23‧‧‧導體上表面
31‧‧‧金屬構件/基底構件/襯墊構件/基底導體
33‧‧‧第一鎳層
35‧‧‧第二金層
37‧‧‧外部焊料層/焊料/焊料外層
39‧‧‧金屬焊料膏層//焊料膏
41‧‧‧可流動介電材料層
43‧‧‧開口
49、51、53‧‧‧多層電路化基板總成
55‧‧‧電子組件/晶片
T‧‧‧初始厚度
T2‧‧‧壓縮厚度
圖1為根據本發明之一實施例，安裝於基板上且包括於其上之一定量之金屬焊料膏的金屬導體墊之放大多倍、呈截面形式之側面正視圖；圖2-4為部分呈截面形式且亦呈放大多倍比例之側面正視圖，其說明根據本發明之一實施例之本發明步驟；及圖5為呈小於圖1-4之比例之側面正視圖，其說明兩個電總成，該等電總成各自能夠利用本發明之電路化基板總成中之一或多者
為更好地理解本發明連同本發明之其他及另外之目標、優點及能力，參考以下揭示內容及隨附申請專利範圍以及下述圖式。圖與圖之間使用相同圖示編號以識別該等圖式中之相同元件。
如本文中所使用之術語"電路化基板次總成"意欲包括基板結構，其具有至少一個(且較佳1個以上)介電層及至少一個位於介電層上且包括複數個導體墊作為其部分之外部導電層。介電層可由以下介電材料中之一或多者製成：玻璃纖維增強之環氧樹脂("FR-4")、聚四氟乙烯(Teflon)、聚醯亞胺、聚醯胺、氰酸酯樹脂、光可成像材料及其他類似材料。 當今已知之該材料之一實例係由Rogers Corporation,Rogers,CT以產品名稱"RO2800"出售。("RO2800"為Rogers Corporation之商標。)導電層較佳用作傳導電信號(包括高頻類型之彼等電信號)之信號層，且較佳包含諸如銅之適合金屬，但可包括或包含額外金屬(例如鎳、鋁等等)或其合金。其他實例將於下文中更詳細描述。一種類型之光可成像介電質之一實例為ASMDF(先進焊料遮罩乾膜，Advanced Soldermask Dry Film)。該組合物另外描述於1991年6月25日頒予之美國專利第5,026,624號及1994年4月25日頒予之美國專利第5,300,402號中，其包括約86.5%至約89%之固體含量，該等固體包含以下各者以提供固體含量：約27.44% PKHC，苯氧樹脂；41.16% Epirez 5183，四溴雙酚A；22.88% Epirez SU-8，八官能性環氧雙酚A甲醛酚醛清漆樹脂；4.85% UVE 1014光引發劑；0.07%乙基紫染料；0.03% FC 430，來自3M Company(在305 Sawyer Ave.,Tonawanda,New York具有營業點)之氟化聚醚非離子性界面活性劑；3.85% Aerosil 380，來自Degussa公司(在Interspace Parkway,Parsippany,New Jersey具有營業場所)之非晶形二氧化矽。溶劑係以總光可成像介電組合物之約11%至約13.5%存在。
如本文中所使用之術語"電路化基板總成"意欲包括多層結構，其包含兩個或兩個以上獨立形成且接合在一起之該等電路化基板次總成。額外介電層及導電層亦可添加至該最終結構中。
術語"電總成"意謂至少一個如本文中所定義之電路化基板總成與至少一個與其電性耦合且形成該總成之部分之電子組件(定義於下文)組合。已知之該等總成之實例包括晶片載體，其包括作為電子組件之半導體晶片，該晶片通常位於基板上且使用一或多個通孔耦合於基板之外表面上之佈線(例如襯墊)或耦合於內部導體。另一實例為印刷電路板。
如本文中所使用之術語"電子組件"意謂諸如半導體晶片及其類似物之組件，其經調適以位於電路化基板之外部導電表面上(以因此定義電路化基板總成)且電性耦合於基板用於將信號自該組件傳遞至基板中，其後該等信號可繼續傳遞至其他組件，該等其他組件包括亦安裝於基板上之彼等組件，以及諸如總成形成其部分之更大電系統之彼等組件的其他組件。
如本文中所使用之術語"資訊處置系統"將意謂主要經設計 以計算、分類、處理、傳輸、接收、擷取、產生、轉換、儲存、顯示、表明、量測、偵測、記錄、再生、處置或利用任何形式之用於商業、科學、控制或其他目的之資訊、情報或資料的任何工具或工具之集合。實例包括個人電腦及諸如電腦伺服器、電腦主機等之較大處理器。
圖1說明本發明之金屬導電體11之一實施例，該導體位於一電路化基板13之頂部以形成一電路化基板次總成15。基板13較佳係由習知介電材料16(如上文所定義)製成且可包括於其中之一或多個導電層17(於圖1中展示3個該等層)。視用於次總成15及次總成15將形成其部分之最終電路化基板總成(未圖示)之操作要求而定，各導電層可為信號層、電源層或接地層。可形成多達30個內部導電層作為該次總成之部分，且使用相應數目之介電層以在諸如所展示之堆疊方位上將一導電層與另一導電層電性隔離。該次總成可具有約12密耳(1密耳為1吋之千分之一)至約150密耳之厚度。各導電層可視其對於次總成之功能而具有僅約2密耳至多達25密耳之厚度。導體11可電性耦合於內部導電層中之一或多者(亦即，使用如上文所定義之導電通孔19(在該狀況下，為"盲通道"))，且在圖1中特定展示為耦合於自基板之上表面21之第二層。次總成15應理解為包括一個以上之導體11以容納為利用該次總成之產品所要之許多信號路徑。在一實施例中，次總成可包括在其上表面上之多達1500個導體11。在圖1中為便於說明僅展示一者，且應瞭解，其餘導體以相對於彼此間隔之關係且以預定圖案(例如矩形)位於上表面21上。
在一實施例中，導體11可具有僅約0.1密耳至約6.5密耳之高度，且為具有一平坦上表面23之大體上圓柱形的組態。導體較佳係自接合(例如層壓)於下伏介電質16之上表面之單一銅片形成，且隨後經受在PCB技術中用於界定電路圖案及元件之習知光微影處理。該處理於上文加以描述且認為不必作進一步描述。呈其最簡單形式時，導體11可包含單一金屬構件31，較佳為銅或銅合金，其具有如所提及之圓柱形組態。在另一實施例中，導體可包括形成(例如電鍍)於其上之一或多個額外金屬層。在一個該實例中，構件31可包括一第一鎳層33及一第二金層35。在另一實施例中，構件31可簡單地包括一薄焊料外層37。亦可能在基底構件31上包括呈圖1中所示之次序之鎳、金及焊料層(本發明因此並不限於圖1中描述之特定布置)。已 知(亦稱為"共熔")之焊料較佳用於層37，該焊料包括約63重量%之錫及37重量%之鉛。較佳地，鉛含量將構成組合物之約50重量%或50重量%以下。然而，可使用其他焊料，包括新近開發之無鉛焊料。在該實例中，其中構件31可具有約0.1密耳至約3密耳之厚度，鎳層33較佳為約0.1密耳約1.5密耳，金層為約0.1密耳至約0.5密耳，且外部焊料層37為約0.1密耳至約3密耳厚。該等厚度及所定義之特定冶金用以促進當形成本發明之總成時，該等冶金與配合導體(如下文所定義)之相似冶金以及在所使用之耦合金屬焊料膏中之彼等冶金之間的可靠混合。如所瞭解，若選擇次總成之所有導體11用於該特定實施例，則其將包括該等金屬及厚度。例如用於金或與其組合之銀之其他冶金及厚度亦為可能的。上述組合中之鎳用作用於隨後施加之金的黏著性促進層，金為熟知的具有特殊傳導率之貴金屬。錫鉛焊料層用以增強當與另一導體之接合開始時，焊料膏(下文所定義)之流動。鎳及金層較佳使用電鍍方法來施加，對於該目的而言，無電鍍或電解電鍍為可接受的。焊料層37較佳藉由將一定量之焊料膏(使用習知絲網印刷操作)沈積於各襯墊上且隨後使其軟熔(re-flow)來施加。層37亦可視需要藉由電鍍或藉由使用模版印刷方法來施加。對軟熔程序而言，下文提供進一步描述。電鍍方法為已知的且認為不必另外定義。
在本發明之一較佳實施例中，襯墊構件31包含銅或銅合金且包括上文所識別之焊料層37，無中間鎳及金層。在該實施例中，襯墊具有約2密耳至約2.5密耳之高度。經絲網沈積之焊料37隨後經受上文提及之軟熔製程以使其呈現約0.1密耳至2密耳之厚度。該軟熔在約攝氏185度(下文亦簡單稱為℃)至約217℃之溫度下發生，且可在僅約2分鐘至6分鐘之時期內達成。標準對流烘箱可用於該目的。焊料包括一些熔劑，因此軟熔程序用以"焊接"下伏導體墊。接著，金屬焊料膏(較佳為有機金屬膏)層39沈積於電鍍焊料之上表面上。焊料膏39之沈積亦較佳使用如用於沈積焊料37之習知絲網印刷操作來達成。現使所沈積之膏39在約35℃至約45℃(例如40℃)之溫度下，"黏著乾燥"約8分鐘至12分鐘(例如10分鐘)之時期。膏層39呈現大體上圓頂形(如圖1中所示，上表面凸起)。應注意層39並不完全覆蓋導體之上表面，且在所展示之特定實施例中，佔據上表面之約10%至約85%。然而，其並非意欲限制本發明，因為膏可能覆蓋整個上表面。
如上所述，用於層39之較佳焊料膏為有機金屬焊料膏，較佳實例係由Ormet Circuits,Inc.以產品名稱"Conductive Paste 7001"出售，Ormet Circuits,Inc.在10070 Willow Creek Road,San Diego,California具有營業點。("Ormet"為Ormet Circuits,Inc之註冊商標。)如本文中所使用以定義該等組合物之術語"有機金屬"意謂含有與有機基組合之某些金屬元素之焊料膏。其他膏亦為可能的，包括來自Ablebond,Inc.之以產品名稱"Ablebond 8175"(原先為"Ablestik 8175")出售之膏，Ablebond,Inc.在20021 Susana Road,Rancho Dominguez,California具有營業點("Ablebond"為Ablebond,Inc.之註冊商標)，及來自Electron Microscopy Sciences之以產品名稱"EMS Silver Adhesive"出售之膏，Electron Microscopy Sciences在1560 Industry Road,Hatfield,Pennsylvania具有營業點。在上述實施例中，每個導體可施加總共約1公克至約5公克之膏39，最大厚度在約0.1密耳至約3密耳之範圍內。在膏現處於適當位置(且"經黏著乾燥")的情況下，次總成15現準備用於以下文所定義之方式接合於另一次總成以形成電路化基板總成。
圖2-4說明利用諸如上文所定義之次總成15之次總成製造電路化基板總成之步驟。該程序涉及將一個次總成15與較佳具有用於其上之各導體的相似冶金之第二次總成15'(與次總成15相似)對準。再次，為便於解釋，每個次總成僅展示一個導體，但若干該等導體當然以本文中對所展示之兩者所定義之方式對準及連接。圖2表示初始對準方位。如所示，一可流動介電材料層41位於兩個次總成之間，該材料包括於其中之一開口43(較佳經雷射鑽孔)用於所接合之經對準導體對的各者。如所示，開口43具有大於各導體之相應直徑之直徑。在一實例中，在27密耳之導體墊直徑(對於圓柱形襯墊而言)的情況下，相應開口可為約29密耳至約34密耳。在本發明之範疇內，亦提供具有與相應導體大體上相同之直徑之開口。對於具有上文所定義之冶金及厚度之導體的次總成而言，中間可流動介電質具有約3密耳至約5密耳之初始厚度(圖2中之"T")。可理解，由於與用以接合導體之層壓程序相關之相對較高壓力，該材料將壓縮至較小厚度(圖4中之"T2")。層41之初始厚度"T"及所選擇開口43直徑對於本文中之教示而言視為關鍵的，因為該等厚度及開口直徑保證所定義之冶金混合將有效地在介電質之後續流動及填充所接合之導體周圍之開口之前發生。當然，應進一步瞭解，其他 參數，包括所定義之金屬及相應厚度以及所利用之金屬焊料膏之精確量，均說明本發明之重要特徵。
在一實施例中，層41為"B階"預浸布材料，一實例為Driclad介電材料，其可購自Endicott Interconnect Technologies,Inc.，即本發明之受讓人。("Driclad"為Endicott Interconnect Technologies,Inc之註冊商標。)此項技術中已知之其他介電材料亦可用於該目的。如用以定義該等介電材料之術語"可流動"意謂材料當暴露於在本文中所定義之溫度下之熱且歷時亦為所定義之時期時，將自其原始相對固體及剛性的狀態軟化且流動的情形。術語"B階(B-staged)"(或更慣例地，"B階(B-stage)")意謂材料的一種情形，其中僅已達成部分固化，且需要更多熱及更大壓力來達成完全固化(且因此硬化)情形。
如所述，經對準之導體對11之接合係經由施加熱及壓力來達成，較佳方法為利用習知層壓設備。在該程序中，將兩個次總成15及15'集合在一起直至金屬焊料膏之兩個外部、圓頂表面嚙合，如圖3中所示。再次，必需強調，膏39僅需要施加於一個導體，在該狀況下，單一重之膏之外部圓頂表面將直接嚙合未經塗佈之導體之相應平坦外表面。層壓係在約300磅/平方吋(PSI)至約900 PSI之範圍內之壓力下，歷時總共約120分鐘至約250分鐘之時期達成，該時期視為表示可定義為"緩慢"斜線上升過程之時期。在該時期內，層壓溫度在約45分鐘內自約25℃之初始環境溫度升高至約190℃，且在該高溫下保持約90分鐘之時期。隨後經約100分鐘之時期將溫度降低至約3℃，且隨後經上文所定義之總時期中之剩餘分鐘數的時期，達到約100℃之溫度，之後，使其降至初始環境溫度。當層壓具有上文所定義之介電材料及導電膏之基板時，該"緩慢"層壓程序視為成功的。其他溫度、時間及壓力將可能為替代材料所需的。
顯著地，相對冶金在總時間之約25%之時期，或自啟動起約20分鐘時開始混合。連續施加壓力以進一步壓縮中間、B階介電質(且繼續直至其達到如圖4中所示之最終壓縮厚度"T2")。具有膏、中間介電質及焊料元件之最低熔點之焊料膏39在大致70℃(在約60℃與80℃之間)下開始軟熔，之後，中間介電質開始流動(在約115℃下，或在約100℃至約130℃之範圍內，在膏39之軟熔溫度以上)。最後，具有約185℃之熔點之焊料層37軟熔。 該軟熔可在對於焊料之約170℃至約220℃之範圍內，諸如上文對焊料層37所定義之彼範圍內發生。在接合程序中之該時刻，冶金(基底導體31之焊料膏、焊料及銅)充分混合，保證在所接合對之各者中之兩個配合導體之間的有效接合。另外重要地，在冶金之間的最終大致75%之混合與中間介電質之流動同時發生，以使介電質大體上完全填充開口且物理上嚙合導體接合，其如圖4中所示大體上完全環繞導體接合，而不會不利地影響該接合之形成。亦即，所流動之介電質之部分不流入冶金自身中或其部分之間。
現已形成所要之電連接，現使兩個次總成15及15'冷卻至環境溫度且經接合、多層電路化基板總成49已有效地產生。提供以下圖表作為在使用上述冶金之層壓製程之相應階段大致相關的時期、壓力及溫度之一實例。時間為累積的。
該圖表並非意欲限制本發明之範疇。如所提及，當利用不同冶金及其相應厚度時，不同時間及壓力可能為適用的。舉例而言，在本發明之範疇內，兩個導體之冶金在完成開口之填充及與接合之物理嚙合之前達成完全混合。當然，關鍵為在完成該接頭之前，防止介電材料可能侵 入混合冶金中，其將不利地影響所得接合。本發明能夠使用本文中所定義之步驟、厚度及材料，以非明顯方式獲得該防止作用。
圖5表示多層電路化基板總成51及53之兩個實例，其可使用本發明之教示來產生。總成51表示晶片載體，而總成53表示印刷電路板。如此項技術中已知，該電路板經調適以具有位於其上且與其電性耦合之一或多個晶片載體。該載體經調適以具有安裝於其上且與其電性耦合之一或多個電子組件55(僅展示一個)，諸如半導體晶片。視需要，載體能夠固持1個以上之晶片。如圖5中所示之所得結構因此提供一種手段，藉由該手段，安裝於載體上之晶片能夠經由主體板總成53與其他組件及電路結構電性耦合。該等組件及結構(且用於圖5中所示之總成)之主體之一實例為資訊處置系統，例如個人電腦、電腦主機或電腦伺服器。亦已知其他資訊處置系統，其可容納本文中所教示之獨特電路化基板總成，且認為不必作進一步描述。圖5中所示之包括總成51及53及晶片55之結構，應理解為構成如上文所定義之電總成。呈其最簡單形式時，總成51及晶片55亦表示根據上文定義之電總成。如圖5中所見，各總成51及53可包含複數個次總成作為其部分。舉例而言，展示各包括3個總成49。各總成亦可另外包括通孔(未圖示)作為其部分。該等通孔較佳在具有本文中所定義之複合性質之總成中。在一實例中，每個總成可利用多達10,000個(且視需要，可能10,000個以上)之該等通孔。
圖5中所示之兩個基板總成僅為代表性的且並非意欲限制本發明。在本發明之範疇內，組合若干額外基板次總成以形成一或多個該等總成(如由圖式所示)，其允許添加其他次總成且將其他次總成與所述之3個總成組合。
因此，已經展示且描述電路化基板總成，其中經由使用形成最終總成之電路化基板次總成之經接合導體構件及金屬導電膏，高度有效之電連接為可能的。該等次總成之各種實施例可組合在一起以形成更大、多層基板總成，其可用於諸如資訊處置系統之電子結構。該等系統因此能夠得益於本發明之獨特、有利特徵。
雖然已經展示且描述目前視為本發明之較佳實施例之實施例，但對於熟習此項技術者而言明顯的為，可在不脫離如由隨附申請專利 範圍所定義之本發明之範疇下，對其作出各種改變及修改。如本文中所產生之總成能夠傳輸正常及較高速度(頻率)信號，後者以約1 GB/sec至約10 GB/sec(或甚至更高)之速率傳輸，同時大體上防止阻抗破壞。如本文中所定義之方法亦能夠使用許多習知PCB方法來實施，以便保證低成本且促進製造之簡易性。亦即，用於組裝本發明之電路化基板總成之較佳方法較佳涉及使用習知層壓方法作為該方法之部分，其中具有指定電路及/或於其上(且可能於其內)之導電元件(層)之次總成以彼此對準之方式"堆疊在一起"，且經受相對較高之壓力及溫度歷時所定義之時期。
49、51、53‧‧‧多層電路化基板總成
55‧‧‧電子組件/晶片

Claims (18)

  1. 一種製造一電路化基板總成之方法，其包含：提供第一及第二電路化基板次總成，該等電路化基板次總成之各者包括至少一個介電層及至少一個包括複數個金屬導體墊作為其部分之導電層；將該第一電路化基板次總成及該第二電路化基板次總成相對於彼此對準，以使該第一電路化基板次總成之該複數個金屬導體墊之各者與該第二電路化基板次總成之該複數個金屬導體墊之一相應金屬導體墊以一面對面方式對準；將一可流動介電層定位於該第一電路化基板次總成與該第二電路化基板次總成之間，該介電層包括於其中之複數個開口，該等開口之各者與該第一電路化基板次總成及該第二電路化基板次總成之一各別經對準且面對面金屬導體墊對對準；將一定量之金屬焊料膏沈積於該第一電路化基板次總成及該第二電路化基板次總成之該等經對準且面對面金屬導體墊之該等對的各者之該等金屬導體墊之至少一者上；將一定量之有機金屬焊料膏藉由模板印刷或絲網印刷沈積於該等金屬導體墊之該等對的各者之該等金屬導體墊之其餘一者上，該有機金屬焊料膏具有一不同於該金屬膏之組成的組成；使用熱及壓力，以以下方式將該第一電路化基板次總成及該第二電路化基板次總成接合在一起：將該第一電路化基板次總成及該第二電路化基板次總成之該等經對準且面對面金屬導體墊之該等對中的該金屬及有機金屬焊料膏及該等金屬導體墊之冶金組合以在其間形成一電連接，且該可流動介電層之材料將流入該等開口中以大體上填充該等開口且物理上接觸並環繞該等電連接而不會不利地影響該等電連接。
  2. 如請求項1之方法，其進一步包括在該量之焊料膏於該第一電路化基板次總成及該第二電路化基板次總成之該等經對準且面對面金屬導體墊之該等對的各者之該等金屬導體墊之該至少一者上的該沈積後，使該量之焊料膏流動。
  3. 如請求項2之方法，其中該量之焊料膏之該流動發生在使用該熱及壓力之該第一電路化基板次總成及該第二電路化基板次總成的該接合在一起期間。
  4. 如請求項3之方法，其中該量之焊料膏之該流動在低於達到以引起該可流動介電層將流入該等開口中以大體上填充該等開口且物理上接觸並環繞 該等電連接而不會不利地影響該等電連接之溫度之溫度下發生。
  5. 如請求項4之方法，其中該有機金屬焊料膏之該流動之該溫度係在約60℃至約80℃之範圍內，且達到以引起該可流動介電層流入該等開口中以大體上填充該等開口且物理上接觸並環繞該等電連接而不會不利地影響該等電連接之該溫度係在約100℃至約130℃之範圍內。
  6. 如請求項1之方法，其中該等第二電路化基板次總成之該複數個金屬導體墊之該等金屬導體墊的各者包含一第一金屬及至少一種不同於該第一金屬之第二金屬。
  7. 如請求項6之方法，其中該第二金屬係電鍍於該第一電路化基板次總成及該第二電路化基板次總成之該複數個金屬導體墊之該等金屬導體墊的各者之該第一金屬上。
  8. 如請求項7之方法，其中該第一金屬為銅或銅合金且該第二金屬為鎳及/或金。
  9. 如請求項1之方法，其中使該有機金屬焊料膏在該第一電路化基板次總成及該第二電路化基板次總成之該接合在一起之前黏著乾燥。
  10. 之方法，其中該有機金屬焊料膏之該黏著乾燥係藉由將該有機金屬焊料膏加熱至一預定溫度歷時一確定時期來達成。
  11. 如請求項10.之方法，其中該預定溫度為約35℃至約45℃且該確定時期為約8分鐘至12分鐘。
  12. 如請求項1之方法，其中使用該熱及壓力之該第一電路化基板次總成及該第二電路化基板次總成之該接合在一起發生歷時一約120分鐘至約250分鐘之時期。
  13. 如請求項12.之方法，其中在該接合期間之該熱係在約170℃至約220℃之範圍內，且該壓力係在約300 PSI至約900 PSI之範圍內。
  14. 如請求項1之方法，其中該等金屬導體墊之各者具有一大體上平坦之上表面，且該等焊料膏係沈積於該等大體上平坦之上表面上且形成一大體 上圓頂之組態。
  15. 如請求項14.之方法，其中沈積為該大體上圓頂之組態的該量之焊料膏之各者僅覆蓋該等金屬導體墊之該等大體上平坦之上表面的各者之一部份。
  16. 如請求項1之方法，其中該可流動介電層包含一B階預浸布材料。
  17. 如請求項1之方法，其中該第一電路化基板次總成及該第二電路化基板次總成之該等經對準且面對面金屬導體墊之該等對的各者之該等金屬導體墊包括於其上之一焊料層、在一第一溫度下流動之該金屬焊料膏、在該第一電路化基板次總成與該第二電路化基板次總成之間的在一高於該第一溫度之第二溫度下流動之該可流動介電層及在一高於該第二溫度之第三溫度下流動之該焊料層的該焊料。
  18. 如請求項1之方法，其中該金屬焊料膏在該量有機金屬焊料膏沈積前流回。
TW096138518A 2006-11-14 2007-10-15 製造具有焊料膏連接之電路化基板的方法 TWI430728B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/598,647 US7547577B2 (en) 2006-11-14 2006-11-14 Method of making circuitized substrate with solder paste connections

Publications (2)

Publication Number Publication Date
TW200826772A TW200826772A (en) 2008-06-16
TWI430728B true TWI430728B (zh) 2014-03-11

Family

ID=39367779

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096138518A TWI430728B (zh) 2006-11-14 2007-10-15 製造具有焊料膏連接之電路化基板的方法

Country Status (4)

Country Link
US (1) US7547577B2 (zh)
JP (1) JP2008124459A (zh)
CN (1) CN101184362B (zh)
TW (1) TWI430728B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7666008B2 (en) * 2006-09-22 2010-02-23 Onanon, Inc. Conductive elastomeric and mechanical pin and contact system
US7727805B2 (en) * 2007-06-11 2010-06-01 Intel Corporation Reducing stress in a flip chip assembly
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
TW201133745A (en) * 2009-08-27 2011-10-01 Advanpack Solutions Private Ltd Stacked bump interconnection structure and semiconductor package formed using the same
JP5593863B2 (ja) * 2010-06-09 2014-09-24 富士通株式会社 積層回路基板および基板製造方法
JP5581828B2 (ja) * 2010-06-09 2014-09-03 富士通株式会社 積層回路基板および基板製造方法
WO2012164957A1 (ja) * 2011-06-02 2012-12-06 パナソニック株式会社 電子部品実装方法、電子部品搭載装置および電子部品実装システム
CN105451473A (zh) * 2014-09-02 2016-03-30 富葵精密组件(深圳)有限公司 多层软性电路板及其制作方法
DE102016219733A1 (de) * 2016-10-11 2018-04-12 Continental Automotive Gmbh Verfahren zur Herstellung einer mehrlagigen Leiterplatte
TWI638434B (zh) * 2018-04-17 2018-10-11 國立臺灣師範大學 電子組件封裝結構
CN108875232B (zh) * 2018-06-27 2022-03-22 郑州云海信息技术有限公司 一种检查防焊开窗的方法、装置、设备及可读存储介质
US11310921B2 (en) 2019-10-23 2022-04-19 International Business Machines Corporation Buried via in a circuit board
KR20220090249A (ko) * 2020-12-22 2022-06-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법
RU2765105C1 (ru) * 2021-01-25 2022-01-25 Акционерное общество «Информационные спутниковые системы» имени академика М.Ф.Решетнёва» Способ изготовления высокочастотных печатных плат

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US5300402A (en) * 1988-12-30 1994-04-05 International Business Machines Corporation Composition for photo imaging
US5026624A (en) * 1989-03-03 1991-06-25 International Business Machines Corporation Composition for photo imaging
JPH0775789B2 (ja) * 1990-06-14 1995-08-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 化学ハンダおよびそれを用いる結合方法
US5324569A (en) * 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
JP2000012225A (ja) * 1998-06-26 2000-01-14 Sony Corp 有機電界発光素子
US6365973B1 (en) * 1999-12-07 2002-04-02 Intel Corporation Filled solder
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
MXPA02001147A (es) * 2001-03-19 2004-04-21 Warner Lambert Co Sintesis de ligandos bisfosina no-c2-simetricos como catalizadores para la hidrogenacion asimetrica.
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
US6504111B2 (en) * 2001-05-29 2003-01-07 International Business Machines Corporation Solid via layer to layer interconnect
JP2005520333A (ja) * 2002-03-14 2005-07-07 ゼネラル ダイナミクス アドバンスド インフォメーション システムズ、インク 多層用基板の積層技術
US6790305B2 (en) 2002-10-08 2004-09-14 International Business Machines Corporation Method and structure for small pitch z-axis electrical interconnections
US6638607B1 (en) * 2002-10-30 2003-10-28 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
US6828514B2 (en) 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
US7088008B2 (en) * 2003-03-20 2006-08-08 International Business Machines Corporation Electronic package with optimized circuitization pattern

Also Published As

Publication number Publication date
US20080110016A1 (en) 2008-05-15
US7547577B2 (en) 2009-06-16
TW200826772A (en) 2008-06-16
CN101184362A (zh) 2008-05-21
JP2008124459A (ja) 2008-05-29
CN101184362B (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
US9451693B2 (en) Electrically conductive adhesive (ECA) for multilayer device interconnects
KR100560624B1 (ko) 프린트배선판
US7076869B2 (en) Solid via layer to layer interconnect
TWI459871B (zh) Built-in parts wiring board, built-in parts wiring board manufacturing methods
US6809269B2 (en) Circuitized substrate assembly and method of making same
US20120257343A1 (en) Conductive metal micro-pillars for enhanced electrical interconnection
US20090241332A1 (en) Circuitized substrate and method of making same
US8299371B2 (en) Circuitized substrate with dielectric interposer assembly and method
US7334323B2 (en) Method of making mutilayered circuitized substrate assembly having sintered paste connections
US7823274B2 (en) Method of making multilayered circuitized substrate assembly
WO1997019579A1 (fr) Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices
JP3299679B2 (ja) 多層配線基板及びその製造方法
US20120243155A1 (en) Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same
JP2003243563A (ja) 金属配線基板と半導体装置及びその製造方法
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2004006572A (ja) 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2005353861A (ja) フレックスリジッド配線板
JPH11135174A (ja) 厚さ方向導電シート及びその製造方法
JPH1154180A (ja) 厚さ方向導電性シート
JP2012033780A (ja) 部品内蔵配線板
JP2004119545A (ja) 半田バンプ付き配線基板およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees