JP2000208662A - 半導体搭載用基板とその製造方法及び半導体チップの実装方法 - Google Patents

半導体搭載用基板とその製造方法及び半導体チップの実装方法

Info

Publication number
JP2000208662A
JP2000208662A JP463199A JP463199A JP2000208662A JP 2000208662 A JP2000208662 A JP 2000208662A JP 463199 A JP463199 A JP 463199A JP 463199 A JP463199 A JP 463199A JP 2000208662 A JP2000208662 A JP 2000208662A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
insulating resin
substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP463199A
Other languages
English (en)
Inventor
Hidetaka Hara
英貴 原
Takeshi Hozumi
猛 八月朔日
Kensuke Nakamura
謙介 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP463199A priority Critical patent/JP2000208662A/ja
Publication of JP2000208662A publication Critical patent/JP2000208662A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 半導体チップをフリップチップ実装する半導
体搭載用基板において、電気的及び機械的な接続機構を
有する半導体搭載用基板を低コストで製造する方法並び
にその実装方法を提供する。 【解決手段】 従来の配線基板の表面に加熱により軟化
し接着性を発現する熱硬化性絶縁樹脂層を形成すると伴
に、前記熱硬化性絶縁樹脂層の表面に電気的接続を目的
とした導体端子を銅エッチングにより形成した半導体搭
載用基板であって、半導体チップを加熱加圧し半導体搭
載用基板に押し付けることで熱硬化性絶縁樹脂層が軟化
し導体端子が埋没貫通して電気的接続を果たすと伴に、
半導体チップは半導体搭載用基板に固着し機械的接続を
果たすことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップをフ
リップチップ接続により搭載する半導体搭載用基板及び
その製造方法、さらには半導体チップの実装方法に関す
るものである。
【0002】
【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化さらには高
密度実装化が進んできており、これらの電子機器に使用
される半導体パッケージは従来にも増して益々小型化か
つ多ピン化が進んできている。
【0003】半導体パッケージはその小型化に伴って、
従来のようなリードフレームを使用した形態のパッケー
ジでは小型化に限界がきているため、最近では回路基板
上にチップを実装したものとしてBGA(Ball G
rid Array)やCSP(Chip Scale
Package)といったエリア実装型の新しいパッ
ケージ方式が提案されている。これらの半導体パッケー
ジにおいて、半導体チップの電極と従来型半導体パッケ
ージのリードフレームの機能を有する半導体搭載用基板
と呼ばれるプラスチックやセラミックス等各種絶縁材料
と導体配線で構成される基板の端子との電気的接続方法
として、ワイヤーボンディング方式やTAB(Tape
Automated Bonding)方式、さらに
はFC(Frip Chip)方式などが知られている
が、最近では半導体パッケージの小型化に有利なFC接
続方式を用いたBGAやCSPの構造が盛んに提案され
ている。このFC接続方式は、一般に、半導体チップの
電極にあらかじめ電気メッキ法により接続用バンプを形
成しておき、このバンプと基板上の端子を位置合わせし
て熱圧着により接続するが、半導体チップの電極にバン
プを形成する工程が複雑でバンプ製造コストが掛かり、
また、バンプ接続部分の耐湿信頼性を得るためチップと
基板との間隙に、アンダーフィルと呼ばれる絶縁樹脂を
充填してバンプ接続部分を封止する必要があり、このア
ンダーフィルを充填し硬化させる工程が必要となるため
製造工程が複雑で製造コストが高くなる問題がある。
【0004】そこで、半導体チップにバンプを形成する
ことなく半導体チップと基板を電気的に接続しかつ機械
的に接着する接続材料として異方導電シートを使用する
方法が着目され検討されている。この異方導電シートに
は接着性が付与されており、通常では、先に基板上に異
方導電シートを貼り合わせてから半導体チップを搭載し
電気的接続と機械的接続を同時に行う。このような異方
導電シート方式は半導体パッケージの小型化や低コスト
化に有効な手段として益々注目されてきており、以下の
ような異方導電シートが提案されている。
【0005】従来より提案されている代表例の断面図を
図3に示す。異方導電シート33を構成する熱可塑性や
熱硬化性の樹脂中に導電性の微粒子35を分散させ、熱
圧着時に樹脂が流動して接続端子である半導体チップ3
1の電極34と半導体搭載用基板32の導体配線との間
に挟まれた導電性の微粒子35によって厚さ方向の電気
的接続を得る異方導電シート33がよく知られており、
液晶ディスプレイパネルとTCP(Tape Carr
ier Package)の電気的接続などに使用され
ている。前記構造の異方導電シートは樹脂に導電性微粒
子を分散させるといった比較的簡単な工程で製造できる
ことと、基板に貼り合わせる際の位置合わせが比較的ラ
フに行えることを特徴としている。しかしながら、電気
的接続を半導体チップの電極と基板の端子との間に確率
的に存在する導電性微粒子によって得ているため、狭ピ
ッチになるに従い導電性微粒子をより微小により多く分
散させる必要があり、これにより、微粒子密度が高まり
微粒子間距離が狭まるため電気的絶縁性が低下する問題
と、微粒子と電極及び端子との接続面積が小さくなるた
め接続抵抗が上昇する問題、さらには微粒子コストの上
昇の問題がある。
【0006】また最近では、図4に示されるような例が
提案されている。異方導電シート43を構成する樹脂フ
ィルムにドリルやレーザによって微小な貫通穴を明け、
その後メッキや導電性ペースト印刷などの方法により、
貫通穴内部を導電体45で充填し、さらに樹脂フィルム
の表面に接着層を形成した構造であって、熱圧着時に接
着層46が流動し導電体45が露出して接続端子である
半導体チップ41の電極44と半導体搭載用基板の導体
配線47との間に挟まれた導電体45によって電気的接
続を得る異方導電シート43が提案されている。前記構
造の異方導電シートは半導体チップの電極および基板の
端子と導電体が相対して配列されるので電気的接続性に
優れかつ隣接する導電体においての電気的絶縁性にも優
れることを特徴としている。
【0007】しかしながら、高位置精度での微小な穴あ
け加工が要求されるためレーザによる穴明け加工が必要
となり、レーザの欠点である低生産性及び高ランニング
コストにより製造コストが高くなる問題がある。また、
微小穴への導電体形成は、通常メッキで行われるが、穴
径が小さくなるほど均一なメッキが難しく、導電体の高
さにバラツキを生じ易く、接続時に電気的接続が出来な
いといった品質低下の問題がある。さらには、前記異方
導電シートはこれに貼り合わせる基板及び半導体チップ
の両方に対し高精度で位置合わせしなければならず、位
置合わせ工程が複雑になり実装歩留まりが悪いといった
問題もある。
【0008】
【発明が解決しようとする課題】そこで本発明は、従来
のメッキバンプや異方導電シートにより半導体チップと
基板とを電気的かつ機械的に接続する方法が有する上記
の種々の問題を鑑みて、鋭意研究をした結果なされたも
のであり、半導体チップとの低い電気的抵抗及び強い機
械的接続の機能を有する半導体搭載用基板を低コストで
製造提供することができ、さらに、容易で生産性に優れ
た半導体チップの実装方法を提供することを目的とす
る。
【0009】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体搭載用基板の構成は、配線基板の
半導体チップを搭載する側の面に、加熱で軟化性及び接
着性を発現する熱硬化性絶縁樹脂層が形成されていると
ともに、前記熱硬化性絶縁樹脂層に半導体チップの電極
と配線基板の導体配線とを接続する位置に独立した導体
端子を形成した構成となっている。
【0010】また本発明の半導体搭載用基板の製造方法
は、導体配線を形成した配線基板の半導体チップを搭載
する側の面に、銅箔と加熱で軟化性及び接着性を発現す
る熱硬化性絶縁樹脂層から成る2層シートを加熱加圧し
て貼り合わせる工程と、前記2層シートの銅箔を選択的
にエッチングして導体端子を形成する工程を有してい
る。特に、このエッチング法による導体端子の形成は、
メッキ法にあるような導体の高さばらつきをなくし、導
通抵抗を低くかつ安定させる目的にかなうものである。
【0011】さらに、本発明の半導体搭載用基板に半導
体チップを実装する方法にあっては、半導体搭載用基板
の導体端子と半導体チップの電極とを対向させ位置合わ
せする工程と、半導体チップを裏面から加熱しながら半
導体搭載用基板に平行に押し付け導体端子を熱硬化性絶
縁樹脂層に垂直に埋没貫通させ、その後の熱硬化反応を
経て前記半導体搭載用基板の接続端子に接続するととも
に半導体チップも同時に接着する工程からなっている。
【0012】
【発明の実施の形態】以下に本発明を図面に基づき説明
する。図1の(a)から(d)は本発明の半導体搭載用
基板を得るための代表的製造方法を示す断面図である。
【0013】まず、配線基板11と2層シート17を用
意する(図1(a))。配線基板11は、少なくとも絶
縁樹脂13と半導体チップの電極と接続するための接続
端子と、実装用基板の端子と接続するための接続端子を
含む導体配線12から成り、必要に応じて本代表例のよ
うに表面にソルダーレジスト14を形成してしてあって
も良いし、また導体配線12の表面にAu、Ni、P
d、In、Pb、Snなどの金属及びこれらの合金を無
電解メッキもしくは電解メッキで施してあっても良く、
ポリイミド樹脂やポリエステル樹脂等を絶縁層としたフ
レキシブル配線基板や、エポキシ樹脂やフェノール樹脂
等を絶縁層としたリジット配線基板や、さらにはAl2
3やAlN等のセラミックスを絶縁層としたセラミッ
クス配線基板を用いることができる。
【0014】2層シート17は、銅箔15の表面に熱硬
化性絶縁樹脂層16を形成する液状の熱硬化性絶縁樹脂
ワニスを、後述の導体端子18と導体配線12とに挟ま
れる部位の熱硬化性絶縁樹脂層16の厚さが導体端子1
8の厚さに後述の表面処理19の厚さを加えた厚さの
0.7〜1.5倍の範囲に入るように塗布量を調整し、
均一に塗布した後、乾燥して得ることができる。上記の
導体端子18と導体配線12とに挟まれる部位の熱硬化
性絶縁樹脂層16の厚さが導体端子18の厚さに表面処
理19の厚さを加えた厚さの0.7倍より小さいと後述
の半導体チップの実装において導体端子18が柱となっ
て半導体チップと熱硬化性絶縁樹脂層16に間隙ができ
半導体チップを接着することができず電気的信頼性が落
ち易く、また1.5倍より大きいと導体端子18が熱硬
化性絶縁樹脂層16を貫通できず導通が得られないとい
った問題を生じ易くなる。
【0015】熱硬化性絶縁樹脂層16に用いる樹脂とし
て具体的には、エポキシ系樹脂、マレイミド系樹脂、フ
ッ素系樹脂、アクリル系樹脂、シリコーン系樹脂などの
樹脂を、1種または、複数種混合して用いることができ
る。また、シート形成能に優れる熱可塑性樹脂を混合し
て用いても良い。例えば、ポリアミド系樹脂、ポリエス
テル系樹脂、ポリイミド系樹脂、ウレタン系樹脂、ポリ
スチレン系樹脂、合成ゴム系樹脂などである。
【0016】熱硬化性絶縁樹脂層の樹脂に用いる硬化剤
としては、60℃以上の温度で硬化を開始する硬化剤で
あれば種類を問わない。具体的にエポキシ樹脂の例を挙
げると、潜伏性硬化剤であるジシアンジアミド、イミダ
ゾール化合物、有機酸ヒドラジド、ジアミノマレオニト
リル、メラミン誘導体、アミンイミド化合物、芳香族ジ
アゾニウム塩、ジアリルヨードニウム塩、トリアリルス
ルホニウム塩、トリアリルセレニウム塩、ケチミン化合
物等を一種または、複数種混合して用いることができ
る。これらの接着性を有する樹脂に、着色料や、無機充
填材、各種のカップリング剤などを添加しても良い。
【0017】次いで導体配線12を形成した配線基板1
1の半導体チップを搭載する側の面に前記2層シート1
7を加熱加圧してラミネートする(図1(b))。
【0018】次いで銅箔15及びソルダーレジスト14
の両面に感光性レジスト膜を形成し、パターン露光、レ
ジスト現像、銅エッチング及び感光性レジスト剥離の各
工程を経て導体端子18を形成する(図1(c))。こ
こで、ソルダーレジスト14の面に形成する感光性レジ
ストは導体配線12をエッチング液から保護する目的で
施されるものである。
【0019】次いで導体端子18に表面処理19を施す
(図1(d))。これは銅酸化を防止し電気的接続性能
を高めるために成されるもので、Au、Ni、Pd、P
b、Sn、Inなどの金属及び合金を無電解メッキする
方法や、Pb−Sn合金であればフローソルダー法で行
うこともできる。以上のようにして、本発明の半導体搭
載用基板を得ることができる。
【0020】図2の(a)、(b)は本発明の半導体搭
載用基板に半導体チップを実装する方法の代表的例であ
る。
【0021】まず本発明による半導体搭載用基板22を
ボンディング装置の基板受け台24の所定の位置に置
く。次いでチップ吸着機構を有した加熱加圧ツール23
に半導体チップ21を吸着し、半導体搭載用基板22と
半導体チップ21に予め形成されてある位置決めマーク
を画像認識装置により読み取り導体端子25と電極26
を対向させ正確に位置合わせする。前記位置合わせと同
時に半導体チップ21を加熱加圧ツール23を介し、熱
硬化性絶縁樹脂層27が軟化溶融はするが硬化反応が起
こらない程度の温度(50〜200℃)に加熱する(図
2(a))。必要であれば基板受け台24にヒーターを
内蔵させ半導体搭載用基板22も加熱しておいて熱硬化
性絶縁樹脂層27を予め軟化させておいてもよい。さら
に、導体端子25と電極26の接合金属材料の組み合わ
せによっては超音波を併用し、より高い接続性を得るこ
とも可能である。
【0022】次いで加熱加圧ツール23を降下させ半導
体チップ21を半導体搭載用基板22に対して平行に押
し付ける。導体端子25と電極26が接触した時点で半
導体チップ21の熱が導体端子25を介し熱硬化性絶縁
樹脂層27に伝達し、熱硬化性絶縁樹脂層27の温度が
80〜100℃になったところで10 kgf/cm2での加圧
を開始し、導体端子25が熱硬化性絶縁樹脂層27を垂
直に埋没貫通し、その底部が半導体搭載用基板22の接
続端子である導体配線28に接続される。さらに加圧状
態のまま180℃に加熱して、所定の時間だけ維持する
ことで半導体チップ21と半導体搭載用基板22は熱硬
化性絶縁樹脂層27によって固着される(図2
(b))。さらにこのとき、超音波を併用すると、導体
端子25と電極26が合金接続され、機械的強度はさら
に増す。
【0023】このとき用いる熱硬化性絶縁樹脂層27
は、室温では固形であり、熱硬化しない軟化溶融温度の
加熱圧着で導体端子25が貫通でき、さらに高温での加
熱により、熱硬化すると同時に半導体チップ21と半導
体搭載用基板22を接着できるものである。熱硬化性絶
縁樹脂層27の熱硬化しない軟化溶融温度は、50℃か
ら200℃の範囲のものが良い。50℃より低い軟化溶
融温度の熱硬化性絶縁樹脂では、シート表面にタックが
生じ、作業性が著しく低下する。また、200℃を越え
る軟化溶融温度の熱硬化性絶縁樹脂においては、導体端
子が熱硬化性絶縁樹脂層を貫通し、導体間を接触させ電
気的導通をはかる際、貫通する前に熱硬化が進行する可
能性があり、接続不良を起こす。一方、熱硬化開始温度
は、上記の軟化溶融温度より10℃以上高いことが重要
となる。これ以下の温度差であると温度制御が難しく、
前記同様な接続不良につながる。以上のようにして、半
導体チップ21は半導体搭載用基板22に電気的かつ機
械的に実装される(図2(c))。
【0024】
【実施例】本発明を実施例により、更に詳しく説明する
が、なんらこれらに限定されない。 実施例1.厚さ18μmの圧延銅箔(FX-BSH-18, 三井金
属鉱業 製)に液状エポキシ系樹脂ワニスを塗工、乾燥
させ、銅箔と厚さ30μmの熱硬化性絶縁樹脂層からな
る2層シートを得た。この2層シートをポリイミド樹脂
を絶縁層としたフレキシブル配線基板の半導体チップを
搭載する側の面にラミネートした。得られた基材に対
し、ドライフィルムラミネート、露光、現像、銅箔エッ
チング、ドライフィルム剥離の各工程を経て、直径10
0μmの円柱状の導体端子が形成された半導体搭載用基
板を製造した。この時、導体端子と導体配線間の熱硬化
性絶縁樹脂層の厚さは導体端子の0.7倍であった。こ
の半導体搭載用基板をボンディング装置の基板受け台に
おき、半導体チップを吸着した上側ツールとの位置合わ
せの後、受け台と上側ツールを80℃に加熱した。この
温度において、上記熱硬化性絶縁樹脂層は軟化溶融した
が、熱硬化反応は起こっていなかった。その後の10k
gf/cm2の圧力での圧着により導体端子は上記の熱
硬化性絶縁樹脂層を垂直に埋没貫通し、フレキシブル配
線基板の配線導体と接触した。その後、加圧を続けた状
態で、ボンディング装置の受け台と上側ツールの温度を
180℃で1分間保持し、半導体搭載用基板と半導体チ
ップを固着させた。導通抵抗は、10mΩ/導体端子一
個であり、−50/125℃、500サイクル中で導通
抵抗値の変化はほとんどみられなかった。
【0025】実施例2.厚さ70μmの電解銅箔(VLP ,
三井金属鉱業 製)に液状エポキシ系樹脂とアクリル
系樹脂ワニスを塗工、乾燥させ、銅箔と厚さ80μmの
熱硬化性絶縁樹脂層からなる2層シートを得た。この2
層シートをポリイミド樹脂を絶縁層としたフレキシブル
配線基板の半導体チップを搭載する側の面にラミネート
した。なお、フレキシブル配線基板の導体配線における
導体端子と接合する箇所には予め、6Sn/4Pbはん
だを5μmの厚みでコートしておいた。得られた基材に
対し、ドライフィルムラミネート、露光、現像、銅箔エ
ッチング、ドライフィルム剥離の各工程を経て、直径1
00μmの円柱状の導体端子が形成された半導体搭載用
基板を製造した。さらに導体端子の露出した表面に無電
解6Sn/4Pbはんだメッキ処理を施した。この時、
導体端子と導体配線間の熱硬化性絶縁樹脂層の厚さは導
体端子の0.8倍であった。この半導体搭載用基板をボ
ンディング装置の基板受け台におき、半導体チップを吸
着した上側ツールとの位置合わせの後、受け台と上側ツ
ールを100℃に加熱した。この温度において、上記熱
硬化性絶縁樹脂層は軟化溶融したが、熱硬化反応は起こ
っていなかった。その後の12kgf/cm2の圧力で
の圧着により導体端子は上記の熱硬化性絶縁樹脂層を垂
直に埋没貫通し、フレキシブル配線基板の配線導体と接
触した。その後、加圧を続けた状態で、ボンディング装
置の受け台と上側ツールの温度を200℃で1分間保持
し、半導体搭載用基板と半導体チップを固着させた。さ
らに、260℃に加熱することにより、導体配線と導体
端子の間をはんだによりろう付けし、接合を強化した。
導通抵抗は、4mΩ/導体端子一個であり、−50/1
25℃、1000サイクル中で導通抵抗値の変化はほと
んどみられなかった。
【0026】比較例1.液状エポキシ系樹脂ワニスにA
u/Ni/樹脂コア(粒径約5μm)からなる導電性微
粒子を3wt%撹拌混合し、フィルム成形した異方導電
シートを作製した。この異方導電シートを実施例で用い
たものと同じフレキシブル配線板の半導体チップを搭載
する側の面に、70℃, 5kgf/cm2の条件で仮圧
着した。このように作製した異方導電シート付半導体搭
載用基板をボンディング装置の基板受け台におき、Au
スタッドバンプ付半導体チップを吸着した上側ツールと
の位置合わせの後、前記の異方導電シート付半導体搭載
用基板とAuスタッドバンプ付半導体チップを170
℃,20kgf/cm2の条件で圧着し、固着させた。半
導体搭載用基板の導体配線、導電性微粒子とバンプが接
触した。
【0027】本発明の実施例と異方導電シートを用いた
比較例の評価結果を表1に示す。
【0028】
【表1】 * 実装直後、室温での四端子法による測定値 **−50/125℃ 500サイクルにおける導通抵
抗上昇値 **チップ実装直後、室温での測定値を基準とする
【0029】
【発明の効果】以上詳述したように、本発明によれば半
導体チップとの電気的及び機械的接続の機能を有する半
導体搭載用基板を低コストで製造提供することができ、
さらに、容易で生産性に優れた実装方法をも提供するこ
とができる。
【図面の簡単な説明】
【図1】 本発明による半導体搭載用基板の製造方法
【図2】 本発明による半導体搭載用基板を用いた実装
方法
【図3】 従来の導電性微粒子を分散した異方導電シー
トを用いた半導体チップの一実装例
【図4】 従来の貫通穴に導電体を充填した異方導電シ
ートを用いた半導体チップの一実装例
【符号の説明】
11:配線基板 12、28、36、47:導体配線 13:絶縁樹脂 14:ソルダーレジスト 15:銅箔 16、27:熱硬化性絶縁樹脂層 17:2層シート 18、25:導体端子 19:表面処理 21、31、41:半導体チップ 22、32、42:半導体搭載用基板 23:加熱加圧ツール 24:基板受け台 26、34、44:電極 33:導電性微粒子を分散した異方導電シート 35:導電性微粒子 43:貫通穴を導電体で充填した異方導電シート 45:導電体 46:接着層

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップをフリップチップ接続で搭
    載する半導体搭載用基板において、配線基板の半導体チ
    ップを搭載する側の面に、加熱で軟化性及び接着性を発
    現する熱硬化性絶縁樹脂層が形成されているとともに、
    前記熱硬化性絶縁樹脂層に半導体チップの電極と配線基
    板の導体配線とを接続する位置に独立した導体端子が形
    成されていることを特徴とする半導体搭載用基板。
  2. 【請求項2】 配線基板の半導体チップを搭載する側の
    面に形成された熱硬化性絶縁樹脂層が、室温では固形で
    あり、熱硬化しない温度で軟化溶融することを特徴とす
    る請求項1記載の半導体搭載用基板。
  3. 【請求項3】 配線基板の半導体チップを搭載する側の
    面に形成された熱硬化性絶縁樹脂層が、室温では固形で
    あり、50℃以上の熱硬化しない任意の温度で軟化溶融
    し、その軟化溶融温度より10℃以上高い温度で熱硬化
    することを特徴とする請求項1記載の半導体搭載用基
    板。
  4. 【請求項4】 導体端子の厚さが、その直下に形成され
    る加熱で軟化性及び接着性を発現する熱硬化性絶縁樹脂
    層の厚さの0.7〜1.5倍の範囲であることを特徴と
    する請求項1、2または3記載の半導体搭載用基板。
  5. 【請求項5】 導体配線を形成した配線基板の半導体チ
    ップを搭載する側の面に、銅箔と加熱で軟化性及び接着
    性を発現する熱硬化性絶縁樹脂層から成る2層シートを
    加熱加圧して貼り合わせる工程と、前記2層シートの銅
    箔をエッチングして導体端子を形成する工程を有するこ
    とを特徴とする半導体搭載用基板の製造方法。
  6. 【請求項6】 請求項1,2,3または4記載の半導体
    搭載用基板の導体端子とこれに搭載する半導体チップの
    電極とを対向させ位置合わせする工程と、半導体チップ
    を裏面から加熱しながら前記半導体搭載用基板に平行に
    押し付け導体端子を熱硬化性絶縁樹脂層に垂直に埋没貫
    通させ前記半導体搭載用基板の接続端子に接続させると
    ともに半導体チップも同時に接着する工程を有する半導
    体チップの実装方法。
JP463199A 1999-01-11 1999-01-11 半導体搭載用基板とその製造方法及び半導体チップの実装方法 Pending JP2000208662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP463199A JP2000208662A (ja) 1999-01-11 1999-01-11 半導体搭載用基板とその製造方法及び半導体チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP463199A JP2000208662A (ja) 1999-01-11 1999-01-11 半導体搭載用基板とその製造方法及び半導体チップの実装方法

Publications (1)

Publication Number Publication Date
JP2000208662A true JP2000208662A (ja) 2000-07-28

Family

ID=11589376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP463199A Pending JP2000208662A (ja) 1999-01-11 1999-01-11 半導体搭載用基板とその製造方法及び半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP2000208662A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955948B2 (en) 2001-01-19 2005-10-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a component built-in module
US6975516B2 (en) 2001-10-18 2005-12-13 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955948B2 (en) 2001-01-19 2005-10-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a component built-in module
US6975516B2 (en) 2001-10-18 2005-12-13 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
US7294587B2 (en) 2001-10-18 2007-11-13 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same

Similar Documents

Publication Publication Date Title
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
JP4145730B2 (ja) 半導体内蔵モジュール
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
US7943001B2 (en) Process for producing multilayer board
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
JP2006294650A (ja) 電子部品の実装方法
KR20130063984A (ko) 배선기판 및 그 제조방법
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP4196377B2 (ja) 電子部品の実装方法
JP3847693B2 (ja) 半導体装置の製造方法
JP2003243563A (ja) 金属配線基板と半導体装置及びその製造方法
JP3378171B2 (ja) 半導体パッケージの製造方法
JP2000208662A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP2002335079A (ja) 多層配線板製造用配線基板および多層配線板、並びに、それらの製造方法
US9673063B2 (en) Terminations
JP2000323620A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JPH11150150A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JPH11260961A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP2000164629A (ja) 厚さ方向導電シート
JPH1146056A (ja) 電子部品装置
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
JP2000340594A (ja) 転写バンプシートとその製造方法
CN108305864A (zh) 新型端子
JP3454223B2 (ja) 半導体装置の製造方法