JPH1146056A - 電子部品装置 - Google Patents
電子部品装置Info
- Publication number
- JPH1146056A JPH1146056A JP9199468A JP19946897A JPH1146056A JP H1146056 A JPH1146056 A JP H1146056A JP 9199468 A JP9199468 A JP 9199468A JP 19946897 A JP19946897 A JP 19946897A JP H1146056 A JPH1146056 A JP H1146056A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- semiconductor chip
- wiring
- mounting
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】半導体チップと実装基板の電気的接続を得る半
導体の実装に際し、半導体チップをビルドアップ多層配
線板による実装基板に接続でき、長期接続信頼性に優れ
た電子部品装置を提供する。 【解決手段】実装基板表面の配線の所定の領域に電子部
品の接続電極に対応して形成された接続用電極端子上に
前記電子部品の接続電極を対応するように当接載置し、
前記接続用電極端子と前記電子部品の接続電極を電気的
に接続する電子部品装置であって、前記実装基板は複数
層の絶縁層と前記接続用電極端子を含む表面の配線層と
前記各絶縁層を介して配置される表面配線を除く配線層
と所定の前記配線層間及び前記接続用端子を有する表面
配線を電気的に接続する導体化された穴を有する樹脂複
合系多層配線板であり、前記接続用電極端子が形成され
前記電子部品が接続される側の最外層の絶縁層を構成す
る絶縁性樹脂は、前記電子部品実装時の温度における貯
蔵弾性率が１ＧＰａ以上である電子部品装置である。
導体の実装に際し、半導体チップをビルドアップ多層配
線板による実装基板に接続でき、長期接続信頼性に優れ
た電子部品装置を提供する。 【解決手段】実装基板表面の配線の所定の領域に電子部
品の接続電極に対応して形成された接続用電極端子上に
前記電子部品の接続電極を対応するように当接載置し、
前記接続用電極端子と前記電子部品の接続電極を電気的
に接続する電子部品装置であって、前記実装基板は複数
層の絶縁層と前記接続用電極端子を含む表面の配線層と
前記各絶縁層を介して配置される表面配線を除く配線層
と所定の前記配線層間及び前記接続用端子を有する表面
配線を電気的に接続する導体化された穴を有する樹脂複
合系多層配線板であり、前記接続用電極端子が形成され
前記電子部品が接続される側の最外層の絶縁層を構成す
る絶縁性樹脂は、前記電子部品実装時の温度における貯
蔵弾性率が１ＧＰａ以上である電子部品装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップの接
続用電極と半導体実装用基板上の対応する接続用電極と
を当接させ、異方導電性接着剤等の接着剤で接着固定す
ると共に、両者の電極同士を電気的に接続する半導体装
置等の電子部品装置に関する。
続用電極と半導体実装用基板上の対応する接続用電極と
を当接させ、異方導電性接着剤等の接着剤で接着固定す
ると共に、両者の電極同士を電気的に接続する半導体装
置等の電子部品装置に関する。
【０００２】
【従来の技術】一般に、半導体チップをフェイスダウン
ボンディング方式により直接実装基板に実装する方法と
して、半導体チップの電極部分にはんだバンプを形成し
実装基板にはんだ接続するフリップチップ方式、半導体
チップに設けた突起電極に導電性接着剤を塗布し実装基
板電極に接着する接続方法が用いられている。
ボンディング方式により直接実装基板に実装する方法と
して、半導体チップの電極部分にはんだバンプを形成し
実装基板にはんだ接続するフリップチップ方式、半導体
チップに設けた突起電極に導電性接着剤を塗布し実装基
板電極に接着する接続方法が用いられている。
【０００３】また、半導体チップや電子部品と実装基板
とを機械的な電極接続により電気的に接続する方法とし
て、導電粒子を分散させた異方導電性接着剤がある。す
なわち、接着フィルムを電子部品と電極や回路の間に設
け、加圧または加熱加圧手段を構じることによって、両
者の電極同士が電気的に接続されると共に、隣接電極間
に絶縁性を付与して、電子部品と回路とが接着固定され
るものである。この機械的な電極接続による実装方法
は、現在ガラス基板で適用されているほか、汎用性の高
いガラスクロス補強樹脂製の多層配線板やさらに高い実
装密度が得られる各種のビルドアップ配線板に適用する
検討が進められている。
とを機械的な電極接続により電気的に接続する方法とし
て、導電粒子を分散させた異方導電性接着剤がある。す
なわち、接着フィルムを電子部品と電極や回路の間に設
け、加圧または加熱加圧手段を構じることによって、両
者の電極同士が電気的に接続されると共に、隣接電極間
に絶縁性を付与して、電子部品と回路とが接着固定され
るものである。この機械的な電極接続による実装方法
は、現在ガラス基板で適用されているほか、汎用性の高
いガラスクロス補強樹脂製の多層配線板やさらに高い実
装密度が得られる各種のビルドアップ配線板に適用する
検討が進められている。
【０００４】さらに、半導体チップ等の電子部品と実装
基板とを機械的な電極接続により電気的に接続する方法
として、半導体チップの電極に金バンプを形成し、実装
基板側の金電極と機械的に接触させると共に熱硬化性も
しくは光硬化性接着剤により保持固定化する方法も提案
されている。
基板とを機械的な電極接続により電気的に接続する方法
として、半導体チップの電極に金バンプを形成し、実装
基板側の金電極と機械的に接触させると共に熱硬化性も
しくは光硬化性接着剤により保持固定化する方法も提案
されている。
【０００５】
【発明が解決しようとする課題】実装基板として用いら
れるガラスクロス補強樹脂製の配線板は、配線密度に優
れ、かつ経済的に多層配線化でき、配線板材料としても
っとも一般的に利用されている。しかし、従来のＦＲ−
４グレードのガラスクロス補強樹脂製配線板では、ガラ
スクロスが補強材として入っていることから、表面に形
成された電極の表面はガラスクロスの織りに沿って周期
的にうねりを繰り返すため、電極の高さにばらつきが生
じて接続信頼性が低下するという問題があった。電子部
品の接続電極の導体に関しても、導体高さがばらつくた
めに接続信頼性が低下するという問題があり、これらの
問題を避けるために過剰な圧力を電子部品の実装時に加
えることにより、実装基板に電極導体が沈み込み内外層
の導体が接触する、あるいは半導体チップなどでは端部
が実装基板表面の配線に接触する、などの現象により絶
縁性が破壊されるという新たな二次的問題も発生した。
れるガラスクロス補強樹脂製の配線板は、配線密度に優
れ、かつ経済的に多層配線化でき、配線板材料としても
っとも一般的に利用されている。しかし、従来のＦＲ−
４グレードのガラスクロス補強樹脂製配線板では、ガラ
スクロスが補強材として入っていることから、表面に形
成された電極の表面はガラスクロスの織りに沿って周期
的にうねりを繰り返すため、電極の高さにばらつきが生
じて接続信頼性が低下するという問題があった。電子部
品の接続電極の導体に関しても、導体高さがばらつくた
めに接続信頼性が低下するという問題があり、これらの
問題を避けるために過剰な圧力を電子部品の実装時に加
えることにより、実装基板に電極導体が沈み込み内外層
の導体が接触する、あるいは半導体チップなどでは端部
が実装基板表面の配線に接触する、などの現象により絶
縁性が破壊されるという新たな二次的問題も発生した。
【０００６】本発明は、導電粒子を分散させた異方導電
性接着剤等の接着剤により、半導体チップと実装基板を
機械的な電極接続で電気的な接続を得る、あるいは半導
体チップに設けた突起電極に導電性接着剤を塗布し実装
基板電極に加圧接着して電気的接続を得る半導体の実装
に際し、上記問題点に鑑みてなされたもので、半導体チ
ップをビルドアップ多層配線板による実装基板に接続で
き、長期接続信頼性に優れた半導体の実装構造とそれを
用いた半導体装置を提供するものである。
性接着剤等の接着剤により、半導体チップと実装基板を
機械的な電極接続で電気的な接続を得る、あるいは半導
体チップに設けた突起電極に導電性接着剤を塗布し実装
基板電極に加圧接着して電気的接続を得る半導体の実装
に際し、上記問題点に鑑みてなされたもので、半導体チ
ップをビルドアップ多層配線板による実装基板に接続で
き、長期接続信頼性に優れた半導体の実装構造とそれを
用いた半導体装置を提供するものである。
【０００７】
【課題を解決するための手段】本発明は、実装基板表面
の配線の所定の領域に電子部品の接続電極に対応して形
成された接続用電極端子上に前記電子部品の接続電極を
対応するように当接載置し、前記接続用電極端子と前記
電子部品の接続電極を電気的に接続する電子部品装置で
あって、前記実装基板は複数層の絶縁層と前記接続用電
極端子を含む表面の配線層と前記各絶縁層を介して配置
される表面配線を除く配線層と所定の前記配線層間及び
前記接続用端子を有する表面配線を電気的に接続する導
体化された穴を有する樹脂複合系多層配線板であり、前
記接続用電極端子が形成され前記電子部品が接続される
側の最外層の絶縁層を構成する絶縁性樹脂は、前記電子
部品実装時の温度における貯蔵弾性率が１ＧＰａ以上で
あることを特徴とする電子部品装置である。
の配線の所定の領域に電子部品の接続電極に対応して形
成された接続用電極端子上に前記電子部品の接続電極を
対応するように当接載置し、前記接続用電極端子と前記
電子部品の接続電極を電気的に接続する電子部品装置で
あって、前記実装基板は複数層の絶縁層と前記接続用電
極端子を含む表面の配線層と前記各絶縁層を介して配置
される表面配線を除く配線層と所定の前記配線層間及び
前記接続用端子を有する表面配線を電気的に接続する導
体化された穴を有する樹脂複合系多層配線板であり、前
記接続用電極端子が形成され前記電子部品が接続される
側の最外層の絶縁層を構成する絶縁性樹脂は、前記電子
部品実装時の温度における貯蔵弾性率が１ＧＰａ以上で
あることを特徴とする電子部品装置である。
【０００８】
【発明の実施の形態】半導体チップを実装基板に接続す
る例について説明する。半導体チップに設けた接続電極
である突起電極（バンプ）は、実装基板表面に設けた導
体回路のチップ搭載用電極と位置合わせされる。接着剤
または導電粒子を分散させた異方導電性接着剤は、半導
体チップと実装基板間に配置される。この状態から半導
体チップ側から加圧加熱することにより接着剤は流動
し、接着剤の場合は、半導体チップに設けた接続電極と
実装基板表面に設けた導体回路のチップ搭載用電極が直
接機械的に接し電気的な接続を得る。
る例について説明する。半導体チップに設けた接続電極
である突起電極（バンプ）は、実装基板表面に設けた導
体回路のチップ搭載用電極と位置合わせされる。接着剤
または導電粒子を分散させた異方導電性接着剤は、半導
体チップと実装基板間に配置される。この状態から半導
体チップ側から加圧加熱することにより接着剤は流動
し、接着剤の場合は、半導体チップに設けた接続電極と
実装基板表面に設けた導体回路のチップ搭載用電極が直
接機械的に接し電気的な接続を得る。
【０００９】また、半導体チップを実装基板に接続する
別の例について説明する。半導体チップに設けた接続電
極である突起電極（バンプ）は、突起電極先端に導電性
接着剤付けを施した後、実装基板表面に設けた導体回路
のチップ搭載用電極と位置合わせされる。この状態から
半導体チップ側から加圧加熱することにより導電性接着
剤の硬化と実装基板接続電極の高さばらつきの補正を行
って、電気的な接続を得る。
別の例について説明する。半導体チップに設けた接続電
極である突起電極（バンプ）は、突起電極先端に導電性
接着剤付けを施した後、実装基板表面に設けた導体回路
のチップ搭載用電極と位置合わせされる。この状態から
半導体チップ側から加圧加熱することにより導電性接着
剤の硬化と実装基板接続電極の高さばらつきの補正を行
って、電気的な接続を得る。
【００１０】本発明に用いられる実装用基板としては、
複数層の絶縁層と前記接続用電極端子を含む表面の配線
層と前記各絶縁層を介して配置される表面配線を除く配
線層と所定の前記配線層間及び前記接続用端子を有する
表面配線を電気的に接続する導体化された穴を有する樹
脂複合系多層配線板である。前記接続用電極端子が形成
され前記電子部品が接続される側の最外層の絶縁層を構
成する絶縁性樹脂は、前記電子部品実装時の温度におけ
る貯蔵弾性率が１ＧＰａ以上であることを必要とする。
本発明の貯蔵弾性率は、動的粘弾性測定装置で測定した
貯蔵弾性率を指し、その測定は、接着剤硬化物に引張り
荷重をかけて、周波数１０Ｈｚ、昇温速度５〜１０℃／
分で−５０℃から３００℃まで測定する温度依存性モー
ドで行った。
複数層の絶縁層と前記接続用電極端子を含む表面の配線
層と前記各絶縁層を介して配置される表面配線を除く配
線層と所定の前記配線層間及び前記接続用端子を有する
表面配線を電気的に接続する導体化された穴を有する樹
脂複合系多層配線板である。前記接続用電極端子が形成
され前記電子部品が接続される側の最外層の絶縁層を構
成する絶縁性樹脂は、前記電子部品実装時の温度におけ
る貯蔵弾性率が１ＧＰａ以上であることを必要とする。
本発明の貯蔵弾性率は、動的粘弾性測定装置で測定した
貯蔵弾性率を指し、その測定は、接着剤硬化物に引張り
荷重をかけて、周波数１０Ｈｚ、昇温速度５〜１０℃／
分で−５０℃から３００℃まで測定する温度依存性モー
ドで行った。
【００１１】該多層配線板が、１層以上の導体回路を有
する配線基板上に絶縁層と導体回路層とを交互に形成し
た、ビルドアップ多層基板であることは、本発明の構成
を達成するのに好適な多層配線板の構成である。
する配線基板上に絶縁層と導体回路層とを交互に形成し
た、ビルドアップ多層基板であることは、本発明の構成
を達成するのに好適な多層配線板の構成である。
【００１２】該多層配線板の最外層は、ガラスクロスに
よる表面導体のうねりがない絶縁樹脂層が好適である。
よる表面導体のうねりがない絶縁樹脂層が好適である。
【００１３】該多層配線板の最外層を構成する絶縁樹脂
層に絶縁性フィラーを含有することは、該絶縁樹脂層の
硬化後（熱可塑性樹脂の場合は積層後）のＤＶＥ法の測
定による貯蔵弾性率を向上させるのに好適で、粒径１０
μｍ以下の等方性の絶縁性フィラー及びもしくは最長方
向以外の方向の長さが５μｍ以下の異方性の絶縁性フィ
ラーから選択される少なくとも１種類以上のフィラーを
含有することは、ビルドアップ多層基板のビアホール形
成にさらに好適である。
層に絶縁性フィラーを含有することは、該絶縁樹脂層の
硬化後（熱可塑性樹脂の場合は積層後）のＤＶＥ法の測
定による貯蔵弾性率を向上させるのに好適で、粒径１０
μｍ以下の等方性の絶縁性フィラー及びもしくは最長方
向以外の方向の長さが５μｍ以下の異方性の絶縁性フィ
ラーから選択される少なくとも１種類以上のフィラーを
含有することは、ビルドアップ多層基板のビアホール形
成にさらに好適である。
【００１４】該多層配線板の最外層を構成する絶縁樹脂
層に含まれる絶縁性フィラーは、フィラーの含有率が１
０ｗｔ％から９０ｗｔ％の範囲に調整されることが好適
である。
層に含まれる絶縁性フィラーは、フィラーの含有率が１
０ｗｔ％から９０ｗｔ％の範囲に調整されることが好適
である。
【００１５】さらに、該多層配線板の最外層を構成する
絶縁樹脂層に含まれる絶縁性フィラーが、電気絶縁性の
セラミック系のウィスカーであり、弾性率が２００ＧＰ
ａ以上であり、平均直径が０．３μｍ〜３μｍで平均長
さが平均直径の８倍以上であり、絶縁層中の体積分率が
２０％〜５０％の範囲であることは、貯蔵弾性率の向
上、即ち接続信頼性と絶縁性の向上にさらに好適であ
る。
絶縁樹脂層に含まれる絶縁性フィラーが、電気絶縁性の
セラミック系のウィスカーであり、弾性率が２００ＧＰ
ａ以上であり、平均直径が０．３μｍ〜３μｍで平均長
さが平均直径の８倍以上であり、絶縁層中の体積分率が
２０％〜５０％の範囲であることは、貯蔵弾性率の向
上、即ち接続信頼性と絶縁性の向上にさらに好適であ
る。
【００１６】該多層配線板の最外層を構成する絶縁樹脂
層の硬化後（熱可塑性樹脂の場合は積層後）の貯蔵弾性
率が、１７０℃で１ＧＰａ以上であることはさらに接続
信頼性と絶縁性に好適である。
層の硬化後（熱可塑性樹脂の場合は積層後）の貯蔵弾性
率が、１７０℃で１ＧＰａ以上であることはさらに接続
信頼性と絶縁性に好適である。
【００１７】本発明における実装用基板は、絶縁層の最
外層となる絶縁層にガラスクロスを含まない樹脂フィル
ムを用いることもできる。この樹脂フィルムはエポキシ
樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、変成ポ
リフェニレンエーテル樹脂、フェノキシ樹脂、アミドエ
ポキシ樹脂、フェノール樹脂やこれらの混合物、共重合
物等が使用できる。また、ポリサルフォン、ポリエーテ
ルサルフォン、ポリエーテルエーテルケトン、全芳香族
液晶ポリエステル、フッ素系樹脂などの耐熱性熱可塑性
エンジニヤリングプラスチックのフィルムも使用でき
る。前記樹脂フィルム中に有機もしくは無機のフィラー
を含むものが使用できる。
外層となる絶縁層にガラスクロスを含まない樹脂フィル
ムを用いることもできる。この樹脂フィルムはエポキシ
樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、変成ポ
リフェニレンエーテル樹脂、フェノキシ樹脂、アミドエ
ポキシ樹脂、フェノール樹脂やこれらの混合物、共重合
物等が使用できる。また、ポリサルフォン、ポリエーテ
ルサルフォン、ポリエーテルエーテルケトン、全芳香族
液晶ポリエステル、フッ素系樹脂などの耐熱性熱可塑性
エンジニヤリングプラスチックのフィルムも使用でき
る。前記樹脂フィルム中に有機もしくは無機のフィラー
を含むものが使用できる。
【００１８】本発明における半導体チップの接続電極に
は、金、ニッケル、ハンダ等をめっきし突起電極とした
めっきバンプ、また 金、アルミニウム等の金属ワイヤ
の先端を熱エネルギによりボール状としこのボールを接
続端子が構成される半導体チップの電極パッド上に圧着
した後前記金属ワイヤを切断して構成された突起電極で
あるボールバンプもしくはスタッドバンプのほか、はん
だボール、溶融はんだ成形バンプ、カラムの半田付け等
による突起電極が使用できる。
は、金、ニッケル、ハンダ等をめっきし突起電極とした
めっきバンプ、また 金、アルミニウム等の金属ワイヤ
の先端を熱エネルギによりボール状としこのボールを接
続端子が構成される半導体チップの電極パッド上に圧着
した後前記金属ワイヤを切断して構成された突起電極で
あるボールバンプもしくはスタッドバンプのほか、はん
だボール、溶融はんだ成形バンプ、カラムの半田付け等
による突起電極が使用できる。
【００１９】（作用）本発明によれば、従来のガラスク
ロス補強樹脂基材のみで構成された半導体実装用基板で
は、ガラスクロスによる表面電極導体のうねりによる接
続信頼性の低下と実装温度がＴｇ以上の場合の該電極導
体の沈み込みによる絶縁性の低下が生じるが、本発明の
半導体実装構造では、実装基板が複数層の絶縁層と前記
接続用電極端子を含む表面の配線層と前記各絶縁層を介
して配置される表面配線を除く配線層と所定の前記配線
層間及び前記接続用端子を有する表面配線を電気的に接
続する導体化された穴を有する樹脂複合系多層配線板で
あり、前記接続用電極端子が形成され前記電子部品が接
続される側の最外層の絶縁層を構成する絶縁性樹脂は、
前記電子部品実装時の温度におけるＤＶＥ引っ張り法に
より測定される貯蔵弾性率が１ＧＰａ以上高いために、
表面電極導体のうねりがなく、前記接続用電極の沈み込
みも無くなるため、接続信頼性と絶縁性が大幅に向上す
るとともに、前記電子部品実装条件の幅が拡大する。
ロス補強樹脂基材のみで構成された半導体実装用基板で
は、ガラスクロスによる表面電極導体のうねりによる接
続信頼性の低下と実装温度がＴｇ以上の場合の該電極導
体の沈み込みによる絶縁性の低下が生じるが、本発明の
半導体実装構造では、実装基板が複数層の絶縁層と前記
接続用電極端子を含む表面の配線層と前記各絶縁層を介
して配置される表面配線を除く配線層と所定の前記配線
層間及び前記接続用端子を有する表面配線を電気的に接
続する導体化された穴を有する樹脂複合系多層配線板で
あり、前記接続用電極端子が形成され前記電子部品が接
続される側の最外層の絶縁層を構成する絶縁性樹脂は、
前記電子部品実装時の温度におけるＤＶＥ引っ張り法に
より測定される貯蔵弾性率が１ＧＰａ以上高いために、
表面電極導体のうねりがなく、前記接続用電極の沈み込
みも無くなるため、接続信頼性と絶縁性が大幅に向上す
るとともに、前記電子部品実装条件の幅が拡大する。
【００２０】
実施例１ Ｘ及びＹ方向の線膨張率が１６ＰＰＭ／℃、Ｔｇが約１
７０℃、Ｔｇ以下の弾性率が１．８×１０4ＭＰａのガ
ラスクロス・エポキシ樹脂両面銅張り積層板であるＭＣ
Ｌ−Ｅ−６７９（日立化成工業株式会社製、商品名）の
表面銅箔を既存のサブトラクト法で内層回路加工、内層
接着処理を施す。次に、該内層回路表面に、硬化後の１
８０℃での貯蔵弾性率が約１ＧＰａを示し、絶縁樹脂中
にフィラーを含有し、ガラスクロスは有さない銅箔付き
エポキシ接着フィルムＭＣＦ−６０００Ｅ（日立化成工
業株式会社製、商品名）を１７０℃、２５ｋｇｆ／ｃｍ
2、６０分プレス積層接着し、レーザー穴あけのための
銅箔窓あけをサブトラクト法で行い、レーザー穴あけ、
スルーホール穴あけ、無電解銅めっき、サブトラクト法
による外層回路加工及びはんだコートを施し実装基板を
得た。半導体チップは接続電極としてはんだボールによ
り突起電極を形成したものを用いた。この後、半導体チ
ップの突起電極と実装基板とを接着後の４０℃における
弾性率が２、５００ＭＰａの接着剤フィルムにより接続
した。まず、接着剤フィルムを転写した後、半導体チッ
プの突起電極と実装基板の半導体チップ搭載用回路との
位置合せを行い、半導体チップを１８０℃、１０ｋｇｆ
／チップの温度及び圧力により２０秒間加熱圧着して異
方導電フィルムを硬化させた。これによって、接着剤フ
ィルムを介して半導体チップの突起電極と実装基板の半
導体チップ搭載用回路とが電気的に接続されると同時に
半導体チップと実装基板間は接着剤フィルムの硬化によ
って、この接続状態が保持される。このようにして得た
半導体チップと実装基板を接続した部材を（−５５℃、
３０分）／（１２５℃、３０分）の条件で繰り返す冷熱
サイクル試験に曝した。この冷熱サイクル試験１、００
０回後の半導体チップの突起電極と実装基板の半導体搭
載用回路の接続抵抗を測定したところ、１００ｍΩ以下
であり問題なかった。また、冷熱試験には用いなかった
接続部材の測定では、５０Ｖ１分の電圧印加条件によ
り、回路相互間の絶縁抵抗は５×１０10Ω以上を示し問
題無かった。
７０℃、Ｔｇ以下の弾性率が１．８×１０4ＭＰａのガ
ラスクロス・エポキシ樹脂両面銅張り積層板であるＭＣ
Ｌ−Ｅ−６７９（日立化成工業株式会社製、商品名）の
表面銅箔を既存のサブトラクト法で内層回路加工、内層
接着処理を施す。次に、該内層回路表面に、硬化後の１
８０℃での貯蔵弾性率が約１ＧＰａを示し、絶縁樹脂中
にフィラーを含有し、ガラスクロスは有さない銅箔付き
エポキシ接着フィルムＭＣＦ−６０００Ｅ（日立化成工
業株式会社製、商品名）を１７０℃、２５ｋｇｆ／ｃｍ
2、６０分プレス積層接着し、レーザー穴あけのための
銅箔窓あけをサブトラクト法で行い、レーザー穴あけ、
スルーホール穴あけ、無電解銅めっき、サブトラクト法
による外層回路加工及びはんだコートを施し実装基板を
得た。半導体チップは接続電極としてはんだボールによ
り突起電極を形成したものを用いた。この後、半導体チ
ップの突起電極と実装基板とを接着後の４０℃における
弾性率が２、５００ＭＰａの接着剤フィルムにより接続
した。まず、接着剤フィルムを転写した後、半導体チッ
プの突起電極と実装基板の半導体チップ搭載用回路との
位置合せを行い、半導体チップを１８０℃、１０ｋｇｆ
／チップの温度及び圧力により２０秒間加熱圧着して異
方導電フィルムを硬化させた。これによって、接着剤フ
ィルムを介して半導体チップの突起電極と実装基板の半
導体チップ搭載用回路とが電気的に接続されると同時に
半導体チップと実装基板間は接着剤フィルムの硬化によ
って、この接続状態が保持される。このようにして得た
半導体チップと実装基板を接続した部材を（−５５℃、
３０分）／（１２５℃、３０分）の条件で繰り返す冷熱
サイクル試験に曝した。この冷熱サイクル試験１、００
０回後の半導体チップの突起電極と実装基板の半導体搭
載用回路の接続抵抗を測定したところ、１００ｍΩ以下
であり問題なかった。また、冷熱試験には用いなかった
接続部材の測定では、５０Ｖ１分の電圧印加条件によ
り、回路相互間の絶縁抵抗は５×１０10Ω以上を示し問
題無かった。
【００２１】実施例２ Ｘ及びＹ方向の線膨張率が１６ＰＰＭ／℃、Ｔｇが約１
７０℃、Ｔｇ以下の弾性率が１．８×１０4ＭＰａのガ
ラスクロス・エポキシ樹脂両面銅張り積層板であるＭＣ
Ｌ−Ｅ−６７９（日立化成工業株式会社製、商品名）の
表面銅箔を既存のサブトラクト法で内層回路加工、内層
接着処理を施す。次に、該内層回路表面にガラスクロス
を有さない銅箔付きエポキシ接着フィルムＭＣＦ−６０
００Ｅ（日立化成工業株式会社製、商品名）を１７０
℃、２５ｋｇｆ／ｃｍ2、６０分プレス積層接着し、レ
ーザー穴あけのための銅箔窓あけをサブトラクト法で行
い、レーザー穴あけ、スルーホール穴あけ、無電解銅め
っき、サブトラクト法による外層回路加工及びはんだコ
ートを施し実装基板を得た。半導体チップは接続電極と
して金ワイヤを電極にボンディング後切断して構成され
た突起電極であるスタッドバンプにより突起電極を形成
したものを用いた。この後、半導体チップの突起電極に
対応する実装基板上の接続電極上に導電性接着剤を塗布
・半硬化した。さらに、半導体チップの突起電極と実装
基板とを接着後の４０℃における貯蔵弾性率が２、５０
０ＭＰａの接着剤フィルムにより接続した。まず、接着
剤フィルムを実装基板上に位置合せし貼り付けた後、半
導体チップの突起電極と実装基板の半導体チップ搭載用
回路との位置合せを行い、半導体チップを１８０℃、２
０ｋｇｆ／チップの温度及び圧力により２０秒間加熱圧
着して接着剤フィルムを硬化させた。これによって、接
着剤フィルムを介して半導体チップの突起電極と実装基
板の導電性接着剤を塗布した半導体チップ搭載用回路と
が電気的に接続されると同時に半導体チップと実装基板
間は接着剤フィルムの硬化によって、この接続状態が保
持される。このようにして得た半導体チップと実装基板
を接続した部材を（−５５℃、３０分）／（１２５℃、
３０分）の条件で繰り返す冷熱サイクル試験に曝した。
この冷熱サイクル試験１、０００回後の半導体チップの
突起電極と実装基板の半導体搭載用回路の接続抵抗を測
定したところ、１００ｍΩ以下であり問題なかった。ま
た、冷熱試験には用いなかった接続部材の測定では、５
０Ｖ１分の電圧印加条件により、回路相互間の絶縁抵抗
は５×１０10Ω以上を示し問題無かった。
７０℃、Ｔｇ以下の弾性率が１．８×１０4ＭＰａのガ
ラスクロス・エポキシ樹脂両面銅張り積層板であるＭＣ
Ｌ−Ｅ−６７９（日立化成工業株式会社製、商品名）の
表面銅箔を既存のサブトラクト法で内層回路加工、内層
接着処理を施す。次に、該内層回路表面にガラスクロス
を有さない銅箔付きエポキシ接着フィルムＭＣＦ−６０
００Ｅ（日立化成工業株式会社製、商品名）を１７０
℃、２５ｋｇｆ／ｃｍ2、６０分プレス積層接着し、レ
ーザー穴あけのための銅箔窓あけをサブトラクト法で行
い、レーザー穴あけ、スルーホール穴あけ、無電解銅め
っき、サブトラクト法による外層回路加工及びはんだコ
ートを施し実装基板を得た。半導体チップは接続電極と
して金ワイヤを電極にボンディング後切断して構成され
た突起電極であるスタッドバンプにより突起電極を形成
したものを用いた。この後、半導体チップの突起電極に
対応する実装基板上の接続電極上に導電性接着剤を塗布
・半硬化した。さらに、半導体チップの突起電極と実装
基板とを接着後の４０℃における貯蔵弾性率が２、５０
０ＭＰａの接着剤フィルムにより接続した。まず、接着
剤フィルムを実装基板上に位置合せし貼り付けた後、半
導体チップの突起電極と実装基板の半導体チップ搭載用
回路との位置合せを行い、半導体チップを１８０℃、２
０ｋｇｆ／チップの温度及び圧力により２０秒間加熱圧
着して接着剤フィルムを硬化させた。これによって、接
着剤フィルムを介して半導体チップの突起電極と実装基
板の導電性接着剤を塗布した半導体チップ搭載用回路と
が電気的に接続されると同時に半導体チップと実装基板
間は接着剤フィルムの硬化によって、この接続状態が保
持される。このようにして得た半導体チップと実装基板
を接続した部材を（−５５℃、３０分）／（１２５℃、
３０分）の条件で繰り返す冷熱サイクル試験に曝した。
この冷熱サイクル試験１、０００回後の半導体チップの
突起電極と実装基板の半導体搭載用回路の接続抵抗を測
定したところ、１００ｍΩ以下であり問題なかった。ま
た、冷熱試験には用いなかった接続部材の測定では、５
０Ｖ１分の電圧印加条件により、回路相互間の絶縁抵抗
は５×１０10Ω以上を示し問題無かった。
【００２２】実施例３ Ｘ及びＹ方向の線膨張率が１６ＰＰＭ／℃、Ｔｇが約１
７０℃、１７０℃での貯蔵弾性率が１．８×１０4ＭＰ
ａのガラスクロス・エポキシ樹脂両面銅張り積層板であ
るＭＣＬ−Ｅ−６７９（日立化成工業株式会社製、商品
名）の表面銅箔を既存のサブトラクト法で内層回路加
工、内層接着処理を施す。次に、該内層回路表面にガラ
スクロスを有さない銅箔付きエポキシ接着フィルムＭＣ
Ｆ−６０００Ｅ（日立化成工業株式会社製、商品名）を
１７０℃、２５ｋｇｆ／ｃｍ2、６０分プレス積層接着
し、レーザー穴あけのための銅箔窓あけをサブトラクト
法で行い、レーザー穴あけ、スルーホール穴あけ、無電
解銅めっき、サブトラクト法による外層回路加工及びは
んだコートを施し実装基板を得た。半導体チップの接続
電極として金めっきにより突起電極を形成したものを用
いた。この後、半導体チップの突起電極と実装基板とを
接着後の４０℃における貯蔵弾性率が２、５００ＭＰａ
の異方導電フィルムにより接続する。まず、実装基板に
異方導電フィルムを転写した後、半導体チップの突起電
極と実装基板の半導体チップ搭載用回路との位置合せを
行い、半導体チップを１８０℃、１０ｋｇｆ／チップの
温度及び圧力により２０秒間加熱圧着して異方導電フィ
ルムを硬化させる。これによって、異方導電フィルムを
介して半導体チップの突起電極と実装基板の半導体チッ
プ搭載用回路とを電気的に接続すると同時に半導体チッ
プと実装基板間は異方導電フィルムの接着剤の硬化によ
って、この接続状態を保持する。このようにして得た半
導体チップと実装基板を接続した部材を（−５５℃、３
０分）／（１２５℃、３０分）の条件で繰り返す冷熱サ
イクル試験に曝した。この冷熱サイクル試験１、０００
回後の半導体チップの突起電極と実装基板の半導体搭載
用回路の接続抵抗を測定したところ、１００ｍΩ以下で
あり問題なかった。また、冷熱試験には用いなかった接
続部材の測定では、５０Ｖ１分の電圧印加条件により、
回路相互間の絶縁抵抗は５×１０10Ω以上を示し問題無
かった。
７０℃、１７０℃での貯蔵弾性率が１．８×１０4ＭＰ
ａのガラスクロス・エポキシ樹脂両面銅張り積層板であ
るＭＣＬ−Ｅ−６７９（日立化成工業株式会社製、商品
名）の表面銅箔を既存のサブトラクト法で内層回路加
工、内層接着処理を施す。次に、該内層回路表面にガラ
スクロスを有さない銅箔付きエポキシ接着フィルムＭＣ
Ｆ−６０００Ｅ（日立化成工業株式会社製、商品名）を
１７０℃、２５ｋｇｆ／ｃｍ2、６０分プレス積層接着
し、レーザー穴あけのための銅箔窓あけをサブトラクト
法で行い、レーザー穴あけ、スルーホール穴あけ、無電
解銅めっき、サブトラクト法による外層回路加工及びは
んだコートを施し実装基板を得た。半導体チップの接続
電極として金めっきにより突起電極を形成したものを用
いた。この後、半導体チップの突起電極と実装基板とを
接着後の４０℃における貯蔵弾性率が２、５００ＭＰａ
の異方導電フィルムにより接続する。まず、実装基板に
異方導電フィルムを転写した後、半導体チップの突起電
極と実装基板の半導体チップ搭載用回路との位置合せを
行い、半導体チップを１８０℃、１０ｋｇｆ／チップの
温度及び圧力により２０秒間加熱圧着して異方導電フィ
ルムを硬化させる。これによって、異方導電フィルムを
介して半導体チップの突起電極と実装基板の半導体チッ
プ搭載用回路とを電気的に接続すると同時に半導体チッ
プと実装基板間は異方導電フィルムの接着剤の硬化によ
って、この接続状態を保持する。このようにして得た半
導体チップと実装基板を接続した部材を（−５５℃、３
０分）／（１２５℃、３０分）の条件で繰り返す冷熱サ
イクル試験に曝した。この冷熱サイクル試験１、０００
回後の半導体チップの突起電極と実装基板の半導体搭載
用回路の接続抵抗を測定したところ、１００ｍΩ以下で
あり問題なかった。また、冷熱試験には用いなかった接
続部材の測定では、５０Ｖ１分の電圧印加条件により、
回路相互間の絶縁抵抗は５×１０10Ω以上を示し問題無
かった。
【００２３】実施例４〜６ 実施例１〜３において、ガラスクロス・エポキシ樹脂両
面銅箔張り積層板を、Ｘ及びＹ方向の線膨張率が９〜１
１ＰＰＭ／℃のガラスクロス・エポキシ樹脂両面銅張り
積層板であるＭＣＬ−Ｅ−６７９ＬＤ（日立化成工業株
式会社製、商品名）に変更したこと以外は実装基板を同
様に加工し、実施例１、２ないし３と同様の半導体チッ
プ、接着剤フィルムないし異方導電接着剤フィルム及び
実装条件で半導体チップと実装基板を接続した。このよ
うにして得た半導体チップと実装基板を接続した部材を
（−５５℃、３０分）／（１２５℃、３０分）の条件で
繰り返す冷熱サイクル試験に曝した。この冷熱サイクル
試験１、０００回後の半導体チップの突起電極と実装基
板の半導体搭載用回路の接続抵抗を測定したところ、５
０ｍΩ以下であり問題なかった。また、冷熱試験には用
いなかった接続部材の測定では、５０Ｖ１分の電圧印加
条件により、回路相互間の絶縁抵抗は５×１０10Ω以上
を示し問題無かった。
面銅箔張り積層板を、Ｘ及びＹ方向の線膨張率が９〜１
１ＰＰＭ／℃のガラスクロス・エポキシ樹脂両面銅張り
積層板であるＭＣＬ−Ｅ−６７９ＬＤ（日立化成工業株
式会社製、商品名）に変更したこと以外は実装基板を同
様に加工し、実施例１、２ないし３と同様の半導体チッ
プ、接着剤フィルムないし異方導電接着剤フィルム及び
実装条件で半導体チップと実装基板を接続した。このよ
うにして得た半導体チップと実装基板を接続した部材を
（−５５℃、３０分）／（１２５℃、３０分）の条件で
繰り返す冷熱サイクル試験に曝した。この冷熱サイクル
試験１、０００回後の半導体チップの突起電極と実装基
板の半導体搭載用回路の接続抵抗を測定したところ、５
０ｍΩ以下であり問題なかった。また、冷熱試験には用
いなかった接続部材の測定では、５０Ｖ１分の電圧印加
条件により、回路相互間の絶縁抵抗は５×１０10Ω以上
を示し問題無かった。
【００２４】実施例７ 実施例４において、接着剤フィルムないし異方導電接着
剤フィルムを接着後の４０℃における弾性率が１、２０
０ＭＰａを示す異方導電フィルムを用いた以外は実施例
４と同様にして、半導体チップと実装基板を接続した。
このようにして得た半導体チップと実装基板を接続した
部材を（−５５℃、３０分）／（１２５℃、３０分）の
条件で繰り返す冷熱サイクル試験に曝した。この冷熱サ
イクル試験１、０００回後の半導体チップの突起電極と
実装基板の半導体搭載用回路の接続抵抗を測定したとこ
ろ、５０ｍΩ以下であり問題なかった。また、冷熱試験
には用いなかった接続部材の測定では、５０Ｖ１分の電
圧印加条件により、回路相互間の絶縁抵抗は５×１０10
Ω以上を示し問題無かった。
剤フィルムを接着後の４０℃における弾性率が１、２０
０ＭＰａを示す異方導電フィルムを用いた以外は実施例
４と同様にして、半導体チップと実装基板を接続した。
このようにして得た半導体チップと実装基板を接続した
部材を（−５５℃、３０分）／（１２５℃、３０分）の
条件で繰り返す冷熱サイクル試験に曝した。この冷熱サ
イクル試験１、０００回後の半導体チップの突起電極と
実装基板の半導体搭載用回路の接続抵抗を測定したとこ
ろ、５０ｍΩ以下であり問題なかった。また、冷熱試験
には用いなかった接続部材の測定では、５０Ｖ１分の電
圧印加条件により、回路相互間の絶縁抵抗は５×１０10
Ω以上を示し問題無かった。
【００２５】実施例６ 実施例４において、内層回路基板の加工後にガラスクロ
スを有さないエポキシ接着フィルムＡＳ−３０００（日
立化成工業株式会社製、商品名）とガラスクロスを有さ
ない銅箔付きエポキシ接着フィルムＭＣＦ−６０００Ｅ
（日立化成工業株式会社製、商品名）とをこの順に載置
し、積層接着、レーザー穴あけ用窓形成、レーザービア
穴あけ、スルーホール穴あけ、外層回路加工した他は実
施例４と同様にして、半導体チップと実装基板を接続し
た。このようにして得た半導体チップと実装基板を接続
した部材を（−５５℃、３０分）／（１２５℃、３０
分）の条件で繰り返す冷熱サイクル試験に曝した。この
冷熱サイクル試験１、０００回後の半導体チップの突起
電極と実装基板の半導体搭載用回路の接続抵抗を測定し
たところ、１００ｍΩ以下であり問題なかった。また、
冷熱試験には用いなかった接続部材の測定では、５０Ｖ
１分の電圧印加条件により、回路相互間の絶縁抵抗は５
×１０10Ω以上を示し問題無かった。
スを有さないエポキシ接着フィルムＡＳ−３０００（日
立化成工業株式会社製、商品名）とガラスクロスを有さ
ない銅箔付きエポキシ接着フィルムＭＣＦ−６０００Ｅ
（日立化成工業株式会社製、商品名）とをこの順に載置
し、積層接着、レーザー穴あけ用窓形成、レーザービア
穴あけ、スルーホール穴あけ、外層回路加工した他は実
施例４と同様にして、半導体チップと実装基板を接続し
た。このようにして得た半導体チップと実装基板を接続
した部材を（−５５℃、３０分）／（１２５℃、３０
分）の条件で繰り返す冷熱サイクル試験に曝した。この
冷熱サイクル試験１、０００回後の半導体チップの突起
電極と実装基板の半導体搭載用回路の接続抵抗を測定し
たところ、１００ｍΩ以下であり問題なかった。また、
冷熱試験には用いなかった接続部材の測定では、５０Ｖ
１分の電圧印加条件により、回路相互間の絶縁抵抗は５
×１０10Ω以上を示し問題無かった。
【００２６】比較例１ 実施例１〜３において、実装用基板として、最外層に硬
化後の１８０℃での貯蔵弾性率が約５ＭＰａを示し、ガ
ラスクロスを有さない銅箔付きエポキシ接着フィルムＭ
ＣＦ−３０００Ｅ（日立化成工業株式会社製、商品名）
を用い、それ以外は実施例１〜３と同様にして半導体チ
ップと実装基板を接続した。このようにして得た半導体
チップと実装基板を接続した部材を（−５５℃、３０
分）／（１２５℃、３０分）の条件で繰り返す冷熱サイ
クル試験に曝した。この冷熱サイクル試験１、０００回
後の半導体チップの突起電極と実装基板の半導体搭載用
回路の接続抵抗を測定したところ、１００ｍΩ以下であ
った。また、冷熱試験には用いなかった接続部材の測定
では、５０Ｖ１分の電圧印加条件により、内層回路／外
層回路間で絶縁抵抗が５×１０6Ω〜１×１０8Ωを示す
箇所があった。
化後の１８０℃での貯蔵弾性率が約５ＭＰａを示し、ガ
ラスクロスを有さない銅箔付きエポキシ接着フィルムＭ
ＣＦ−３０００Ｅ（日立化成工業株式会社製、商品名）
を用い、それ以外は実施例１〜３と同様にして半導体チ
ップと実装基板を接続した。このようにして得た半導体
チップと実装基板を接続した部材を（−５５℃、３０
分）／（１２５℃、３０分）の条件で繰り返す冷熱サイ
クル試験に曝した。この冷熱サイクル試験１、０００回
後の半導体チップの突起電極と実装基板の半導体搭載用
回路の接続抵抗を測定したところ、１００ｍΩ以下であ
った。また、冷熱試験には用いなかった接続部材の測定
では、５０Ｖ１分の電圧印加条件により、内層回路／外
層回路間で絶縁抵抗が５×１０6Ω〜１×１０8Ωを示す
箇所があった。
【００２７】比較例２ 実施例１〜３において、実装用基板として、Ｔｇが１２
５℃で、Ｘ及びＹ方向の線膨張係数が１６ｐｐｍ／℃の
ＦＲ−４ガラスクロスエポキシ樹脂両面銅張り積層板で
あるＭＣＬ−Ｅ−６７及び多層接着プリプレグＧＥＡ−
６７（共に日立化成工業株式会社製、商品名）のみで形
成した実装基板を用い、それ以外は実施例１〜３と同様
にして半導体チップと実装基板を接続した。このように
して得た半導体チップと実装基板を接続した部材を（−
５５℃、３０分）／（１２５℃、３０分）の条件で繰り
返す冷熱サイクル試験に曝した。この冷熱サイクル試験
１、０００回後の半導体チップの突起電極と実装基板の
半導体搭載用回路の接続抵抗を測定したところ、１Ω以
上を示す箇所があった。また、冷熱試験には用いなかっ
た接続部材の測定では、５０Ｖ１分の電圧印加条件によ
り、内層回路／外層回路間で絶縁抵抗が５×１０10Ω以
上を示した。
５℃で、Ｘ及びＹ方向の線膨張係数が１６ｐｐｍ／℃の
ＦＲ−４ガラスクロスエポキシ樹脂両面銅張り積層板で
あるＭＣＬ−Ｅ−６７及び多層接着プリプレグＧＥＡ−
６７（共に日立化成工業株式会社製、商品名）のみで形
成した実装基板を用い、それ以外は実施例１〜３と同様
にして半導体チップと実装基板を接続した。このように
して得た半導体チップと実装基板を接続した部材を（−
５５℃、３０分）／（１２５℃、３０分）の条件で繰り
返す冷熱サイクル試験に曝した。この冷熱サイクル試験
１、０００回後の半導体チップの突起電極と実装基板の
半導体搭載用回路の接続抵抗を測定したところ、１Ω以
上を示す箇所があった。また、冷熱試験には用いなかっ
た接続部材の測定では、５０Ｖ１分の電圧印加条件によ
り、内層回路／外層回路間で絶縁抵抗が５×１０10Ω以
上を示した。
【００２８】
【発明の効果】本発明により、半導体チップと実装基板
との接続信頼性と絶縁性確保に優れる半導体実装構造及
び半導体装置を得ることができる。
との接続信頼性と絶縁性確保に優れる半導体実装構造及
び半導体装置を得ることができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中祖 昭士 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館研究所内 (72)発明者 渡辺 伊津夫 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内 (72)発明者 竹村 賢三 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内
Claims (5)
- 【請求項１】実装基板表面の配線の所定の領域に電子部
品の接続電極に対応して形成された接続用電極端子上に
前記電子部品の接続電極を対応するように当接載置し、
前記接続用電極端子と前記電子部品の接続電極を電気的
に接続する電子部品装置であって、前記実装基板は複数
層の絶縁層と前記接続用電極端子を含む配線層と前記各
絶縁層を介して配置される表面配線層を除く配線層と前
記配線層間を電気的に接続する導体化された穴を有する
樹脂複合系多層配線板であり、前記接続用電極端子が形
成され前記電子部品が接続される側の最外層の絶縁層を
構成する絶縁性樹脂は、前記電子部品実装時の温度にお
ける貯蔵弾性率が１ＧＰａ以上であることを特徴とする
電子部品装置。 - 【請求項２】接続用電極端子が形成され前記電子部品が
接続される側の最外層の絶縁層が、フィラーを含有する
絶縁樹脂層であることを特徴とする請求項１に記載の電
子部品装置。 - 【請求項３】フィラーの含有率が、１０ｗｔ％〜９０ｗ
ｔ％の範囲に調整されていることを特徴とする請求項２
に記載の電子部品装置。 - 【請求項４】フィラーが、アルミナ、シリカ、タルクの
うちから選択されたものであることを特徴とする請求項
２または３に記載の電子部品装置。 - 【請求項５】フィラーが電気絶縁性のセラミック系のウ
ィスカーであり、平均直径が０．３μｍ〜３μｍで平均
長さが平均直径の８倍以上であり、絶縁層中の体積分率
が２０％〜５０％の範囲であることを特徴とする請求項
２または３に記載の電子部品装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9199468A JPH1146056A (ja) | 1997-07-25 | 1997-07-25 | 電子部品装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9199468A JPH1146056A (ja) | 1997-07-25 | 1997-07-25 | 電子部品装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1146056A true JPH1146056A (ja) | 1999-02-16 |
Family
ID=16408312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9199468A Pending JPH1146056A (ja) | 1997-07-25 | 1997-07-25 | 電子部品装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1146056A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191150A (ja) * | 2006-03-28 | 2006-07-20 | Sumitomo Bakelite Co Ltd | 絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板 |
| JP2011166188A (ja) * | 2011-06-03 | 2011-08-25 | Sumitomo Bakelite Co Ltd | ビルドアップ用絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板 |
| JP2011176371A (ja) * | 2011-06-03 | 2011-09-08 | Sumitomo Bakelite Co Ltd | ビルドアップ用絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板 |
| TWI655891B (zh) * | 2018-03-08 | 2019-04-01 | 綠點高新科技股份有限公司 | 電子模組及其製造方法及電子裝置的殼體及其製造方法 |
-
1997
- 1997-07-25 JP JP9199468A patent/JPH1146056A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191150A (ja) * | 2006-03-28 | 2006-07-20 | Sumitomo Bakelite Co Ltd | 絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板 |
| JP2011166188A (ja) * | 2011-06-03 | 2011-08-25 | Sumitomo Bakelite Co Ltd | ビルドアップ用絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板 |
| JP2011176371A (ja) * | 2011-06-03 | 2011-09-08 | Sumitomo Bakelite Co Ltd | ビルドアップ用絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板 |
| TWI655891B (zh) * | 2018-03-08 | 2019-04-01 | 綠點高新科技股份有限公司 | 電子模組及其製造方法及電子裝置的殼體及其製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3073532B2 (ja) | 電子部品装置 | |
| KR100232414B1 (ko) | 다층회로기판 및 그 제조방법 | |
| JP4279893B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
| JP3375555B2 (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
| JP3051700B2 (ja) | 素子内蔵多層配線基板の製造方法 | |
| US6355131B1 (en) | Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same | |
| JP2587596B2 (ja) | 回路基板接続材とそれを用いた多層回路基板の製造方法 | |
| TW448709B (en) | Low-thermal expansion circuit board and multilayer circuit board | |
| TWI461118B (zh) | 具有電子零件之配線基板及其製造方法 | |
| JP4606685B2 (ja) | 回路部品内蔵モジュール | |
| JP2000243864A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001057408A (ja) | パワーモジュールとその製造方法 | |
| JPH1146056A (ja) | 電子部品装置 | |
| JPH08148782A (ja) | 金属コア回路板 | |
| JPH10163254A (ja) | 回路板 | |
| JP2001068604A (ja) | 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2011176111A (ja) | 配線基板 | |
| JP4123544B2 (ja) | 回路板 | |
| JP3678015B2 (ja) | 絶縁層を介する配線間の接続用導電材料及び配線板の製造法 | |
| JPH05327156A (ja) | プリント回路基板 | |
| JP2000208662A (ja) | 半導体搭載用基板とその製造方法及び半導体チップの実装方法 | |
| JPH11150150A (ja) | 半導体搭載用基板とその製造方法及び半導体チップの実装方法 | |
| JPH11135173A (ja) | 厚さ方向導電シート及びその製造方法 | |
| JPH0563343A (ja) | 電子部品実装方法 | |
| JP2002353394A (ja) | ピン付き配線基板およびこれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070607 |