JP3378171B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JP3378171B2 JP3378171B2 JP14387397A JP14387397A JP3378171B2 JP 3378171 B2 JP3378171 B2 JP 3378171B2 JP 14387397 A JP14387397 A JP 14387397A JP 14387397 A JP14387397 A JP 14387397A JP 3378171 B2 JP3378171 B2 JP 3378171B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- semiconductor
- semiconductor package
- metal layer
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係り、さらに詳しくは基板面にベアチップ
をフェースダウンに搭載した半導体パッケージの製造方
法に関する。
の製造方法に係り、さらに詳しくは基板面にベアチップ
をフェースダウンに搭載した半導体パッケージの製造方
法に関する。
【０００２】
【従来の技術】電子機器類の小型化などに伴って、半導
体チップの外部接続電極数が数 100と増大し、半導体パ
ッケージの裏面にマトリックス状の半田ボール付き外部
接続端子を有する BGA (Ball Grid Arrey)パッケージや
CSP (Chip Sise Package)が急速に普及しつつある。こ
れらパッケージは、一般的に、ガラス・エポキシ樹脂や
各種樹脂フィルム（シート）の銅箔張り板を基材とし、
これにエッチング加工を施してパターニングした後、Au
メッキなどを施して成るインターポーザ基板面に、ICチ
ップなどを搭載し、前記基板電極とICチップの電極との
間を電気的に接続した半導体パッケージである。
体チップの外部接続電極数が数 100と増大し、半導体パ
ッケージの裏面にマトリックス状の半田ボール付き外部
接続端子を有する BGA (Ball Grid Arrey)パッケージや
CSP (Chip Sise Package)が急速に普及しつつある。こ
れらパッケージは、一般的に、ガラス・エポキシ樹脂や
各種樹脂フィルム（シート）の銅箔張り板を基材とし、
これにエッチング加工を施してパターニングした後、Au
メッキなどを施して成るインターポーザ基板面に、ICチ
ップなどを搭載し、前記基板電極とICチップの電極との
間を電気的に接続した半導体パッケージである。
【０００３】ところで、半導体チップの搭載・実装技術
としては、一般的に、ワイヤボンディング方式、TAB(Ta
pe Automated Bonding) 方式、フリッブチップ方式、CO
G(Chip on Glass)方式が広く利用されている。中でも、
フリッブチップ方式や COG方式、いわゆるフェースダウ
ン実装方式は、一層の高密度実装や低コスト化が可能な
ことから関心が寄せられている。
としては、一般的に、ワイヤボンディング方式、TAB(Ta
pe Automated Bonding) 方式、フリッブチップ方式、CO
G(Chip on Glass)方式が広く利用されている。中でも、
フリッブチップ方式や COG方式、いわゆるフェースダウ
ン実装方式は、一層の高密度実装や低コスト化が可能な
ことから関心が寄せられている。
【０００４】そして、このフェースダウン実装方式にお
ける半導体チップの接続は、 (a)半田バンプを使用する
フリップチップ、 (b)導電性粒子を含む樹脂フィルム
（異方導電性フィルム）を使用するボンディングなどで
行われている（たとえば特開平4-323841号公報）。
ける半導体チップの接続は、 (a)半田バンプを使用する
フリップチップ、 (b)導電性粒子を含む樹脂フィルム
（異方導電性フィルム）を使用するボンディングなどで
行われている（たとえば特開平4-323841号公報）。
【０００５】図４は、上記フェースダウン実装方式によ
る CSP半導体パッケージの一構成例を示す断面図であ
る。図４において、１は主面に接続端子1aを含む配線パ
ターンを有する基板、２は前記基板１に実装された半導
体チップであり、この半導体チップ２のAl製電極2aは、
Auボールバンプもしくは導体バンプ３を介して、対応す
る接続端子1aに電気的に接合している。また、４は前記
電気的な接合を確保するため、基板１を厚さ方向に貫挿
導出させた外部接続端子であり、５はAuポールバンプも
しくは導体バンプ３を含む接続部を封止・接合する封止
樹脂層である。
る CSP半導体パッケージの一構成例を示す断面図であ
る。図４において、１は主面に接続端子1aを含む配線パ
ターンを有する基板、２は前記基板１に実装された半導
体チップであり、この半導体チップ２のAl製電極2aは、
Auボールバンプもしくは導体バンプ３を介して、対応す
る接続端子1aに電気的に接合している。また、４は前記
電気的な接合を確保するため、基板１を厚さ方向に貫挿
導出させた外部接続端子であり、５はAuポールバンプも
しくは導体バンプ３を含む接続部を封止・接合する封止
樹脂層である。
【０００６】そして、このような半導体パッケージは、
インターポーザ基板とICチップとを別々に作成し、ICチ
ップをインターポーザ基板に搭載実装し、さらに、イン
ターポーザ基板を適正なサイズに切断して得られてい
る。
インターポーザ基板とICチップとを別々に作成し、ICチ
ップをインターポーザ基板に搭載実装し、さらに、イン
ターポーザ基板を適正なサイズに切断して得られてい
る。
【０００７】
【発明が解決しようとする課題】上記実装方式は、ワイ
ヤボンディングの回避や外部接続端子の裏面側への導出
配置により、実装密度の向上ないし半導体モジュールの
コンパクト化などの点ですくれているが、さらなる高密
度化、信頼性などの点で、なお改善が望まれる。すなわ
ち、基板１の厚さ方向に、外部接続端子４群を貫挿導出
させる構成は、一般的に、基板の所定位置に貫通孔を穿
設し、この孔内もしくは孔内壁面を導電性化（スルホー
ル接続部）する必要がある。
ヤボンディングの回避や外部接続端子の裏面側への導出
配置により、実装密度の向上ないし半導体モジュールの
コンパクト化などの点ですくれているが、さらなる高密
度化、信頼性などの点で、なお改善が望まれる。すなわ
ち、基板１の厚さ方向に、外部接続端子４群を貫挿導出
させる構成は、一般的に、基板の所定位置に貫通孔を穿
設し、この孔内もしくは孔内壁面を導電性化（スルホー
ル接続部）する必要がある。
【０００８】しかし、貫通孔の径が穿設加工の点で限界
があるし、また、導電性化にも限界があるため、外部接
続端子４の多数化ないし高密度配置が制約される。つま
り、半導体モジュールの多端子化や高機能化、あるいは
コンパクト化などに、十分対応することができない。
があるし、また、導電性化にも限界があるため、外部接
続端子４の多数化ないし高密度配置が制約される。つま
り、半導体モジュールの多端子化や高機能化、あるいは
コンパクト化などに、十分対応することができない。
【０００９】こうした状況に対して、微小な導電性バン
プを植設した銅箔面に、たとえばガラス・エポキシ樹脂
系プリプレグシート（絶縁体層）を配置・積層し、この
積層体の加圧によって、導電性バンプの先端側を絶縁体
層を貫挿させ、スルホール型接続部を形成する手段が開
発されている。この方式の場合は、穿設加工を省略でき
るし、また、スルホール接続部の配置の高密度化などを
図れる可能性がある。つまり、この手段は、多層配線板
の製造工程などを大幅に改善できるが、さらなる半導体
モジュールの多端子化や高機能化、あるいはコンパクト
化などに、十分対応し得ない。
プを植設した銅箔面に、たとえばガラス・エポキシ樹脂
系プリプレグシート（絶縁体層）を配置・積層し、この
積層体の加圧によって、導電性バンプの先端側を絶縁体
層を貫挿させ、スルホール型接続部を形成する手段が開
発されている。この方式の場合は、穿設加工を省略でき
るし、また、スルホール接続部の配置の高密度化などを
図れる可能性がある。つまり、この手段は、多層配線板
の製造工程などを大幅に改善できるが、さらなる半導体
モジュールの多端子化や高機能化、あるいはコンパクト
化などに、十分対応し得ない。
【００１０】また、前記半導体パッケージの製造法で
は、各インタポーザ基板ごとに１個の半導体チップ実装
するため、コストアップとなる問題もある。
は、各インタポーザ基板ごとに１個の半導体チップ実装
するため、コストアップとなる問題もある。
【００１１】本発明者らは、上記事情に対処して、鋭意
検討を進めた結果、液晶ポリマーなどを絶縁体とした場
合、微小な導電性バンプ先端側が絶縁体層によって損傷
されず、また、導電性バンプと当接する導体層との電気
的な接続、すなわち層間接続を熱圧着のみで行うことが
できると同時に、所定の位置を容易に貫挿し、高精度
に、かつ信頼性の高いスルホール型接続部が形成されて
いることを見出した。また、液晶ポリマーがほとんど吸
湿性を有しないこと、半導体チップ面および導体層に対
する密着性よいこと、熱膨脹係数をSiとほぼ同じにでき
ることなどに伴って、より信頼性の高い接続を形成でき
ることを見出した。
検討を進めた結果、液晶ポリマーなどを絶縁体とした場
合、微小な導電性バンプ先端側が絶縁体層によって損傷
されず、また、導電性バンプと当接する導体層との電気
的な接続、すなわち層間接続を熱圧着のみで行うことが
できると同時に、所定の位置を容易に貫挿し、高精度
に、かつ信頼性の高いスルホール型接続部が形成されて
いることを見出した。また、液晶ポリマーがほとんど吸
湿性を有しないこと、半導体チップ面および導体層に対
する密着性よいこと、熱膨脹係数をSiとほぼ同じにでき
ることなどに伴って、より信頼性の高い接続を形成でき
ることを見出した。
【００１２】特に、Si並の熱膨脹係数を有する液晶ポリ
マーを絶縁体とした回路基板の場合は、半導体パッケー
ジに対する温度サイクルや使用環境においても、半導体
チップの電極と導電バンプとの接合面にストレスが発生
せずに、高い信頼性の接続が実現される。
マーを絶縁体とした回路基板の場合は、半導体パッケー
ジに対する温度サイクルや使用環境においても、半導体
チップの電極と導電バンプとの接合面にストレスが発生
せずに、高い信頼性の接続が実現される。
【００１３】本発明は、上記知見に基づいてなされたも
ので、信頼性の高いスルホール型接続部を有する半導体
パッケージの製造方法の提供を目的とする。
ので、信頼性の高いスルホール型接続部を有する半導体
パッケージの製造方法の提供を目的とする。
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【課題を解決するための手段】 上記目的を達成するため
に、本発明の半導体パッケージの製造方法は、 半導体チ
ップの電極面に導電性バンプを設ける工程と、前記導電
性バンプを設けた半導体チップ面に絶縁性シートを介し
て導電性金属層を重ね合わせ配置する工程と、前記重ね
合わせ体を加圧して、絶縁性シートを貫挿する導電性バ
ンプ先端側を導電性金属層面に対接・接続する工程と、
前記導電性金属層をパターンニングし、外部接続端子部
を形成する工程とを有することを特徴とする。
に、本発明の半導体パッケージの製造方法は、 半導体チ
ップの電極面に導電性バンプを設ける工程と、前記導電
性バンプを設けた半導体チップ面に絶縁性シートを介し
て導電性金属層を重ね合わせ配置する工程と、前記重ね
合わせ体を加圧して、絶縁性シートを貫挿する導電性バ
ンプ先端側を導電性金属層面に対接・接続する工程と、
前記導電性金属層をパターンニングし、外部接続端子部
を形成する工程とを有することを特徴とする。
【００１９】また、本発明の半導体パッケージの製造方
法は、半導体ウエハーの各半導体素子電極面に導電性バ
ンプを設ける工程と、前記導電性バンプを設けた半導体
チップ面に絶縁性シートを介して導電性金属層を重ね合
わせ配置する工程と、前記重ね合わせ体を加圧して、絶
縁性シートを貫挿する導電性バンプ先端側を導電性金属
層面に対接・接続する工程と、前記導電性金属層をパタ
ーンニングし、外部接続端子部を形成する工程と、前記
外部部接続端子部を形成した積層体をカッティング加工
する工程とを有することを特徴とする。
法は、半導体ウエハーの各半導体素子電極面に導電性バ
ンプを設ける工程と、前記導電性バンプを設けた半導体
チップ面に絶縁性シートを介して導電性金属層を重ね合
わせ配置する工程と、前記重ね合わせ体を加圧して、絶
縁性シートを貫挿する導電性バンプ先端側を導電性金属
層面に対接・接続する工程と、前記導電性金属層をパタ
ーンニングし、外部接続端子部を形成する工程と、前記
外部部接続端子部を形成した積層体をカッティング加工
する工程とを有することを特徴とする。
【００２０】また、本発明の半導体パッケージの製造方
法において、外部接続端子部面に、さらに、導電性バン
プを設けることを特徴とする。
法において、外部接続端子部面に、さらに、導電性バン
プを設けることを特徴とする。
【００２１】さらに、本発明の半導体パッケージの製造
方法において、絶縁性シートが液晶ポリマーシートであ
ることを特徴とする。
方法において、絶縁性シートが液晶ポリマーシートであ
ることを特徴とする。
【００２２】本発明において、回路基板の絶縁体は、各
種の熱可塑性樹脂や熱硬化性樹脂などでもよいが、たと
えば、次のような構造式、
種の熱可塑性樹脂や熱硬化性樹脂などでもよいが、たと
えば、次のような構造式、
【化１】
で示される芳香族ポリエステル系液晶ポリマーが好まし
く、この種の芳香族ポリエステル系液晶ポリマーは、
“ベクトラ”もしくは LCP-A， LCP-Cなどの商品名で市
販されている。ここで、絶縁体の選択は、半導体パッケ
ージの使用環境が厳しくない場合、換言すると、それほ
どの高信頼性が要求されない場合は、たとえばビスマレ
イミドトリアジン樹脂、ポリフェニールエーテル樹脂な
ど液晶ポリマーに類似した樹脂類であってもよい。
く、この種の芳香族ポリエステル系液晶ポリマーは、
“ベクトラ”もしくは LCP-A， LCP-Cなどの商品名で市
販されている。ここで、絶縁体の選択は、半導体パッケ
ージの使用環境が厳しくない場合、換言すると、それほ
どの高信頼性が要求されない場合は、たとえばビスマレ
イミドトリアジン樹脂、ポリフェニールエーテル樹脂な
ど液晶ポリマーに類似した樹脂類であってもよい。
【００２３】また、回路基板の厚さは、一般的に、20〜
80μm 程度であり、また、幅や長さなどは、半導体装置
の用途や製造条件などに応じて選択する。さらに、回路
基板ないし絶縁体は、半導体パッケージ化工程などの熱
処理で、その熱膨脹係数が−7〜60ppm/℃（ TMA法によ
る測定値）程度変化できるので、このような性状を考慮
する。
80μm 程度であり、また、幅や長さなどは、半導体装置
の用途や製造条件などに応じて選択する。さらに、回路
基板ないし絶縁体は、半導体パッケージ化工程などの熱
処理で、その熱膨脹係数が−7〜60ppm/℃（ TMA法によ
る測定値）程度変化できるので、このような性状を考慮
する。
【００２４】本発明において、液晶ポリマーシートなど
絶縁性シートを貫挿し、スルホール型接続部を形成する
導電性バンプは、たとえば導電性カーボン粉末、Au粒
子、Ni粒子、Ag粒子、Pb粒子、Sn粒子、Cu粒子、半田粒
子などの導電性粒子と、たとえばエポキシ樹脂、フェノ
ール樹脂、アクリル樹脂などとの混合・分散系（導電性
ペースト）の印刷・乾燥、あるいは導電性金属のメッキ
などによって形成される。 すなわち、ステンレス鋼製
のスクリーン版などを使用したスクリーン印刷と乾燥の
繰り返し、あるいは化学メッキなどによる選択的な導電
性金属の成長などで形成される。そして、この導電性バ
ンプの形設は、一般的には、半導体チップの電極面であ
るが、外部接続端子を形成する銅箔面側であってもよ
い。なお、半導体チップはICチップなどで、通常、一主
面にたとえばAl製の電極端子群（入出力端子）を有する
ものである。
絶縁性シートを貫挿し、スルホール型接続部を形成する
導電性バンプは、たとえば導電性カーボン粉末、Au粒
子、Ni粒子、Ag粒子、Pb粒子、Sn粒子、Cu粒子、半田粒
子などの導電性粒子と、たとえばエポキシ樹脂、フェノ
ール樹脂、アクリル樹脂などとの混合・分散系（導電性
ペースト）の印刷・乾燥、あるいは導電性金属のメッキ
などによって形成される。 すなわち、ステンレス鋼製
のスクリーン版などを使用したスクリーン印刷と乾燥の
繰り返し、あるいは化学メッキなどによる選択的な導電
性金属の成長などで形成される。そして、この導電性バ
ンプの形設は、一般的には、半導体チップの電極面であ
るが、外部接続端子を形成する銅箔面側であってもよ
い。なお、半導体チップはICチップなどで、通常、一主
面にたとえばAl製の電極端子群（入出力端子）を有する
ものである。
【００２５】本発明において、要すれば、基板の外部接
続端子面面に配置する導電性バンプは、たとえばAu線な
どの局部的な溶融によるボールバンプ形成方式、Cuメッ
キ法やNiメッキ法などによって形成することができる。
続端子面面に配置する導電性バンプは、たとえばAu線な
どの局部的な溶融によるボールバンプ形成方式、Cuメッ
キ法やNiメッキ法などによって形成することができる。
【００２６】
【００２７】本発明では、すぐれた耐湿性、小さい誘電
率、良好なバンプ突き抜き性を有する液晶ポリマーシー
トなどを絶縁体層とすることにより、電気的特性および
配置精度などの信頼性向上が図られた半導体パッケージ
が、繁雑な操作を要せずに、かつ歩留まりよく生産され
る。
率、良好なバンプ突き抜き性を有する液晶ポリマーシー
トなどを絶縁体層とすることにより、電気的特性および
配置精度などの信頼性向上が図られた半導体パッケージ
が、繁雑な操作を要せずに、かつ歩留まりよく生産され
る。
【００２８】
【発明の実施の形態】図１，図２ (a)〜 (c)および図３
を参照して実施例を説明する。
を参照して実施例を説明する。
【００２９】図１は、第１の実施例に係る半導体パッケ
ージ（半導体モジュール）の要部構成を示す断面図であ
る。図１において、６は一主面に外部接続端子6a群が配
設された液晶ポリマーを絶縁体とした基板、6bは前記基
板６を厚さ方向に貫挿して各外部接続端子6aに一端が電
気的に接続する導電性バンプ（スルホール接続部）であ
る。ここで、基板６は、たとえば厚さ約30μm ，13×13
mm角であり、各外部接続端子6aは、厚さ12μm の銅箔を
フォトエッチングし、一部を配線パターンで延設させて
0.5mm程度の間隔で、マトリックス状に外部接続端子6a
が設置されている。また、導電性バンプ6bは、たとえば
エポキシ樹脂をバインダー成分としたAgペーストで形成
されており、一般的には、ほぼ円柱状もしくは円錐形を
成している。
ージ（半導体モジュール）の要部構成を示す断面図であ
る。図１において、６は一主面に外部接続端子6a群が配
設された液晶ポリマーを絶縁体とした基板、6bは前記基
板６を厚さ方向に貫挿して各外部接続端子6aに一端が電
気的に接続する導電性バンプ（スルホール接続部）であ
る。ここで、基板６は、たとえば厚さ約30μm ，13×13
mm角であり、各外部接続端子6aは、厚さ12μm の銅箔を
フォトエッチングし、一部を配線パターンで延設させて
0.5mm程度の間隔で、マトリックス状に外部接続端子6a
が設置されている。また、導電性バンプ6bは、たとえば
エポキシ樹脂をバインダー成分としたAgペーストで形成
されており、一般的には、ほぼ円柱状もしくは円錐形を
成している。
【００３０】さらに、７は前記基板６の他主面にフェー
スダウンに配設され、前記各導電性バンプ6bの他端が電
極7a面に接続された半導体チップである。ここで半導体
チップ７は、たとえば13×13mmのICチップで、入出力よ
うの電極7aはAlパットあるいは金属コートパットであ
る。
スダウンに配設され、前記各導電性バンプ6bの他端が電
極7a面に接続された半導体チップである。ここで半導体
チップ７は、たとえば13×13mmのICチップで、入出力よ
うの電極7aはAlパットあるいは金属コートパットであ
る。
【００３１】なお、この構成においては、一般的に、外
部接続端子6a形成面に、外部接続端子6aを露出させてカ
バーコートが行われており、また、外部接続端子6a面
に、たとえば半田ボールバンプを設けておき、GA(Grid
Arrey)パッケージとして、実装用配線基板などに対して
搭載・実装し易くしておいてもよい。
部接続端子6a形成面に、外部接続端子6aを露出させてカ
バーコートが行われており、また、外部接続端子6a面
に、たとえば半田ボールバンプを設けておき、GA(Grid
Arrey)パッケージとして、実装用配線基板などに対して
搭載・実装し易くしておいてもよい。
【００３２】次に、上記構成の半導体パッケージの製造
方法例を説明する。
方法例を説明する。
【００３３】先ず、図２ (a)に断面的に示すごとく、半
導体ウエハ８（切断分離して複数個の半導体素子もしく
は半導体チップ７となる）の各電極7a面に、所定のスク
リーン版を用いて、Ag系の導電性ペーストを印刷し、乾
燥後、再び重ねてAg系導電性ペーストを印刷・乾燥する
工程を繰り返して、高さ30〜80μm 程度の円錐状の導電
性バンプ6b′群を設ける。ここで、半導体ウエハー８
は、一般的に、電極7a面以外の面に絶縁コート、もしく
はパッシベーション膜（図示を省略）が設けられてお
り、また、これら絶縁コートやパッシベーション膜は、
予め、粗面化処理もしくはプラズマ処理などを施してお
き、絶縁体との接着力を高めるようにしておくことが好
ましい。なお、上記導電性バンプ6b′群の形成は、Ag系
導電性ペーストの印刷の代りに、たとえば半田メッキで
形成してもよい。
導体ウエハ８（切断分離して複数個の半導体素子もしく
は半導体チップ７となる）の各電極7a面に、所定のスク
リーン版を用いて、Ag系の導電性ペーストを印刷し、乾
燥後、再び重ねてAg系導電性ペーストを印刷・乾燥する
工程を繰り返して、高さ30〜80μm 程度の円錐状の導電
性バンプ6b′群を設ける。ここで、半導体ウエハー８
は、一般的に、電極7a面以外の面に絶縁コート、もしく
はパッシベーション膜（図示を省略）が設けられてお
り、また、これら絶縁コートやパッシベーション膜は、
予め、粗面化処理もしくはプラズマ処理などを施してお
き、絶縁体との接着力を高めるようにしておくことが好
ましい。なお、上記導電性バンプ6b′群の形成は、Ag系
導電性ペーストの印刷の代りに、たとえば半田メッキで
形成してもよい。
【００３４】次いで、図２ (b)に断面的に示すごとく、
前記導電性バンプ6b′を設けた半導体ウエハー８面に、
液晶ポリマーシート６′を介して導電性金属層（たとえ
ば厚さ12μm の電解銅箔）6a′を重ね合わせ配置する。
前記導電性バンプ6b′を設けた半導体ウエハー８面に、
液晶ポリマーシート６′を介して導電性金属層（たとえ
ば厚さ12μm の電解銅箔）6a′を重ね合わせ配置する。
【００３５】その後、前記重ね合わせ体を加熱・加圧す
ると、図２ (c)に断面的に示すごとく、導電性バンプ6
b′先端側は、液晶ポリマーシート６′を貫挿し、対向
する電解銅箔（導電性金属層）6a′面に対接・接続す
る。すなわち、液晶ポリマーシート（絶縁体層）６′を
貫挿した導電性バンプ6b′先端側は塑性変形などしなが
ら、対向する電解銅箔6a′面に電気的および機械的に接
続する。同時に半導体ウエハー８面が、液晶ポリマーシ
ート６′を介して電解銅箔6a′面に機械的に接合する。
引き続いて、前記電解銅箔6a′をパターンニングし、
外部接続端子6a群を形成する。この外部接続端子6a群の
形成に当たっては、半導体ウエハー８の電極7aの数や間
隔・ピッチなどを考慮し、外部接続端子6aも分散的に配
置することがあるので、一部配線パターンを含む形を採
ることもある。
ると、図２ (c)に断面的に示すごとく、導電性バンプ6
b′先端側は、液晶ポリマーシート６′を貫挿し、対向
する電解銅箔（導電性金属層）6a′面に対接・接続す
る。すなわち、液晶ポリマーシート（絶縁体層）６′を
貫挿した導電性バンプ6b′先端側は塑性変形などしなが
ら、対向する電解銅箔6a′面に電気的および機械的に接
続する。同時に半導体ウエハー８面が、液晶ポリマーシ
ート６′を介して電解銅箔6a′面に機械的に接合する。
引き続いて、前記電解銅箔6a′をパターンニングし、
外部接続端子6a群を形成する。この外部接続端子6a群の
形成に当たっては、半導体ウエハー８の電極7aの数や間
隔・ピッチなどを考慮し、外部接続端子6aも分散的に配
置することがあるので、一部配線パターンを含む形を採
ることもある。
【００３６】このようにして、液晶ポリマーシート６′
を介し半導体ウエハー８および電解銅箔6a′が接合し、
かつ局所的に接続した一体的な導体パターンをダイシン
グにより切断して個片の半導体パッケージとする。すな
わち、インタポーザ基板による外部接続端子を有する半
導体パッケージを得ることができる。
を介し半導体ウエハー８および電解銅箔6a′が接合し、
かつ局所的に接続した一体的な導体パターンをダイシン
グにより切断して個片の半導体パッケージとする。すな
わち、インタポーザ基板による外部接続端子を有する半
導体パッケージを得ることができる。
【００３７】上記構成された半導体装置は、スルホール
接続部を成す導電性バンプ6bが微細で、かつ微小なピッ
チで配置されている場合でも、位置ずれや隣接する導電
性バンプ6b同士の短絡発生などの恐れがなく、かつ電気
的に低抵抗の接続、機械的に強い接合を成している。つ
まり、絶縁体層を成す液晶ポリマーの特性が効果的に利
用され、信頼性の高い半導体モジュールとして機能す
る。すなわち、導電性バンプの液晶ポリマー層における
貫通性が良好で、エポキシ樹脂などの接着層を用いた場
合に起こり易い電解銅箔6a′との接合界面に薄い樹脂層
の形成もほとんどないので、信頼性の高い電気的な接続
が形成される。
接続部を成す導電性バンプ6bが微細で、かつ微小なピッ
チで配置されている場合でも、位置ずれや隣接する導電
性バンプ6b同士の短絡発生などの恐れがなく、かつ電気
的に低抵抗の接続、機械的に強い接合を成している。つ
まり、絶縁体層を成す液晶ポリマーの特性が効果的に利
用され、信頼性の高い半導体モジュールとして機能す
る。すなわち、導電性バンプの液晶ポリマー層における
貫通性が良好で、エポキシ樹脂などの接着層を用いた場
合に起こり易い電解銅箔6a′との接合界面に薄い樹脂層
の形成もほとんどないので、信頼性の高い電気的な接続
が形成される。
【００３８】図３は、第２の実施例に係る半導体パッケ
ージ（半導体モジュール）の要部構成を示す断面図であ
る。スルホール接続部を成す導電性バンプ6bの構成が相
違する他は、第１の実施例に係る半導体パッケージと同
様の構造と成っている。すなわち、第１の実施例に係る
半導体パッケージ例では、導電性バンプ6bがAgペースト
系のみで形成されているが、第２の実施例に係る半導体
パッケージでは、メッキバンプ6b1 およびAgペースト系
バンプ6b2 の複合形で形成され、かつAgペースト系バン
プ6b2 側が外部接続端子6aに接合した構成を採ってい
る。そして、この半導体パッケージの場合も、第１の実
施例の場合と同様に、信頼性の高い半導体モジュールと
して機能する。
ージ（半導体モジュール）の要部構成を示す断面図であ
る。スルホール接続部を成す導電性バンプ6bの構成が相
違する他は、第１の実施例に係る半導体パッケージと同
様の構造と成っている。すなわち、第１の実施例に係る
半導体パッケージ例では、導電性バンプ6bがAgペースト
系のみで形成されているが、第２の実施例に係る半導体
パッケージでは、メッキバンプ6b1 およびAgペースト系
バンプ6b2 の複合形で形成され、かつAgペースト系バン
プ6b2 側が外部接続端子6aに接合した構成を採ってい
る。そして、この半導体パッケージの場合も、第１の実
施例の場合と同様に、信頼性の高い半導体モジュールと
して機能する。
【００３９】なお、第２の実施例に係る半導体パッケー
ジは、前記第１の実施例に係る半導体パッケージの製造
方法に準じた手段で容易に製造できる。
ジは、前記第１の実施例に係る半導体パッケージの製造
方法に準じた手段で容易に製造できる。
【００４０】本発明は上記例示に限定されるものでな
く、発明の主旨を逸脱しない範囲でいろいろの変化を採
ることができる。
く、発明の主旨を逸脱しない範囲でいろいろの変化を採
ることができる。
【００４１】
【００４２】
【発明の効果】 本発明の半導体パッケージの製造方法で
は 、液晶ポリマーシートなどを絶縁体シートとし、絶縁
体層を形成するため、すぐれた耐湿性、小さい誘電率、
良好なバンプ突き抜き性を有することに伴って、微細な
外部接続端子配置でも、隣接するスルホール接続部同志
の短絡発生が回避され、かつ電気的特性なども良好で、
信頼性向上が図られた半導体パッケージを、繁雑な操作
を要せずに、歩留まりよく提供できる。
は 、液晶ポリマーシートなどを絶縁体シートとし、絶縁
体層を形成するため、すぐれた耐湿性、小さい誘電率、
良好なバンプ突き抜き性を有することに伴って、微細な
外部接続端子配置でも、隣接するスルホール接続部同志
の短絡発生が回避され、かつ電気的特性なども良好で、
信頼性向上が図られた半導体パッケージを、繁雑な操作
を要せずに、歩留まりよく提供できる。
【図１】第１の実施例に係る半導体パッケージの要部構
成例を示す断面図。
成例を示す断面図。
【図２】第１の実施例に係る半導体パッケージの製造法
例を模式的に示すもので、 (a)は半導体ウエハーの電極
面に導電性バンプを設けた状態の断面図、 (b)は半導体
ウエハー、液晶ポリマーシートおよび導電性体層の積層
状態の断面図、 (c)は積層一体化状態の断面図。
例を模式的に示すもので、 (a)は半導体ウエハーの電極
面に導電性バンプを設けた状態の断面図、 (b)は半導体
ウエハー、液晶ポリマーシートおよび導電性体層の積層
状態の断面図、 (c)は積層一体化状態の断面図。
【図３】第２の実施例に係る半導体パッケージの要部構
成例を示す断面図。
成例を示す断面図。
【図４】従来の半導体パッケージの要部構成を示す断面
図。
図。
１……基板
1a，6a……基板の接続端子
２，７……半導体チップ
2a，7a……半導体チップの電極
３……導体バンプ
４，6a……基板の外部接続端子
５……封止樹脂層
６……液晶ポリマー系基板
6a′……銅箔
6b……導電性バンプ（スルホール接続部）
８……半導体ウエハー
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−21640（ＪＰ，Ａ)
特開 平８−306745（ＪＰ，Ａ)
特開 平９−82850（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 23/14
H01L 21/60
Claims (4)
- 【請求項１】 半導体チップの電極面に導電性バンプを
設ける工程と、 前記導電性バンプを設けた半導体チップ面に絶縁性シー
トを介して導電性金属層を重ね合わせ配置する工程と、 前記重ね合わせ体を加圧して、絶縁性シートを貫挿する
導電性バンプ先端側を導電性金属層面に対接・接続する
工程と、 前記導電性金属層をパターンニングし、外部接続端子部
を形成する工程とを有することを特徴とする半導体パッ
ケージの製造方法。 - 【請求項２】 半導体ウエハーの各半導体素子電極面に
導電性バンプを設ける工程と、前記導電性バンプを設け
た半導体チップ面に絶縁性シートを介して導電性金属層
を重ね合わせ配置する工程と、 前記重ね合わせ体を加圧して、絶縁性シートを貫挿する
導電性バンプ先端側を導電性金属層面に対接・接続する
工程と、 前記導電性金属層をパターンニングし、外部接続端子部
を形成する工程と、 前記外部部接続端子部を形成した積層体をカッティング
加工する工程とを有することを特徴とする半導体パッケ
ージの製造方法。 - 【請求項３】 外部接続端子部面に、さらに、導電性バ
ンプを設けることを特徴とする請求項１または２記載の
半導体パッケージの製造方法。 - 【請求項４】 絶縁性シートが液晶ポリマーシートであ
ることを特徴とする請求項１乃至３のいずれか１項記載
の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14387397A JP3378171B2 (ja) | 1997-06-02 | 1997-06-02 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14387397A JP3378171B2 (ja) | 1997-06-02 | 1997-06-02 | 半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335528A JPH10335528A (ja) | 1998-12-18 |
| JP3378171B2 true JP3378171B2 (ja) | 2003-02-17 |
Family
ID=15348997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14387397A Expired - Fee Related JP3378171B2 (ja) | 1997-06-02 | 1997-06-02 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3378171B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3314757B2 (ja) | 1999-05-07 | 2002-08-12 | 日本電気株式会社 | 半導体回路装置の製造方法 |
| JP4711483B2 (ja) * | 2000-01-11 | 2011-06-29 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP2003051570A (ja) * | 2001-08-07 | 2003-02-21 | Sumitomo Bakelite Co Ltd | 半導体装置及びその製造方法 |
| JP4860855B2 (ja) * | 2001-09-28 | 2012-01-25 | 株式会社クラレ | フィルム被覆半導体素子とその製造方法 |
| JP2004193497A (ja) | 2002-12-13 | 2004-07-08 | Nec Electronics Corp | チップサイズパッケージおよびその製造方法 |
| JP2005101507A (ja) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | 電子部品実装体の製造方法及び電気光学装置の製造方法 |
| US7582556B2 (en) | 2005-06-24 | 2009-09-01 | Megica Corporation | Circuitry component and method for forming the same |
| JP4105202B2 (ja) | 2006-09-26 | 2008-06-25 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP4828515B2 (ja) | 2007-12-27 | 2011-11-30 | 新光電気工業株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-06-02 JP JP14387397A patent/JP3378171B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335528A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274333B1 (ko) | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 | |
| US8618669B2 (en) | Combination substrate | |
| US6395582B1 (en) | Methods for forming ground vias in semiconductor packages | |
| US5990545A (en) | Chip scale ball grid array for integrated circuit package | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| US8168475B2 (en) | Semiconductor package formed within an encapsulation | |
| US20050239234A1 (en) | Method of making assemblies having stacked semiconductor chips | |
| WO1999018609A1 (en) | Chip scale ball grid array for integrated circuit package | |
| JPH0888245A (ja) | 半導体装置 | |
| US6989606B2 (en) | BGA substrate via structure | |
| JP3000975B2 (ja) | 半導体素子の実装構造 | |
| JP3378171B2 (ja) | 半導体パッケージの製造方法 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP5285385B2 (ja) | 積層配線基板の製造方法 | |
| JP3605313B2 (ja) | 配線基板およびその製造方法 | |
| JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001345132A (ja) | 異方導電シート体およびそれを用いたパッケージ構造ならびに半導体装置 | |
| KR100900480B1 (ko) | 반도체 패키지 | |
| JPH11150150A (ja) | 半導体搭載用基板とその製造方法及び半導体チップの実装方法 | |
| JP2006108130A (ja) | 半導体装置およびその製造方法 | |
| JP2002280703A (ja) | 電子部品の実装用基板及びそれを用いた実装方法 | |
| JP2000260893A (ja) | 半導体パッケージおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021126 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |