JP4711483B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4711483B2
JP4711483B2 JP2000002334A JP2000002334A JP4711483B2 JP 4711483 B2 JP4711483 B2 JP 4711483B2 JP 2000002334 A JP2000002334 A JP 2000002334A JP 2000002334 A JP2000002334 A JP 2000002334A JP 4711483 B2 JP4711483 B2 JP 4711483B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
semiconductor chip
support substrate
thermoplastic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000002334A
Other languages
English (en)
Other versions
JP2001196390A (ja
Inventor
春彦 境
茂 藤井
治雄 兵藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000002334A priority Critical patent/JP4711483B2/ja
Publication of JP2001196390A publication Critical patent/JP2001196390A/ja
Application granted granted Critical
Publication of JP4711483B2 publication Critical patent/JP4711483B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法、特にパッケージ外形を超小型で薄型に形成できる微小チップを収容する樹脂封止型の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置の組立工程においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによって半導体チップを封止し、リードフレームを切断して個々の半導体装置毎に分離するという工程が行われている。この製造方法によって得れらる半導体装置は、図１０に示したように、半導体チップ１の周囲を樹脂層２で被覆し、該樹脂層２の側部から外部接続用のリード端子３を導出した構造になる（例えば特開平０５−１２９４７３号）。
【０００３】
この実装方法は、樹脂層２の外側にリード端子３が突出すること、リードフレームの加工精度の問題や金型との位置あわせ精度の問題により、外形寸法とその実装面積の縮小化には限界が見えていた。
【０００４】
近年、外形寸法を半導体チップサイズと同等あるいは近似した寸法にまで縮小する事が可能な、ウェハスケールＣＳＰ（チップサイズパッケージ）が注目され始めている。これは、図１１（Ａ）を参照して、半導体ウェハ１１に各種拡散などの前処理を施して多数の半導体チップ１２を形成し、図１１（Ｂ）に示したように半導体ウェハ１１の上部を樹脂層１３で被覆すると共に樹脂層１３表面に外部接続用の電極１４を導出し、その後半導体ウェハ１１のダイシングラインに沿って半導体チップ１１を分割して、図１１（Ｃ）に示したような完成品としたものである。樹脂層１３は半導体チップ１２の表面（裏面を被覆する場合もある）を被覆するだけであり、半導体チップ１２の側壁にはシリコン基板が露出する。電極１４は樹脂層１３下部に形成された集積回路網と電気的に接続されており、実装基板上に形成した導電パターンに対して電極１４を対向接着することによりこの半導体装置の実装が実現する。
【０００５】
斯かる半導体装置は、装置のパッケージサイズが半導体チップのチップサイズと同等であり、実装基板に対しても対向接着で済むので、実装占有面積を大幅に減らすことが出来る利点を有する。また、後工程に拘わるコストを大幅に減じることが出来る利点を有するものである。（例えば、特開平９−６４０４９号）
しかしながら、チップサイズが１０数ｍｍ角にも及ぶＬＳＩチップであればその寸法内に多数個の電極を配置することが可能であるものの、例えばチップサイズが１ｍｍ角に満たない程度のトランジスタチップ等では、この寸法内に複数個の電極を配置することは物理的に無理があるし、実現したとしても実装が困難である欠点がある。
【０００６】
そこで、チップサイズが１ｍｍ角に満たない程度のチップでは図１２（Ａ）〜（Ｆ）に示すように実装されている。
【０００７】
まず図１２（Ａ）において、セラミックやガラスエポキシ等からなる絶縁基板２１を用意し、それらが１枚あるいは数枚重ね合わされて、板厚が２５０〜３５０μｍと製造工程における機械的強度を維持し得る厚みと、長辺×短辺が１．０ｍｍ×０．８ｍｍ程度の矩形形状を有している。この絶縁基板２１には半導体チップの搭載部分が５００個以上と多数形成され、その１個を示したのが図１２である。
【０００８】
次に図１２（Ｂ）に示すように、この絶縁基板２１にはこれを貫通する、円形の第１のビアホール３０と第２のビアホール３１ａ、３１ｂが形成される。形成方法はレーザー光による方法が簡便であるが、少なくとも１個の搭載部に３個は必要である。
【０００９】
更に図１２（Ｃ）に示すように、各ビアホール３０、３１ａ、３１ｂの内部はタングステンなどの導電材料３４によって埋設される。素材としては、電気的導電性と熱伝導性に優れた素材で埋設する。
【００１０】
図１２（Ｄ）に示すように、絶縁基板２１の表面には、タングステン等の金属ペーストの印刷と、電解メッキ法による前記金属ペースト上への金メッキによって導電パターンを形成し、アイランド部２２と電極部２３ａ、２３ｂとを形成している。また絶縁基板２１の裏面には、同様にタングステン等の金属ペーストの印刷と、電解メッキ法による前記金属ペースト上への金メッキによって第１の外部接続電極２８と第２の外部接続電極２９ａ、２９ｂが形成される。従って、ビアホール３０、３１ａ、３１ｂによって、アイランド部２２と第１の外部接続電極２８とを、電極部２３ａ、２３ｂと第２の外部接続電極２９ａ、２９ｂとを、各々電気接続する。第１の外部接続電極２８が例えばコレクタ電極となり、第２の外部接続電極２９ａ、２９ｂが例えばベース、エミッタ電極となる。
【００１１】
更に図１２（Ｅ）に示すように、アイランド部２２の上には、Ａｇペーストなどの導電性接着剤２４によって半導体チップ２５が固着される。半導体チップ２５の表面にはアルミ電極パッド２６が形成され、電極パッド２６と電極部２３ａ、２３ｂとが、ボンディングワイヤ２７によって電気接続される。電極パッド２６側に１ｓｔボンド、電極部２３側に２ｎｄボンドが打たれる。ボンディングワイヤ２７として２０μｍ〜２３μｍφの金線を用い、ボールボンディングすると、アルミ電極パッド２６から約１５０μｍのループの高さｈとなる。バイポーラトランジスタで有れば、電極部２３ａ、２３ｂはエミッタとベースに対応し、パワーＭＯＳＦＥＴで有れば、ソースとゲートに対応する。
【００１２】
更に図１２（Ｆ）に示すように、絶縁基板２１の上方には、半導体チップ２５とボンディングワイヤ２７を封止する樹脂層３２で被覆される。樹脂層３２は絶縁基板２１と共にパッケージ外形を構成する。パッケージの周囲４側面は樹脂層３２と絶縁基板２１の切断面で形成され、パッケージの上面は平坦化した樹脂層３２の表面、パッケージの下面は絶縁基板２１の裏面側で形成される。なお絶縁基板２１の裏面には第１の外部接続電極２８と第２の外部接続電極２９ａ、２９ｂとが露出され、プリント基板等への実装する際にはんだ付けされる。
【００１３】
図１３（Ａ）（Ｂ）（Ｃ）に完成した半導体装置を示す。（Ａ）は平面図、（Ｂ）は断面図、（Ｃ）は裏面図である。図１２とビアホールの位置が不一致となっているが、図１２は説明上便宜的に実際の位置（図１３）と異なっている。図中、２１はセラミックやガラスエポキシ等からなる絶縁基板である。絶縁基板２１の表面には、アイランド部２２と電極部２３ａ、２３ｂとを形成している。アイランド部２２の上には、Ａｇペーストなどの導電性接着剤２４によって半導体チップ２５が固着されている。半導体チップ２５の表面にはアルミ電極パッド２６が形成され、電極パッド２６と電極部２３ａ、２３ｂとが、ボンディングワイヤ２７によって電気接続される。ボンディングワイヤ２７として２０μｍ〜２３μｍφの金線を用い、ボールボンディングすると、アルミ電極パッド２６から約１５０μｍのループの高さｈとなる。前記絶縁基板２１の裏面側には、同じく金属ペーストと金メッキ層によって第１の外部接続電極２８と第２の外部接続電極２９ａ、２９ｂが形成される。絶縁基板２１にはこれを貫通する、円形の第１のビアホール３０と第２のビアホール３１ａ、３１ｂが形成され、各ビアホール３０、３１ａ、３１ｂの内部はタングステンなどの導電材料３４によって埋設される。該ビアホール３０、３１ａ、３１ｂによって、アイランド部２２と第１の外部接続電極２８とを、電極部２３ａ、２３ｂと第２の外部接続電極２９ａ、２９ｂとを、各々電気接続する。第１の外部接続電極２８が例えばコレクタ電極となり、第２の外部接続電極２９ａ、２９ｂが例えばベース、エミッタ電極となる。
【００１４】
絶縁基板２１の上方は、半導体チップ２５とボンディングワイヤ２７とを封止する樹脂層３２で被覆される。樹脂層３２は絶縁基板２１と共にパッケージ外形を構成する。パッケージの周囲４側面は樹脂層３２と絶縁基板２１の切断面で形成され、パッケージの上面は平坦化した樹脂層３２の表面、パッケージの下面は絶縁基板２１の裏面側で形成される。
【００１５】
【発明が解決しようとする課題】
しかしながら上述した実装方法においていろいろな問題点がある。第１に、両面の電極等を接続するために、絶縁基板を貫通するビアホールが不可欠であり、またこのビアホール内を金属ペーストで充填するため作業性で極めて悪く、コスト高の原因となる。この加工精度も０．１５mm程度が限界であるので、更なる小型化の障害となっている。第２に各電極をタングステン等の高価な金属ペーストを用いているので、工程数も多く且つ高温の金属ペーストの焼成も必要となりローコストの製造方法とは言えない。第３に絶縁基板がビアホールの形成や各電極の金属ペーストで形成するので、その工程を実施するために機械的強度を維持する必要があり、０．２５mmから０．３５mmは必要であるために薄型化の阻害要因となっている。第４にボンディングワイヤのループが約１５０μｍと高いので樹脂層もこれを覆う厚さになるために薄くできない等々の多くの問題点が発生している。
【００１６】
【課題を解決するための手段】
本発明は上述した種々の問題点に鑑みてなされたもであり、第１の導電箔と、熱可塑性樹脂フィルムと、導電材を所望の位置に付着した第２の導電箔とを熱圧着して前記導電材を前記熱可塑性樹脂フィルムを貫通させて前記第１および第２の導電箔を電気的に接続する支持基板を形成する工程と、
前記第１の導電箔で固着電極および取り出し電極を形成し、前記第２の導電箔で前記固着電極および取り出し電極に対応し前記導電材で電気的に接続された接続電極を形成する工程と、
前記固着電極に導電ペーストを用いて半導体素子を固着する工程と、
前記半導体素子の電極と前記取り出し電極をウエッジボンドによりボンディング接続する工程と、
前記接続電極を露出して全体を絶縁樹脂で被覆する工程とを備えることを特徴とする。
【００１７】
【発明の実施の形態】
本発明の半導体装置の製造方法の一実施例を図１から図９を参照して説明する。
【００１８】
第１工程：図１（Ａ）（Ｂ）（Ｃ）参照
本工程ではまず支持基板５０を形成することにある。図１（Ａ）に示すように、第１の導電箔５２、熱可塑性樹脂から成るフィルム５１および第２の導電箔５３を準備する。第１および第２の導電箔５２,５３は安価で電気抵抗の低い銅箔が適しており、１２μｍ厚で熱可塑性樹脂から成るフィルム５１との当接面を凹凸に粗面化して固着強度を高めるようにしている。熱可塑性樹脂５１としては液晶ポリマーが最適であり、本実施例では全芳香族ポリエステル系液晶ポリマー（商品名ベクトラ）ＯＣ−４２を用いた。この全芳香族ポリエステル系液晶ポリマーは物性的特性として、融点が３２５℃、はんだ耐熱性は３２０℃であり、十分に半導体素子の実装基板として使用できる。これは例えばガラスエポキシ基板のはんだ耐熱性が２６０℃であることからも容易に分かる。第２の導電箔５３表面には導電材５７である銀ぺーストを所定の位置にスクリーン印刷して熱可塑性樹脂フィルム５１を貫通する高さ（例えば５０μｍ以上）に尖ったバンプ８０を予め形成しておく。
【００１９】
第１および第２の導電箔５２，５３と熱可塑性樹脂フィルム５１は最初は幅１ｍのロール状で供給され、多数の支持基板５０を形成した後に個別の支持基板５０に分離される。この個別の支持基板５０が図９に示すものであり、この個別の支持基板５０にも２４行２４列に５７６個の半導体素子の搭載部７０が形成されることになる。
【００２０】
次に、図１（Ｂ）に示すように第１の導電箔５２、熱可塑性樹脂フィルム５１および第２の導電箔５３を熱圧着して一体化された支持基板５０を形成する。この熱圧着時に熱可塑性樹脂フィルム５１は加熱されて軟化するので、第２の導電箔５３に付着された導電材５７となるバンプ８０は熱可塑性樹脂フィルム５１を貫通し第１の導電箔５２まで到達する。
【００２１】
熱可塑性樹脂フィルム５１として液晶ポリマーを用いた場合は、加熱温度３００℃、圧着圧力４．４〜８．７ｋＰａで真空熱圧着を行う。このとき液晶ポリマーはガラス転移点である３１０℃に近くかなり軟化しているので、導電ペーストで形成された先端が尖ったバンプ８０がこの液晶ポリマーを貫通する。なおこのときに接着剤は使用していない。
【００２２】
更に、図１（Ｃ）に示すように熱圧着を完了すると、第１の導電箔５２、熱可塑性樹脂フィルム５１、第２の導電箔５３は密着して一体化されるので、導電ペーストよりなるバンプ８０も潰されて０．１５ｍｍの径の柱状の導電材５７を形成する。
【００２３】
図７に本発明の熱可塑性樹脂フィルム５１として用いた全芳香族ポリエステル系液晶ポリマー（商品名ベクトラ）ＯＣ−４２の動的弾性率を示す。全芳香族ポリエステル系液晶ポリマー（商品名ベクトラ）ＯＣ−４２のガラス転移点の温度は３１０℃であるが、２７０℃を超えると動的弾性率が著しく落ちることが分かる。従って各工程の熱処理温度は２７０℃以下で行えば、軟化による組立の障害があまり発生しない。
【００２４】
第２工程：図２（Ａ）（Ｂ）参照
斯かる支持基板５０の両主面は第１および第２の導電箔５２，５３で被覆されている。図２（Ａ）示すように、この第１の導電箔５２上には所定の形状の固着電極５４、取り出し電極５５上を覆うようにレジスト膜８１を付着し、第２の導電箔５３上にも所定の形状の第１および第２の接続電極５６、５６ａ、５６ｂ上を覆うようにレジスト膜８１を付着する。レジスト膜８１としては液状のレジスト材料をスピンコートして感光現像しても良いし、フィルム状のレジスト材料を貼り付けて感光現像しても良い。
【００２５】
続いてレジスト膜８１をマスクとして第１および第２の導電箔５２，５３を塩化第２鉄溶液を用いて化学的にエッチングして、第１の導電箔５２で固着電極５４、取り出し電極５５ａ、５５ｂを形成し、第２の導電箔５３で第１および第２の接続電極５６、５６ａ、５６ｂを形成する。これらの電極の具体的な形状は後で図９（Ａ）（Ｂ）を参照して説明するので、その部分を参照されたい。これらの電極は全てが連結電極７２，７３や導電材５７で電気的に接続されているので、電解メッキによりこれらの電極上に金メッキの下地となるニッケルメッキ層（５μｍ以上）とその上に金メッキ層（０．５μｍ以上）を形成している。
【００２６】
なお、上述した第１および第２の工程で形成される支持基板５０は別の場所で生産したものを予め準備しておけば、組み立て工程を短縮でき効率的である。
【００２７】
第３工程：図３参照
上述したように各電極を形成した支持基板５０の各搭載部７０（図９参照）毎に、半導体チップ５８をダイボンドする。半導体チップ５８は固着電極５４表面にＡｇペーストなどの導電ペースト５９によって固着される。導電ペースト５９は個別の支持基板５０の固着電極５４上にスクリーン印刷で付着された後、半導体チップ５８を載置して、還元雰囲気中の電気炉内で熱可塑性樹脂フィルムのガラス転移点３１０℃以下の約１５０℃の温度で約３０分間硬化させる。
【００２８】
また本工程で、固着電極５４は第１の接続電極５６と半分程度重なって形成されているが、半導体チップ５８の約半分以上が第１の接続電極５６と重なって固着電極５４に上に固着され、かつ２個の導電材５７と重なるように固着することによりボンディング時に半導体チップ５８の上下の沈みを抑えることができボンディング細線のループ形状を安定化できる。さらに望ましくは半導体チップ５８の電極６０を第１の接続電極５６上に位置するようにするとボンディング時の半導体チップ５８の上下の沈みを除去できる。
【００２９】
第４工程：図４参照
半導体チップ５８の電極パッド６０と取り出し電極５５ａ、５５ｂとを各々金などのボンディングワイヤ６１で接続する。このボンディングワイヤ６１はキャピラリーチップに６０ｋＨＺの超音波振動を与えて加熱することなくウエッジボンディングにより電極パッド６０に圧着される。その後ボンディングワイヤ６１を水平方向に延在させて、他端を取り出し電極５５ａ、５５ｂに同様に超音波振動により圧着する。このウエッジボンデイングの採用により常温でのボンディングワイヤ６１の接続が可能となり、熱可塑性樹脂フィルム５１が加熱により軟化することが無くなり、熱可塑性樹脂フィルム５１の軟質性の障害を完全にクリアできる。なお熱可塑性樹脂フィルム５１は常温でもセラミックやガラスエポキシ基板に比べて軟質であるので、第２の接続電極５６ａ、５６ｂと重なる取り出し電極５５ａ、５５ｂ上にボンディングをすることにより両導電箔を形成する銅箔の堅さを利用すると良い。更に第２接続電極５６ａ、５６ｂと導電材５７および取り出し電極５５ａ、５５ｂが重なる部分にボンディングすると、ウエッジボンデイングの際の超音波振動のエネルギーの発散を最小限に抑えられる。
【００３０】
第５工程：図５（Ａ）（Ｂ）参照
支持基板５０の各載置部７０に半導体チップ５８のダイボンドとボンディング細線６１による接続が終了すると、絶縁樹脂６２により全体のモールドを行う。本工程では支持基板５０の裏面に露出する接続電極５６、５６ａ、５６ｂを除き、半導体チップ５８、固着電極５４、取り出し電極５５ａ、５５ｂおよびボンディング細線６１をエポキシ系樹脂６２でトランスファーモールドする。
【００３１】
すなわち、図５（Ａ）に示すように、支持基板５０をモールド金型９０、９１内に配置する。モールド下金型９１に支持基板５０を当接させ、モールド上金型９０で形成されるキャビティ９２内に各載置部７０に固着された半導体チップ５８を配置する。続いてモールド下金型９１に設けたランナー９３からゲート９４を介してエポキシ樹脂をキャビティ９２内に圧入して、すべての半導体チップ５８を共通の絶縁樹脂層６２で被覆する。このトランスファーモールドは熱可塑性樹脂フィルム５１のガラス転移点温度（３１０℃）以下の約１８０℃で行う。このとき支持基板５０はエポキシ樹脂の圧入によりモールド下金型９１に押し付けられ、熱可塑性樹脂フィルム５１が軟化しても反るような問題は生じない。この工程では、絶縁樹脂層６２の表面が少なくとも半導体チップ５８およびボンディング細線６１の上端までを覆うように支持基板５０から０．３〜０．５ｍｍの高さに設計される。
【００３２】
更に図５（Ｂ）に示すように、モールド金型９０、９１より取り出し冷却した後、搭載部７０毎に絶縁樹脂層６２と支持基板５０を切断して各々の半導体素子に分離する。切断にはダイシング装置を用い、ダイシングライン７１に沿って絶縁樹脂層６２と支持基板５０とをダイシングブレード８５で同時に切断することにより、搭載部７０毎に分割した半導体装置を形成する。この工程で切断された接続部７２，７３(図８（Ａ）参照)の残りが、図８で示した接続部７２、７３ある。ダイシング工程においては支持基板５０の裏面側にブルーシート（たとえば、商品名：ＵＶシート、リンテック株式会社製）を貼り付け、前記ダイシングブレードがブルーシートの表面に到達するような切削深さで切断する。
【００３３】
図６は、上述の工程によって形成され、スクライブにより個別に分離された各半導体素子を示す斜視図である。本発明の製造方法で完成された半導体装置を図８および図９を参照して説明する。 図８は、本発明の完成された個別の半導体装置を説明する図であり、（Ａ）が平面図、（Ｂ）が断面図、（Ｃ）が裏面図である。図９は、本発明に用いる支持基板を説明する図であり、（Ａ）が平面図、（Ｂ）が裏面図である。
【００３４】
支持基板５０は、熱可塑性樹脂のフィルム５１の両面に２枚の導電箔５２，５３（図３参照）を熱圧着して形成されている。熱可塑性樹脂は加熱することにより軟化して二次加工が容易であり、従来用いていたセラミックスやガラスエポキシの硬質基板よりはるかに扱いやすくなる。熱可塑性樹脂としては液晶ポリマーが最適であり、本実施例では全芳香族ポリエステル系液晶ポリマー（商品名ベクトラ）を用いた。この全芳香族ポリエステル系液晶ポリマーは物性的特性として、融点が３２５℃、はんだ耐熱性は３２０℃であり、十分に半導体素子の実装基板として使用できる。これは例えばガラスエポキシ基板のはんだ耐熱性が２６０℃であることからも容易に分かる。
【００３５】
熱可塑性樹脂フィルム５１の両面にはこの樹脂フィルムで離間されかつ電気的に絶縁された２枚の導電箔５２，５３が圧着されている。この導電箔としては安価で電気的抵抗の小さい銅箔が最適である。具体的には５０μｍの厚みの熱可塑性樹脂フィルム５１の両面に各々１２μｍの厚みの銅箔５２，５３が圧着されている。一方の導電箔５２はエッチングされて所望形状のパターンに加工され、固着電極５４と取り出し電極５５ａ、５５ｂを形成する。固着電極５４は少なくとも半導体チップ５８が載置できる大きさと形状を有しており、この固着電極５４に隣接して少し離間して取り出し電極５５ａ、５５ｂが複数個形成されている。他方の導電箔５３もエッチングされて所望形状のパターンに加工され、固着電極５４と取り出し電極５５ａ、５５ｂと対向する位置に接続電極５６、５６ａ、５６ｂを形成する。接続電極５６、５６ａ、５６ｂはプリント基板にはんだ付けできる大きさに形成され、はんだ付けの際にはんだブリッジが形成されないように離間され、対応する固着電極５４および取り出し電極５５ａ、５５ｂよりは小さく形成される。なお固着電極５４、取り出し電極５５ａ、５５ｂおよび接続電極５６、５６ａ、５６ｂは電解メッキによりその表面をニッケルメッキ層と金メッキ層で被覆されており、導電ペーストとの接触抵抗を減少させ、またボンディング細線の固着を可能にしている。
【００３６】
導電材５７は一方の導電箔５２で形成された固着電極５４、取り出し電極５５ａ、５５ｂと他方の導電箔５３で形成された対応する接続電極５６、５６ａ、５６ｂとを接続している。導電材５７としては銀ペーストを用い、熱可塑性樹脂５１を加熱して軟化させて導電材５７を貫通させている。従って予めビアホールを設ける必要が無くなる。導電材５７を貫通させる位置は図１（Ａ）（Ｃ）に破線丸印で示すように、固着電極５４では取り出し電極５５ａ、５５ｂと離れた側の上下両端近くに２個設け、取り出し電極５５ａ、５５ｂではほぼ中央部に１個形成している。
【００３７】
半導体チップ５８は固着電極５４上にＡｇペーストなどの導電ペースト５９により固着されている。半導体チップ５８としては、バイポーラトランジスタ、パワーＭＯＳＦＥＴ等の３端子素子又はダイオードなどの２端子素子が形成されているウエファーから供給される。半導体チップ５８自体は、Ｎ＋／Ｎ型構造のように、裏面側に高濃度不純物層を有しており、該高濃度層を介して、ダイオード素子で有ればアノード又はカソードの一方の端子を、バイポーラ型トランジスタで有ればコレクタ端子を、パワーＭＯＳＦＥＴで有ればドレイン端子を導出する構造を有しているので、この高濃度層が導電ペースト５９を介して固着電極５４にオーミック接続される。
【００３８】
半導体チップ５８の表面にはアルミ電極パッド６０が形成され、電極パッド６０と取り出し電極５５ａ、５５ｂとが、金線ボンディングワイヤ６１によって電気接続される。電極パッド６０側に１ｓｔボンド、取り出し電極５５ａ、５５ｂ側に２ｎｄボンドが打たれる。この金線ボンディングワイヤ６１はウエッジボンディングでアルミ電極パッド６０に固着されるので、金線ボンディングワイヤ６１はより水平方向に低くループを形成でき、このループの高さｈは２０μｍ〜２３μｍφの金線を用いた場合高々３０μｍ〜５０μｍとなる。これは前述したボールボンディングのループの高さ約１５０μｍと比較しても１／５以下に抑えることができる。バイポーラトランジスタで有れば、取り出し電極５５ａ、５５ｂはエミッタとベースに対応し、パワーＭＯＳＦＥＴで有れば、ソースとゲートに対応する。
【００３９】
支持基板５０の上面は、半導体チップ５８、固着電極５４、取り付け電極５５ａ、５５ｂおよびボンディングワイヤ６１とを被覆する絶縁樹脂６２で封止される。絶縁樹脂６２は支持基板５１と共にパッケージ外形を構成する。パッケージの周囲４側面は絶縁樹脂６２と支持基板５１の切断面で形成され、パッケージの上面は平坦化した絶縁樹脂層６２の表面、パッケージの下面は支持基板５０の裏面側で形成される。絶縁樹脂６２は一般的に用いられるエポキシ樹脂を用いる。
【００４０】
次に、図９を参照して支持基板５１の上面に一方の導電箔５２から形成される固着電極５４および取り出し電極５５ａ、５５ｂと、裏面に他方の導電箔５３から形成される接続電極５６、５６ａ、５６ｂの関係を説明する。
【００４１】
点線で囲んだ各搭載部７０は、例えば長辺×短辺が０．８ｍｍ×０．８ｍｍの正方形形状を有しており、これらは互いに２０〜５０μｍの間隔を隔てて２４行２４列の行列上に縦横に配置されている。前記間隔は後の工程でのダイシングライン７１となる。導電パターンは、各搭載部７０内において固着電極５４と取り出し電極５５ａ、５５ｂを形成し、これらのパターンは各搭載部７０内において同一形状である。
【００４２】
固着電極５４からは２本の連結部７２が連続したパターンで延長される。これらの線幅は固着電極５４よりも狭い線幅で、例えば０．０７５ｍｍの線幅で延在する。連結部７２はダイシングライン７１を超えて隣の搭載部７０の取り出し電極５５ａ、５５ｂに連結するまで延在する。更に、固着電極５４から上下方向に連結部７３が、連結部７２とは直行する方向に延在され、ダイシングライン７１を越えて隣の搭載部７０の固着電極５４に連結するまで延在される。連結部７３は更に、搭載部７０周囲を取り囲む共通連結部７４に連結され、各搭載部７０の固着電極５４と取り出し電極５５ａ、５５ｂとを電気的に共通接続する。
【００４３】
支持基板５０の裏面側には、第１と第２の接続電極５６、５６ａ、５６ｂを形成する。これらの接続電極５６、５６ａ、５６ｂは、搭載部７０の端から０．０５〜０．１ｍｍ程度後退されたパターンで形成されている。両導電箔５２，５３を離間する熱可塑性樹脂５１は丸印で図示する位置で導電材５７で貫通されて電気的接続をされている。具体的には固着電極５４と第１の接続電極５６は上下に２個設けた導電材５７で接続され、各々の取り出し電極５５ａ、５５ｂは第２の接続電極５６ａ、５６ｂとその中央部に設けた導電材５７で接続されている。従って各電極は導電材５７を介して、支持基板５０表面側の共通連結部７４に接続される。従って、ダイシング後にそれぞれが細い連結部７２、７３を切断されることで個々の電極として機能する。全パターンが電気的に共通接続されるので、電解メッキ法により各電極表面をニッケルメッキ層および金メッキ層で被覆することが可能となる。
【００４４】
熱可塑性樹脂５１はセラミックやガラスエポキシ基板に比較すると軟質であるので、ボンディングする際にボンディング圧力が発散する欠点がある。これを防止するために取り出し電極５５ａ、５５ｂと第２の接続電極５６ａ、５６ｂはほぼ重なるように配置され、少なくとも両電極が重なる位置の取り出し電極５５ａ、５５ｂ上にボンディング細線をボンディングすることが望ましく、更には両電極と導電材５７とが重なる取り出し電極５５ａ、５５ｂの中央にボンディング細線をボンディングすることがより望ましい。また固着電極５４は第１の接続電極５６と半分程度重なって形成されているが、半導体チップの約半分以上が第１の接続電極５６と重なって固着電極５４に上に固着され、かつ２個の導電材５７と重なるように固着することによりボンディング時に半導体チップの上下の沈みを抑えることができボンディング細線のループ形状を安定化できる。さらに望ましくは半導体チップ５８の電極６０を第１の接続電極５６上に位置するようにするとボンディング時の半導体チップの上下の沈みを除去できる。
【００４５】
上述した本発明による半導体装置は両導電箔の離間材料として熱可塑性樹脂フィルム５１を利用していることにより、熱可塑性に起因する軟質性の障害を取り除くことが重要である。しかし熱可塑性樹脂フィルム５１として液晶ポリマーを用いることによる数々の利点も有している。電気特性では、誘電率において１ＭＨｚ（２０℃、９６Ｈ、６５％ＲＨ）で３．０，１ＧＨｚで２．９であり、ガラスエポキシ基板で誘電率が１ＭＨｚで４．７〜５．０と比較するとかなり優れている。また表面抵抗は１４×１０13Ωであり、ポリイミド樹脂の１．１×１０13Ωと比較しても大幅に絶縁性が高い。これらから本発明の支持基板５０は極めて高周波領域での特性が良好であることが明らかである。更に耐折性についてはＪＩＳ Ｃ５０１６評価規格でＲ＝０．３８ｍｍで４４回もあり、同一条件でポリイミド樹脂は３３回と比較すれば細線の断線が少ない。更に吸水率０．０４％であり、湿度下での絶縁性は良好であり、ガスバリヤー性も高く、ノンハロゲン、スルーホールメッキレスと環境調和も優れている。
【００４６】
【発明の効果】
本発明によれば、第１に、２枚の導電箔５２，５３の他方の導電箔に予め導電ペーストのバンプ８０を形成し、その間に熱可塑性樹脂フィルム５１を挟んで熱圧着するだけで導電材５７を形成できるので、両面の電極等を接続するためのビアホールが不要となり、またこのビアホール内に金属ペーストで充填する必要も無くなるので作業性で極めて良く、ローコストの製造方法を実現できる。またこの加工精度もバンプ８０のスクリーン印刷の精度で決められるので、小型化の要求にも十分に対応できる。
【００４７】
第２に各電極は導電箔、特に銅箔のエッチングで形成できるので、タングステン等の高価な金属ペーストを用いている必要もなく、工程数も短縮でき且つ高温の金属ペーストの焼成も不要となりローコストの製造方法を提供できる。
【００４８】
第３に支持基板５０は高々７５μｍの厚みで形成でき、薄型化の要望も十分に満足される。更にボンディングワイヤ６１をウエッジボンディングで固着するので、加熱工程を省くことができ、且つループの高さｈを従来よりも１／５以下に低く抑えられ、この結果、絶縁樹脂層６２の厚みも支持基板５０を含めて０．３ｍｍにでき、極めて薄型の半導体装置の製造方法を提供できる。
【００４９】
第４に熱可塑性樹脂フィルム５１の持つ軟質性は各工程の熱処理温度をガラス転移点温度３１０℃以下で行うことにより、組立上の障害を除去できる。特にウエッジボンディングを採用することにより、ボールボンディングのような加熱工程を省けるので、熱可塑性樹脂フィルム５１の軟質性をカバーできる。
【００５０】
第５に導電箔５２，５３として銅箔を用いると電気抵抗も低くでき、飽和オン抵抗も大幅に改善できる。
【００５１】
第６に２枚の導電箔５２，５３の層間絶縁膜として熱可塑性樹脂フィルム５１を用いているので、ビアホールの形成やスルーホールメッキ等を不要にでき、導電材５７を熱可塑性樹脂フィルム５１を熱圧着時に貫通させるだけで両導電箔５２，５３で形成した各電極を電気的に接続できる極めて簡単な実装を提供できる。このためにノンハロゲン、スルーホールめっきレスで極めて環境に優しい実装構造となる。
【００５２】
第７に本発明の支持基板５０は銅箔が約１２μｍ、熱可塑性樹脂フィルム５１が約５０μｍで形成されるので、全体では厚みが高々７５μｍにでき、従来のセラミック基板の厚みがセラミックだけで０．２５ｍｍから０．３５ｍｍもあり、約１／５に薄型化できる利点を有する。このため完成された半導体装置の薄型化にも大いに貢献でき、１ｍｍ角以下の極めて微細なトランジスタチップ等の実装方法には最適である。
【００５３】
第８に本発明で用いた熱可塑性樹脂フィルム５１は、高周波領域における誘電率はポリイミド樹脂と同じであり、また表面抵抗はガラスエポキシ基板と同等であり、良好な高周波特性を得られる。
【００５４】
第９に本発明で用いた熱可塑性樹脂フィルム５１は、熱可塑性による軟質さを有しているので、ポリイミド樹脂以上に耐折性に優れているので、微細幅の配線でも断線する確率が極めて低く、各電極の微細化に最適である。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明する図である。
【図２】本発明の半導体装置の製造方法を説明する図である。
【図３】本発明の半導体装置の製造方法を説明する図である。
【図４】本発明の半導体装置の製造方法を説明する図である。
【図５】本発明の半導体装置の製造方法を説明する図である。
【図６】本発明の半導体装置の製造方法により完成された半導体装置を説明する斜視図 である。
【図７】本発明の半導体装置の製造方法に用いる熱可塑性樹脂フィルムの特性を説明す る図である。
【図８】発明の半導体装置の製造方法により完成された半導体装置を説明する図である。
【図９】本発明の半導体装置の製造方法に用いる支持基板を説明する図である。
【図１０】従来の半導体装置を説明する図である。
【図１１】従来の半導体装置を説明する図である。
【図１２】従来の半導体装置の製造方法を説明する図である。
【図１３】従来の半導体装置を説明する図である。

Claims (4)

  1. 全芳香族ポリエステル系液晶ポリマーから成る熱可塑性樹脂フィルムには、上面に固着電極および取り出し電極を有し、裏面には前記固着電極または前記取り出し電極と電気的に接続された複数の接続電極を有する搭載部が縦横に並んだ支持基板を用意し、
    前記固着電極に設けられたＡｇペーストに半導体チップを載置し、前記熱可塑性樹脂のガラス転移点以下で前記Ａｇペーストを硬化させて固着し、前記半導体チップ表面の電極パッドと前記取り出し電極をウエッジボンディングによる金属細線を介して電気的に接続し、
    前記半導体チップが設けられた前記支持基板をモールド金型の下金型に設け、前記縦横に並んだ前記搭載部をキャビティ内に配置し、前記キャビティ内に圧入されるエポキシ樹脂で前記支持基板を押し付けながら封止し、
    前記モールド金型から取り出し、前記搭載部毎に前記エポキシ樹脂と前記支持基板をダイシングして、前記搭載部毎に分割した事を特徴とする半導体装置の製造方法。
  2. 前記封止は、トランスファーモールドから成り、前記熱可塑性樹脂のガラス転移温度以下で圧入される請求項１に記載の半導体装置の製造方法。
  3. 前記固着電極、前記取り出し電極および前記接続電極の上面は、Ｎｉ膜が設けられ、前記Ｎｉ膜の上面にはＡｕ膜が設けられる請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記半導体チップの半分以上が、前記固着電極と電気的に接続されて裏側に位置する第１の接続電極と重なって設けられる請求項３に記載の半導体装置の製造方法。
JP2000002334A 2000-01-11 2000-01-11 半導体装置の製造方法 Expired - Fee Related JP4711483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000002334A JP4711483B2 (ja) 2000-01-11 2000-01-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000002334A JP4711483B2 (ja) 2000-01-11 2000-01-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001196390A JP2001196390A (ja) 2001-07-19
JP4711483B2 true JP4711483B2 (ja) 2011-06-29

Family

ID=18531454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000002334A Expired - Fee Related JP4711483B2 (ja) 2000-01-11 2000-01-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4711483B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5027598B2 (ja) * 2007-09-10 2012-09-19 京セラケミカル株式会社 接着剤組成物およびそれを用いた半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335528A (ja) * 1997-06-02 1998-12-18 Yamaichi Electron Co Ltd 半導体パッケージおよび半導体パッケージの製造方法
JPH11265964A (ja) * 1998-03-17 1999-09-28 Sanyo Electric Co Ltd 半導体装置とその製造方法
JPH11297246A (ja) * 1998-04-14 1999-10-29 Ise Electronics Corp 蛍光表示管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516965B2 (ja) * 1993-09-09 2004-04-05 株式会社東芝 プリント配線板
JP3437709B2 (ja) * 1996-04-16 2003-08-18 株式会社東芝 立体配線型光結合装置及び反射型光結合装置
JP3497330B2 (ja) * 1996-09-30 2004-02-16 シャープ株式会社 側面発光型ｌｅｄランプ及びこれを搭載した携帯電話
CN1237274A (zh) * 1996-10-08 1999-12-01 日立化成工业株式会社 半导体装置、半导体芯片装载用基板、它们的制造方法、粘合剂和双面粘合膜
JP3813327B2 (ja) * 1997-09-26 2006-08-23 三洋電機株式会社 半導体装置の製造方法
JPH11289165A (ja) * 1998-04-03 1999-10-19 Toshiba Corp 多層配線基板およびその製造方法
JP3269025B2 (ja) * 1998-04-16 2002-03-25 三洋電機株式会社 半導体装置とその製造方法
JP2000294905A (ja) * 1999-04-09 2000-10-20 Yamaichi Electronics Co Ltd パッケージ用配線板の製造方法
JP2001185646A (ja) * 1999-12-24 2001-07-06 Sanyo Electric Co Ltd 半導体装置
JP2001196400A (ja) * 2000-01-11 2001-07-19 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001196493A (ja) * 2000-01-11 2001-07-19 Sanyo Electric Co Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335528A (ja) * 1997-06-02 1998-12-18 Yamaichi Electron Co Ltd 半導体パッケージおよび半導体パッケージの製造方法
JPH11265964A (ja) * 1998-03-17 1999-09-28 Sanyo Electric Co Ltd 半導体装置とその製造方法
JPH11297246A (ja) * 1998-04-14 1999-10-29 Ise Electronics Corp 蛍光表示管

Also Published As

Publication number Publication date
JP2001196390A (ja) 2001-07-19

Similar Documents

Publication Publication Date Title
US6909178B2 (en) Semiconductor device and method of manufacturing the same
US6596564B2 (en) Semiconductor device and method of manufacturing the same
JP3526788B2 (ja) 半導体装置の製造方法
KR101469770B1 (ko) 전력 소자 패키지 및 그 제조 방법
JP4260263B2 (ja) 半導体装置
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2004071898A (ja) 回路装置およびその製造方法
JP4159348B2 (ja) 回路装置の製造方法
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP4711483B2 (ja) 半導体装置の製造方法
JP3691335B2 (ja) 回路装置の製造方法
JP3744771B2 (ja) 半導体装置の製造方法
JP2001185646A (ja) 半導体装置
JP2001196493A (ja) 半導体装置
JP2001196400A (ja) 半導体装置の製造方法
JP2003046053A (ja) 半導体装置およびその製造方法
JP4165952B2 (ja) 半導体装置
JP2002176120A (ja) 半導体装置
JP2002176121A (ja) 半導体装置の製造方法
JP3408246B2 (ja) 混成集積回路装置の製造方法
JPH11176878A (ja) 半導体装置、その製造方法および実装方法
JP3639495B2 (ja) 回路装置の製造方法
JPH1022336A (ja) 半導体装置の製造方法
JP2006013555A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees