JPH11297246A - 蛍光表示管 - Google Patents

蛍光表示管

Info

Publication number
JPH11297246A
JPH11297246A JP10102451A JP10245198A JPH11297246A JP H11297246 A JPH11297246 A JP H11297246A JP 10102451 A JP10102451 A JP 10102451A JP 10245198 A JP10245198 A JP 10245198A JP H11297246 A JPH11297246 A JP H11297246A
Authority
JP
Japan
Prior art keywords
glass substrate
electrodes
driver chip
fluorescent display
display tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10102451A
Other languages
English (en)
Inventor
Tadaki Maeda
忠己 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Itron Corp
Original Assignee
Ise Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ise Electronics Corp filed Critical Ise Electronics Corp
Priority to JP10102451A priority Critical patent/JPH11297246A/ja
Publication of JPH11297246A publication Critical patent/JPH11297246A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ドライバチップの集積度を上げてもワイヤ
同士が短絡することを防止する。 【解決手段】 ガラス基板１上の電極１０ｃ，１０ｆ
を、千鳥足状に配置し、ドライバチップ１０上の電極１
０ａ，１０ｄを、対応するガラス基板１上の電極までの
距離が交互に長短を繰り返すように千鳥足状に配置す
る。そして、ワイヤ１０ｂ，１０ｅの長さを、ガラス基
板１上の電極とドライバチップ１０上の電極との距離に
応じて交互に長短を繰り返し、隣り合ったワイヤ同士に
高低差を設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、蛍光表示管に関
し、特にドライバチップを管内に搭載した蛍光表示管に
関するものである。
【０００２】
【従来の技術】従来より、蛍光表示管の中には、表示動
作を制御するためのドライバチップを管内に搭載したも
のがある。図２は、ドライバチップを管内に搭載した従
来の蛍光表示管を示す分解斜視図である。同図に示すよ
うに、矩形状のガラス基板１の上には図示しない配線が
複数形成され、これらの配線を覆うようにして黒色絶縁
層３がガラス基板１のほぼ全面に亘って形成されてい
る。
【０００３】また、ガラス基板１は、その１辺に沿って
金属端子２が複数配置され、これら金属端子２は上記図
示しない配線と接続され、これらの配線を介して黒色絶
縁層３上のアノード４と電気的に接続されている。この
アノード４の上には電子の衝突によって発光する蛍光体
層が形成されており、その上方にはグリッド６が対向し
て離間配置され、グリッド６の縁には金属枠が取り付け
られており、この金属枠はガラス基板１上の配線に固定
されるとともに上記配線と電気的に接続されている。
【０００４】さらに、グリッド６の上方には、ガラス基
板１の長手方向に沿って複数の線状のフィラメントカソ
ード７が互いに平行にかつ離間配置されている。すなわ
ち、これらフィラメントカソード７は、ガラス基板１の
長手方向と直交する方向に配置された２本のフィラメン
トサポート７ａの間に張り渡されている。なお、フィラ
メントサポート７ａの上には、フィラメントカソード７
以外にも複数の部品が取り付けられており、例えば透明
導電膜コンタクト、ゲッターリング等である。
【０００５】一方、黒色絶縁層３の上には、蛍光表示管
の動作時に、グリッドおよびアノード等を駆動を制御す
るための複数のドライバチップ１０がエポキシ樹脂等で
接着され、これらドライバチップ１０とガラス基板１上
の配線とはＡｌ製のボンディングワイヤによって接続さ
れている。このドライバチップ１０は、Ｓｉで形成され
た半導体チップであり、その中にはＣＭＯＳ−ＦＥＴ等
によって構成されたシフトレジスタ、ラッチ、ドライバ
回路等が内蔵されている。
【０００６】さらに一方、ガラス基板１上のアノード４
およびフィラメントカソード７等は、スペーサガラス８
とフロントガラス９とからなる箱状のガラス容器によっ
て覆われている。すなわち、このガラス容器はアノード
４等を収容する外囲器を構成し、フロントガラス９には
蛍光表示管の動作時に表示面が形成される。また、管内
は真空排気されており、金属端子２にはリードピン５が
取り付けれられ、このリードピン５は管外まで引き出さ
れている。
【０００７】ここで、ドライバチップ１０とガラス基板
１上の配線との接続について述べる。図３は、ドライバ
チップ１０を示す（ａ）平面図、（ｂ）ＢＢ’線断面
図、（ｃ）側面図である。同図に示すように、ドライバ
チップ１０は黒色絶縁層３上に接着され、ドライバチッ
プ１０の一辺には、縁に沿って複数の電極１０ａが配置
されている。同様に、ガラス基板１上にはこれらの電極
と対向して複数の電極１０ｃが配置されている。そし
て、これら電極１０ａと電極１０ｃとは、ウェッジボン
ディング法により、Ａｌ製のワイヤ１０ｂを介して接続
されている。すなわち、従来においては、電極１０ａ，
１０ｃの何れともに一直線上に配置され、お互いをワイ
ヤ１０ｂを介して接続していた。
【０００８】
【発明が解決しようとする課題】しかしながら、アノー
ドやグリッド等の制御対象の個数が増加するなどして、
ドライバチップ１０の集積度を上げようとした場合、必
然的に電極１０ａの個数は増加する。その結果、電極同
士の間隔が狭くなってワイヤ同士が接触し易くなるとい
う問題が発生する。本発明は、このような課題を解決す
るためのものであり、ドライバチップの集積度を上げて
もワイヤ同士が短絡することのない蛍光表示管を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために、本発明に係る蛍光表示管は、ガラス基板と、
このガラス基板上に形成された配線と、上記ガラス基板
上に形成されかつ上記配線に接続された電極と、上記配
線を覆うようにして上記ガラス基板上に形成された絶縁
層と、この絶縁層上に接着されかつ縁に沿って複数の電
極が配列されたドライバチップと、上記ガラス基板上の
電極と上記ドライバチップ上の電極とを接続するワイヤ
と、上記ガラス基板を覆いかつ内部が真空排気されたガ
ラス容器とを備えた蛍光表示管において、上記ガラス基
板上の電極は、千鳥足状に配置され、上記ドライバチッ
プ上の電極は、対応する上記ガラス基板上の電極までの
距離が交互に長短を繰り返すとともに千鳥足状に配置さ
れ、上記ワイヤの長さは、上記ガラス基板上の電極と上
記ドライバチップ上の電極との距離に応じて交互に長短
が繰り返され、隣り合った上記ワイヤ同士には高低差が
設けられている。このように構成することにより、電極
の個数が増加しても、隣接したワイヤ同士が接触し難く
なる。
【００１０】
【発明の実施の形態】次に、本発明の一つの実施の形態
について図を用いて説明する。図１は、本発明の一つの
実施の形態を示す（ａ）平面図、（ｂ）ＡＡ’線断面
図、（ｃ）側面図である。同図において、図３における
同一または同等の部品には同一の符号を付している。
【００１１】図１に示すように、本実施の形態において
は、電極１０ａ，１０ｃは何れとも千鳥足状に配置さ
れ、かつ、対応する電極１０ａと電極１０ｃはその距離
が交互に長短を繰り返すように配置されている。したが
って、隣り合ったワイヤ１０ｂとワイヤ１０ｅとに高低
差が設けられることにより、電極の間隔を狭くしても隣
り合ったワイヤ同士が接触し難い。
【００１２】なお、ワイヤ同士の高低差の付け方は、長
いワイヤ１０ｂと短いワイヤ１０ｅとの距離Ｄをワイヤ
の直径以上にしておけば、隣接したワイヤ同士が接触す
ることはない。例えば、直径３０μｍΦのワイヤを用い
たのであれば、Ｄ≧３０（μｍ）とする必要がある。ま
た、ワイヤの付け根付近での短絡を防止するため、隣り
合った電極を互いに１パッド以上の距離ずらすとよい。
なお、この場合、電極１０ａ，１０ｄのピッチを７５μ
ｍ程度にするとよい。
【００１３】
【発明の効果】以上説明したとおり本発明は、隣り合っ
たワイヤ同士に高低差を設けているため、隣接したワイ
ヤ同士が接触しにくく、ワイヤ同士の短絡を容易に防止
することができる。したがって、高い歩留まりで、ドラ
イバチップを内蔵した蛍光表示管を製造することができ
る。
【図面の簡単な説明】
【図１】 本発明の一つの実施の形態を示す（ａ）平面
図、（ｂ）ＡＡ’線断面図、（ｃ）側面図である。
【図２】 一般的な蛍光表示管を示す分解斜視図であ
る。
【図３】 従来例を示す（ａ）平面図、（ｂ）ＢＢ’線
断面図、（ｃ）側面図である。
【符号の説明】
１…ガラス基板、２…金属端子、３…黒色絶縁層、４…
アノード、５…リード、６…グリッド、７…フィラメン
トカソード、７ａ…フィラメントサポート、８…スペー
サガラス、９…フロントガラス、１０…ドライバチッ
プ、１０ａ，１０ｃ，１０ｄ，１０ｆ…電極、１０ｂ，
１０ｅ…ワイヤ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ガラス基板と、このガラス基板上に形成
    された配線と、前記ガラス基板上に形成されかつ前記配
    線に接続された電極と、前記配線を覆うようにして前記
    ガラス基板上に形成された絶縁層と、この絶縁層上に接
    着されかつ縁に沿って複数の電極が配列されたドライバ
    チップと、前記ガラス基板上の電極と前記ドライバチッ
    プ上の電極とを接続するワイヤと、前記ガラス基板を覆
    いかつ内部が真空排気されたガラス容器とを備えた蛍光
    表示管において、 前記ガラス基板上の電極は、千鳥足状に配置され、 前記ドライバチップ上の電極は、対応する前記ガラス基
    板上の電極までの距離が交互に長短を繰り返すとともに
    千鳥足状に配置され、 前記ワイヤの長さは、前記ガラス基板上の電極と前記ド
    ライバチップ上の電極との距離に応じて交互に長短が繰
    り返され、隣り合った前記ワイヤ同士には高低差が設け
    られていることを特徴とする蛍光表示管。
  2. 【請求項２】 請求項１において、 前記ドライバチップ内の回路は、ＣＭＯＳ−ＦＥＴによ
    って構成されていることを特徴とする蛍光表示管。
JP10102451A 1998-04-14 1998-04-14 蛍光表示管 Pending JPH11297246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10102451A JPH11297246A (ja) 1998-04-14 1998-04-14 蛍光表示管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10102451A JPH11297246A (ja) 1998-04-14 1998-04-14 蛍光表示管

Publications (1)

Publication Number Publication Date
JPH11297246A true JPH11297246A (ja) 1999-10-29

Family

ID=14327847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10102451A Pending JPH11297246A (ja) 1998-04-14 1998-04-14 蛍光表示管

Country Status (1)

Country Link
JP (1) JPH11297246A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196390A (ja) * 2000-01-11 2001-07-19 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
KR100362439B1 (ko) * 2000-11-09 2002-11-23 삼성에스디아이 주식회사 칩 내장형 형광표시관
CN100386874C (zh) * 2004-11-16 2008-05-07 精工爱普生株式会社 安装基板及电子机器
EP4131245A4 (en) * 2020-03-27 2023-05-24 BOE Technology Group Co., Ltd. DISPLAY PANEL AND DISPLAY DEVICE

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196390A (ja) * 2000-01-11 2001-07-19 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4711483B2 (ja) * 2000-01-11 2011-06-29 三洋電機株式会社 半導体装置の製造方法
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
KR100362439B1 (ko) * 2000-11-09 2002-11-23 삼성에스디아이 주식회사 칩 내장형 형광표시관
CN100386874C (zh) * 2004-11-16 2008-05-07 精工爱普生株式会社 安装基板及电子机器
US7964955B2 (en) 2004-11-16 2011-06-21 Seiko Epson Corporation Electronic device package and electronic equipment
EP4131245A4 (en) * 2020-03-27 2023-05-24 BOE Technology Group Co., Ltd. DISPLAY PANEL AND DISPLAY DEVICE
US11805686B2 (en) 2020-03-27 2023-10-31 Boe Technology Group Co., Ltd. Display panel and display device

Similar Documents

Publication Publication Date Title
JP2656851B2 (ja) 画像表示装置
US20050197032A1 (en) Triode structure of field emission display and fabrication method thereof
JP2001076651A (ja) カーボンナノチューブを用いた電界放出表示素子およびその製造方法
JP2002528858A (ja) 真空ブリッジ集束構造を有するフィールド・エミッション・デバイス
US3231776A (en) Display device
US5585689A (en) Field-emission cathode having integrated electrical interconnects and electron tube using the same
JPH11297246A (ja) 蛍光表示管
US5107176A (en) Plasma display device
US5736814A (en) Vacuum flourescent display apparatus
US20070159057A1 (en) Image Display Device
JPH05325847A (ja) チップイングラス型蛍光表示パネル
JP3689075B2 (ja) 蛍光表示装置
JP2003059438A (ja) チップ内蔵型蛍光表示管
KR100338028B1 (ko) 형광표시관
US6448705B1 (en) Structure of a vacuum display device
KR930010669B1 (ko) 핀 타입 형광표시관의 제조방법
JP2000348652A (ja) 蛍光表示装置
KR100362439B1 (ko) 칩 내장형 형광표시관
KR100329574B1 (ko) 협소한 비발광영역을 가지는 평판표시장치
JPH0538525Y2 (ja)
KR200153783Y1 (ko) 형광표시관
KR100766893B1 (ko) 형광표시관 모듈
KR100778498B1 (ko) 형광표시관
JP2559554Y2 (ja) 両面発光形蛍光表示管
JP2003031121A (ja) 蛍光表示管の製造方法および蛍光表示管用フレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060104