JP3744771B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3744771B2 JP3744771B2 JP2000137479A JP2000137479A JP3744771B2 JP 3744771 B2 JP3744771 B2 JP 3744771B2 JP 2000137479 A JP2000137479 A JP 2000137479A JP 2000137479 A JP2000137479 A JP 2000137479A JP 3744771 B2 JP3744771 B2 JP 3744771B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- silicon substrate
- semiconductor device
- trench groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Die Bonding (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にシリコン基板上に設けた固着電極及び取り出し電極を用いて半導体チップの組み立てを行う半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置の組立工程においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによって半導体チップを封止し、リードフレームを切断して個々の半導体装置毎に分離する、という工程が行われている。この手法によって得れらる半導体装置は、図９に示したように、半導体チップ１の周囲を樹脂層２で被覆し、該樹脂層２の側部から外部接続用のリード端子３を導出した構造になる（例えば特開平０５−１２９４７３号）。
【０００３】
この構造は、樹脂層２の外側にリード端子３が突出すること、リードフレームの加工精度の問題や金型との位置あわせ精度の問題により、外形寸法とその実装面積の縮小化には限界が見えていた。
【０００４】
近年、外形寸法を半導体チップサイズと同等あるいは近似した寸法にまで縮小する事が可能な、ウェハスケールＣＳＰ（チップサイズパッケージ）が注目され始めている。これは、図１０（Ａ）を参照して、半導体ウェハ１１に各種拡散などの前処理を施して多数の半導体チップ１２を形成し、図１０（Ｂ）に示したように半導体ウェハ１１の上部を樹脂層１３で被覆すると共に樹脂層１３表面に外部接続用の電極１４を導出し、その後半導体ウェハ１１のダイシングラインに沿って半導体チップ１１を分割して、図１０（Ｃ）に示したような完成品としたものである。樹脂層１３は半導体チップ１２の表面（裏面を被覆する場合もある）を被覆するだけであり、半導体チップ１２の側壁にはシリコン基板が露出する。電極１４は樹脂層１３下部に形成された集積回路網と電気的に接続されており、実装基板上に形成した導電パターンに対して電極１４を対向接着することによりこの半導体装置の実装が実現する。
【０００５】
斯かる半導体装置は、装置のパッケージサイズが半導体チップのチップサイズと同等であり、実装基板に対しても対向接着で済むので、実装占有面積を大幅に減らすことが出来る利点を有する。また、後工程に拘わるコストを大幅に減じることが出来る利点を有するものである。（例えば、特開平９−６４０４９号）そこで、チップサイズが１ｍｍ角に満たない程度のチップでは図１１（Ａ）（Ｂ）（Ｃ）に示すように実装されている。
【０００６】
図中、２１はセラミックやガラスエポキシ等からなる絶縁基板であり、それらが１枚あるいは数枚重ね合わされて、板厚が２５０〜３５０μｍと製造工程における機械的強度を維持し得る厚みと、長辺×短辺が１．０ｍｍ×０．８ｍｍ程度の矩形形状を有している。
【０００７】
絶縁基板２１の表面には、タングステン等の金属ペーストの印刷と、電解メッキ法による前記金属ペースト上への金メッキによって導電パターンを形成し、アイランド部２２と電極部２３ａ、２３ｂとを形成している。アイランド部２２の上には、Ａｇペーストなどの導電性接着剤２４によって半導体チップ２５が固着されている。
【０００８】
半導体チップ２５の表面にはアルミ電極パッド２６が形成され、電極パッド２６と電極部２３ａ、２３ｂとが、ボンディングワイヤ２７によって電気接続される。電極パッド２６側に１ｓｔボンド、電極部２３側に２ｎｄボンドが打たれる。バイポーラトランジスタで有れば、電極部２３ａ、２３ｂはエミッタとベースに対応し、パワーＭＯＳＦＥＴで有れば、ソースとゲートに対応する。
【０００９】
前記絶縁基板２１の裏面側には、同じく金メッキ層によって第１の外部接続電極２８と第２の外部接続電極２９ａ、２９ｂが形成される。絶縁基板２１にはこれを貫通する、円形の第１のビアホール３０と第２のビアホール３１ａ、３１ｂが形成され、各ビアホール３０、３１ａ、３１ｂの内部はタングステンなどの導電材料によって埋設される。素材としては、電気的導電性と熱伝導性に優れた素材で埋設する。該ビアホール３０、３１ａ、３１ｂによって、アイランド部２２と第１の外部接続電極２８とを、電極部２３ａ、２３ｂと第２の外部接続電極２９ａ、２９ｂとを、各々電気接続する。第１の外部接続電極２８が例えばコレクタ電極となり、第２の外部接続電極２９ａ、２９ｂが例えばベース、エミッタ電極となる。
【００１０】
絶縁基板２１の上方は、半導体チップ２５とボンディングワイヤ２７とを封止する樹脂層３２で被覆される。樹脂層３２は絶縁基板２１と共にパッケージ外形を構成する。パッケージの周囲４側面は樹脂層３２と絶縁基板２１の切断面で形成され、パッケージの上面は平坦化した樹脂層３２の表面、パッケージの下面は絶縁基板２１の裏面側で形成される。
【００１１】
【発明が解決しようとする課題】
しかしながら図１１で示した実装構造においていろいろな問題点がある。第１に、セラミックやガラスエポキシ等の高価な基板材料を用い、更にタングステン等の高価な金属ペーストを用いているので、ローコストの実装構造とは言えない。第２に、両面の電極等を接続するために、絶縁基板を貫通するビアホールが不可欠であり、この加工精度も０．１５mm程度が限界であるので、更なる小型化の障害となっている。第３にこのビアホール内を金属ペーストで充填するため作業性が極めて悪く、コスト高の原因となる。第４に半導体チップを形成する前工程と絶縁基板を用いて半導体チップを組み立てる後工程に区分されており、リードタイムが長く、製造コストも高くなる等々の多くの問題点が発生している。
【００１２】
【課題を解決するための手段】
本発明は上述した種々の問題点に鑑みてなされたものであり、シリコン基板の表面の予定の固着電極及び取り出し電極となる部分にトレンチ溝を形成する工程と、前記トレンチ溝の少なくとも側面および底面に酸化膜を形成した後、前記トレンチ溝の側面の前記酸化膜を除去する工程と、前記トレンチ溝に埋め込まれた導電性金属よりなる前記固着電極および取り出し電極を形成する工程と、前記固着電極上に半導体チップをダイボンドし、前記半導体チップの電極と前記取り出し電極とを電気的に接続する工程と、前記半導体チップを含み前記シリコン基板表面を絶縁性樹脂で被覆する工程と、前記シリコン基板を裏面より除去して前記固着電極及び取り出し電極の裏面を露出する工程と、前記絶縁性樹脂をダイシングして個別の半導体素子に分離する工程とから構成されることに特徴を有する。
【００１３】
【発明の実施の形態】
図１から図８を参照して本発明の半導体装置の製造方法を詳述する。
【００１４】
本発明は、シリコン基板４１の表面の予定の固着電極４４ａおよび取り出し電極４４ｂとなる部分にトレンチ溝４２を形成する工程と、前記トレンチ溝４２の少なくとも側面および底面に酸化膜４３を形成した後、前記トレンチ溝４２の底面の前記酸化膜４３を除去する工程と、前記トレンチ溝４２に埋め込まれた導電性金属よりなる前記固着電極４４ａおよび取り出し電極４４ｂを形成する工程と、前記固着電極４４ａ上に半導体チップ４５をダイボンドし、前記半導体チップ４５の電極４６と前記取り出し電極４４ｂとを電気的に接続する工程と、前記半導体チップ４５を含み前記シリコン基板４１表面を絶縁性樹脂４９で被覆する工程と、前記シリコン基板４１を裏面より除去して前記固着電極４４ａおよび取り出し電極４４ｂの裏面を露出する工程と、前記絶縁性樹脂４９をダイシングして個別の半導体素子に分離する工程から構成されている。
【００１５】
本発明の第１の工程は、図１に示す如く、シリコン基板４１の表面の予定の固着電極４４ａおよび取り出し電極４４ｂとなる部分にトレンチ溝４２を形成することにある。
【００１６】
本工程では、約２００μｍの厚みのシリコン基板４１を準備し、予定の固着電極４４ａ及び取り出し電極４４ｂとなる部分を露出して他の部分をホトレジスト層で被覆し、シリコン基板４１表面を選択的にドライエッチングして約１０〜５０μｍの深さのトレンチ４２を形成する。予定の固着電極４４ａを形成するトレンチ溝４２ａは半導体チップよりやや大きく形成され、予定の取り出し電極４４ｂはボンディングワイヤーが固着できるように一辺２００μｍの正方形状にトレンチ溝４２ｂが形成される。
【００１７】
本発明の第２の工程は、図２および図３に示す如く、トレンチ溝４２の少なくとも側面および底面に酸化膜４３を形成した後、トレンチ溝４２の底面の酸化膜４３を除去することにある。
【００１８】
本工程では、シリコン基板４１表面を熱酸化して全面に約５０００Åから１００００Åの厚い酸化膜４３を形成する（図２）。従って、酸化膜４３はシリコン基板４１表面、トレンチ溝４２の側面および底面に形成される。続いてこの酸化膜４３を異方性ドライエッチングしてシリコン基板４１表面およびトレンチ溝４２底面の酸化膜４３を選択的に除去する（図３）。これによりトレンチ溝４２の側面に酸化膜４３が残る。
【００１９】
本発明の第３の工程は、図４に示す如く、トレンチ溝４２に埋め込まれた導電性金属よりなる固着電極４４ａおよび取り出し電極４４ｂを形成することにある。
【００２０】
本工程では、銅または金等の導電性金属を電気メッキして、少なくともトレンチ溝４２を埋める。導電性金属のメッキ膜はトレンチ溝４２を含めてシリコン基板４１に全面に形成された後、ホトエッチングによりトレンチ溝４２の導電性金属のメッキ膜を残してエッチング除去される。
【００２１】
本発明の第４の工程は、図５に示す如く、固着電極４４ａ上に半導体チップ４５をダイボンドし、半導体チップ４５の電極４６と取り出し電極４４ｂとを電気的に接続することにある。
【００２２】
本工程では、半導体チップ４５は固着電極４４ａ表面にＡｇペーストなどの導電接着剤４８によって固着され、半導体チップ４５の電極パッド４６と取り出し電極４４ｂとをボールボンディングにより各々ボンディングワイヤ４７で接続する。
【００２３】
半導体チップ４５は、Ｎ＋／Ｎ型構造のように、裏面側に高濃度不純物層を有しており、該高濃度層を介して、ダイオード素子で有ればアノード又はカソードの一方の端子を、バイポーラ型トランジスタで有ればコレクタ端子を、パワーＭＯＳＦＥＴで有ればドレイン端子を導出する構造である。そして、該高濃度層が導電性接着剤４８を介して固着電極４４ａに電気接続される。
【００２４】
半導体チップ４５の表面にはアルミ電極パッド４６が形成され、電極パッド４６と取り出し電極４４ｂとが、ボンディングワイヤ４７によって電気接続される。電極パッド４６側に１ｓｔボンド、取り出し電極４４ｂ側に２ｎｄボンドが打たれる。バイポーラトランジスタで有れば、取り出し電極４４ｂはそれぞれエミッタとベースに対応し、パワーＭＯＳＦＥＴで有れば、ソースとゲートに対応する。
【００２５】
本発明の第５の工程は、図６に示す如く、半導体チップ４５を含みシリコン基板４１表面を絶縁性樹脂４９で被覆することにある。
【００２６】
本工程では、シリコン基板４１の上方に移送したディスペンサ（図示せず）から所定量のエポキシ系液体樹脂を滴下（ポッティング）し、すべての半導体チップ４５を共通の樹脂層４９で被覆する。前記液体樹脂として例えばＣＶ５７６ＡＮ（松下電工製）を用いた。滴下した液体樹脂は比較的粘性が高く、表面張力を有しているので、その表面が湾曲する。樹脂層４９の湾曲した表面を平坦面に加工するには、樹脂が硬化する前に平坦な成形部材を押圧して平坦面に加工する手法と、滴下した樹脂層４９を１００〜２００度、数時間の熱処理（キュア）にて硬化させた後に、湾曲面を例えばダイシングブレードで研削することによって平坦面に加工する手法とが考えられる。
【００２７】
本発明の第６の工程は、図７に示す如く、シリコン基板４１を裏面より除去して固着電極４４ａおよび取り出し電極４４ｂの裏面を露出することにある。
【００２８】
本工程は本発明の特徴とするものであり、シリコン基板４１を裏面より研削する。シリコン基板４１は約２００μｍの厚み有するので、大部分をバックグラインドにより機械的に研削し、残りの１０〜２０μｍをスピンエッチングにより化学的に除去する。シリコン基板４１の表面は樹脂層４９で被覆されているので、樹脂層４９の持つ機械的強度でシリコン基板４１が割れることはない。この結果、固着電極４４ａおよび取り出し電極４４ｂの裏面が樹脂層４９の裏面側に露出される。このとき酸化膜４３は固着電極４４ａおよび取り出し電極４４ｂの電気的絶縁材として働いている。
【００２９】
本発明の最終工程は、図８に示す如く、絶縁性樹脂４９をダイシングして個別の半導体素子に分離することにある。
【００３０】
本工程では、半導体チップ４５毎に樹脂層４９とシリコン基板４１を切断して各々の半導体素子に分離する。切断にはダイシング装置を用い、点線で示すダイシングライン５０に沿って樹脂層４９とシリコン基板４１とをダイシングブレード５１で同時に切断することにより、半導体チップ４５毎に分割した半導体装置を形成する。ダイシング工程においてはシリコン基板４１の裏面側にブルーシート（たとえば、商品名：ＵＶシート、リンテック株式会社製）を貼り付け、前記ダイシングブレードがブルーシートの表面に到達するような切削深さで切断する。
【００３１】
【発明の効果】
以上に説明したように、本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる。
【００３２】
また、半導体チップを固着する基板をシリコン基板で形成できるので、従来のセラミック基板に比べて大幅にコストを削減できる。
【００３３】
更に、シリコン基板は既存の設備で加工ができ、新たな設備が不要である。シリコン基板も前工程で処理できるので、後工程が極めて短く、リードタイムを大幅に短縮できる。
【００３４】
更に、ビアホールが不要となるので、スルーホール工程を全面的に排除でき、大幅な工程短縮ができる。
【００３５】
更に、シリコン基板は半導体チップを作る基板より大口径のものを用いれば、大量生産に有利となる。
【図面の簡単な説明】
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための断面図である。
【図３】本発明を説明するための断面図である。
【図４】本発明を説明するための断面図である。
【図５】本発明を説明するための断面図である。
【図６】本発明を説明するための断面図である。
【図７】本発明を説明するための断面図である。
【図８】本発明を説明するための平面図である。
【図９】従来例を説明するための断面図である。
【図１０】従来例を説明するための図である。
【図１１】他の従来例を説明するための図である。
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にシリコン基板上に設けた固着電極及び取り出し電極を用いて半導体チップの組み立てを行う半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置の組立工程においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによって半導体チップを封止し、リードフレームを切断して個々の半導体装置毎に分離する、という工程が行われている。この手法によって得れらる半導体装置は、図９に示したように、半導体チップ１の周囲を樹脂層２で被覆し、該樹脂層２の側部から外部接続用のリード端子３を導出した構造になる（例えば特開平０５−１２９４７３号）。
【０００３】
この構造は、樹脂層２の外側にリード端子３が突出すること、リードフレームの加工精度の問題や金型との位置あわせ精度の問題により、外形寸法とその実装面積の縮小化には限界が見えていた。
【０００４】
近年、外形寸法を半導体チップサイズと同等あるいは近似した寸法にまで縮小する事が可能な、ウェハスケールＣＳＰ（チップサイズパッケージ）が注目され始めている。これは、図１０（Ａ）を参照して、半導体ウェハ１１に各種拡散などの前処理を施して多数の半導体チップ１２を形成し、図１０（Ｂ）に示したように半導体ウェハ１１の上部を樹脂層１３で被覆すると共に樹脂層１３表面に外部接続用の電極１４を導出し、その後半導体ウェハ１１のダイシングラインに沿って半導体チップ１１を分割して、図１０（Ｃ）に示したような完成品としたものである。樹脂層１３は半導体チップ１２の表面（裏面を被覆する場合もある）を被覆するだけであり、半導体チップ１２の側壁にはシリコン基板が露出する。電極１４は樹脂層１３下部に形成された集積回路網と電気的に接続されており、実装基板上に形成した導電パターンに対して電極１４を対向接着することによりこの半導体装置の実装が実現する。
【０００５】
斯かる半導体装置は、装置のパッケージサイズが半導体チップのチップサイズと同等であり、実装基板に対しても対向接着で済むので、実装占有面積を大幅に減らすことが出来る利点を有する。また、後工程に拘わるコストを大幅に減じることが出来る利点を有するものである。（例えば、特開平９−６４０４９号）そこで、チップサイズが１ｍｍ角に満たない程度のチップでは図１１（Ａ）（Ｂ）（Ｃ）に示すように実装されている。
【０００６】
図中、２１はセラミックやガラスエポキシ等からなる絶縁基板であり、それらが１枚あるいは数枚重ね合わされて、板厚が２５０〜３５０μｍと製造工程における機械的強度を維持し得る厚みと、長辺×短辺が１．０ｍｍ×０．８ｍｍ程度の矩形形状を有している。
【０００７】
絶縁基板２１の表面には、タングステン等の金属ペーストの印刷と、電解メッキ法による前記金属ペースト上への金メッキによって導電パターンを形成し、アイランド部２２と電極部２３ａ、２３ｂとを形成している。アイランド部２２の上には、Ａｇペーストなどの導電性接着剤２４によって半導体チップ２５が固着されている。
【０００８】
半導体チップ２５の表面にはアルミ電極パッド２６が形成され、電極パッド２６と電極部２３ａ、２３ｂとが、ボンディングワイヤ２７によって電気接続される。電極パッド２６側に１ｓｔボンド、電極部２３側に２ｎｄボンドが打たれる。バイポーラトランジスタで有れば、電極部２３ａ、２３ｂはエミッタとベースに対応し、パワーＭＯＳＦＥＴで有れば、ソースとゲートに対応する。
【０００９】
前記絶縁基板２１の裏面側には、同じく金メッキ層によって第１の外部接続電極２８と第２の外部接続電極２９ａ、２９ｂが形成される。絶縁基板２１にはこれを貫通する、円形の第１のビアホール３０と第２のビアホール３１ａ、３１ｂが形成され、各ビアホール３０、３１ａ、３１ｂの内部はタングステンなどの導電材料によって埋設される。素材としては、電気的導電性と熱伝導性に優れた素材で埋設する。該ビアホール３０、３１ａ、３１ｂによって、アイランド部２２と第１の外部接続電極２８とを、電極部２３ａ、２３ｂと第２の外部接続電極２９ａ、２９ｂとを、各々電気接続する。第１の外部接続電極２８が例えばコレクタ電極となり、第２の外部接続電極２９ａ、２９ｂが例えばベース、エミッタ電極となる。
【００１０】
絶縁基板２１の上方は、半導体チップ２５とボンディングワイヤ２７とを封止する樹脂層３２で被覆される。樹脂層３２は絶縁基板２１と共にパッケージ外形を構成する。パッケージの周囲４側面は樹脂層３２と絶縁基板２１の切断面で形成され、パッケージの上面は平坦化した樹脂層３２の表面、パッケージの下面は絶縁基板２１の裏面側で形成される。
【００１１】
【発明が解決しようとする課題】
しかしながら図１１で示した実装構造においていろいろな問題点がある。第１に、セラミックやガラスエポキシ等の高価な基板材料を用い、更にタングステン等の高価な金属ペーストを用いているので、ローコストの実装構造とは言えない。第２に、両面の電極等を接続するために、絶縁基板を貫通するビアホールが不可欠であり、この加工精度も０．１５mm程度が限界であるので、更なる小型化の障害となっている。第３にこのビアホール内を金属ペーストで充填するため作業性が極めて悪く、コスト高の原因となる。第４に半導体チップを形成する前工程と絶縁基板を用いて半導体チップを組み立てる後工程に区分されており、リードタイムが長く、製造コストも高くなる等々の多くの問題点が発生している。
【００１２】
【課題を解決するための手段】
本発明は上述した種々の問題点に鑑みてなされたものであり、シリコン基板の表面の予定の固着電極及び取り出し電極となる部分にトレンチ溝を形成する工程と、前記トレンチ溝の少なくとも側面および底面に酸化膜を形成した後、前記トレンチ溝の側面の前記酸化膜を除去する工程と、前記トレンチ溝に埋め込まれた導電性金属よりなる前記固着電極および取り出し電極を形成する工程と、前記固着電極上に半導体チップをダイボンドし、前記半導体チップの電極と前記取り出し電極とを電気的に接続する工程と、前記半導体チップを含み前記シリコン基板表面を絶縁性樹脂で被覆する工程と、前記シリコン基板を裏面より除去して前記固着電極及び取り出し電極の裏面を露出する工程と、前記絶縁性樹脂をダイシングして個別の半導体素子に分離する工程とから構成されることに特徴を有する。
【００１３】
【発明の実施の形態】
図１から図８を参照して本発明の半導体装置の製造方法を詳述する。
【００１４】
本発明は、シリコン基板４１の表面の予定の固着電極４４ａおよび取り出し電極４４ｂとなる部分にトレンチ溝４２を形成する工程と、前記トレンチ溝４２の少なくとも側面および底面に酸化膜４３を形成した後、前記トレンチ溝４２の底面の前記酸化膜４３を除去する工程と、前記トレンチ溝４２に埋め込まれた導電性金属よりなる前記固着電極４４ａおよび取り出し電極４４ｂを形成する工程と、前記固着電極４４ａ上に半導体チップ４５をダイボンドし、前記半導体チップ４５の電極４６と前記取り出し電極４４ｂとを電気的に接続する工程と、前記半導体チップ４５を含み前記シリコン基板４１表面を絶縁性樹脂４９で被覆する工程と、前記シリコン基板４１を裏面より除去して前記固着電極４４ａおよび取り出し電極４４ｂの裏面を露出する工程と、前記絶縁性樹脂４９をダイシングして個別の半導体素子に分離する工程から構成されている。
【００１５】
本発明の第１の工程は、図１に示す如く、シリコン基板４１の表面の予定の固着電極４４ａおよび取り出し電極４４ｂとなる部分にトレンチ溝４２を形成することにある。
【００１６】
本工程では、約２００μｍの厚みのシリコン基板４１を準備し、予定の固着電極４４ａ及び取り出し電極４４ｂとなる部分を露出して他の部分をホトレジスト層で被覆し、シリコン基板４１表面を選択的にドライエッチングして約１０〜５０μｍの深さのトレンチ４２を形成する。予定の固着電極４４ａを形成するトレンチ溝４２ａは半導体チップよりやや大きく形成され、予定の取り出し電極４４ｂはボンディングワイヤーが固着できるように一辺２００μｍの正方形状にトレンチ溝４２ｂが形成される。
【００１７】
本発明の第２の工程は、図２および図３に示す如く、トレンチ溝４２の少なくとも側面および底面に酸化膜４３を形成した後、トレンチ溝４２の底面の酸化膜４３を除去することにある。
【００１８】
本工程では、シリコン基板４１表面を熱酸化して全面に約５０００Åから１００００Åの厚い酸化膜４３を形成する（図２）。従って、酸化膜４３はシリコン基板４１表面、トレンチ溝４２の側面および底面に形成される。続いてこの酸化膜４３を異方性ドライエッチングしてシリコン基板４１表面およびトレンチ溝４２底面の酸化膜４３を選択的に除去する（図３）。これによりトレンチ溝４２の側面に酸化膜４３が残る。
【００１９】
本発明の第３の工程は、図４に示す如く、トレンチ溝４２に埋め込まれた導電性金属よりなる固着電極４４ａおよび取り出し電極４４ｂを形成することにある。
【００２０】
本工程では、銅または金等の導電性金属を電気メッキして、少なくともトレンチ溝４２を埋める。導電性金属のメッキ膜はトレンチ溝４２を含めてシリコン基板４１に全面に形成された後、ホトエッチングによりトレンチ溝４２の導電性金属のメッキ膜を残してエッチング除去される。
【００２１】
本発明の第４の工程は、図５に示す如く、固着電極４４ａ上に半導体チップ４５をダイボンドし、半導体チップ４５の電極４６と取り出し電極４４ｂとを電気的に接続することにある。
【００２２】
本工程では、半導体チップ４５は固着電極４４ａ表面にＡｇペーストなどの導電接着剤４８によって固着され、半導体チップ４５の電極パッド４６と取り出し電極４４ｂとをボールボンディングにより各々ボンディングワイヤ４７で接続する。
【００２３】
半導体チップ４５は、Ｎ＋／Ｎ型構造のように、裏面側に高濃度不純物層を有しており、該高濃度層を介して、ダイオード素子で有ればアノード又はカソードの一方の端子を、バイポーラ型トランジスタで有ればコレクタ端子を、パワーＭＯＳＦＥＴで有ればドレイン端子を導出する構造である。そして、該高濃度層が導電性接着剤４８を介して固着電極４４ａに電気接続される。
【００２４】
半導体チップ４５の表面にはアルミ電極パッド４６が形成され、電極パッド４６と取り出し電極４４ｂとが、ボンディングワイヤ４７によって電気接続される。電極パッド４６側に１ｓｔボンド、取り出し電極４４ｂ側に２ｎｄボンドが打たれる。バイポーラトランジスタで有れば、取り出し電極４４ｂはそれぞれエミッタとベースに対応し、パワーＭＯＳＦＥＴで有れば、ソースとゲートに対応する。
【００２５】
本発明の第５の工程は、図６に示す如く、半導体チップ４５を含みシリコン基板４１表面を絶縁性樹脂４９で被覆することにある。
【００２６】
本工程では、シリコン基板４１の上方に移送したディスペンサ（図示せず）から所定量のエポキシ系液体樹脂を滴下（ポッティング）し、すべての半導体チップ４５を共通の樹脂層４９で被覆する。前記液体樹脂として例えばＣＶ５７６ＡＮ（松下電工製）を用いた。滴下した液体樹脂は比較的粘性が高く、表面張力を有しているので、その表面が湾曲する。樹脂層４９の湾曲した表面を平坦面に加工するには、樹脂が硬化する前に平坦な成形部材を押圧して平坦面に加工する手法と、滴下した樹脂層４９を１００〜２００度、数時間の熱処理（キュア）にて硬化させた後に、湾曲面を例えばダイシングブレードで研削することによって平坦面に加工する手法とが考えられる。
【００２７】
本発明の第６の工程は、図７に示す如く、シリコン基板４１を裏面より除去して固着電極４４ａおよび取り出し電極４４ｂの裏面を露出することにある。
【００２８】
本工程は本発明の特徴とするものであり、シリコン基板４１を裏面より研削する。シリコン基板４１は約２００μｍの厚み有するので、大部分をバックグラインドにより機械的に研削し、残りの１０〜２０μｍをスピンエッチングにより化学的に除去する。シリコン基板４１の表面は樹脂層４９で被覆されているので、樹脂層４９の持つ機械的強度でシリコン基板４１が割れることはない。この結果、固着電極４４ａおよび取り出し電極４４ｂの裏面が樹脂層４９の裏面側に露出される。このとき酸化膜４３は固着電極４４ａおよび取り出し電極４４ｂの電気的絶縁材として働いている。
【００２９】
本発明の最終工程は、図８に示す如く、絶縁性樹脂４９をダイシングして個別の半導体素子に分離することにある。
【００３０】
本工程では、半導体チップ４５毎に樹脂層４９とシリコン基板４１を切断して各々の半導体素子に分離する。切断にはダイシング装置を用い、点線で示すダイシングライン５０に沿って樹脂層４９とシリコン基板４１とをダイシングブレード５１で同時に切断することにより、半導体チップ４５毎に分割した半導体装置を形成する。ダイシング工程においてはシリコン基板４１の裏面側にブルーシート（たとえば、商品名：ＵＶシート、リンテック株式会社製）を貼り付け、前記ダイシングブレードがブルーシートの表面に到達するような切削深さで切断する。
【００３１】
【発明の効果】
以上に説明したように、本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる。
【００３２】
また、半導体チップを固着する基板をシリコン基板で形成できるので、従来のセラミック基板に比べて大幅にコストを削減できる。
【００３３】
更に、シリコン基板は既存の設備で加工ができ、新たな設備が不要である。シリコン基板も前工程で処理できるので、後工程が極めて短く、リードタイムを大幅に短縮できる。
【００３４】
更に、ビアホールが不要となるので、スルーホール工程を全面的に排除でき、大幅な工程短縮ができる。
【００３５】
更に、シリコン基板は半導体チップを作る基板より大口径のものを用いれば、大量生産に有利となる。
【図面の簡単な説明】
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための断面図である。
【図３】本発明を説明するための断面図である。
【図４】本発明を説明するための断面図である。
【図５】本発明を説明するための断面図である。
【図６】本発明を説明するための断面図である。
【図７】本発明を説明するための断面図である。
【図８】本発明を説明するための平面図である。
【図９】従来例を説明するための断面図である。
【図１０】従来例を説明するための図である。
【図１１】他の従来例を説明するための図である。
Claims (4)
- シリコン基板の表面の予定の固着電極及び取り出し電極となる部分にトレンチ溝を形成する工程と、
前記トレンチ溝の少なくとも側面および底面に酸化膜を形成した後、前記トレンチ溝の底面の前記酸化膜を除去する工程と、
前記トレンチ溝に埋め込まれた導電性金属よりなる前記固着電極および取り出し電極を形成する工程と、
前記固着電極上に半導体チップをダイボンドし、前記半導体チップの電極と前記取り出し電極とを電気的に接続する工程と、
前記半導体チップを含み前記シリコン基板表面を絶縁性樹脂で被覆する工程と、
前記シリコン基板を裏面より除去して前記固着電極及び取り出し電極の裏面を露出する工程と、
前記絶縁性樹脂をダイシングして個別の半導体素子に分離する工程とを具備することを特徴とする半導体装置の製造方法。 - 前記導電性金属は金あるいは銅のメッキで形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記半導体チップの電極と前記取り出し電極とはボンデイングワイヤーで接続されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記シリコン基板は裏面より研削により除去されることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137479A JP3744771B2 (ja) | 2000-05-10 | 2000-05-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137479A JP3744771B2 (ja) | 2000-05-10 | 2000-05-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001319995A JP2001319995A (ja) | 2001-11-16 |
| JP3744771B2 true JP3744771B2 (ja) | 2006-02-15 |
Family
ID=18645249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000137479A Expired - Fee Related JP3744771B2 (ja) | 2000-05-10 | 2000-05-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3744771B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3609737B2 (ja) * | 2001-03-22 | 2005-01-12 | 三洋電機株式会社 | 回路装置の製造方法 |
| US6867501B2 (en) | 2001-11-01 | 2005-03-15 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing same |
| JP2003332508A (ja) * | 2002-05-16 | 2003-11-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP4289217B2 (ja) * | 2004-05-25 | 2009-07-01 | ソニー株式会社 | 半導体装置の製造方法 |
| JP4512545B2 (ja) | 2005-10-27 | 2010-07-28 | パナソニック株式会社 | 積層型半導体モジュール |
| US7977161B2 (en) * | 2008-11-17 | 2011-07-12 | Infineon Technologies Ag | Method of manufacturing a semiconductor package using a carrier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3186941B2 (ja) * | 1995-02-07 | 2001-07-11 | シャープ株式会社 | 半導体チップおよびマルチチップ半導体モジュール |
| JP3007833B2 (ja) * | 1995-12-12 | 2000-02-07 | 富士通株式会社 | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 |
| JPH09172065A (ja) * | 1995-12-21 | 1997-06-30 | Matsushita Electric Works Ltd | 誘電体分離基板 |
| JP3764587B2 (ja) * | 1998-06-30 | 2006-04-12 | 富士通株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-05-10 JP JP2000137479A patent/JP3744771B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001319995A (ja) | 2001-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN210182362U (zh) | 芯片结构 | |
| US6855577B2 (en) | Semiconductor devices having different package sizes made by using common parts | |
| US6271060B1 (en) | Process of fabricating a chip scale surface mount package for semiconductor device | |
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3819574B2 (ja) | 半導体装置の製造方法 | |
| US9099454B2 (en) | Molded semiconductor package with backside die metallization | |
| TW201944502A (zh) | 用於功率裝置之完全模製半導體封裝及其製造方法 | |
| US6531370B2 (en) | Method for manufacturing circuit devices | |
| US10707158B2 (en) | Package with vertical interconnect between carrier and clip | |
| JP2010263080A (ja) | 半導体装置 | |
| JP2004071961A (ja) | 複合モジュール及びその製造方法 | |
| JP3744771B2 (ja) | 半導体装置の製造方法 | |
| US20140319689A1 (en) | Contact Pads with Sidewall Spacers and Method of Making Contact Pads with Sidewall Spacers | |
| US11264356B2 (en) | Batch manufacture of packages by sheet separated into carriers after mounting of electronic components | |
| JP3744772B2 (ja) | 半導体装置の製造方法 | |
| JPH11176856A (ja) | 半導体装置の製造方法 | |
| JP4165952B2 (ja) | 半導体装置 | |
| US8736062B2 (en) | Pad sidewall spacers and method of making pad sidewall spacers | |
| JP4017625B2 (ja) | 半導体装置の製造方法 | |
| JP2001185646A (ja) | 半導体装置 | |
| JP4711483B2 (ja) | 半導体装置の製造方法 | |
| JP2001196400A (ja) | 半導体装置の製造方法 | |
| JP2001196493A (ja) | 半導体装置 | |
| JP2002270814A (ja) | 半導体装置およびその製造方法 | |
| CN116525585A (zh) | 不利用引线框架的集成电路芯片封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |