JP2001345132A - 異方導電シート体およびそれを用いたパッケージ構造ならびに半導体装置 - Google Patents

異方導電シート体およびそれを用いたパッケージ構造ならびに半導体装置

Info

Publication number
JP2001345132A
JP2001345132A JP2000165049A JP2000165049A JP2001345132A JP 2001345132 A JP2001345132 A JP 2001345132A JP 2000165049 A JP2000165049 A JP 2000165049A JP 2000165049 A JP2000165049 A JP 2000165049A JP 2001345132 A JP2001345132 A JP 2001345132A
Authority
JP
Japan
Prior art keywords
anisotropic conductive
conductive sheet
metal foil
semiconductor chip
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000165049A
Other languages
English (en)
Inventor
Masayuki Kaneto
正行 金戸
Takuji Okeyui
卓司 桶結
Kei Nakamura
圭 中村
Shinya Ota
真也 大田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2000165049A priority Critical patent/JP2001345132A/ja
Publication of JP2001345132A publication Critical patent/JP2001345132A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】接続信頼性の高い異方導電シート体を提供す
る。 【解決手段】接着剤層1が金属箔2の両面を被覆した複
合シート体である。そして、この複合シート体の厚み方
向に独立して形成された複数個の貫通穴1aが設けら
れ、上記貫通穴1aが金属導電体3で閉塞され、それに
よって複合シート体の厚み方向に導通路4が形成されて
いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、異方導電シート体
およびそれを用いたパッケージ構造ならびに半導体装置
に関するものである。
【0002】
【従来の技術】近年の電子機器の小型化,高性能化に伴
い、電子機器を構成する半導体装置およびこれを実装す
る方法には、小型薄型化,高性能化,高信頼性が要求さ
れている。これらの要求を受けて、実装方法はピン挿入
型パッケージから表面実装型パッケージへと移行してき
ており、さらにパッケージされていない裸の半導体素子
(ベアチップ)を直接プリント基板に実装するフリップ
チップ実装と呼ばれる実装方法が研究されている。
【0003】このフリップチップ実装では、熱膨張係
数:3〜4ppm/℃のシリコンチップを熱膨張係数:
10〜20ppm/℃のプリント基板上に直接接着剤を
介して接着接続されるため、両者の熱膨張の差により接
続部に応力が発生し、接続信頼性が低下するという問題
が生じている。また、上記熱膨張の差により発生する応
力は、接着剤にクラックを生じさせて耐湿性を低下させ
たり、端子接続部が破断したりする等の問題をも引き起
こしている。また、上記熱膨張の差は、両者の積層後の
構造に反りを発生する原因ともなっている。
【0004】
【発明が解決しようとする課題】これらの問題を解決す
るために、シリコンチップ上にバンプやポストと呼ばれ
る金属接続材料を形成して、プリント基板との間の厚み
方向の間隔を確保し、厚み方向での応力緩和を図った
り、接着剤の諸物性を最適化して応力の拡散を狙ったり
する方法等が実施されている。また、シリコンチップの
接続用端子から引き出された再配線層を、シリコンチッ
プ上に形成し、接続用端子をエリアアレイ状に配設する
ことによって、接続用端子の大きさやピッチを拡げて、
上記応力を緩和する方法も実施されている。
【0005】しかしながら、上記のような方法によって
も、接続信頼性は充分ではなく、今後さらにシリコンチ
ップが大きくなり、さらに高密度な接続が要求される
と、プリント基板とシリコンチップの熱膨張率の違いに
より発生する応力の問題はより深刻になる。さらに、上
記バンプやポストの形成後には、シリコンチップやウェ
ハー上に絶縁樹脂層を形成して、接続用端子に達する穴
を形成し、この穴をめっきや導電ペースト印刷等で充填
する等の煩雑な工程をとる必要がある。
【0006】本発明は、このような事情に鑑みなされた
もので、接続信頼性の高い異方導電シート体およびそれ
を用いたパッケージ構造ならびに半導体装置の提供をそ
の目的とする。
【0007】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、接着剤層が金属箔の両面を被覆した複合
シート体であって、この複合シート体の厚み方向に独立
して形成された複数個の貫通穴が設けられ、上記貫通穴
が金属導電体で閉塞され、それによって複合シート体の
厚み方向に導通路が形成されている異方導電シート体を
第1の要旨とし、上記異方導電シート体が半導体チップ
もしくは接続用端子付き半導体ウェハーと積層接着さ
れ、かつ半導体チップもしくは接続用端子付き半導体ウ
ェハーの接続用端子と異方導電シート体の導通路とが電
気的に接続されているパッケージ構造を第2の要旨と
し、回路基板と半導体チップとを備えた半導体装置であ
って、回路基板と半導体チップとの間に上記異方導電シ
ート体が介在し両者を電気的に接続している半導体装置
を第3の要旨とする。
【0008】本発明者らは、フリップチップ実装の接続
信頼性の向上のために、一連の研究を重ねた結果、接着
剤層の厚み方向に複数個の金属導通路が形成されてなる
異方導電シート体であって、上記接着剤層の内部に金属
箔を配設すると、この異方導電シート体の剛性が高ま
り、この異方導電シート体の形状と金属導通路の位置を
維持することができることを見出し、本発明を完成する
に至った。そして、上記異方導電シート体を用い、これ
を半導体チップもしくは接続用端子付き半導体ウェハー
(半導体回路が形成されたウェハーであり、これによ
り、ウェハーに接続用端子が設けられている)に積層接
着することにより、接続信頼性の高いパッケージ構造を
簡便な工程で得ることに成功した。また、上記パッケー
ジ構造を用い、これを回路基板と半導体チップとの間に
介在させることにより、接続信頼性の高い半導体装置を
得ることに成功した。
【0009】特に、金属箔として、接着剤層よりも剛直
で低熱膨張な金属箔を使用すれば、接着剤層の熱膨張を
金属導通路の周辺だけで最小限に抑えて、半導体チップ
や接続用端子付き半導体ウェハーと回路基板間の応力を
低減することができるうえ、積層接着された構造の反り
も軽減することができる。
【0010】つぎに、本発明を詳しく説明する。
【0011】本発明の異方導電シート体は、接着剤層と
金属箔とを備えた複合シート体からなり、この複合シー
ト体の厚み方向に複数個の導通路が形成されている。
【0012】上記異方導電シート体は、各導通路を、半
導体チップ,接続用端子付き半導体ウェハー(以下、単
にウェハーという)もしくは回路基板の接続用端子と位
置合わせして加熱加圧することにより、半導体チップ,
ウェハーもしくは回路基板と電気的接続が得られると同
時に、これらとの接着も得られる。
【0013】上記異方導電シート体を用い半導体装置を
作製する場合には、上記異方導電シート体を半導体チッ
プと回路基板との間に挿入して接着してもよいし、予め
半導体チップ側もしくは回路基板側に接着したのち、回
路基板もしくは半導体チップに接着してもよい。また、
上記異方導電シート体をウェハーに接着したのち、ひと
つずつのチップに切り出し、これを回路基板に接着して
もよい。この場合に、切り出したチップの導通路に半田
ボール等の接続補助材を付与し、これを介して回路基板
との接続を行ってもよい。
【0014】上記異方導電シート体は、その接着剤層の
内部に金属箔が配設されており、半導体チップもしくは
ウェハーの接続用端子と回路基板の接続用端子とを接続
する複数個の導通路が独立して形成されている。
【0015】上記金属箔は、異方導電シート体の形状を
平板状に支持することができ、これにより、異方導電シ
ート体のうねりや反りを避けることができる。このた
め、半導体チップ,ウェハーもしくは回路基板と位置合
わせを行う際に、異方導電シート体を容易に取り扱うこ
とができる。特に、ウェハーと接着した場合には、薄い
ウェハーを平板状に支持することができるため、その破
損を防止することができる。
【0016】また、剛性の高い金属箔で、加熱加圧時の
接着剤層の熱収縮を抑制することができ、これにより、
半導体チップ,ウェハーもしくは回路基板の接続用端子
と異方導電シート体の導通路とを位置精度よく接続する
ことができる。
【0017】特に、上記金属箔としては、半導体チッ
プ,ウェハーもしくは回路基板の線膨脹係数に近い線膨
脹係数を有する金属箔、あるいは半導体チップもしくは
ウェハーと回路基板間の線膨脹係数を有する金属箔を用
いることが好ましい。このような金属箔は、半導体チッ
プもしくはウェハーと回路基板との熱膨脹の差に起因す
る導通路の接続部に生じる応力を緩和することができる
ため、接続信頼性の高いフリップチップ実装が可能とな
る。すなわち、半導体チップ、ウェハーもしくは回路基
板と比較して、接着剤層や導通路の熱膨脹が大きくて
も、その影響を金属箔の穴内部(図1参照)に限定する
ことができるためである。
【0018】上記金属箔により、異方導電シート体と積
層接着後の半導体チップもしくはウェハーとの反り、お
よびこれらと回路基板との積層構造全体の反りを防止す
ることができる。
【0019】加えて、上記金属箔の高い熱伝導性によ
り、半導体チップもしくはウェハーから発生する熱を効
率よく拡散することが可能である。特に、半導体チップ
接着面もしくはウェハー接着面の電気的接続が不要な箇
所から金属箔に直接に放熱用伝導路を形成した構造が好
ましい。また、上記金属箔は、半導体チップ上,ウェハ
ー上もしくは回路基板上の回路に対するグランド層とし
ても利用できる。
【0020】上記接着剤層を構成する接着剤は、300
℃以下の加熱加圧により、半導体チップ,ウェハーもし
くは回路基板と接着を繰り返し行うため、半硬化もしく
は熱可塑性であることが好ましく、エポキシ系,ウレタ
ン系,ポリアミド系,ポリイミド系,ポリエーテルイミ
ド系,シリコーン系等やその混合系等が用いられる。特
に、耐熱性,熱硬化性と熱可塑性をあわせもったカルボ
イミド系樹脂が好ましい。
【0021】上記金属箔としては、銅,アルミ,鉄,ニ
ッケル,クロム等、およびそれらの合金が用いられる。
また、半導体チップと金属箔との熱膨張差を抑制するた
め、特に低熱膨張率(20〜250℃で20ppm/℃
以下)を有するものを用いるのがよい。これらの金属箔
は、単独もしくは積層して用いることができる。
【0022】また、低熱膨張金属としては、Fe/Ni
系合金がある。この合金は、主にFeとNiの成分比率
により熱膨張率が異なり、本発明においては、Ni含有
率(重量%)は31〜50重量%、好ましくは31〜4
5重量%の範囲が好適に用いられる。この範囲以上もし
くは以下であると、熱膨張率が大きく、半導体チップも
しくはウェハーと回路基板との熱膨張率差を抑制するこ
とができない。また、低熱膨張金属箔の厚みは、10〜
200μm、好ましくは、10〜100μm、さらに好
ましくは、20〜75μmの範囲がよい。この厚みより
小さいと、回路基板とシリコンチップとの熱膨張差を抑
えることができない。また、この厚みより厚いと、例え
ば、300μm以下の微細な穴を安定に形成することが
できず、かえって信頼性を低下させたり、シリコンウェ
ハーと接着してひとつずつのチップに切り出す場合に切
り出しが困難になったりする。
【0023】上記導通路は、金属導電体からなる。この
金属導電体としては、Cu,Ag,Au,Ni,半田等
の金属やそれらの組み合わせ、もしくは樹脂バインダー
との混合物を用いることができる。特に、半田材料は3
00℃以下で溶融し、半導体チップ,ウェハーもしくは
回路基板の接続用端子と金属結合を形成するため、確実
な電気導電を得ることができる。また、加熱加圧により
多数の接続用端子間を一括で接続することができる。
【0024】
【発明の実施の形態】つぎに、本発明の実施の形態を図
面にもとづいて説明する。
【0025】図1は本発明の異方導電シート体の一実施
の形態を示している。図において、1は接着剤層であ
り、この接着剤層1の内部に金属箔2が配設されてい
る。この金属箔2には、複数個(図1では、4個)の穴
2aが穿設されており、これら各穴2aに対応する上記
接着剤層1の部分に、上記穴2aより小さい貫通穴1a
が穿設されている。また、これら各貫通穴1a(図1で
は、4個の貫通穴1a)は金属導電体3で閉塞されてお
り、これにより、上記接着剤層1の厚み方向に複数個
(図1では、4個)の導通路4が独立して形成されてい
る。これら各導通路4は、半導体チップ11(図10参
照)の電極部(接続用端子)11aに対応する位置に設
けられている。
【0026】上記の異方導電シート体を、つぎのように
して製造することができる。すなわち、まず、搭載する
半導体チップ11の電極部11aの配置に合わせて複数
の穴2aをあけた金属箔2を用意する(図2参照)。上
記各穴2aは、パンチング,ドリル,ウェットエッチン
グ,レーザー等種々の方法で形成することができる。ま
た、上記各穴2aの穴径は、1mmφ以下であることが
好ましく、これ以上になると、半導体チップ11の電極
部11aのピッチに追随することができなくなったり、
金属箔2の形成支持効果や応力緩和効果が小さくなった
りする。
【0027】つぎに、接着剤シート10(図1に示す異
方導電シート体において、接着剤層1となる)を金属箔
2の両側から重ね(図3参照)、加熱加圧して金属箔2
の両面を被覆するとともに、金属箔2に形成された各2
aの内部を接着剤で充填する(図4参照)。つぎに、金
属箔2の各穴2aよりも小さい貫通穴1aを、金属箔2
の各穴2aに対応する接着剤シート10の部分に形成す
る(図5参照)。この場合の貫通穴1aの形成も、パン
チング,ドリル,ウェットエッチング,レーザー等種々
の方法が利用できる。
【0028】そののち、これら各貫通穴1aに金属導電
体3を充填して導通路4を形成する(図1に戻る)。あ
るいは、上記各貫通穴1aの内面のみを金属導電体3で
被覆してもよい。
【0029】上記導通路4の形成方法には、めっき,ス
パッタ,金属ペーストの印刷充填やそれらの組み合わせ
を用いることができる。また、異種の金属導電体3を積
層して導通路4を形成してもよい。
【0030】上記のように、この実施の形態では、接着
剤層1の内部に金属箔2が配設されているため、剛性が
向上し、接着剤層1のうねりや反りが避けられる。した
がって、半導体チップ11と位置合わせを行う際に、こ
の異方導電シート体を取り扱いやすくなり、位置合わせ
精度がよくなる。
【0031】図6は本発明の異方導電シート体の他の実
施の形態を示している。図において、1は接着剤層で、
2は金属箔で、3は金属導電体で、4は導通路であり、
これらは上記実施の形態と同様の構造をしている。ま
た、5は上記接着剤層1の金属箔2上面部分に穿設され
た複数個(図6では、2個)の穴である。これら各穴5
は金属導電体6で閉塞されており、これにより、上記接
着剤層1の厚み方向に複数個(図6では、2個)の放熱
用伝導路7が形成されている。これら各放熱用伝導路7
は、半導体チップ11の所定部分(異方導電シート体と
の電気的接続を必要としない部分)に対応する位置に設
けられている。ただし、金属箔2をグランド層として用
いる場合には、7は電気的接続機能を有する接続路とな
る。それ以外の部分は上記実施の形態と同様であり、同
様の部分には同じ符号を付している。
【0032】上記の異方導電シート体を、つぎのように
して製造することができる。すなわち、まず、搭載する
半導体チップ11の電極部11aの配置に合わせて複数
の穴2aをあけた金属箔2を用意する(図2参照)。上
記各穴2aは、パンチング,ドリル,ウェットエッチン
グ,レーザー等種々の方法で形成することができる。ま
た、上記各穴2aの穴径は、1mmφ以下であることが
好ましく、これ以上になると、半導体チップ11の電極
部11aのピッチに追随することができなくなったり、
金属箔2の形成支持効果や応力緩和効果が小さくなった
りする。
【0033】つぎに、接着剤シート10(図1に示す異
方導電シート体において、接着剤層1となる)を金属箔
2の両側から重ね(図3参照)、加熱加圧して金属箔2
の両面を被覆するとともに、金属箔2に形成された各2
aの内部を接着剤で充填する(図4参照)。つぎに、金
属箔2の各穴2aよりも小さい貫通穴1aを、金属箔2
の各穴2aに対応する接着剤シート10の部分に形成す
る。また、この実施の形態では、接着剤シート10の上
面から、金属箔2の上面に達する連通穴5を穿設する
(図7参照)。この場合の貫通穴1a,連通穴5の形成
も、パンチング,ドリル,ウェットエッチング,レーザ
ー等種々の方法が利用できる。
【0034】そののち、これら各貫通穴1a,連通穴5
に金属導電体3,6を充填して導通路4および放熱用伝
導路(もしくはグランド層への接続路)7を形成する
(図6に戻る)。あるいは、上記各貫通穴1a,連通穴
5の内面のみを金属導電体3,6で被覆してもよい。
【0035】上記導通路4および放熱用伝導路(もしく
はグランド層への接続路)7の形成方法には、めっき,
スパッタ,金属ペーストの印刷充填やそれらの組み合わ
せを用いることができる。また、異種の金属導電体3,
6を積層して導通路4および放熱用伝導路(もしくはグ
ランド層への接続路)7を形成してもよい。
【0036】上記のように、この実施の形態では、接着
剤層1の内部に金属箔2が配設されているため、剛性が
向上し、接着剤層1のうねりや反りが避けられる。した
がって、半導体チップ11と位置合わせを行う際に、こ
の異方導電シート体を取り扱いやすくなり、位置合わせ
精度がよくなる。しかも、金属箔2を放熱層またはグラ
ンド層として利用することができる。
【0037】図8は本発明の異方導電シート体のさらに
他の実施の形態を示している。この実施の形態では、図
6に示す実施の形態において、各導通路4の両端部およ
び各放熱用伝導路(もしくはグランド層への接続路)7
の一端部からバンプ状突起部4a,7aが突出形成され
ている。この場合に、上記各導通路4の両端部のバンプ
状突起部4aは、接続時に加圧されて潰れ、半導体チッ
プ11の電極部11aの凹凸形状に追随して、信頼性の
よい接続が可能になる。また、上記放熱用伝導路(もし
くはグランド層への接続路)7の一端部のバンプ状突起
部7aも、接続時に加圧されて潰れ、半導体チップ11
の表面との間に信頼性のよい接続が可能になる。ただ
し、金属箔2をグランド層として用いる場合には、上記
各バンプ状突起部7aは半導体チップ,ウェハーもしく
は回路基板に対する突起状電極となる。それ以外の部分
は図6に示す実施の形態と同様であり、同様の部分には
同じ符号を付している。
【0038】図9は本発明の異方導電シート体のさらに
他の実施の形態を示している。この実施の形態では、接
着剤層1の金属箔2上面部分と金属箔2下面部分とに複
数個(図9では、4個)の連通穴5が穿設されている。
そして、これら各連通穴5は金属導電体6で閉塞されて
おり、これにより、上記接着剤層1の厚み方向に複数個
(図1では、4個)の放熱用伝導路(もしくはグランド
層への接続路)7が形成されている。それ以外の部分は
図8に示す実施の形態と同様であり、同様の部分には同
じ符号を付している。
【0039】図10は本発明のパッケージ構造の一実施
の形態を示している。この実施の形態では、図9に示す
異方導電シート体を用い、これを半導体チップ11に積
層接着し、電気的に接続したものである。図10におい
て、11aは電極部で、12は上記各導通路4および各
放熱用伝導路(もしくはグランド層への接続路)7の一
端部に取り付けた半田ボールである。また、図10に示
すパッケージ構造を用い、これを回路基板13に実装す
ると、図11に示すような半導体装置を得ることができ
る。図11において、13aは電極部である。
【0040】以下、実施例により、本発明の効果を示
す。
【0041】
【実施例1】厚み50μm,直径250mmφのFe/
Ni合金箔(Ni含有率36重量%,熱膨張率1.5p
pm/℃)に、シリコンウェハーの電極部の位置に合わ
せて300μmφ,500μmピッチの穴をドリルで開
けた。この金属箔の表面と穴の内面に厚み2μmの銅を
めっき積層した。つぎに、この金属箔の両面に厚み25
μmのポリイミド系接着剤シートを加熱加圧して(8M
Pa、200℃で30分)接着し、金属箔の穴を接着剤
で充填した。そののち、同じ穴の位置に150μmφの
貫通穴を炭酸ガスレーザーで形成した。また、別の位置
に、金属箔に達する150μmφの放熱用の穴を炭酸ガ
スレーザーで形成した。これらの穴に10μmφのSn
とSbを主成分とする半田粒子,フラックス,増粘材等
を有する半田ペーストを印刷充填し、250℃窒素雰囲
気でリフローしたのち、フラックスを洗浄して半田バン
プを形成し、異方導電シート体を作製した。
【0042】この異方導電シート体の電気導通路をシリ
コンウェハーの電極部の位置に合わせて、シリコンウェ
ハーと異方導電シート体を加熱加圧して(4MPa、2
50℃で30分)接着したのち、シリコンウェハーと接
着された反対面に露出している電気導通路に300μm
φのSn/Pb共晶半田ボールを付与した。これをダイ
サーでひとつずつのチップに切り出した。これら各チッ
プをFR−4プリント基板に搭載し、230℃窒素雰囲
気でリフローして実装した。
【0043】
【実施例2】厚み50μm,250mm□のFe/Ni
合金箔(Ni含有率42重量%,熱膨張率5.0ppm
/℃)に、複数のシリコンチップの電極部の位置に合わ
せて150μmφ,200μmピッチの穴をエッチング
して形成した。つぎに、この金属箔の表面に厚み50μ
mのポリカルボジイミド系接着剤シートを加熱加圧して
(2MPa、180℃で10分)接着し、金属箔の穴を
接着剤で充填した。そののち、同じ穴の位置に100μ
mφの貫通穴をパンチングで形成した。これらの穴に1
0μmφのSn/Pb共晶半田ペーストを印刷充填し、
230℃窒素雰囲気でリフローしたのち、フラックスを
洗浄して半田バンプを形成し、異方導電シート体を作製
した。
【0044】この異方導電シート体をチップサイズに合
わせて切り出し、フリップチップマウンターを用いて、
その電気導通路をシリコンチップの電極部とFR−4プ
リント基板の電極部の位置に合わせて、異方導電シート
体をシリコンチップとFR−4プリント基板の間に挿入
し、加熱加圧して(2MPa、200℃で20秒)接着
し、実装した。
【0045】
【比較例1】実施例1において、金属箔を用いず、30
0μmの穴をパンチであけた厚み50μmのポリイミド
系接着剤シートにSn/Pb共晶半田ペーストを印刷
し、230℃窒素雰囲気でリフローしたところ、接着剤
シートの収縮で、しわやうねりが発生し、穴の位置も大
きく所定の位置から外れてしまった。
【0046】
【比較例2】実施例2において、金属箔を用いず、厚み
50μmの接着剤シートを2枚重ねて積層接着し、この
周囲を治具で拘束して張り、平坦にしたのちにシリコン
チップの電極部の位置に合わせて100μmの貫通穴を
パンチで形成した。これらの穴に10μmφのSn/P
b共晶半田ペーストを印刷充填し、230℃窒素雰囲気
でリフローしたのち、フラックスを洗浄して半田バンプ
を形成し、異方導電シート体を作製した。
【0047】この異方導電シート体をチップサイズに合
わせて切り出すと、剛性がなく、非常に取り扱いにくい
ものであった。その電気導通路をシリコンチップの電極
部とFR−4プリント基板の電極部の位置に合わせて、
異方導電シート体をシリコンチップとFR−4プリント
基板の間に挿入し、加熱加圧して(2MPa、200℃
で20秒)接着し、実装した。
【0048】実施例1,2品および比較例1,2品で実
装されたサンプルについて温度衝撃試験(−65〜12
5℃、各10分)を行い、FR−4プリント基板とシリ
コンチップとの導通を調べた。その結果を下表1に示
す。
【0049】
【表1】
【0050】上記の表1から明らかなように、実施例
1,2品の接続信頼性が高いことが明白である。
【0051】
【発明の効果】以上のように、本発明の異方導電シート
体によれば、金属箔により、異方導電シート体の形状を
平板状に支持することができ、異方導電シート体のうね
りや反りを避けることができる。このため、半導体チッ
プ,ウェハーもしくは回路基板と異方導電シート体との
位置合わせを行う際に、異方導電シート体を容易に取り
扱うことができ、剛性の高い金属箔が、加熱加圧時の接
着剤層の熱収縮を抑制することによって、簡便に半導体
チップ,ウェハーもしくは回路基板と異方導電シート体
の導通路とを位置精度よく接続することができる。この
ような金属箔は、半導体チップ,ウェハーもしくは金属
箔の熱膨張の差に起因する導通路の接続部に生じる応力
を緩和することができるため、接続信頼性の高いフリッ
プチップ実装が可能となる。
【0052】特に、上記金属箔としては、半導体チッ
プ,ウェハーもしくは回路基板の線膨脹係数に近い線膨
脹係数を有する金属箔、あるいは半導体チップもしくは
ウェハーと回路基板間の線膨脹係数を有する金属箔を用
いることが好ましい。このような金属箔は、半導体チッ
プもしくはウェハーと回路基板との熱膨脹の差に起因す
る導通路の接続部に生じる応力を緩和することができる
ため、接続信頼性の高いフリップチップ実装が可能とな
る。すなわち、半導体チップ、ウェハーもしくは回路基
板と比較して、接着剤層や導通路の熱膨脹が大きくて
も、その影響を金属箔の穴内部に限定することができる
ためである。
【図面の簡単な説明】
【図1】本発明の異方導電シート体の一実施の形態を示
す断面図である。
【図2】上記異方導電シート体の製造工程を示す断面図
である。
【図3】上記異方導電シート体の製造工程を示す断面図
である。
【図4】上記異方導電シート体の製造工程を示す断面図
である。
【図5】上記異方導電シート体の製造工程を示す断面図
である。
【図6】本発明の異方導電シート体の他の実施の形態を
示す断面図である。
【図7】上記異方導電シート体の製造工程を示す断面図
である。
【図8】本発明の異方導電シート体のさらに他の実施の
形態を示す断面図である。
【図9】本発明の異方導電シート体のさらに他の実施の
形態を示す断面図である。
【図10】本発明のパッケージ構造の一実施の形態を示
す断面図である。
【図11】本発明の半導体装置の一実施の形態を示す断
面図である。
【符号の説明】
1 接着剤層 1a 貫通穴 2 金属箔 3 金属導電体 4 導通路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) // C09J 7/02 H01L 23/12 F (72)発明者 中村 圭 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 (72)発明者 大田 真也 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 Fターム(参考) 4J004 AA11 CA08 CC03 CC08 EA05 FA05 5F044 LL07 LL09 RR10

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 接着剤層が金属箔の両面を被覆した複合
    シート体であって、この複合シート体の厚み方向に独立
    して形成された複数個の貫通穴が設けられ、上記貫通穴
    が金属導電体で閉塞され、それによって複合シート体の
    厚み方向に導通路が形成されていること特徴とする異方
    導電シート体。
  2. 【請求項2】 上記金属導電体の端部が上記貫通穴の端
    部から突出し、この突出部が突起状電極部に形成されて
    いる請求項1記載の異方導電シート体。
  3. 【請求項3】 上記貫通穴に対応する上記金属箔の部分
    に、上記貫通穴より大きな穴が形成され、これら各穴の
    内周面が有機絶縁材料で被覆され、この有機絶縁材料に
    より上記各貫通穴内の金属導電体と金属箔とが電気的に
    接続されていない請求項1または2記載の異方導電シー
    ト体。
  4. 【請求項4】 上記複合シート体の少なくとも片面と、
    この片面に対応する金属箔の片面とを連通する連通穴が
    形成され、上記連通穴が金属導電体で閉塞されて放熱用
    伝導路が形成されている請求項1〜3のいずれか一項に
    記載の異方導電シート体。
  5. 【請求項5】 上記金属箔の熱膨張係数(20〜250
    ℃)が20ppm/℃以下である請求項1〜4のいずれ
    か一項に記載の異方導電シート体。
  6. 【請求項6】 上記低熱膨張性金属箔がFe/Ni系合
    金で、Ni含有率が31〜50重量%で、かつその厚み
    が10〜200μmの範囲である請求項5記載の異方導
    電シート体。
  7. 【請求項7】 上記金属導電体が、300℃以下で溶融
    する半田材料で構成されている請求項1〜6のいずれか
    一項に記載の異方導電シート体。
  8. 【請求項8】 上記接着剤層が、300℃以下で溶融す
    る熱可塑性樹脂を主成分とする樹脂材料で構成されてい
    る請求項1〜7のいずれか一項に記載の異方導電シート
    体。
  9. 【請求項9】 上記接着剤層を構成する樹脂材料が、下
    記の化学式(1)のポリカルボジイミドを主成分として
    いる請求項8記載の異方導電シート体。 【化1】
  10. 【請求項10】 請求項1記載の異方導電シート体が半
    導体チップもしくは接続用端子付き半導体ウェハーと積
    層接着され、かつ半導体チップもしくは接続用端子付き
    半導体ウェハーの接続用端子と異方導電シート体の導通
    路とが電気的に接続されていること特徴とするパッケー
    ジ構造。
  11. 【請求項11】 回路基板と半導体チップとを備えた半
    導体装置であって、回路基板と半導体チップとの間に請
    求項1記載の異方導電シート体が介在し両者を電気的に
    接続していること特徴とする半導体装置。
JP2000165049A 2000-06-01 2000-06-01 異方導電シート体およびそれを用いたパッケージ構造ならびに半導体装置 Pending JP2001345132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000165049A JP2001345132A (ja) 2000-06-01 2000-06-01 異方導電シート体およびそれを用いたパッケージ構造ならびに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000165049A JP2001345132A (ja) 2000-06-01 2000-06-01 異方導電シート体およびそれを用いたパッケージ構造ならびに半導体装置

Publications (1)

Publication Number Publication Date
JP2001345132A true JP2001345132A (ja) 2001-12-14

Family

ID=18668582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000165049A Pending JP2001345132A (ja) 2000-06-01 2000-06-01 異方導電シート体およびそれを用いたパッケージ構造ならびに半導体装置

Country Status (1)

Country Link
JP (1) JP2001345132A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008139995A1 (ja) * 2007-05-09 2008-11-20 Hitachi Chemical Company, Ltd. 導電体の接続方法、導電体接続用部材、接続構造及び太陽電池モジュール
JP2012131921A (ja) * 2010-12-22 2012-07-12 Nitto Denko Corp 導電性接着テープ
JP2015114754A (ja) * 2013-12-10 2015-06-22 凸版印刷株式会社 デュアルicカード
US10186627B2 (en) 2007-05-09 2019-01-22 Hitachi Chemical Company, Ltd. Conductor connection member, connection structure, and solar cell module

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008139995A1 (ja) * 2007-05-09 2008-11-20 Hitachi Chemical Company, Ltd. 導電体の接続方法、導電体接続用部材、接続構造及び太陽電池モジュール
CN101669258A (zh) * 2007-05-09 2010-03-10 日立化成工业株式会社 导电体的连接方法、导电体连接用部件、连接结构及太阳能电池模块
JP2012009884A (ja) * 2007-05-09 2012-01-12 Hitachi Chem Co Ltd 導電体の接続方法、導電体接続用部材、接続構造及び太陽電池モジュール
JP4894920B2 (ja) * 2007-05-09 2012-03-14 日立化成工業株式会社 導電体の接続方法、導電体接続用部材、接続構造及び太陽電池モジュール
CN101669258B (zh) * 2007-05-09 2016-04-13 日立化成株式会社 导电体的连接方法、导电体连接用部件、连接结构及太阳能电池模块
US9660131B2 (en) 2007-05-09 2017-05-23 Hitachi Chemical Company, Ltd. Method for connecting conductor, member for connecting conductor, connecting structure and solar cell module
US10032952B2 (en) 2007-05-09 2018-07-24 Hitachi Chemical Company, Ltd. Connecting structure and solar cell module
US10186627B2 (en) 2007-05-09 2019-01-22 Hitachi Chemical Company, Ltd. Conductor connection member, connection structure, and solar cell module
JP2012131921A (ja) * 2010-12-22 2012-07-12 Nitto Denko Corp 導電性接着テープ
JP2015114754A (ja) * 2013-12-10 2015-06-22 凸版印刷株式会社 デュアルicカード

Similar Documents

Publication Publication Date Title
JP4541753B2 (ja) 電子部品実装構造の製造方法
JP2500462B2 (ja) 検査用コネクタおよびその製造方法
JP3889856B2 (ja) 突起電極付きプリント配線基板の製造方法
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
US6329609B1 (en) Method and structure to prevent distortion and expansion of organic spacer layer for thin film transfer-join technology
KR100930156B1 (ko) 반도체장치 및 그 제조방법
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000036518A (ja) ウェハスケールパッケージ構造およびこれに用いる回路基板
TW200537678A (en) Electronic parts packaging structure and method of manufacturing the same
JP2000138313A (ja) 半導体装置及びその製造方法
KR20090131877A (ko) 칩 내장 인쇄회로기판 및 그 제조방법
US20070289706A1 (en) Process for producing multilayer board
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP2001332828A (ja) 両面回路基板およびそれを用いた多層配線基板
JP3888578B2 (ja) 電子部品ユニット製造方法
JP3378171B2 (ja) 半導体パッケージの製造方法
JP2001345132A (ja) 異方導電シート体およびそれを用いたパッケージ構造ならびに半導体装置
US11424192B2 (en) Component-embedded substrate
JP4593444B2 (ja) 電子部品実装構造体の製造方法
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
US6462282B1 (en) Circuit board for mounting bare chip
US11948852B2 (en) Semiconductor device package
TWI420989B (zh) 印刷電路板及其製造方法
JP2008270324A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法