JP2000036518A - ウェハスケールパッケージ構造およびこれに用いる回路基板 - Google Patents

ウェハスケールパッケージ構造およびこれに用いる回路基板

Info

Publication number
JP2000036518A
JP2000036518A JP10202227A JP20222798A JP2000036518A JP 2000036518 A JP2000036518 A JP 2000036518A JP 10202227 A JP10202227 A JP 10202227A JP 20222798 A JP20222798 A JP 20222798A JP 2000036518 A JP2000036518 A JP 2000036518A
Authority
JP
Japan
Prior art keywords
circuit board
wafer
package structure
scale package
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10202227A
Other languages
English (en)
Inventor
Yasushi Inoue
泰史 井上
Masakazu Sugimoto
正和 杉本
Toku Nagasawa
徳 長沢
Takuji Okeyui
卓司 桶結
Kei Nakamura
圭 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP10202227A priority Critical patent/JP2000036518A/ja
Priority to EP99113855A priority patent/EP0973197A3/en
Priority to US09/353,385 priority patent/US6333469B1/en
Priority to KR1019990028646A priority patent/KR20000011740A/ko
Publication of JP2000036518A publication Critical patent/JP2000036518A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】生産性が高く、安価なウェハスケールパッケー
ジ構造を提供する。 【解決手段】ウェハ７に、このウェハ７の電極パッド８
を再配列させるための回路基板６を一括積層してなるウ
ェハスケールパッケージ構造である。そして、上記回路
基板６がチップサイズパッケージ（ＣＳＰ）ごとに分割
可能な回路基板６であって、ポリイミド系樹脂層３から
なり、上記ウェハ７と回路基板６との接続が半田バンプ
５によって行われ、ウェハ７に回路基板６を接着材４に
より張り合わせている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ウェハの状態で一
括して電極パッドの再配列を行うと同時にパッケージす
るようにしたウェハスケールパッケージ構造およびこれ
に用いる回路基板に関するものである。
【０００２】
【従来の技術】近年の電子機器の小型化，高性能化に伴
い、電子機器を構成する半導体装置およびこれを実装す
る多層プリント配線基板は、小型薄型化，高性能化，高
信頼性が要求されている。このような状況下、パッケー
ジの小型化が進み、チップサイズパッケージ（ＣＳＰ）
と呼ばれるチップとほぼ同じ大きさの半導体装置が開発
されている。このチップサイズパッケージには種々の方
法が提案されているが、通常は、ダイシング後のチップ
を一つずつ個別にパッケージしている。例えば、個々の
チップ上の微細な電極パッドをグリッド状に再配列させ
るとともに樹脂封止する方法等がよく行われている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
方法では、ウェハから切り出されたチップを一つ一つ個
別にパッケージ化しているため、生産性が悪く、コスト
高である等の問題点がある。
【０００４】本発明は、このような事情に鑑みなされた
もので、生産性が高く、安価なウェハスケールパッケー
ジ構造およびこれに用いる回路基板の提供をその目的と
する。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、ウェハに、このウェハの電極パッドを再
配列させるための回路基板を一括積層してなるウェハス
ケールパッケージ構造であって、上記回路基板がチップ
サイズパッケージ（ＣＳＰ）ごとに分割可能な回路基板
であって、ポリイミド系樹脂を主成分とした絶縁層から
なり、上記ウェハと回路基板との接続が半田によって行
われ、ウェハに回路基板を接着材により張り合わせたウ
ェハスケールパッケージ構造を第１の要旨とし、上記ウ
ェハスケールパッケージ構造に用いる、ウェハの電極パ
ッドを再配列させるための回路基板であって、ウェハの
電極パッドとの接続用として、この電極パッドに対応す
る上記回路基板の電極部分に、半田バンプが形成されて
いる回路基板を第２の要旨とする。
【０００６】すなわち、本発明のウェハスケールパッケ
ージ構造は、ウェハに、このウェハの電極パッドを再配
列させるための回路基板を一括積層してなるものであ
る。そして、上記回路基板がチップサイズパッケージ
（ＣＳＰ）ごとに分割可能な回路基板であって、ポリイ
ミド系樹脂を主成分とした絶縁層からなり、上記ウェハ
と回路基板との接続が半田によって行われ、ウェハに回
路基板を接着材により張り合わせるようにしている。こ
のように、本発明のウェハスケールパッケージ構造で
は、ダイシング後のチップに対して個別にパッケージす
るのではなく、ウェハの状態で一括して電極パッドの再
配列を行うと同時にパッケージし、そののち個別のＣＳ
Ｐとして切り出すようにしており、生産性が高く、安価
になる。また、本発明の回路基板は、その電極部分に半
田バンプを形成したものであり、これを利用してウェハ
と回路基板との接続を行うことにより、全ての接続を一
括で行うことができ、また、電気的信頼性も極めて高
い。
【０００７】本発明のウェハスケールパッケージ構造に
おいて、上記絶縁層中に低熱膨脹性の金属箔が含まれて
いる場合には、この金属箔により、回路基板の熱膨張率
を低減させてウェハの熱膨張率に近づけることができ、
ウェハの反りが低減する。
【０００８】本発明の回路基板において、マザーボード
との電気的接続用として、その電気的接続部に対応する
上記回路基板の電極部分に、半田バンプが形成されてい
る場合には、ウェハと貼り合わせた後、改めて半田ボー
ルを搭載する必要がない。
【０００９】本発明の回路基板において、上記電極パッ
ドに対応する上記回路基板の電極部分に設けられた半田
の融点が、上記マザーボードの電気的接続部に対応する
上記回路基板の電極部分に設けられた半田の融点より高
い場合には、マザーボードへの実装温度でウェハスケー
ルパッケージ構造内の半田（電極パッドとの接続のため
の半田）が溶融することがなく、マザーボードへの実装
による接続信頼性の低下が起こらない。
【００１０】つぎに、本発明を詳しく説明する。
【００１１】本発明のウェハスケールパッケージ構造
は、ウェハと、このウェハの電極パッドを再配列させる
ための回路基板とで構成されている。
【００１２】上記回路基板は、導体としての銅回路と、
絶縁層材料としてのポリイミド系樹脂とからなる。
【００１３】上記ウェハスケールパッケージ構造は、ウ
ェハの電極パッドと回路基板の銅回路との接続に半田を
使用する。この半田はウェハの電極パッドに半田バンプ
として形成しておいてもよいが、回路基板の銅回路に予
め半田バンプを形成しておくのが好ましい。この方法に
よれば、ワイヤーボンド接続とは異なり、一括で全ての
接続を行うことができる。また、半田を用いているた
め、電気的信頼性も極めて高い。
【００１４】上記ウェハスケールパッケージ構造の製造
方法を説明する。
【００１５】すなわち、まず、銅層２／ポリイミド系樹
脂層（絶縁層）３からなる２層基材１を準備する（図１
参照）。ついで、図２に示すように、２層基材１の銅層
２をエッチングして、ウェハ７の電極パッド８（図５参
照）の再配列のための回路２ａを形成したのち、ポリイ
ミド系樹脂層３に開孔部３ａを設ける。つぎに、図３に
示すように、回路２ａ面に接着材４を塗布，乾燥したの
ち孔を開け、この開孔部４ａに半田バンプ５を形成する
（図４参照）。もしくは、予めドリル等で開孔部４ａを
設けた接着シート（図示せず）を回路２ａと位置合わせ
して回路２ａ面に仮接着したのち、半田バンプ５を形成
してもよい。このようにして、ウェハ７の電極パッド８
の再配列のための回路基板６を作製する。この回路基板
６は、図８に示すように、ＣＳＰごとに分割可能になっ
ている。つぎに、この回路基板６の開孔部４ａにウェハ
７の電極パッド８と位置合わせし（図５参照）、一括で
プレス積層する（図６参照）。これにより、ウェハ７の
電極パッド８の再配列と同時にウェハ７の機能面の封止
をウェハスケールで行うことができる。つぎに、図７に
示すように、ウェハ７を張り合わせた面と反対面に開口
する、ポリイミド系樹脂層３に設けた開孔部３ａに、マ
ザーボード（図示せず）との接続に利用する半田ボール
９を搭載したのち、これをダイシングして個別のチップ
７ａに分離すると、ＣＳＰ１０を得ることができる（図
８参照）。図において、６ａは分割された回路基板であ
る。
【００１６】この製造方法において、上記開孔部３ａ，
４ａは、ガス，エキシマ等レーザーを用いて開孔しても
よいし、ウェットエッチング法により開孔してもよい。
【００１７】また、上記接着材４もしくは接着シート
は、そののちウェハ７との張り合わせを行うものである
ため、半硬化もしくは熱可塑性であることが好ましく、
ポリイミド系，エポキシ系樹脂，ウレタン系樹脂，ポリ
エーテルイミド系樹脂，シリコーン系樹脂，もしくはこ
れらの混合系樹脂等が用いられる。
【００１８】また、半田バンプ５の形成にあたっては、
上記開孔部４ａに半田ペーストを印刷，リフローしても
よいし、上記開孔部４ａに半田ボールをフラックスを用
いて仮固定し、リフローしてもよい。また、めっきによ
り形成してもよい。
【００１９】また、上記半田ボール９はダイシング後に
搭載してもよい。また、図４において、回路基板６側に
形成した半田バンプ５は、ウェハ７側に予め形成してお
いてもよい。
【００２０】本発明で使用される半田の融点は、ウェハ
７との接続のための半田の融点の方が、マザーボードと
の接続のための半田の融点より高いことが好ましい。こ
れは、マザーボードへの実装温度でウェハスケールパッ
ケージ構造内の半田（ウェハ７の電極パッド８との接続
のための半田）が溶融すると、接続信頼性が低下するた
めである。
【００２１】一方、ウェハサイズが大きくなると、ウェ
ハ７の全面に回路基板６を張り合わせたときに反りが生
じる場合がある。その場合には、回路基板６の熱膨張率
をウェハ７の熱膨張率に近づけるために、回路基板６の
ポリイミド系樹脂層３中に低熱膨張性の金属箔１２を配
置することで改善される。すなわち、ウェハ７の反り
は、回路基板６とウェハ７の張り合わせ時の熱におい
て、それぞれが膨脹する量が異なるために発生する。し
たがって、回路基板６の熱膨張率をウェハ７の熱膨張率
に近づければ、反りが低減される。
【００２２】図９に回路基板６の２層基材１１のポリイ
ミド系樹脂層３中に低熱膨張性の金属箔１２を配設した
ウェハスケールパッケージ構造を示す。このように、ポ
リイミド系樹脂層３中に低熱膨張性の金属箔１２を配設
することにより、回路基板６の熱膨張率を低下させて、
ウェハ７と高温で張り合わせても反りを抑えることがで
きる。
【００２３】このような２層基材１１の製造方法を説明
する。
【００２４】すなわち、銅層２／ポリイミド系樹脂層３
からなる２層基材１と、予めドリル等で孔１２ａを開け
た低熱膨張性の金属箔１２（例えば、Ｆｅ／Ｎｉ合金
箔）と、ポリイミドフィルム１３とを、これらの間にポ
リイミド系接着シート１４を挟んだ状態で重ね（図１０
参照）、加圧加熱接着を行う。これにより、図１１に示
す２層基材１１を作製することができる。
【００２５】ここで用いられる低熱膨張性の金属箔１２
の熱膨張率としては１０ｐｐｍ／℃以下が好ましい。ま
た、低熱膨張性の金属としては、鉄／ニッケル系の合金
が考えられる。この合金は成分の比率により熱膨張率が
異なり、この回路基板に用いる鉄／ニッケル系の合金の
成分比率としては、ニッケル含有率が３１〜５０重量％
が良い。この範囲を外れると、熱膨張率が１０ｐｐｍ／
℃を超え、ウェハ７に張り合わせた時の反りを充分に抑
えることができない。
【００２６】上記金属箔１２の厚みは１０〜２００μ
ｍ、好ましくは１０〜１００μｍ、さらに好ましくは１
０〜５０μｍの範囲内に設定される。この範囲以下であ
ると、回路基板６の熱膨張率を抑えることができない。
また、この範囲以上であると、個別のパッケージに切り
離すことが困難になる。
【００２７】
【発明の実施の形態】つぎに、本発明の実施の形態を図
面にもとづいて説明する。
【００２８】図７は本発明のウェハスケールパッケージ
構造の一実施の形態を示している。図において、１は２
層基材であり、銅層２／ポリイミド系樹脂層３からな
る。４は接着材４であり、この接着材４の開孔部４ａに
設けた半田５により、ウェハ７の電極パッド８と回路基
板６の回路２ａ面が接続している。９は回路基板６のポ
リイミド系樹脂層３の開孔部３ａに設けられた半田ボー
ルである。
【００２９】上記のウェハスケールパッケージ構造を、
つぎのようにして作製することができる。すなわち、ま
ず、銅層２とポリイミド系樹脂層３からなる２層基材１
を用意する（図１参照）。ついで、エッチング法により
銅層２に回路２ａを形成し、ポリイミド系樹脂層３にエ
キシマレーザーを用いて開孔部３ａを設ける（図２参
照）。つぎに、図３に示すように、２層基材１の回路２
ａ面にポリイミド系接着シート４を加圧加熱接着したの
ち、エキシマレーザーを用いて孔を開ける。つぎに、こ
の開孔部４ａに半田ペーストをスクリーン印刷し、窒素
雰囲気中でリフローしたのち、フラックスを洗浄して半
田バンプ５を形成する（図４参照）。このようにして作
製した回路基板６の半田バンプ５をウェハ７の電極パッ
ド８に位置合わせして重ね、加圧加熱接着を行ったの
ち、さらに加圧しながら加熱し、直ちに冷却する。その
のち、ウェハ７と反対面に開口した開孔部３ａに半田ボ
ール９をフラックスを用いて仮固定し、窒素雰囲気中で
リフローしたのち、フラックスを洗浄し半田ボール９を
搭載する（図７参照）。これにより、ウェハスケールパ
ッケージ構造を作製することができる。そののち、これ
をダイシングし、多数のＣＳＰ１０を得ることができ
る。
【００３０】このように、上記実施の形態では、ウェハ
７の状態で一括して電極パッド８の再配列を行ったの
ち、個別のＣＳＰ１０として切り出しているため、生産
性が高く、安価でもある。
【００３１】なお、上記実施の形態では、２層基材１と
して、銅層２とポリイミド系樹脂層３からなる２層基材
１を用いたが、これに代えて、図１１に示すような低熱
膨張性の金属箔１２を含んだ２層基材１１を用いてもよ
い。
【００３２】つぎに、実施例を説明する。
【００３３】
【実施例１】銅層２（厚み１８μｍ）とポリイミド樹脂
層３（厚み２５μｍ）からなる２層基材１を用意する
（図１参照）。ついで、エッチング法により回路２ａ形
成を行い、ポリイミド樹脂層３にエキシマレーザーを用
いて直径３００μｍの開孔部３ａを設けた（図２参
照）。つぎに、回路２ａ面にポリイミド系接着シート４
（新日鉄化学社製：ＳＰＢ−０３５Ａ）を加圧加熱接着
（３０ｋｇ／ｃｍ2 ，１８０℃で３０分）した（図３参
照）のち、エキシマレーザーを用いて直径１００μｍの
孔を開け、この開孔部４ａに半田ペースト（日本スペリ
ア社製：Ｓｎ８ＲＡ−３ＡＭＱ、融点２４０℃）をスク
リーン印刷し、窒素雰囲気中でリフロー後フラックス洗
浄して半田バンプ５を形成した（図４参照）。このよう
にして作製した回路基板６の半田バンプ５をウェハ７の
電極パッド８（Ａｕフラッシュめっき処理）に位置合わ
せして重ね、加圧加熱接着（４０ｋｇ／ｃｍ2 ，１７５
℃で１時間）を行い、さらに２６０℃まで加圧しながら
加熱したのち、直ちに冷却した。そののち、ウェハ７と
反対面に開口した開孔部３ａに半田ボール９（直径５０
０μｍ，融点１８３℃）をフラックスを用いて仮固定
し、窒素雰囲気中でリフロー後、フラックス洗浄し半田
ボール９を搭載した（図７参照）。
【００３４】
【実施例２】実施例１で用いた銅層２／ポリイミド樹脂
層３の２層基材１の代わりに、ポリイミド樹脂層３中に
低熱膨張性の金属箔１２を含んだ２層基材１１（図１１
参照）を用いた。これ以外は、実施例１と同様にしてウ
ェハスケールパッケージ構造を作製した。
【００３５】上記金属箔１２を含んだ２層基材１１を、
つぎのようにして作製した。
【００３６】実施例１で用いた銅層２／ポリイミド樹脂
層３の２層基材１と、予めドリルで直径５００μｍの孔
１２ａを開けたＦｅ／Ｎｉ合金箔１２（Ｎｉ含有量：３
６重量％，厚み３０μｍ）と、ポリイミドフィルム１３
（東レ・デュポン社製：カプトン厚み２５μｍ）とを、
それぞれポリイミド系接着シート１４（新日鐡化学社
製：ＳＰＢ−０３５Ａ）を用いて、図１０に示すように
重ね、加圧加熱接着（４０ｋｇ／ｃｍ2 ，２００℃で１
時間）を行い、２層基材１１を作製した。
【００３７】このように作製した実施例１，２のウェハ
スケールパッケージ構造は、そののち個々のパッケージ
にダイシングしてチップサイズパッケージ（ＣＳＰ）と
して使用することができる。
【００３８】
【発明の効果】以上のように、本発明のウェハスケール
パッケージ構造によれば、ウェハ状態で一括してウェハ
電極パッドの再配列と同時にウェハの機能面を封止する
ことにより、極めて効率的にＣＳＰが製造できるように
なり、生産性が高く、安価になる。また、本発明の回路
基板は、その電極部分に半田バンプを形成したものであ
り、これを利用してウェハと回路基板との接続を行うこ
とにより、全ての接続を一括で行うことができ、また、
電気的信頼性も極めて高い。
【００３９】本発明のウェハスケールパッケージ構造に
おいて、上記絶縁層中に低熱膨脹性の金属箔が含まれて
いる場合には、この金属箔により、回路基板の熱膨張率
を低減させてウェハの熱膨張率に近づけることができ、
ウェハの反りが低減する。
【００４０】本発明の回路基板において、マザーボード
との電気的接続用として、その電気的接続部に対応する
上記回路基板の電極部分に、半田バンプが形成されてい
る場合には、ウェハと貼り合わせた後、改めて半田ボー
ルを搭載する必要がない。
【００４１】本発明において、上記電極パッドに対応す
る上記回路基板の電極部分に設けられた半田の融点が、
上記マザーボードの電気的接続部に対応する上記回路基
板の電極部分に設けられた半田の融点より高い場合に
は、マザーボードへの実装温度でウェハスケールパッケ
ージ構造内の半田（電極パッドとの接続のための半田）
が溶融することがなく、マザーボードへの実装による接
続信頼性の低下が起こらない。
【図面の簡単な説明】
【図１】本発明のウェハスケールパッケージ構造の一実
施の形態の製造方法を示す説明図である。
【図２】上記ウェハスケールパッケージ構造の製造方法
を示す説明図である。
【図３】上記ウェハスケールパッケージ構造の製造方法
を示す説明図である。
【図４】上記ウェハスケールパッケージ構造の製造方法
を示す説明図である。
【図５】上記ウェハスケールパッケージ構造の製造方法
を示す説明図である。
【図６】上記ウェハスケールパッケージ構造の製造方法
を示す説明図である。
【図７】上記ウェハスケールパッケージ構造の製造方法
を示す説明図である。
【図８】上記ウェハスケールパッケージ構造からＣＳＰ
を切り出した状態を示す説明図である。
【図９】上記ウェハスケールパッケージ構造の変形例を
示す説明図である。
【図１０】上記変形例に用いる回路基板の製造方法を示
す説明図である。
【図１１】上記回路基板を示す説明図である。
【符号の説明】
３ ポリイミド系樹脂層 ４ 接着材 ５ 半田バンプ ６ 回路基板 ７ ウェハ ８ 電極パッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長沢 徳 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 桶結 卓司 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 中村 圭 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 4M105 AA03 AA16 CC03 CC04 CC11 CC16 CC31 5E319 AA03 AA07 AB05 BB04 CC33 5E336 AA04 BB12 BC28 CC34 CC58

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ウェハに、このウェハの電極パッドを再
    配列させるための回路基板を一括積層してなるウェハス
    ケールパッケージ構造であって、上記回路基板がチップ
    サイズパッケージ（ＣＳＰ）ごとに分割可能な回路基板
    であって、ポリイミド系樹脂を主成分とした絶縁層から
    なり、上記ウェハと回路基板との接続が半田によって行
    われ、ウェハに回路基板を接着材により張り合わせたこ
    とを特徴とするウェハスケールパッケージ構造。
  2. 【請求項２】 上記絶縁層中に低熱膨脹性の金属箔が含
    まれている請求項１記載のウェハスケールパッケージ構
    造。
  3. 【請求項３】 請求項１または２記載のウェハスケール
    パッケージ構造に用いる、ウェハの電極パッドを再配列
    させるための回路基板であって、ウェハの電極パッドと
    の接続用として、この電極パッドに対応する上記回路基
    板の電極部分に、半田バンプが形成されていることを特
    徴とする回路基板。
  4. 【請求項４】 マザーボードとの電気的接続用として、
    その電気的接続部に対応する上記回路基板の電極部分
    に、半田バンプが形成されている請求項３記載の回路基
    板。
  5. 【請求項５】 上記電極パッドに対応する上記回路基板
    の電極部分に設けられた半田の融点が、上記マザーボー
    ドの電気的接続部に対応する上記回路基板の電極部分に
    設けられた半田の融点より高い請求項４記載の回路基
    板。
JP10202227A 1998-07-16 1998-07-16 ウェハスケールパッケージ構造およびこれに用いる回路基板 Pending JP2000036518A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10202227A JP2000036518A (ja) 1998-07-16 1998-07-16 ウェハスケールパッケージ構造およびこれに用いる回路基板
EP99113855A EP0973197A3 (en) 1998-07-16 1999-07-15 Wafer-scale package structure and circuit board used therein
US09/353,385 US6333469B1 (en) 1998-07-16 1999-07-15 Wafer-scale package structure and circuit board attached thereto
KR1019990028646A KR20000011740A (ko) 1998-07-16 1999-07-15 웨이퍼스케일팩키지구조및이것에사용되는회로판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10202227A JP2000036518A (ja) 1998-07-16 1998-07-16 ウェハスケールパッケージ構造およびこれに用いる回路基板

Publications (1)

Publication Number Publication Date
JP2000036518A true JP2000036518A (ja) 2000-02-02

Family

ID=16454076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10202227A Pending JP2000036518A (ja) 1998-07-16 1998-07-16 ウェハスケールパッケージ構造およびこれに用いる回路基板

Country Status (4)

Country Link
US (1) US6333469B1 (ja)
EP (1) EP0973197A3 (ja)
JP (1) JP2000036518A (ja)
KR (1) KR20000011740A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001045167A2 (en) * 1999-12-14 2001-06-21 Atmel Corporation Integrated circuit package formed at a wafer level
WO2002069401A1 (fr) * 2001-02-28 2002-09-06 Sony Corporation Appareil semi-conducteur, procede de fabrication et appareil electronique
JP2003318234A (ja) * 2002-02-25 2003-11-07 Sony Corp 電子部品および電子部品の製造方法
JP2010067654A (ja) * 2008-09-09 2010-03-25 Sony Corp 半導体装置の製造方法
JP2015198241A (ja) * 2014-03-31 2015-11-09 菱生精密工業股▲分▼有限公司 クワッドフラットノーリードパッケージ装置及びその製造方法
TWI512851B (zh) * 2012-09-01 2015-12-11 Alpha & Omega Semiconductor 帶有厚底部基座的晶圓級封裝器件及其製備方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US7819301B2 (en) 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
JP2000150703A (ja) * 1998-11-06 2000-05-30 Sony Corp 半導体装置及びその組立方法
JP3573048B2 (ja) * 2000-02-14 2004-10-06 松下電器産業株式会社 半導体装置の製造方法
US6281046B1 (en) * 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
DE10029269B4 (de) * 2000-06-14 2005-10-13 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
DE10059178C2 (de) * 2000-11-29 2002-11-07 Siemens Production & Logistics Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
US6521485B2 (en) * 2001-01-17 2003-02-18 Walsin Advanced Electronics Ltd Method for manufacturing wafer level chip size package
EP1283547A1 (en) * 2001-07-31 2003-02-12 United Test Center Inc. Packaging process for semiconductor package
JP2003100666A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置の製造方法
EP1359617A1 (fr) * 2002-04-29 2003-11-05 Valtronic S.A. Procédé de fabrication de modules électroniques
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US6786391B2 (en) * 2002-10-16 2004-09-07 Kac Holdings, Inc. Method of controlling solder deposition utilizing two fluxes and preform
JP4123998B2 (ja) * 2003-03-24 2008-07-23 松下電器産業株式会社 電子回路装置およびその製造方法
US7400040B2 (en) * 2003-06-10 2008-07-15 Intel Corporation Thermal interface apparatus, systems, and methods
US8345433B2 (en) 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
JP5129438B2 (ja) * 2004-09-28 2013-01-30 ローム株式会社 半導体装置
US20060258051A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Method and system for solder die attach
US20070051774A1 (en) * 2005-09-06 2007-03-08 Stipp John N Method of controlling solder deposition on heat spreader used for semiconductor package
US7462939B2 (en) * 2005-10-20 2008-12-09 Honeywell International Inc. Interposer for compliant interfacial coupling
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7808434B2 (en) * 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US7989895B2 (en) 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
US20080296276A1 (en) 2007-05-31 2008-12-04 Quinn William Schartner Welding-Type Power Source with Integrated Open-Circuit Voltage Controller
US10304758B1 (en) * 2013-03-07 2019-05-28 Maxim Integrated Products, Inc Wafer level package device formed using a wafer level lead frame on a carrier wafer having a similar coefficient of thermal expansion as an active wafer
KR102078848B1 (ko) 2013-03-15 2020-02-18 삼성전자 주식회사 멀티 칩 적층 패키지들을 제조하는 방법
JP6656836B2 (ja) * 2015-07-24 2020-03-04 新光電気工業株式会社 実装構造体及びその製造方法
US11387203B2 (en) * 2020-09-08 2022-07-12 Panjit International Inc. Side wettable package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
JPH1032224A (ja) * 1996-07-15 1998-02-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001045167A2 (en) * 1999-12-14 2001-06-21 Atmel Corporation Integrated circuit package formed at a wafer level
WO2001045167A3 (en) * 1999-12-14 2002-05-23 Atmel Corp Integrated circuit package formed at a wafer level
WO2002069401A1 (fr) * 2001-02-28 2002-09-06 Sony Corporation Appareil semi-conducteur, procede de fabrication et appareil electronique
US6794739B2 (en) 2001-02-28 2004-09-21 Sony Corporation Semiconductor device, process for production thereof, and electronic equipment
JP2003318234A (ja) * 2002-02-25 2003-11-07 Sony Corp 電子部品および電子部品の製造方法
JP2010067654A (ja) * 2008-09-09 2010-03-25 Sony Corp 半導体装置の製造方法
TWI512851B (zh) * 2012-09-01 2015-12-11 Alpha & Omega Semiconductor 帶有厚底部基座的晶圓級封裝器件及其製備方法
JP2015198241A (ja) * 2014-03-31 2015-11-09 菱生精密工業股▲分▼有限公司 クワッドフラットノーリードパッケージ装置及びその製造方法

Also Published As

Publication number Publication date
US6333469B1 (en) 2001-12-25
EP0973197A3 (en) 2002-08-21
EP0973197A2 (en) 2000-01-19
KR20000011740A (ko) 2000-02-25

Similar Documents

Publication Publication Date Title
JP2000036518A (ja) ウェハスケールパッケージ構造およびこれに用いる回路基板
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
US5866949A (en) Chip scale ball grid array for integrated circuit packaging
KR100371282B1 (ko) 반도체 장치 및 그 제조 방법
WO2001018864A1 (fr) Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique
JP2001257288A (ja) フリップチップ型半導体装置及びその製造方法
JP2000138313A (ja) 半導体装置及びその製造方法
JPH0888245A (ja) 半導体装置
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JP2001135663A (ja) 半導体装置及びその製造方法
JP3565090B2 (ja) 半導体装置の製造方法
JP2570468B2 (ja) Ｌｓｉモジュールの製造方法
JP2002158307A (ja) 半導体装置及びその製造方法
KR100650728B1 (ko) 스택 패키지 및 그 제조방법
JP2002164475A (ja) 半導体装置
JP2001257229A (ja) バンプを有する電子部品及びその実装方法
JP3623641B2 (ja) 半導体装置
JP2001345132A (ja) 異方導電シート体およびそれを用いたパッケージ構造ならびに半導体装置
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP2000012724A (ja) ベアチップ実装用回路基板
JPH11204565A (ja) 半導体装置
JP3834305B2 (ja) 多層配線基板の製造方法
Schueller et al. New chip scale package with CTE matching to the board
JP4473668B2 (ja) 半導体装置およびその製造方法
JPH11111882A (ja) Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置