JP3573048B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3573048B2
JP3573048B2 JP2000034707A JP2000034707A JP3573048B2 JP 3573048 B2 JP3573048 B2 JP 3573048B2 JP 2000034707 A JP2000034707 A JP 2000034707A JP 2000034707 A JP2000034707 A JP 2000034707A JP 3573048 B2 JP3573048 B2 JP 3573048B2
Authority
JP
Japan
Prior art keywords
resin layer
semiconductor
electrode
forming
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000034707A
Other languages
English (en)
Other versions
JP2001230267A (ja
Inventor
宏 土師
省二 酒見
満 大園
忠彦 境
潔 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000034707A priority Critical patent/JP3573048B2/ja
Priority to US09/781,563 priority patent/US6852572B2/en
Publication of JP2001230267A publication Critical patent/JP2001230267A/ja
Application granted granted Critical
Publication of JP3573048B2 publication Critical patent/JP3573048B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の外部接続用の電極上に金属バンプを形成する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
電子機器の基板などに実装される半導体装置は、従来はウェハ状態で回路パターン形成が行われ、個片に分割された後の半導体素子の外部接続用電極に、リードフレームのピンや金属バンプなどを接続し、この接続部分を含む半導体素子全体を樹脂モールドで封止して半導体装置とするパッケージング工程を経て製造されていた。近年このパッケージング工程をウェハ状態で行う半導体装置の製造方法が採用されるようになっている。この方法では、まず半導体ウェハの表面に樹脂層が形成され、半導体ウェハと樹脂層との２層構造を形成した後に、金属バンプなどの外部接続用電極の形成が行われる。金属バンプの形成には、樹脂層の上から導電性ボールを搭載する方法が一般に用いられる。
【０００３】
【発明が解決しようとする課題】
ところが、半導体ウェハの上に樹脂層が形成された２層構造は、半導体ウェハの主材質であるシリコンと樹脂材料との熱膨張率の相違により、熱変形によってそりを生じやすい。このため、導電性ボールを樹脂層の上に搭載する工程において、このそりのために樹脂層の表面と移載ヘッドに保持された状態の導電性ボール下面との間に部分的に隙間が生じる。この状態で導電性ボールを搭載すると、隙間が存在する部分では、導電性ボールが真空吸着状態から離脱して樹脂層の上面に移る際に落差によって位置ずれや脱落が生じ、正常な搭載が行えないという問題点があった。
【０００４】
そこで本発明は、半導体ウェハの変形を防止し導電性ボールの搭載が正常に行える半導体装置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法は、半導体素子の外部接続用の電極が形成された電極形成面上に樹脂層が形成されこの樹脂層を貫通して前記電極と導通する金属バンプが形成された半導体装置を製造する半導体装置の製造方法であって、複数の半導体素子が形成された半導体ウェハの電極形成面上に半導体素子を封止するための樹脂層を形成する工程と、レーザ加工により前記電極に対応して前記樹脂層を貫通する貫通孔を形成すると共に分割ラインに沿ってこの樹脂層のみを切断分離する部分分離工程と、この部分分離工程後、前記貫通孔内にクリーム半田を充填し、充填したクリーム半田上に半田ボールを搭載し、その後半導体ウェハをリフロー工程で加熱してクリーム半田と半田ボールを溶融して金属バンプを形成する工程と、金属バンプ形成後の半導体ウェハを切断することにより各個片の半導体素子に分割する完全分離工程とを含む。
【０００６】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、電極形成面上に樹脂層を形成した後、半導体ウェハの裏面を削る薄化工程を行なう。
請求項３の半導体装置の製造方法は、半導体素子の外部接続用の電極が形成された電極形成面上に樹脂層が形成されこの樹脂層を貫通して前記電極と導通する金属バンプが形成された半導体装置を製造する半導体装置の製造方法であって、複数の半導体素子が形成された半導体ウェハの電極形成面上に半導体素子を封止するための樹脂層を形成する工程と、レーザ加工により前記電極に対応して前記樹脂層を貫通する貫通孔を形成する工程と、前記半導体素子のみを分割ラインに沿って切断して半導体素子ごとに切断分離する部分分離工程と、この部分分離工程後、前記貫通孔内にクリーム半田を充填し、充填したクリーム半田上に半田ボールを搭載し、その後半導体ウェハをリフロー工程で加熱してクリーム半田と半田ボールを溶融して金属バンプを形成する工程と、金属バンプ形成後の樹脂を切断することにより各個片の半導体素子に分離する完全分離工程とを含む。
請求項４記載の半導体装置の製造方法は、半導体素子の外部接続用の電極が形成された電極形成面上に樹脂層が形成されこの樹脂層を貫通して前記電極と導通する金属バンプが形成された半導体装置を製造する半導体装置の製造方法であって、半導体ウェハの回路形成面に半導体素子の分割位置に沿って溝を形成する工程と、前記溝を形成した後前記電極形成面上に半導体素子を封止するための樹脂層を形成する工程と、樹脂層を形成した後、半導体ウェハの裏面を前記溝が見えるまで削ることにより半導体ウェハのみを半導体素子ごとに分離する部分分離工程と、レーザ加工により前記電極に対応して前記樹脂層を貫通する貫通孔を形成する工程と、この部分分離工程後、前記貫通孔内にクリーム半田を充填し、充填したクリーム半田上に半田ボールを搭載し、その後半導体ウェハをリフロー工程で加熱してクリーム半田と半田ボールを溶融して金属バンプを形成する工程と、金属バンプ形成後の樹脂層を切断することにより各個片の半導体素子に分離する完全分離工程とを含む。
【０００７】
本発明によれば、複数の半導体素子が形成された半導体ウェハもしくはこの半導体ウェハの表面に形成された樹脂層のいずれか一方のみを切断分離し、この部分分離工程後の樹脂層の上面に導電性ボールを搭載して前記電極と導通する金属バンプを形成することにより、金属バンプ形成のための導電性ボール搭載時に半導体ウェハには熱変形によるそりが発生せず、良好な状態で導電性ボールを搭載することができる。
【０００８】
【発明の実施の形態】
（実施の形態１）
図１、図２は本発明の実施の形態１の半導体装置の製造方法の工程説明図である。図１（ａ），（ｂ），（ｃ），（ｄ）、図２（ａ），（ｂ），（ｃ），（ｄ）は、半導体装置の製造方法を工程順に示している。
【０００９】
図１（ａ）において、１は複数の半導体素子が形成された半導体ウェハである。半導体ウェハ１の上面には、外部接続用の電極２が形成されている。図１（ｂ）に示すように、半導体ウェハ１の電極形成面には樹脂層３が形成される。樹脂層形成の方法として本実施の形態では、エポキシ樹脂やポリイミド樹脂などの樹脂材料を２００μｍ程度の厚さのシート状に加工した樹脂膜を接着剤によって半導体ウェハ１上面に貼付する方法が用いられる。なお、樹脂層３を形成する方法として、樹脂膜を用いる替わりに液状の樹脂を前記電極形成面上に均一に塗布する方法などを用いてもよい。
【００１０】
この樹脂層３は、半導体ウェハ１の表面を保護するのみならず、半導体ウェハ１から半導体素子１’が切り出された後においてもそのまま封止用の樹脂として機能する。したがって、樹脂層３に用いる樹脂材料には半導体素子１’を保護するための封止機能を有するものが選ばれる。すなわち、耐湿性、耐マイグレーション性、外力に対する十分な強度、電気絶縁性等、封止材として満足できる性能を有するものでなければならない。このような樹脂は、既に半導体装置の製造に用いられているものでよい。また、半導体装置を基板に実装した後の信頼性を高めるために、上述した樹脂にＳｉＯ２等のフィラーを混合したものを使用してもよい。
【００１１】
次に、樹脂層３が形成された半導体ウェハ１は、裏面を削る薄化工程に送られる。図１（ｃ）に示すように、半導体ウェハ１の裏面、すなわち樹脂層３が形成された面の反対面側を研削する（破線で示す半導体ウェハ１参照）。なお研削によって薄く加工されていく半導体ウェハ１に対しても加工時の応力が作用するが、樹脂層３によって補強されているので破壊の心配がない。
【００１２】
次に、上記の状態の半導体ウェハ１に対して貫通孔形成が行われる。この貫通孔形成にはレーザ加工が用いられ、電極２の位置に対応して樹脂層３を貫通する貫通孔３ａを形成する。樹脂層３の所定位置にレーザ光を照射することにより、図２（ａ）に示すように樹脂層３には電極２の表面に到達する貫通孔３ａが形成される。また貫通孔形成と共にこの工程では、樹脂層３のみをレーザにより各個片の分割ラインに沿って切断分離する。すなわち、この工程は樹脂層３のみを切断分離する部分分離工程となっている。
【００１３】
次に、貫通孔３ａ位置に電極２と導通する金属バンプを形成する工程について説明する。図２（ａ）に示すようにクリーム半田５がスキージ等のへら状のものを用いて貫通孔３ａ内に充填される。次いで、樹脂層３の貫通孔３ａに充填されたクリーム半田５上には、図２（ｂ）に示すように吸着ヘッド８を用いて導電性ボールとしての半田ボール６が搭載される。この半田ボール６はクリーム半田５と同じ半田で形成されている。
【００１４】
この半田ボール搭載工程に先だって、樹脂層３は各個片相当位置で切断分離されているので、樹脂層３が連続した状態で半導体ウェハ１と接合された２層構造において熱変形によって生じるそりが発生しない。このため、吸着ヘッド８によって半田ボール６を搭載する際に、樹脂層３の上面は均一な高さに保たれ、吸着ヘッド８に保持された半田ボール６と樹脂層３の上面との間に隙間が生じない。これにより、そりが生じた状態で半田ボール６を搭載する場合に前記隙間を半田ボール６が落下することによって生じる位置ずれや脱落などの不具合が発生しない。
【００１５】
この後半導体ウェハ１はリフロー工程に送られここで加熱される。これにより、半田ボール６およびクリーム半田５中の半田粒子が溶融し、電極２上面と半田接合される。これにより、図２（ｃ）に示すように、樹脂層３を貫通して電極２と導通する金属バンプ７が形成される。
【００１６】
以上のように金属バンプ７が形成された半導体ウェハ１は、切断手段にセットされる。ここで半導体ウェハ１を樹脂層３の切断位置に沿って切断することにより、半導体ウェハ１は各半導体素子１’ごとに個片に分離され、完全分離される。これにより、図２（ｄ）に示すように半導体素子１’の電極形成面に樹脂層３が形成されこの樹脂層３を貫通して電極２と導通する金属バンプ７が形成された半導体装置９が完成する。
【００１７】
（実施の形態２）
図３、図４は本発明の実施の形態２の半導体装置の製造方法の工程説明図である。図３（ａ），（ｂ），（ｃ），（ｄ）、図４（ａ），（ｂ），（ｃ），（ｄ）は、半導体装置の製造方法を工程順に示している。本実施の形態２は、半導体ウェハと樹脂層との２層構造を部分分離する工程において、実施の形態１と異なり、半導体ウェハのみを切断分離するものである。
【００１８】
図３（ａ）において、１１は実施の形態１に示す半導体ウェハ１と同様の複数の半導体素子が形成された半導体ウェハである。半導体ウェハ１１の上面には、外部接続用の電極１２が形成されている。これ以降の樹脂層形成工程、半導体ウェハ１１の薄化工程については、図１（ｂ），（ｃ）に示す実施の形態１と同様である。
【００１９】
次に、上記の状態の半導体ウェハ１１に対して貫通孔形成および半導体ウェハ１１の切断が行われる。この貫通孔形成は実施の形態１と同様にレーザ加工によって行われ、これにより図３（ｄ）に示すように樹脂層１３に電極１２の表面に到達する貫通孔１３ａが形成される。また貫通孔形成と共にこの工程では、半導体ウェハ１１のみを各個片の分割ラインに沿って切断し、個片の半導体素子１１’に切断分離する。すなわち、この工程は半導体ウェハ１１のみを切断分離する部分分離工程となっている。
【００２０】
この後、貫通孔１３ａ位置に電極１２と導通する金属バンプを形成する。ここでは、実施の形態１と同様に図４（ａ）に示すように、クリーム半田５が貫通孔１３ａ内に充填され、次いで図４（ｂ）に示すように、樹脂層１３の貫通孔１３ａ上には半田ボール６が搭載される。
【００２１】
この半田ボール搭載工程に先だって、半導体ウェハ１１は各個片相当位置で切断分離されているので、半導体ウェハ１１が連続した状態で樹脂層１３と接合された２層構造において熱変形によって生じるそりがなく、したがって実施の形態１と同様に、半田ボール６の搭載において半田ボール６の位置ずれや脱落などの不具合が発生しない。
【００２２】
この後半導体素子１１’が樹脂層１３によって連結された状態の半導体ウェハ１１は、実施の形態１と同様にリフロー工程に送られここで加熱される。これにより、図４（ｃ）に示すように、樹脂層１３上面には電極１２と導通する金属バンプ７が形成される。
【００２３】
以上のように金属バンプ７が形成された半導体ウェハ１１（半導体素子１１’の連結体）は、切断手段にセットされる。ここで樹脂層１３を半導体素子１１’の切断位置に沿って切断することにより、半導体ウェハ１１は各個片に分離され、完全分離される。これにより図４（ｄ）に示すように半導体素子１１’の電極形成面に樹脂層１３が形成されこの樹脂層１３を貫通して電極１２と導通する金属バンプ７が形成された半導体装置１９が完成する。
【００２４】
（実施の形態３）
図５、図６は本発明の実施の形態３の半導体装置の製造方法の工程説明図である。図５（ａ），（ｂ），（ｃ），（ｄ）、図６（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）は、半導体装置の製造方法を工程順に示している。本実施の形態３は、予め半導体ウェハ上面に溝を形成しておき、樹脂層形成後に半導体ウェハの裏面を削ることにより半導体ウェハのみを切断分離するものである。
【００２５】
図５（ａ）において、２１は実施の形態１に示す半導体ウェハ１と同様の、複数の半導体素子が形成された半導体ウェハである。半導体ウェハ２１の上面には、外部接続用の電極２２が形成されている。半導体ウェハ２１の下面には、粘着層２４によって樹脂の保護シート２５が貼着されている。保護シート２５は以下に説明する溝形成工程中に半導体ウェハ２１を補強する役割を有している。
【００２６】
保護シート２５によって補強された半導体ウェハ２１は、溝形成工程に送られる。ここでは、図５（ｂ）で示すように半導体ウェハ２１の上面に個片の分割位置に沿って溝２１ａが形成される。この溝形成後、図５（ｃ）に示すように、半導体ウェハ２１の上面には樹脂層２３が形成される。この樹脂層形成は、実施の形態１と同様に行われる。
【００２７】
次いで、図５（ｄ）に示すように半導体ウェハ２１の下面から保護シート２５が剥離され、この後半導体ウェハ２１は薄化工程に送られる。ここでは、実施の形態１と同様に、半導体ウェハ２１の裏面を研削により除去する。このとき、図５（ｂ）で形成された溝が裏側から見えるまで研削が行われる。これにより、半導体ウェハ２１は溝２１ａにより個片の半導体素子２１’に切断分離される。すなわち、本実施の形態３では、溝形成工程と薄化工程によって半導体ウェハ２１のみが切断分離され、これらの２工程によって部分分離工程が構成されている。
【００２８】
この後、この状態の半導体ウェハ２１に対して貫通孔形成が行われる。この貫通孔形成は実施の形態１と同様にレーザ加工によって行われる。この後、貫通孔２３ａ位置に電極２２と導通する金属バンプが形成される。図６（ｃ）に示すように、実施の形態１，２と同様にクリーム半田５が貫通孔２３ａ内に充填され、次いで図６（ｄ）に示すように、樹脂層２３の貫通孔２３ａ上には半田ボール６が搭載される。
【００２９】
この半田ボール搭載工程に先だって、半導体ウェハ２１は各個片相当位置で切断分離されているので、半導体ウェハ２１が連続した状態で樹脂層２３と接合された２層構造において熱変形によって生じるそりがなく、したがって実施の形態１、２と同様に、半田ボール６の搭載において半田ボール６の位置ずれや脱落などの不具合が発生しない。
【００３０】
この後半導体素子２１’が樹脂層２３によって連結された状態の半導体ウェハ２１は、実施の形態１，２と同様にリフロー工程に送られここで加熱される。これにより、図６（ｅ）に示すように、樹脂層２３上面には電極２２と導通する金属バンプ７が形成される。
【００３１】
以上のように金属バンプ７が形成された半導体ウェハ２１（半導体素子の連結体）は、切断手段にセットされる。ここで樹脂層２３を半導体素子２１’の切断位置に沿って切断することにより、連続状態の半導体素子２１’は各個片に分離され完全分離される。これにより図６（ｆ）に示すように、半導体素子２１’の電極形成面に樹脂層２３が形成されこの樹脂層２３を貫通して電極２２と導通する金属バンプ７が形成された半導体装置２９が完成する。
【００３２】
上記説明したように、本発明の各実施の形態では、半導体ウェハの上面に樹脂層が形成されこの樹脂層を貫通して半導体素子と導通する金属バンプを形成して成る半導体装置の製造において、金属バンプ形成のための導電性ボールの搭載に先立って半導体ウェハもしくは樹脂層のいずれか一方のみを切断する部分分離を行うことにより、ウェハ状態で複数の半導体素子に対して導電性ボールを一括して効率よく搭載できると共に、半導体ウェハと樹脂層の２層構造において熱変形によって生じるそりを防止することができる。これにより、導電性ボールの搭載において導電性ボールと樹脂層との間に隙間のない良好な状態で導電性ボールの搭載を行うことができ、導電性ボールの位置ずれや脱落などの搭載不具合を防止することができる。
【００３３】
【発明の効果】
本発明によれば、複数の半導体素子が形成された半導体ウェハもしくはこの半導体ウェハの表面に形成された樹脂層のいずれか一方のみを切断分離し、この部分分離工程後の半導体ウェハに導電性ボールを搭載して前記電極と導通する金属バンプを形成するようにしたので、金属バンプ形成のための導電性ボール搭載時に半導体ウェハには熱変形によるそりが発生せず、良好な状態で導電性ボールを搭載することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の製造方法の工程説明図
【図２】本発明の実施の形態１の半導体装置の製造方法の工程説明図
【図３】本発明の実施の形態２の半導体装置の製造方法の工程説明図
【図４】本発明の実施の形態２の半導体装置の製造方法の工程説明図
【図５】本発明の実施の形態３の半導体装置の製造方法の工程説明図
【図６】本発明の実施の形態３の半導体装置の製造方法の工程説明図
【符号の説明】
１、１１、２１ 半導体ウェハ
１’、１１’、２１’半導体素子
２、１２、２２ 電極
３、１３、２３ 樹脂層
３ａ、１３ａ、２３ａ 貫通孔
５ クリーム半田
６ 半田ボール
７ 金属バンプ
９、１９、２９ 半導体装置

Claims (4)

  1. 半導体素子の外部接続用の電極が形成された電極形成面上に樹脂層が形成されこの樹脂層を貫通して前記電極と導通する金属バンプが形成された半導体装置を製造する半導体装置の製造方法であって、複数の半導体素子が形成された半導体ウェハの電極形成面上に半導体素子を封止するための樹脂層を形成する工程と、レーザ加工により前記電極に対応して前記樹脂層を貫通する貫通孔を形成すると共に分割ラインに沿ってこの樹脂層のみを切断分離する部分分離工程と、この部分分離工程後、前記貫通孔内にクリーム半田を充填し、充填したクリーム半田上に半田ボールを搭載し、その後半導体ウェハをリフロー工程で加熱してクリーム半田と半田ボールを溶融して金属バンプを形成する工程と、金属バンプ形成後の半導体ウェハを切断することにより各個片の半導体素子に分割する完全分離工程とを含むことを特徴とする半導体装置の製造方法。
  2. 電極形成面上に樹脂層を形成した後、半導体ウェハの裏面を削る薄化工程を行なうことを特徴とする請求項１記載の半導体装置製造方法。
  3. 半導体素子の外部接続用の電極が形成された電極形成面上に樹脂層が形成されこの樹脂層を貫通して前記電極と導通する金属バンプが形成された半導体装置を製造する半導体装置の製造方法であって、複数の半導体素子が形成された半導体ウェハの電極形成面上に半導体素子を封止するための樹脂層を形成する工程と、レーザ加工により前記電極に対応して前記樹脂層を貫通する貫通孔を形成する工程と、前記半導体素子のみを分割ラインに沿って切断して半導体素子ごとに切断分離する部分分離工程と、この部分分離工程後、前記貫通孔内にクリーム半田を充填し、充填したクリーム半田上に半田ボールを搭載し、その後半導体ウェハをリフロー工程で加熱してクリーム半田を半田ボールを溶融して金属バンプを形成する工程と、金属バンプ形成後の樹脂を切断することにより各個片の半導体素子に分離する完全分離工程とを含むことを特徴とする半導体装置の製造方法。
  4. 半導体素子の外部接続用の電極が形成された電極形成面上に樹脂層が形成されこの樹脂層を貫通して前記電極と導通する金属バンプが形成された半導体装置を製造する半導体装置の製造方法であって、半導体ウェハの回路形成面に半導体素子の分割位置に沿って溝を形成する工程と、前記溝を形成した後、前記電極形成面上に半導体素子を封止するための樹脂層を形成する工程と、樹脂層を形成した後、半導体ウェハの裏面を前記溝が見えるまで削ることにより半導体ウェハのみを半導体素子ごとに分離する部分分離工程と、レーザ加工により前記電極に対応して前記樹脂層を貫通する貫通孔を形成する工程と、この部分分離工程後、前記貫通孔内にクリーム半田を充填し、充填したクリーム半田上に半田ボールを搭載し、その後半導体ウェハをリフロー工程で加熱してクリーム半田と半田ボールを溶融して金属バンプを形成する工程と、金属バンプ形成後の樹脂層を切断することにより各個片の半導体素子に分離する完全分離工程とを含むことを特徴とする半導体装置の製造方法。
JP2000034707A 2000-02-14 2000-02-14 半導体装置の製造方法 Expired - Fee Related JP3573048B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000034707A JP3573048B2 (ja) 2000-02-14 2000-02-14 半導体装置の製造方法
US09/781,563 US6852572B2 (en) 2000-02-14 2001-02-13 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000034707A JP3573048B2 (ja) 2000-02-14 2000-02-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001230267A JP2001230267A (ja) 2001-08-24
JP3573048B2 true JP3573048B2 (ja) 2004-10-06

Family

ID=18559006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000034707A Expired - Fee Related JP3573048B2 (ja) 2000-02-14 2000-02-14 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6852572B2 (ja)
JP (1) JP3573048B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003031912A2 (en) * 2001-10-05 2003-04-17 The Charles Stark Draper Laboratory, Inc. Tuning fork gyroscope
JP2005209861A (ja) * 2004-01-22 2005-08-04 Nippon Steel Corp ウェハレベルパッケージ及びその製造方法
US8592286B2 (en) * 2005-10-05 2013-11-26 Stats Chippac Ltd. Ultra-thin wafer system and method of manufacture thereof
KR100837269B1 (ko) * 2006-05-22 2008-06-11 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
JP2012069747A (ja) * 2010-09-24 2012-04-05 Teramikros Inc 半導体装置およびその製造方法
US20120315727A1 (en) * 2011-06-10 2012-12-13 Shanghai Kaihong Electronic Company Limited Thin Power Package
JP2014165200A (ja) * 2013-02-21 2014-09-08 Shin Etsu Chem Co Ltd 半導体チップの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
US5863813A (en) * 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
JP2000036518A (ja) * 1998-07-16 2000-02-02 Nitto Denko Corp ウェハスケールパッケージ構造およびこれに用いる回路基板
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US20020014693A1 (en) * 2000-03-21 2002-02-07 Pollock Jeffrey James Molded array package for facilitating device singulation
US6403449B1 (en) * 2000-04-28 2002-06-11 Micron Technology, Inc. Method of relieving surface tension on a semiconductor wafer
US6291317B1 (en) * 2000-12-06 2001-09-18 Xerox Corporation Method for dicing of micro devices
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20010018233A1 (en) 2001-08-30
JP2001230267A (ja) 2001-08-24
US6852572B2 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
TWI536519B (zh) 半導體封裝結構以及其製造方法
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
KR100652242B1 (ko) 플립칩형 반도체장치, 이의 제조를 위한 제조방법 및 이런 플립칩형 반도체장치를 사용하여 전자제품을 제조하기 위한 제조방법
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP4992904B6 (ja) 半導体装置の製造方法
US10679916B2 (en) Circuit module and manufacturing method thereof
KR20010104626A (ko) 반도체장치 및 그 제조방법
KR20090103886A (ko) 전기 상호접속 구조물 및 그 형성 방법
JPWO2008038345A6 (ja) 半導体装置の製造方法
WO2014054451A1 (ja) 半導体装置及びその製造方法
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP2701589B2 (ja) 半導体装置及びその製造方法
TWI433282B (zh) 半導體裝置及其製造方法
JP3573048B2 (ja) 半導体装置の製造方法
JP2004273604A (ja) 半導体装置と半導体電子部品との製造方法と半導体電子部品
KR20010105210A (ko) 실장 신뢰성이 우수한 수선 가능한 플립 칩형 반도체 장치및 제조 방법
JP4415443B2 (ja) 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体
JP2002222824A (ja) 半導体装置及びその製造方法
JP4085572B2 (ja) 半導体装置及びその製造方法
JP2000150716A (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
TWI740350B (zh) 半導體裝置之製造方法
JP2000260817A (ja) 半導体装置およびその製造方法
JP3525808B2 (ja) 半導体装置の製造方法および半導体装置
JP3825370B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040621

LAPS Cancellation because of no payment of annual fees