KR20010104626A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20010104626A
KR20010104626A KR1020010022093A KR20010022093A KR20010104626A KR 20010104626 A KR20010104626 A KR 20010104626A KR 1020010022093 A KR1020010022093 A KR 1020010022093A KR 20010022093 A KR20010022093 A KR 20010022093A KR 20010104626 A KR20010104626 A KR 20010104626A
Authority
KR
South Korea
Prior art keywords
semiconductor
bumps
adhesive layer
semiconductor chip
forming
Prior art date
Application number
KR1020010022093A
Other languages
English (en)
Other versions
KR100384260B1 (ko
Inventor
우루시마미치타카
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010104626A publication Critical patent/KR20010104626A/ko
Application granted granted Critical
Publication of KR100384260B1 publication Critical patent/KR100384260B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체장치(3)는 반도체칩(11), 패드전극들(12) 위에 스터드범프법으로써 형성된 Au볼범프들(21), 및 패드전극들(12)이 형성된 반도체칩(11) 표면에 제공된 열가소성 접착층(22)을 포함하며, Au볼범프들(21)의 상단들은 접착층(22)의 표면에서부터 돌출한다. 반도체칩 위에 전기접속을 위한 범프들과 접착기능을 갖는 접착수지를 형성함으로써 신뢰성있는 접합이 실현될 수 있다. 더욱이, 본 발명은 동박을 반도체웨이퍼에 접합하여, 배선패턴, 접착층을 통해 서로 접합된 범프들에 의해 전기접속이 달성되는 멀티칩모듈 등을 형성하는 방법을 제공한다.

Description

반도체장치 및 그 제조방법{Semiconductor device and manufacturing method of the same}
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 보다 상세하게는, 플립칩방식의 고밀도형 반도체장치(HDP: High Density Package), 개재기(interposer) 위에 실장된 HDP를 구비한 반도체장치(특히, CSP: Chip Size (Scale) Package), 및 복수개의 HDP들을 구비한 멀티칩모듈(MCM: Multi Chip Module, 스택형MCP(Multi Chip Package)), 그리고 그 제조방법에 관한 것이다.
근년에, 반도체장치에 고밀도로 실장하는 것에 대한 연구개발이 수행되고 있고, 패키지형태 또는 실장방법에 대한 다수의 구조들 및 방식들이 제안되고 있다. 그 형태는 핀 수의 증가에 대한 요구와 크기 및 중량의 감소에 대한 요구에 응답하여 전통적인 기존의 반도체패키지인 GPF(Quad Flat Package)에서부터 BGA(Ball Grid Array)패키지로 옮아가고 있다. 칩크기와 실질적으로 동일한 감소된 패키지크기를 갖는 CSP라 불리는 고밀도반도체패키지가 소형 전자기기에 종종 채용되고 있다.
현재, 이러한 BGA 및 CSP에 주로 사용되는 세 종류의 개재기들로는, 폴리이미드 등으로 만들어진 배선테이프, 유리에폭시 등으로 만들어진 인쇄배선판 형태의 인쇄회로기판, 및 세라믹기판이 있다. 개재기들은 반도체칩을 이 반도체칩이 실장되는 기판과 전기 기계적으로 연결시키는 역할을 한다.
플립칩기법은 반도체칩들을 고밀도로 개재기 위에 실장하기 위한 이상적인 기법이다. 도 1a는 플립칩기법을 사용하는 기존의 플립칩BGA의 단면도이다. 플립칩기법은 반도체칩(11)의 전극들(12) 위에 형성된 범프들(돌기전극들, 13)을 갖는 반도체장치(1)를 채용한다. 범프들(13)은 Au, Cu, Pb-Sn 등으로 만들어지며, 사진식각술(photolithography) 및 도금으로써 형성된다. 반도체장치(1)는 개재기(14)에 앞면을 아래로 하여 접합된다. 이 때, 범프들(13)은 개재기(14) 표면의 구리배선(15)의 개별적인 부분들에 형성된 본딩패드들(16)에 금속접합을 통해 전기적으로 접속된다. 플립칩기법에 따르면, 증가된 핀 수, 감소된 실장면적, 고속의 신호처리가 반도체칩들에 실현될 수 있다.
그러나, 이러한 플립칩 실장에서는, 반도체칩(11)과 개재기(14)간의 열팽창의 차이가 반도체장치(1) 및 개재기(14)간의 접합부들에 응력을 집중시켜 반도체장치(1)가 개재기(14) 위에 실장될 때 불완전한 접속이 일어나게 한다. 이런 이유로, 충분한 신뢰도가 확보되기는 어렵다. 따라서 실장신뢰도를 확보하기 위해 노력하는 것과 실장 후에 결함있는 아이템을 개별적으로 교체하는 것이 필수적이다.
그러한 실장신뢰도를 확보하기 위하여, 언더필(underfill)기법이 반도체칩(1)과 개재기(14) 간에 보호수지를 채우기 위해 개발되었다. 도 1b는 플립칩기법과 언더필기법을 사용하는 기존의 플립칩BGA의 단면도이다. 언더필기법은, 반도체장치(1)가 개재기(14) 위에 실장된 후, 에폭시수지와 같은 언더필수지(17)가 반도체칩(11)의 표면을 보호하고 범프들(13)의 주변을 보강하기 위해 반도체칩(11)과 개재기(14)의 사이를 채우도록 실현되어, 그것에 의해 신뢰도가 더욱 높게되는 접속이 달성된다.
그러나, 언더필기법은, 더 작은 피치(미세피치)의 전극들(12), 동반되는 더 작은 크기의 범프들(13), 및 반도체칩(11) 및 개재기(14)간의 더 작은 갭으로 인해 언더필수지(17)가 반도체칩(11) 및 개재기(14) 사이를 완전히 채우는 것이 곤란하며, 실장 후에 어떤 채워지지 않은 부분(보이드)이 존재하는 지를 점검하기가 곤란하다는 점에서 문제가 있다.
이러한 문제를 해결할 수 있는 방법이 일본공개특허공보 평5-3183호에 개시되어 있다. 이 공보에 개시된 방법에서는, 도 2에 보인 것처럼, 우선, 범프들(13)이 반도체웨이퍼(20)에 배치된 많은 반도체칩들(11)의 전극들(12) 위에 제공된다(도 2b). 다음으로, 수지가 반도체웨이퍼(20)(반도체칩(11))의 표면에 도포되어 보호막(18)을 형성한다. 그 후, 보호막(18)이 경화된(도 2c) 다음, 반도체웨이퍼(20)(반도체칩(11))의 뒷면은 칩이 얇아지도록 연마된다(도 2d). 보호막(18)은 범프들(13)의 표면들을 노출시키도록 연마되어, 반도체장치(2)가 완성된다.
반도체장치(2)가 개재기 위에 실장될 때, 범프들(13)에 대한 접합을 위한 개재기 위에 범프들도 제공된다.
이 방법에서, 반도체칩(11)의 표면은 덮여져 확실하게 보호된다. 양호한 아이템들만이 전기적인 선택을 수행하여 개재기 위에 실장될 수 있고, 이 방법은, 보호수지(18)의 형성 후에 반도체웨이퍼(20)(반도체칩(11))의 연마가 대략 50㎛까지의 얇은 칩을 생산할 수 있게 하므로, 더 작은 두께를 제공하는데 적합하다. 더구나, 장치가 에폭시수지 등에 의해 개재기에 완전하게 고정되지는 않으므로, 개재기 위에 실장한 후에 어떤 결함이 발생하는 경우에도, 교체가 개별적으로 용이하게 이루어질 수 있다.
한편, 일본공개특허공보 평11-26642호는, 범프들(80)을 갖는 반도체장치(70), 관통홀들(102)을 갖는 접착시트(98), 및 접속홀들(96)을 갖는 개재기(72B)가 조립되기 전에 개별적으로 제조되는 방법을 개시한다. 이 방법에 의하면, 펌프들(80)이 접속홀들(96)과 정렬된 후, 관통홀들(102)이 대향범프들(80) 및 접속홀들(96) 사이에 개재되도록 접착시트(98)는 반도체장치몸체(70) 및 개재기(72B) 사이에 개재된다. 반도체장치(70)는 개재기(72B)에 대고 눌러져, 범프들(80)은 관통홀들(102)을 통과하여 접속홀들(96)에 접속되고, 그것들은 서로 접합고정된다(도 3 참조).
더구나, 일본공개특허공보 평11-26642호는 이방성전도막이 접착시트(98) 대신으로 사용되는 방법을 개시한다.
일본공개특허공보 평8-102474호는, 전극들이 형성된 반도체칩의 주표면에 접착제가 도포된 후 전극들이 노출되는 홀들을 접착층에 형성하도록 전극들 위의 일부 접착제가 제거된 다음 범프들이 그 홀들을 채우는 방법을 개시한다. 이 방법에 의하면, 접착층은 반도체웨이퍼의 하나의 전체 표면에서 폴리이미드 또는 에폭시와 같은 광감성 수지로 형성되고, 홀들은 전극패드들이 노출될 접착층 부분들에 화학적 식각을 통해 형성된다. 그 후, Au와 같은 금속이 도금 등을 통해 홀들 속에 채워진다.
그러나, 전술한 종래기술들은 다음과 같은 문제들을 가진다.
일본공개특허공보 평5-3183호에 개시된 방법의 경우, 보호막(18)에 의해 고정된 범프들(13)과 반도체칩(11)은 기판 위에 실장될 때 반도체칩(11) 및 범프들(13)의 접합면에 신뢰도를 제공한다. 그러나, 다양한 개재기들 위에 실장되는 경우에는, 그러한 개재기들과의 접합에 대해 충분한 신뢰도가 확보될 수 없다. 또한, 더 얇은 반도체칩(11)은 접합부에서부터 반도체칩(11)으로 열응력 및 휨(warp)응력이 가해지게 하여 반도체칩(11)이 파괴되게 한다. 이는 다양한 개재기들 위에 실장될 때에 접속단자들(범프들)에만 가해지는 열응력 및 휨응력이 단자들의 배치, 핀 수, 칩(패키지)의 크기, 칩의 두께 등에 높은 의존도를 가지기 때문이다.
접합의 신뢰도를 확보하기 위하여, 언더필수지를 주입하자는 요구가 제기되었다. 그러나, 이 경우, 실장구조가 복잡해지고 실장단계들의 수는 증가되어 더 많은 비용이 요구되게 한다. 더구나, 전술한 바와 같이, 언더필수지를 반도체칩과 개재기 사이에 주입하는 것은, 특히 핀 수가 1000개 이상인 경우에 어렵고, 보이드들이 빈번하게 발생하여 값비싼 기판이 쉽사리 실용성없는 재료로 변경된다.
일본공개특허공보 평11-26642호에 개시된 방법에 의하면, 실장이 순조롭게 수행된다면, 접착시트(98)는 반도체장치(70) 및 개재기(72B) 둘 다에 접착되어 범프들(80)의 주변을 보강하고, 그것에 의해 접합의 신뢰도를 확보할 수 있게 한다.
그러나, 관통홀들(102)이 대향범프들(80) 및 접속홀들(96) 간에 정확히 위치되도록 접착시트(98)의 위치를 제어하기가 어렵다. 이렇게 정확히 배치하는 것은 특히 반도체장치가 소형화되어 더욱 미세한 피치의 전극들과 더 작은 범프들을 가지게 될수록 더욱 어려워지기 때문에, 반도체장치들의 소형화에 장애가 된다. 추가로, 실장 이전부터 범프들(80)의 주변을 보강하는 부재가 바람직하나 현재는 없는 실정이므로, 부하가 프레싱시에 범프들(80)에 가해져 곧바로 불완전한 접속을 야기하게 된다. 시트의 위치를 정하는 것이 이방성전도막이 사용될 때에는 필요하지 않지만, 프레싱할 때에 범프들에 가해진 부하도 불완전한 접속을 야기하는 경향이 있다. 더욱이, 보통은, 이방성전도막이 그렇게 값이 싼 편도 아니다.
따라서, 일본공개특허공보 평11-26642호에 개시된 방법에 의하면, 고밀도의 전극들, 예를 들면 10㎜ ×10㎜의 면적에 형성된 100핀 전극들을 갖는 반도체장치를 저비용으로 신뢰성있게 실장하는 것이 어렵다.
일본공개특허공보 평8-102474호에 개시된 방법에서는, 전극들이 형성된 반도체칩의 주표면 위의 접착층에 홀들이 형성된 후, 범프들은 홀들속으로 채워진다. 따라서, 전선접합기법의 응용이 되는 스터드(stud)범프법은 사용될 수 없다. 전선접합기법을 사용하는 것이 불가능하기 때문에 개개의 경우들을 다루는 능력을 가질 수 없다는 문제가 나타나고 유연성있는 제조를 수행하는 것이 곤란하게 된다.
한편, 개재기의 기본재료인 폴리이미드, BT수지, 세라믹 등은 값이 비싸기 때문에 제품가격에서 큰 몫을 차지한다는 우려가 제기된다. 따라서, 값이 비싸지 않아 대신할 수 있는 수단 또는 방법이 소망된다.
플립칩방식의 기존의 BGA형 반도체패키지가 채용하여 반도체칩의 현저히 작은 패드피치인 200㎛를 지지하기 위해 개재기로서 적층(built-up)BT기판을 채용한다. 그러나, 적층BT기판은 값이 비싸기 때문에 제품비용에서 큰 몫을 차지한다는 우려가 제기된다. 따라서, 값이 비싸지 않은 대체 수단 또는 방법이 소망된다.
본 발명은 전술한 종래기술의 문제들을 고려하여 이루어진 것으로, 본 발명의 목적은, 반도체칩의 전극들(본딩패드들) 및 리드들간에 금속범프들을 형성 및 접속하기 위한 플립칩접합을 이용하여, 알몸(bare)칩과 동일한 작은 피치를 갖는 고밀도형 반도체장치를 개재기 또는 실장기판(이하, "개재기"라 함) 위에 신뢰성있게 실장하는 것과, 더욱 간단한 실장구조, 용이한 실장, 실장단계들의 수의 감소 및 향상된 수율을 제공함으로써 반도체장치를 저가로 제공하는 것에 있다.
본 발명의 다른 목적은 실장 후에 용이하게 교체를 할 수 있게 하는 것에 있다.
본 발명의 또 다른 목적은 개재기 제조방법에 대해 단계 수 및 재료비용을 줄일 수 있는 얼마간의 착상에 의해 반도체장치를 저가로 제공함에 있다.
본 발명의 또 다른 목적은 알몸칩과 동일한 복수개의 고밀도형 반도체장치들을 이용함으로써 멀티칩모듈을 저가로 신뢰성있게 제공함에 있다.
도 1a 및 1b는 기존의 예들이 되는 반도체장치들을 보여주는 단면도들,
도 2a 내지 2d는 기존의 예가 되는 반도체장치 및 그 제조방법을 설명하기 위한 단계들을 도시하는 단면도들,
도 3은 기존의 예가 되는 반도체장치 및 그 제조방법을 설명하기 위한 단면도들,
도 4a 내지 4d는 본 발명의 제1실시예에 따른 반도체장치 및 그 제조방법을 설명하기 위한 단계들을 도시하는 단면도들,
도 5a는 본 발명의 제2실시예에 따른 반도체장치를 보여주는 단면도,
도 5b는 본 발명의 제3실시예에 따른 반도체장치를 보여주는 단면도,
도 6은 본 발명의 제4실시예에 따른 반도체장치를 보여주는 단면도,
도 7은 본 발명의 제5실시예에 따른 반도체장치를 보여주는 단면도,
도 8a 내지 8d는 본 발명의 제6실시예에 따른 반도체장치 및 그 제조방법을 설명하기 위한 단계들을 도시하는 단면도들,
도 9a 및 9b는 본 발명의 제6실시예에 따른 반도체장치의 응용을 도시하는 단면도들,
도 10a 및 10b는 본 발명의 제6실시예에 따른 반도체장치의 다른 응용을 도시하는 단면도들,
도 11a는 본 발명의 제7실시예에 따른 반도체장치를 보여주는 단면도,
도 11b는 본 발명의 제8실시예에 따른 반도체장치를 보여주는 단면도,
도 11c는 도 11b의 A면을 따라 취해진 단면도,
도 12는 본 발명의 제9실시예에 따른 반도체장치를 보여주는 단면도,
도 13은 본 발명의 제10실시예에 따른 반도체장치를 보여주는 단면도.
*도면의 주요부분에 대한 부호의 설명
3 : 반도체장치 11 : 반도체칩
12 : 패드전극 21 : Au볼범프
22 : 접착층
전술한 목적들을 달성하기 위한 본 발명의 제1양태에 따르면, 반도체, 상기 반도체칩의 전극 위에 제공된 스터드범프, 및 상기 반도체칩의 상기 전극이 형성되는 표면에 제공된 접착층을 포함하며, 상기 스터드범프는 상기 접착층의 표면으로부터 돌출한 반도체장치가 제공된다.
본 발명의 제1양태에 따른 반도체장치에 의하면, 스터드범프가 선택되므로, 전선접합기법이 적용될 수 있다. 따라서, 이 반도체장치는 개별적인 경우들을 다룰 수 있어 쉽사리 유연성 있는 재조를 할 수 있게 하는 이점을 가진다.
스터드범프는 접착층의 표면으로부터 돌출하므로 개재기 위의 리드에 열압착되거나 (리드 위에 범프가 없다면) 그대로 있을 수 있다. 또한, 접착층은 스터드범프를 그 주변에서 보강하여 실장 시 부하가 스터드범프에 가해지지 않는다. 더구나, 반도체장치가 개재기 등의 위에 실장될 때, 접착층은 반도체칩 및 개재기간에 완전한 밀봉을 제공한다.
그러므로, 제1양태의 반도체칩은 언더필을 사용하지 않고서도 충분한 신뢰성을 확보하며, 간단한 구조 및 간단한 단계들을 이용하여 알몸칩과 동일한 작은 피치를 갖는 고밀도형 반도체장치를 개재기 등에 용이하게 실장하게 하여, 향상된 수율을 제공하고, 저가로 제조할 수 있게 하는 이점을 가진다.
본 발명의 제2양태에 따르면, 본 발명의 제1양태에 따른 반도체장치를 열압착을 통해 개재기에 접합함으로써 얻어진 반도체장치가 제공된다.
따라서, 본 발명의 제2양태에 따른 반도체장치는 본 발명의 제1양태의 반도체장치를 사용하기 때문에 전술한 바와 같은 높은 신뢰도와 저가의 이점을 가진다. 두 개 이상의 반도체장치들이 접합될 때, 고밀도 패키징의 MCM이 얻어질 수 있다.
본 발명의 제3양태에 따르면, 반도체칩, 상기 반도체칩이 전극이 형성되는 표면에 제공된 보호수지층, 상기 반도체칩의 상기 전극 위에 제공되며 상기 보호수지층의 표면에서는 노출되는 범프, 및 경화된 플럭스를 통해 상기 보호수지층의 상기 표면에 접착되고, 상기 범프에 전기적으로 접속되는 개재기를 포함하는 반도체장치가 제공된다.
따라서, 본 발명의 제3양태에 따른 반도체장치는, 경화된 플럭스가 보호수지층 및 개재기 사이에서 보호수지층 및 개재기 둘 다에 접합되게끔 제공되므로, 반도체칩을 개재기에 확고히 고정하여 높은 접합신뢰도를 확보하는 이점을 가진다. 범프를 개재기에 접속하기 위해 사용되는 열경화플럭스가 단계들을 추가하지 않거나 언더필을 필요로 하지 않는다.
본 발명의 제4양태에 따르면, 본 발명의 제2 또는 제3양태의 반도체장치에 있는 개재기 내에 장치홀을 제공함으로써 얻어진 반도체장치가 제공된다.
장치홀은 반도체칩이 실장되는 개재기에서 패드전극들이 실장되는 영역을 제외한 개재기 표면에 제공된 홀을 말한다.
따라서, 본 발명의 제4양태에 따른 반도체장치는, 개재기에 장치홀이 제공되므로 팝콘현상으로 인해 생기는 개재기 및 접착층간의 계면에 대한 손상을 방지할 수 있는 이점을 가지고, 장치홀을 통해 노출된 반도체칩의 표면이 접착층에 의해 수지밀봉 되기 때문에 반도체칩을 개개기 위에 실장한 후에 언더필과 같은 보호수지를 채우거나 제공할 필요가 없게 하는 이점을 가진다.
본 발명의 제5양태에 따르면, 반도체칩, 상기 반도체칩의 전극이 형성되는 표면에 제공된 접착층, 상기 반도체칩의 상기 전극 위에 제공되고 상기 접착층의 표면에서는 노출되는 범프, 상기 접착층의 상기 표면에 접착되고 상기 범프에 부분적으로 접착된 배선패턴, 및 상기 배선패턴을 절연하고 덮으며 선택적으로 개구되어 외부접속부를 형성하는 절연덮개층을 포함하는 반도체장치가 제공된다.
본 발명의 제5양태에 따른 반도체장치에서는, 배선패턴 및 절연덮개층만이 개재기에 대응하므로, 개재기의 기초재료로서 사용되는 폴리이미드, BT수지, 또는 세라믹과 같은 값비싼 재료가 사용되지 않고, 개재기의 기능, 즉 반도체칩 및 실장기판 간에 개재되어 패드전극들의 피치보다 더 큰 피치로 정렬된 단자들이 실장기판 위에 실장되는 것을 가능하게 하는 기능을 제공할 수 있다. 그 결과, 이 반도체장치는 현존하는(existing) 개재기를 사용할 필요가 없게 하여 저가로 제조할 수 있게 하는 이점을 제공한다.
더구나, 이 반도체장치는 배선패턴들을 접착층으로써 고정시켜 고 신뢰도 접합을 확보하는 이점을 가진다.
본 발명의 제6양태에 따르면, 반도체칩, 상기 반도체칩의 전극이 형성되는 표면에 제공된 보호수지층, 상기 반도체칩의 상기 전극 위에 제공되고 상기 보호수지층의 표면에서는 노출되는 범프, 경화된 플럭스를 통해 상기 보호수지층의 상기 표면에 접착되고 상기 범프에 부분적으로 접착되는 배선패턴, 및 상기 배선패턴을 절연하고 덮으며 선택적으로 개구되어 외부접속부를 형성하는 절연덮개층을 포함하는 반도체장치가 제공된다.
본 발명의 제6양태에 따른 반도체장치에서는, 배선패턴 및 절연덮개층만이 개재기에 대응하므로 개재기의 기초재료로서 사용되는 폴리이미드, BT수지 또는 세라믹과 같은 와 같은 값비싼 재료가 사용되지 않고, 개재기의 기능, 즉 반도체칩 및 실장기판 간에 개재되어 패드전극의 피치보다 더 큰 피치로 정렬된 단자들이 실장기판에 실장되는 것을 가능하게 하는 기능을 제공할 수 있다. 그 결과, 이 반도체장치는 개재기를 사용할 필요가 없게 하여 저가로 제조할 수 있게 하는 이점을 가진다.
게다가, 이 반도체장치는 경화된 플럭스로써 배선패턴을 고정시켜 높은 신뢰도의 접합을 확보하는 이점을 가진다. 범프를 배선패턴에 접속하기 위해 사용되는 열경화플럭스는 단계들을 추가하지 않거나 언더필을 필요로 하지 않는다.
본 발명의 제7양태에 따르면, 각각의 반도체디바이스가 반도체칩, 상기 반도체칩의 전극이 형성되는 표면에 제공된 접착층, 상기 반도체칩의 상기 전극 위에 제공되며 상기 접착층의 표면에서는 부분적으로 노출되는 범프를 구비한 두 개 이상의 반도체디바이스들을 포함하고, 상기 반도체디바이스들 중의 하나의 상기 접착층이 제공된 표면의 일부는 상기 반도체디바이스들 중의 다른 하나의 상기 접착층이 제공된 표면의 일부 또는 전부에 접합되고, 그것들은 접착면에서 상기 범프들을 사용하여 서로 전기적으로 접속되는 반도체장치(멀티칩모듈)가 제공된다.
본 발명의 제7양태에 따른 반도체장치는 전극들이 형성되는 표면들이 서로 접합되도록 반도체칩들을 접합함으로써 얻어진 멀티칩모듈이며, 높은 실장밀도와 접착층으로써 높은 접합 신뢰도를 확보하는 이점을 가진다. 개재기 등이 접착층이 형성된 반도체장치의 반도체칩들의 접합면을 제외한 표면에 접합되어 실장용 영역에 있는 개재기의 리드에 범프를 접합하는 것이 가능하다.
본 발명의 제8양태에 따르면, 각각의 반도체디바이스가 앞면 및 뒷면에 전극들이 형성된 반도체칩, 상기 반도체칩의 앞면 및 뒷면에 제공된 접착층, 및 상기 반도체칩의 상기 전극 위에 제공되며 상기 접착층의 표면에서는 부분적으로 노출되는 범프를 구비한 두 개 이상의 반도체디바이스들을 포함하고, 상기 반도체디바이스들 중의 위쪽에 있는 하나는 상기 반도체디바이스들 중의 아래쪽에 있는 하나에 상기 접착층을 이용하여 접착되고, 그 전극들은 상기 범프를 통해 서로 접속되는 반도체장치가 제공된다.
본 발명의 제8양태에 따른 반도체장치는 복수개의 반도체칩들을 접합 및 적층하고 범프들을 통해 전기접속을 만듦으로써 얻어진 멀티칩모듈이고, 높은 실장밀도와 접착층을 이용한 높은 접합신뢰도라는 이점을 가진다.
본 발명의 제9양태에 따르면, 본 발명의 제1, 제2, 제5, 제7 또는 제8양태에 따른 반도체장치에 접착층과 같은 접착성을 갖는 열가소성 수지를 포함시킨 반도체장치가 제공된다.
따라서, 본 발명의 제9양태에 따른 반도체장치는, 접착층이 접착성을 갖는 열가소성 수지로 형성되고 반도체칩이 접착층에 가해진 열에 의해 기초재료로부터 분리되므로, 접합 후에 결함있는 반도체칩을 개별적으로 교체할 수 있는 이점을 가진다. 특히, 결함있는 아이템이 다수의 반도체칩들이 단일 배선기판 위에 실장된 후에도 교체될 수 있으므로, 배선기판은 낭비되지 않는다.
본 발명의 제10양태에 따르면, 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계; 상기 범프가 제공된 표면에 접착층을 형성하는 단계; 상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계; 및 상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체웨이퍼를 절단하는 단계를 포함하는 반도체장치 제조방법이 제공된다.
본 발명의 제10양태에 따른 반도체장치 제조방법은, 개재기 등에 대한 접착 및 전기접속을 제공하고 접합부가 밀봉되게 하는 신뢰성있는 실장을 쉽사리 실현할 수 있는 간단한 공정으로 반도체장치를 제조할 수 있게 한다.
접착층이 범프들이 마련된 후에 형성되므로, 접착층 속에 홀을 만들어 얼마간의 처리를 행하는 것이 불필요하다. 따라서 식각술기법을 이용한 마스크설계, 레지스트도포, 노광, 현상 및 식각과 같은 다수의 공정들을 통해 접착층을 형성하는 것이 필요하지 않다. 요구되는 처리는 접착층을 제공하고 범프가 마련된 후에 배선접합기법을 사용하여 식각하는 것이다.
본 발명의 제11양태에 따르면, 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계; 상기 범프가 제공된 표면에 접착층을 형성하는 단계; 상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계; 상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체웨이퍼를 절단하는 단계; 및 하나 또는 둘 이상의 상기 반도체칩들을 단일 배선기판 위에 실장하고, 상기 접착층을 이용한 상기 배선기판에 대한 접착과 상기 범프를 이용한 상기 배선기판에 대한 전기접속을 위해 가열 및 프레싱을 수행하는 단계를 포함하는 반도체장치 제조방법이 제공된다.
따라서, 본 발명의 제11양태에 따른 반도체장치 제조방법은, 본 발명의 제10양태에서와 유사한 이점들을 제공하고, 개재기에 대한 접착 및 전기접속이 동시에 수행되어 반도체칩 위의 모든 전극들의 내부리드접합, 배선기판에 대한 반도체칩의 접착 및 접합면의 밀봉을 동시에 달성하므로, 반도체패키지의 제조를 위한 단계들의 수를 현저히 감소시키며 이 단계들에 필요한 시간을 현저히 감소시키는 이점을 제공한다.
예를 들면, 각 반도체장치가 배선기판 위에 1000핀 전극들을 갖는 30개의 반도체장치들이 실장될 때, 접합에 전극 당 0.1초 걸린다고 가정하면 기존의 신호점접합법은 총 3000초가 걸린다. 그러나, 본 발명의 제11양태에 의하면, 대략 10 내지 20초에 접합이 완료되고, 접착도 동일한 시간에 완료되어, 시간 및 경제적인 관점에서 큰 이점을 달성한다.
더구나, 접착층은 높은 접합신뢰도를 제공할 수 있어 언더필을 사용할 필요가 없게 한다.
배선기판이 배선테이프, 플라스틱기판, 세라믹기판, 리드프레임 등에 해당할 수 있음에 유념해야 한다.
본 발명의 제12양태에 따르면, 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계; 상기 범프가 제공된 표면에 보호수지층을 형성하는 단계; 상기 보호수지층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계; 상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체웨이퍼를 절단하는 단계; 및 하나 또는 둘 이상의 상기 반도체칩들에 대해, 상기 범프 및 상기 보호수지층 또는 대응하는 배선기판에 열경화플럭스를 도포하는 단계; 상기 범프를 상기 배선기판의 배선 위에 배치시키는 단계; 및 가열을 수행하여 상기 범프를 상기 배선에 납땜하고 상기 열경화플럭스를 경화시키는 단계를 포함하는 반도체장치 제조방법가 제공된다.
본 발명의 제12양태에 따른 반도체장치 제조방법은, 범프가 배선기판 위의 배선에 리플로우에 의해 접합되고 보호수지층 및 배선기판 간에 개재된 경화된 플럭스가 반도체칩을 배선기판에 접합시켜 개재기에 대한 접착 및 전기접속을 동시에 달성하기 때문에, 본 발명의 제11양태와 마찬가지로 반도체패키지를 제조하기 위한 단계들의 수를 현저히 감소시키며 이 단계들에 필요한 시간을 현저히 감소시키는 이점을 제공한다.
더구나, 경화된 플럭스는 높은 접합신뢰도를 제공할 수 있어 언더필을 사용할 필요가 없게 한다.
본 발명의 제13양태에 따르면, 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계; 상기 범프가 제공된 표면에 접착층을 형성하는 단계; 상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계; 및 상기 반도체웨이퍼를 상기 접착층을 통해 배선기판에 접합하고 상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체칩을 그것의 외부경계를 따라 절단하는 단계를 포함하는 반도체장치 제조방법가 제공된다.
본 발명의 제13양태에 따른 반도체장치 제조방법은, 반도체칩이 그것에 접합된 배선기판과 함께 절단되므로, 반도체웨이퍼를 위한 것과 배선기판을 위한 것인 두 번의 다이싱단계들을 한 번의 단계로 줄이는 이점을 가진다.
본 발명의 제13양태에 따른 반도체장치 제조방법은, 반도체칩 및 개재기가 동일한 면적을 가지면서 완전히 적층되는 간단한 구조의 CSP일 수 있게 한다. 반도체칩의 면적보다 더 큰 면적의 개재기를 구비한 플랜지형 반도체패키지의 경우, 본 발명의 제11양태에서처럼 반도체칩들의 각각으로 분리된 후에 반도체칩은 배선기판 위에 실장될 것이다.
더구나, 접착층은 높은 접합신뢰도를 제공할 수 있어 언더필을 사용할 필요가 없게 한다.
본 발명의 제14양태에 따르면, 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계; 상기 범프가 제공된 표면에 접착층을 형성하는 단계; 상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계; 상기 접착층을 통해 상기 반도체웨이퍼를 배선기판과 정렬하고, 상기 접착층을 이용한 상기 배선기판에 대한 접착과 상기 범프를 이용한 상기 배선기판 위의 배선에 대한 전기접속을 위해 가열 및 프레싱을 수행하는 단계; 및 상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체칩을 그것의 외부경계를 따라 절단하는 단계를 포함하는 반도체장치 제조방법이 제공된다.
본 발명의 제14양태에 따른 반도체장치 제조방법은, 본 발명의 제13양태에서와 유사한 이점들을 제공하며, 개재기에 대한 접착 및 전기접속이 동시에 수행되어 반도체칩 위의 모든 전극들의 내부리드접합, 배선기판에 대한 반도체칩의 접착 및 접합면의 밀봉을 동시에 달성하므로, 반도체패키지를 제조하기 위한 단계들의 수를 현저히 감소시키며 이 단계들에 필요한 시간을 현저히 감소시키는 이점을 제공한다. 접착층은 높은 접합신뢰도를 제공할 수 있어 언더필을 사용할 필요가 없게 한다.
본 발명의 제15양태에 따르면, 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계; 상기 범프가 제공된 표면에 보호수지층을 형성하는 단계; 상기 보호수지층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계; 상기 범프 및 상기 보호수지층 또는 대응하는 배선기판에 열경화플럭스를 도포하는 단계; 상기 범프를 상기 배선기판의 배선 위에 배치시키는 단계; 및 상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체칩을 그것의 외부경계를 따라 절단하는 단계를 포함하는 반도체장치 제조방법이 제공된다.
본 발명의 제15양태에 따른 반도체장치 제조방법은, 본 발명의 제13양태와유사한 이점들을 제공하며, 범프가 배선기판 위의 배선에 리플로우에 의해 접합되고 보호수지층 및 배선기판 간에 개재된 경화된 플럭스가 반도체칩을 배선기판에 접합시켜 개재기에 대한 접착 및 전기접속을 동시에 달성하기 때문에, 본 발명의 제11양태와 마찬가지로 반도체패키지를 제조하기 위한 단계들의 수를 현저히 감소시키고 이 단계들에 요구되는 시간을 현저히 감소시키는 이점을 제공한다
경화된 플럭스는 높은 접합신뢰도를 제공할 수 있어 언더필을 사용할 필요가 없게 한다.
본 발명의 제16양태에 따르면, 범프를 반도체칩의 전극 위에 제공하는 단계; 상기 범프가 제공된 표면에 접착층을 형성하는 단계; 상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계; 상기 반도체칩을 상기 접착층을 통해 금속박(metal foil)에 접합하는 단계; 및 상기 금속박을 배선패턴으로 형성하는 단계를 포함하는 반도체장치 제조방법이 제공된다.
본 발명의 제16양태에 따른 반도체장치 제조방법은, 반도체칩을 실장기판에 접속하기 위한 배선패턴이 반도체칩을 베이스로서 사용하여 형성되어 추가적인 개재기를 사용할 필요가 없게 하고 따라서 재료 및 그를 위한 공정이 필요 없게 하므로 비용감소라는 이점을 제공하고, 더 ??은 반도체패키지를 제공할 수 있는 이점을 제공한다. 접착층은 높은 접합신뢰도를 제공할 수 있어 언더필을 사용할 필요가 없게 한다.
본 발명의 제17양태에 따르면, 범프를 반도체칩의 전극 위에 제공하는 단계; 상기 범프가 제공된 표면에 접착층을 형성하는 단계; 상기 접착층의 전체 표면을상기 범프가 돌출할 때까지 식각하는 단계; 상기 접착층을 통해 상기 반도체웨이퍼를 금속박과 정렬하고, 상기 접착층을 이용한 상기 금속박에 대한 접착과 상기 범프를 이용한 상기 금속박에 대한 전기접속을 위해 가열 및 프레싱을 수행하는 단계; 및 상기 금속박을 배선패턴으로 형성하는 단계를 포함하는 반도체장치 제조방법이 제공된다.
본 발명의 제17양태에 따른 반도체장치 제조방법은, 본 발명의 제16양태의 이점을 제공하며, 금속박에 대한 접착 및 전기접속이 동시에 수행되어 반도체칩 위의 모든 전극들에 대한 내부리드접합, 금속박에 대한 반도체칩의 접착 및 접합면의 밀봉을 동시에 달성하므로, 반도체패키지를 제조하기 위한 단계들의 수를 현저히 감소시키고 이 단계들에 필요한 시간을 현저히 감소시키는 이점을 제공한다.
본 발명의 제18양태에 따르면, 범프를 반도체칩의 전극 위에 제공하는 단계; 상기 범프가 제공된 표면에 보호수지층을 형성하는 단계; 상기 보호수지층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계; 상기 보호수지층을 통하여 상기 반도체웨이퍼를 금속박과 정렬하는 단계; 가열을 수행하여 상기 범프를 상기 금속박에 납땜하고 열경화플럭스를 경화시키는 단계; 및 상기 금속박을 배선패턴으로 형성하는 단계를 포함하는 반도체장치 제조방법이 제공된다.
본 발명의 제18양태에 따른 반도체장치 제조방법은, 본 발명의 제16양태에서와 유사한 이점들을 제공하며, 범프가 배선기판 위의 배선에 리플로우에 의해 접합되고 보호수지층 및 배선기판 간에 개재된 경화된 플럭스가 반도체칩을 배선기판에 접합시켜 개재기에 대한 접합 및 전기접속을 동시에 달성하므로, 반도체패키지를제조하기 위한 단계들의 수를 현저히 감소시키고 이 단계들에 필요한 시간을 현저히 감소시키는 이점을 제공한다.
경화된 플럭스는 높은 접합신뢰도를 제공할 수 있어 언더필을 사용할 필요가 없게 한다.
본 발명의 제19양태에 따르면, 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계; 상기 범프가 제공된 표면에 접착층을 형성하는 단계; 상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계; 상기 반도체웨이퍼를 상기 접착층을 통해 금속박에 접합하는 단계; 상기 금속박을 배선패턴으로 형성하는 단계; 및 그 후, 상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체칩을 그것의 외부경계를 따라 절단하는 단계를 포함하는 반도체장치 제조방법이 제공된다.
본 발명의 제19양태에 따른 반도체장치 제조방법은, 반도체칩을 반도체웨이퍼 위의 공정중의 실장기판에 접속하기 위한 배선패턴이 반도체칩에 제공되어 추가적인 개재기를 사용할 필요가 없고 따라서 재료 및 그 처리가 필요 없게 되므로 비용절감의 이점과 더 얇은 반도체패키지를 제공하는 이점을 제공한다. 접착층은 높은 접합신뢰도를 제공할 수 있어 언더필을 사용할 필요가 없게 한다.
본 발명의 제20양태에 따르면, 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계; 상기 범프가 제공된 표면에 접착층을 형성하는 단계; 상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계; 상기 접착층을 통해 상기 반도체웨이퍼를 금속박과 정렬하고, 상기 접착층을 이용한 상기 금속박에 대한 접착과 상기 범프를 이용한 상기 금속박에 대한 전기접속을 위해 가열 및 프레싱을 수행하는 단계; 상기 금속박을 배선패턴으로 형성하는 단계; 및 그 후, 상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체칩을 그것의 외부경계를 따라 절단하는 단계를 포함하는 반도체장치 제조방법이 제공된다.
본 발명의 제20양태에 따른 반도체장치 제조방법은, 본 발명의 제19양태의 이점들을 제공하며, 금속박에 대한 접착 및 전기접속이 동시에 수행되어 반도체칩 위의 모든 전극들의 내부리드접합, 금속박에 대한 반도체칩의 접착 및 접합면의 밀봉을 동시에 달성하므로, 반도체패키지를 제조하기 위한 단계들의 수를 현저히 감소시키고 이 단계들에 필요한 시간을 현저히 감소시키는 이점을 제공한다.
본 발명의 제21양태에 따르면, 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계; 상기 범프가 제공된 표면에 보호수지층을 형성하는 단계; 상기 보호수지층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계; 상기 보호수지층을 통해 상기 반도체웨이퍼를 금속박과 정렬하는 단계; 가열을 수행하여 상기 범프를 상기 금속박에 납땜하고 상기 보호수지층을 경화시키는 단계; 상기 금속박을 배선패턴으로 형성하는 단계; 및 그 후, 상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체칩을 그것의 외부경계를 따라 절단하는 단계를 포함하는 반도체장치 제조방법이 제공된다.
본 발명의 제21양태에 따른 반도체장치 제조방법은, 본 발명의 제19양태의 이점들을 제공하며, 범프가 배선기판 위의 배선에 리플로우에 의해 접합되고 보호수지층 및 배선기판 간에 개재된 경화된 플럭스가 반도체칩을 배선기판에 접합시켜 개재기에 대한 접합 및 전기접속을 동시에 달성하므로, 반도체패키지를 제조하기 위한 단계들의 수를 현저히 감소시키고 이 단계들에 필요한 시간을 현저히 감소시키는 이점을 제공한다.
경화된 플럭스는 높은 접합신뢰도를 제공할 수 있어 언더필을 사용할 필요가 없게 한다.
본 발명의 제22양태에 따르면, 본 발명의 제16 내지 제21양태들 중의 어느 하나에서 상기 금속박이 배선패턴 위에 형성된 후, 절연덮개층이 상기 배선패턴 위에 선택적으로 형성되는 반도체장치 제조방법이 제공된다.
본 발명의 제22양태에 따른 반도체장치 제조방법은, 배선패턴 위에 선택적으로 절연덮개층이 배선패턴을 절연하고 덮으며, 절연덮개층 내의 개구가 배선패턴의 일부를 노출시켜 외부와의 전기접속을 위한 전극(랜드부)을 형성한다. 이 장치는 LGA형 패키지로서 사용될 수 있다.
본 발명의 제23양태에 따르면, 본 발명의 제22양태에서 상기 절연덮개층이 상기 배선패턴 위에 선택적으로 형성된 후, 상기 절연덮개층의 개구를 통해 노출된 상기 배선패턴의 랜드부 위에 땜납볼이 제공되는 반도체장치 제조방법이 제공된다.
이 반도체장치 제조방법은 BGA형 패키지를 제공한다.
본 발명의 제24양태에 따르면, 본 발명의 제10, 제11, 제13, 제14, 제16, 제17, 제19 또는 제20양태에서 접착층이 접착성을 갖는 열가소성 수지인 반도체장치 제조방법이 제공된다.
본 발명의 제24양태에 따른 반도체장치 제조방법은, 접착층이 접착성이 있는 열가소성 수지이고 따라서 접착층에 열을 가함으로써 반도체칩이 기초재료로부터 분리될 수 있으므로, 접착 후에 결합있는 반도체칩을 개별적으로 교체할 수 있는 이점을 제공한다. 특히, 결함있는 아이템이 다수의 반도체칩들이 단일 배선기판에 접착된 후에도 교체될 수 있으므로, 이 방법은 배선기판들이 낭비되는 것을 방지하는 이점을 제공한다.
본 발명의 제25양태에 따르면, 반도체칩, 상기 반도체칩의 전극이 형성된 표면에 제공된 접착층, 상기 반도체칩의 상기 전극 위에 제공되며 상기 접착층의 표면에서는 노출된 범프, 테이프기판, 및 개재기를 포함하고, 상기 반도체칩은 상기 테이기판의 앞면에 상기 접착층을 이용하여 접착되며, 상기 반도체칩은 상기 범프를 이용하여 상기 테이프기판에 전기적으로 접속되고, 상기 개재기는 전기접속 가능하도록 상기 테이프기판의 뒷면에 접속되는 반도체장치 제조방법이 제공된다.
전술한 바와 같이, 본 발명은 고밀도 패키지(이하, 줄여서 "HDP"라 함)를 저비용으로 제조할 수 있게 하여 전기접속을 위한 범프와 접착성을 갖는 접착수지를 반도체칩 위에 형성함으로써 신뢰성있는 접합을 실현하는 효과를 제공한다.
반도체칩보다 더 큰 패키지를 제조하기 위해 HDP가 다른 BGA기판 등의 위에 실장될 때, 접착층이 BGA기판 등에 접착되어 반도체칩 및 기판간에 밀봉을 제공하므로, 반도체칩 및 기판간에 수지를 주입하기 위한 언더필단계가 필요하지 않다. 이런 이유로, 더 작은 피치를 갖는 HDP는 개재기 등의 위에 신뢰성있게 실장되어 더욱 간단한 실장구조, 더욱 용이한 실장, 실장을 위한 단계들의 수의 감소, 및 향상된 수율을 달성할 수 있다. 따라서 본 발명은 CSP와 같은 반도체패키지를 실장신뢰성이 있게 제조하는 효과를 제공한다.
전기접속을 위한 범프와 접착기능을 갖는 접착수지가 반도체칩 위에 형성되어 신뢰성있는 접합을 실현하므로, 본 발명은 실장 후의 교체를 용이하게 하여 값비싼 배선기판이 낭비되는 것을 방지하는데 유리하다.
더구나, 개재기는 반도체웨이퍼 위에 직접 형성되어 개재기를 제조하기 위한 단계들의 수와 개재기의 재료비용을 감소시킨다. 따라서, 본 발명은 다양한 반도체패키지를 저가로 제공할 수 있는 효과를 제공한다.
본 발명은 서로 부분적으로 접합되고 서로 적층되어 접합되는 복수개의 HDP들을 사용함으로써 높은 신뢰도와 저비용의 고밀도실장 멀티칩모듈을 제공하는데 유리하다.
게다가, 범프와 접착수지가 웨이퍼로서의 반도체칩 위에 형성되므로, 효율적인 제조가 수행될 수 있다.
반도체장치에는 접착수지가 미리 제공되므로, 반도체장치가 BGA기판 등의 위에 실장될 때, BGA기판 등에 대한 전기접속 및 접착이 열경화플럭스와 조합하는 열압착 또는 리플로우처리에 의해 동시에 수행될 수 있어, 양호한 제조 효율을 이끌어 낸다.
더욱이, 본 발명은 배선접합기법이 범프형성에 적용가능하므로 유연성있는 제조를 용이하게 지원할 수 있다.
이하, 본 발명의 바람직한 실시예들에 따른 반도체장치들 및 그것들의 제조방법들을 첨부 도면들을 참조하여 설명한다. 다음의 설명은 본 발명의 예시적인 실시예들을 나타내며 본 발명의 범위를 한정하기 위해 의도된 것은 아니다.
제1실시예
본 발명의 제1실시예에 따른 반도체장치 및 그 제조방법을 도 4a 내지 4d를 참조하여 먼저 설명한다. 도 4a 내지 4d는 본 발명의 제1실시예의 반도체장치 및 제조방법을 설명하기 위한 단계들을 도시하는 단면도들이다.
도 4d에 보인 것처럼, 제1실시예의 반도체장치(3)(HDP: High Density Package)는 반도체칩(11), 스터드범프법으로써 패드전극들(12) 위에 제공된 Au볼범프들(21), 및 패드전극들(12)이 형성된 반도체칩(11) 표면에 접착층(22) 표면으로부터 Au볼범프들(21)이 돌출하도록 배치된 열가소성 접착층(22)을 포함한다.
접착층(22)은 접착 후의 결함있는 아이템의 교체를 고려하여 열가소성 접착제로 이루어지며, 이러한 교체가 필요하지 않다면 열경화성 접착제가 열가소성 접착제 대신 사용될 수 있다.
반도체장치(3)는 다음과 같이 제조된다. 도 4a 내지 4d는 반도체웨이퍼(20)에 형성된 하나의 특정 반도체칩(11)을 보여주는 확대도면들이다.
기설정된 수의 반도체칩들(11)이 반도체웨이퍼(20)에 제조된 후, Au볼범프들(21)이 각 반도체칩(11)의 패드전극들(12) 위에 제공된다. Au볼범프들(21)은 전선본딩기법의 응용인 스터드범프법으로 형성된 스터드범프들이다. 구체적으로는, 전선본딩장치가 모세관으로부터 연장되는 금선(gold wire)의 끝단에 금(gold)볼을 형성하기 위해 사용되고 이 금볼은 패드전극(12)에 대고 눌러진다. 모세관이 초음파 진동되어 금볼이 패드전극(12)에 초음파 용접된 다음, 이 금볼은 절단된다. 전술한 바처럼, Au볼범프들(21)은 패드전극들(12) 위에 형성된다(도 4b).
다음으로, 예를 들면, 열가소성 PI수지가 Au볼범프들(21)이 배치된 표면에 대략 50㎛의 두께로 도포되고, 이 수지는 유동성이 상실되어 접착층(22)이 제공될 정도까지 일시적으로 경화된다(도 4c).
다음으로, 접착층(22)의 전체 표면은 KOH 또는 히드라진(N2H4)과 같은 식각액에 담그져 Au볼범프들(21)의 상단들이 표면으로부터 돌출할 때까지 식각이 수행된다(도 4d).
분리 이전의 반도체장치(3)는 전술한 단계들을 통해 얻어진다. 그 후, 반도체웨이퍼(20)는, 나중에 설명될 것처럼, 다음 단계에서의 사용을 위해 반도체장치들(3)로 절단 분리되거나 또는 그대로 사용된다.
제2실시예
다음으로, 본 발명의 제2실시예에 따른 반도체장치 및 그 제조방법이 도 5a를 참조하여 설명된다. 도 5a는 본 발명의 제2실시예의 반도체장치를 보여주는 단면도이다.
도 5a에 보여진 반도체장치는, 반도체장치(3)가 열압착을 통해 개재기인 배선테이프(23)에 접합되고 수지몰딩이 수행되는 반도체장치(BGA형 반도체패키지)이다. 제조를 위해, 반도체웨이퍼(20)(도 4 참조)가 먼저 개개의 반도체장치들(3)로분리되도록 절단된다.
다음으로, 하나 또는 둘 이상의 반도체장치들(3)이 배선테이프(23) 위에 실장되고, 가열 및 프레싱이 수행되어 배선테이프(23)에 대한 접착층(22)을 이용한 접착과 배선테이프(23) 위의 구리배선(24)에 대한 Au볼범프들(21)을 이용한 전기접속이 이루어진다. 이러한 접착 및 접속은 다음과 같이 수행될 수 있다.
이 경우에 사용되는 배선테이프(23)는, 구리배선(24)이 절연막(25)에 의해 패드전극들(12)에 대응하는 위치들에서 지지되도록, 즉, 본딩도구를 사용하기 위한 홀들이 패드전극들(12)에 대응하는 위치들에 있는 절연막(25)에 제공되지 않도록 구성된다. 이는 제2실시예가 본딩도구를 이용하는 단일점(single point)본딩법을 사용하지 않기 때문이다.
먼저, 배선테이프(23)가 실리콘시트(미도시) 위에 대략 0.2 내지 1.0㎜의 두께로 배치되고, 반도체장치(3)가 구리배선(24) 위의 Au도금패드들(26) 위에 위치를 정하여 실장된다. 그 다음, 주변 분위기를 위해 진공이 만들어진다.
진공분위기에서, 가열판(미도시)이 위에서 아래로 끌어당겨지고 다수의 반도체칩들(11)의 뒷면들(전극들이 형성된 표면들의 대향 면들)에 대고 눌러진다. 따라서, 열이 접착층(22)과, Au볼범프들(21)을 포함한 내부리드접속부에 가해지는 동안, 배선테이프(23)는 패드전극들(12)이 형성된 각 반도체칩(11)의 거의 모든 표면에 대고 눌러진다.
이 때, 구리배선(24)이 패드전극들(12)에 대응하는 위치들에서 절연막(25)에 의해 지지되므로, 가열판의 가압력은 내부리드접속부에 확실하게 전달된다. 진공에서 수행되는 프레싱은 반도체칩(11) 및 접착층(22) 간에 공기가 축적되는 것을 방지하여 만족스러운 접착이 이루어지게 한다.
접착층(22)의 최적의 접착을 달성하는 가열 및 프레싱을 위한 값들과 Au볼범프들(21)로써 최적의 금속접합을 달성하는 가열 및 프레싱을 위한 값들은 각기 동일한 값들이 되도록 미리 선택하는 것이 바람직하다. 이는 열 및 가압력을 지나치지도 부족하지도 않게 접착층(22) 및 내부리드접속부 둘 다에 가하여 양호한 접착상태와 양호한 금속접합상태를 달성할 수 있게 한다.
전술한 바와 같이 Au볼범프들(21)이 용융되고 접착층(22)이 경화되어, Au도금패드들(26) 및 Au볼범프들(21)간의 금속접합과, 접착층(22)을 이용한 배선테이프(23)에 대한 반도체칩(11)의 접착이 완성된다. 그 결과, 양호한 접착상태 및 양호한 금속접합상태가 얻어질 수 있다. 진공분위기는 패드전극들(12)이 형성된 반도체칩(11) 표면 및 접착층(22) 사이에 보이드들이 없게 한다. 칩의 크기가 더 커질수록, 보이드들에 대한 우려는 증가한다. 이런 경우, 진공분위기에서의 접착은 이 실시예에서와 마찬가지로 효과적이다.
Au도금패드들(26)은 Au볼범프들(21)에 접합되어 예를 들면 270℃에서 10초 동안 980mN/bump의 조건들 하에서 전기접속을 쉽사리 달성할 수 있다. 이 경우, 접착층(22)에 사용하기 위한 접착제의 조성, 접착층(22)의 두께 등을, 예를 들면 270℃에서 10초 동안 980mN/bump의 조건들 하에서 접착층(22)이 반도체칩(11)을 배선테이프(23)에 바람직하게 접착시키도록 선택하는 것이 바람직하다.
그 다음, 반도체장치(3)가 실장되는 배선테이프는 수지몰딩장치로 전달되어몰드 속에 넣어지고, 반도체장치가 접합되는 배선테이프(23)의 표면은 수지로써 밀봉된다. 더구나, 밀봉수지(27)는 경화되며, 덮개레지스트(50)가 형성되며, 땜납볼들(31)이 형성되고, 개별 패키지들로의 다이싱이 수행된다. 전술한 단계들로, 도 5a에 보여진 반도체장치(BGA형 반도체패키지)가 얻어진다.
도 5a는 단일 칩 패키지를 보여주지만, 복수개의 반도체장치들(3)이 단일 패키지 내에 배치되어 멀티칩패키지를 제공할 수 있다.
다른 효과적인 제조공정은, 반도체웨이퍼(20)가 개개의 반도체장치들(3)로 분할되도록 절단되기 전에, 반도체웨이퍼(20)가 접착층(22)을 통해 배선테이프(23)에 접착된 다음, 반도체칩(11)이 그것의 외부경계를 따라 분리되도록 개개의 조각들로 절단되는 것이다. 이 경우, 결과적인 반도체패키지는 반도체칩(11)의 각 단면이 배선테이프(23)의 각 단면과 동일한 절단면이 되도록 구성된다.
제3실시예
다음으로, 본 발명의 제3실시예에 따른 반도체장치 및 그 제조방법이 도 5b를 참조하여 설명된다. 도 5b는 본 발명의 제3실시예의 반도체장치를 보여주는 단면도이다.
도 5b에 보여진 반도체장치는, 반도체칩(11), 패드전극들(12)이 형성되는 표면에 제공된 보호수지층으로서의 접착층(22), 패드전극들(12) 위에 형성되고 접착층(22)의 표면에서는 노출된 Au볼범프들(21), 및 경화된 플럭스(28)를 통해 접착층(22)의 표면에 접착되고 Au볼범프들(21)과의 전기접속을 위한 개재기로서 역할을 하는 배선테이프(23)를 포함한다. 이 반도체장치는, 열압착을 이용하여 배선테이프(23)에 반도체장치(3)를 접합하고 수지몰딩을 수행함으로써 제조된 반도체장치(BGA형 반도체패키지)이다.
제조를 위해, 먼저, 반도체웨이퍼(20)(도 4 참조)가 개개의 반도체칩들(11)로 분리되도록 절단된다. 하나 또는 둘 이상의 반도체칩들에 대해, 열경화플럭스(28)가 Au볼범프들(21) 및 접착층(22)에 도포되거나, 열경화플럭스(28)가 그것들에 대응하는 배선테이프(23)에 도포된다.
다음으로, Au볼범프들(21)이 배선테이프(23)의 일부 구리배선(24)의 땜납도금에 의해 형성된 땜납도금패드들(29) 위에 배치된다.
이어서, 적외선가열, 열풍(hot air)가열 등을 통해 가열이 수행되고, 리플로우처리가 수행된다. 이런 식으로, Au볼범프들(21)은 땜납도금패드(29)에 납땜되고 열경화플럭스(28)는 경화된다. 열경화플럭스(28)는 이것의 경화가 접착층(22)을 배선테이프(23)에 접합시키기 때문에 사용된다. 따라서, 접착층(22)은 비접착성 보호수지층에 의해 대체될 수 있다.
그 후, 반도체장치(3)가 실장되는 배선테이프(23)는 수지경화장치로 전달되어 몰드 속에 넣어지고, 반도체장치(3)가 접합되는 배선테이프(23)의 표면은 수지로 밀봉된다. 더구나, 밀봉수지(27)는 경화되며, 덮개레지스트(50)가 형성되며, 땜납볼들(31)이 제공되고, 개개의 패키지들로의 다이싱이 수행된다. 전술한 단계들로, 도 5b에 보인 반도체장치(BGA형 반도체패키지)가 얻어진다.
도 5b는 단일 칩 패키지를 보여주지만, 복수개의 반도체장치들(3)이 단일 패키지에 배치되어 멀티칩패키지를 제공할 수 있다.
더구나, 반도체웨이퍼(20)에 대해 다음의 공정이 효과적이다. 구체적으로는, 반도체웨이퍼(20)가 절단되기 전에, 열경화플럭스(28)가 반도체웨이퍼(20) 위의 Au볼범프들(21)과 접착층(22)에 도포되거나 열경화플럭스(28)가 이것들에 대응하는 배선테이프(23)에 도포된다. 다음으로, Au볼범프들(21)이 땜납도금패드들(29) 위에 배치되고 가열되어 Au볼범프들(21)을 땜납도금패드들(29)에 납땜시키고 열경화플럭스(28)를 경화시킨다. 그 다음, 반도체칩(11)은 그것의 외부경계를 따라 개개의 조각들로의 분리를 위해 절단된다. 이 경우, 결과적인 반도체패키지는 반도체칩(11)의 각 단면이 배선테이프(23)의 각 단면과 동일한 절단면이 되도록 구성된다.
제4실시예
다음으로, 본 발명의 제4실시예에 따른 반도체장치 및 그 제조방법이 도 6을 참조하여 설명된다. 도 6은 본 발명의 제4실시예의 반도체장치를 보여주는 단면도이다.
제4실시예의 반도체장치는, 복수개의 반도체장치들(3)이 제2실시예와 동일한 방식으로 개재기(14) 위에 실장되고 방열기(32)가 열방사페이스트들(30)을 통해 반도체장치들(3)의 뒷면에 접합되는 멀티칩모듈이다. 이러한 구성은 높은 수준의 열방사를 갖는 멀티칩모듈이 되게 한다.
더구나, 실장은 제3실시예에서와 같이 열경화플럭스를 이용한 리플로우에 의해 수행될 수 있다. 이런 경우, 땜납도금패드들은 Au볼범프들(21)을 수용하고 열경화플럭스는 보호수지층으로서 역할을 하는 접착층(22)을 구리배선(15)에 접합시킨다.
제5실시예
다음으로, 본 발명의 제5실시예에 따른 반도체장치 및 그 제조방법이 도 7을 참조하여 설명된다. 도 7은 본 발명의 제5실시예의 반도체장치를 보여주는 단면도이다.
도 7에 보인 것처럼, 제5실시예의 반도체장치는 제2실시예에서와 동일한 방식으로 개재기로서의 장치홀(device hole, 34)이 제공된 배선테이프(33) 위에 반도체장치(3)가 실장되도록 구성된다. 더구나, 실장은 제3실시예에서와 같이 열경화플럭스를 사용하는 리플로우에 의해 수행된다. 이런 경우, 땜납도금패드들은 Au볼범프들(21)을 수용하고 열경화플럭스는 보호수지층으로서 역할을 하는 접착층(22)을 구리배선(35)에 접합시킨다.
도 7에 보인 것처럼, 접착층(22)이 반도체장치(3)의 주위에 있는 배선테이프(33)에 접착되고, Au볼범프들(21)은 구리배선(35) 위의 Au도금패드들(36)에 접합되어 전기접속을 이룬다. 반도체장치(3)의 중앙부분은 장치홀(34)을 통해 노출된다.
제5실시예의 반도체장치에 따르면, 배선테이프(33)에 제공된 장치홀(34)은 배선테이프(33) 및 접착층(22)간의 계면에 대한 팝콘현상으로 인한 손상을 방지한다. 장치홀(34)에 대응하는 영역에 있는 반도체칩(11)의 표면이 접착층(22)에 의해 수지밀봉되므로, 반도체칩이 배선테이프 위에 실장된 후의 언더필과 같이 보호수지를 채우거나 제공할 필요가 없다.
제6실시예
다음으로, 본 발명의 제6실시예에 따른 반도체장치 및 그 제조방법이 도 8a 내지 8d를 참조하여 설명된다. 도 8a 내지 8d는 본 발명의 제6실시예의 반도체장치 및 제조방법을 설명하기 위한 단계들을 보여주는 단면도들이다.
도 8d에 보인 바와 같이, 제6실시예의 반도체장치는, 반도체칩(11)을 구비한 반도체장치(3), 패드전극들(12)이 형성된 표면에 배치된 접착층(22), 패드전극들(12) 위에 제공되며 접착층(22)의 표면에서는 노출된 Au볼범프들(21), 접착층(22)의 표면에 접착되며 Au볼범프들(21)에 부분적으로 접합된 구리배선(42), 및 구리배선(42)을 절연하고 덮기 위한 절연덮개층으로서 역할을 하며 외부접속부를 형성하도록 선택적으로 개구되는 덮개레지스트(43)를 포함한다. 이 반도체장치는 외부단자들로서 형성된 땜납볼들(31)을 갖는 BGA형 반도체패키지이다. Au볼범프들(21)은 구리배선(42) 위의 Au도금패드들(44)과 Au-Au금속접합을 이룬다.
제6실시예의 반도체장치는 다음과 같이 제조된다. 도 8a에 보여진 것처럼, 예를 들면 50㎛의 두께의 동박(copper foil, 41)이 먼저 준비된다.
동박(41)은 접착층(22)을 통해 반도체장치(3)와 정렬되고, 가열 및 프레싱이 제2실시예와 동일한 방식으로 진공분위기에서 가열판에 의해 수행된다. 따라서, 접착층(22)은 반도체장치(3)를 동박(41)에 접착시키고, Au볼범프들(21)은 Au도금패드들(44)을 통해 동박(41)에 접합되어 전기접속이 이루어진다.
반도체칩(11)이 이런 식으로 접착층(22)을 통해 동박(41)에 접합된 후, 동박(41)은 식각술(lithography)을 통해 기설정된 패턴으로 형성되어 구리배선(42)이 얻어진다.
다음으로, 덮개레지스트(43)가 구리배선(42)에 절연덮개층으로서 도포되고, 이 덮개레지스트에 개구들이 형성되도록 노광 및 현상이 수행되어, 땜납볼들(31)을 배치하기 위한 구리배선(42)의 랜드부들이 드러내어진다.
마지막으로, 땜납볼들(31)이 리플로우를 통해 랜드부들 위에 실장되고 제공된다.
전술한 단계들로, 제6실시예의 반도체장치(BGA형 반도체패키지)가 완성된다.
다른 효과적인 제조공정은, 분리 이전에 형성된 반도체장치(3)를 갖는 반도체웨이퍼(20)가 접착층(22)을 통해 동박(41)과 정렬되며, 가열 및 프레싱이 수행되어 접착층(22)을 이용한 동박(41)에 대한 접착과 Au볼범프들(21)을 이용한 동박(41)에 대한 전기접속을 달성하며, 동박(41)이 배선패턴으로 형성된 다음, 반도체웨이퍼(20)가 개개의 조각들로의 분리를 위해 반도체칩(11)의 외부경계를 따라 절단되는 것이다. 이 경우, 결과적인 BGA형 반도체패키지는 패키지의 외곽치수 또는 반도체칩(11)의 외곽치수와 동일한 크기를 가진다.
제3실시예와 동일한 방식으로, 반도체장치(3) 또는 다수의 반도체장치들(3)이 형성된 반도체웨이퍼(20)는 열경화플럭스를 이용한 리플로우로써 동박(41)에 접합될 수 있다. 이런 경우, 땜납도금패드들은 Au볼범프들(21)을 수용하고 열경화플럭스는 보호수지층으로서 역할을 하는 접착층(22)을 동박(41)에 접합시킨다.
도 9a에 보인 것처럼, 수지몰딩은, 밀봉수지(27)가 반도체장치(3)를 밀봉하도록 수행될 수 있다. 이는 반도체칩(11)을 보호한다.
더구나, 도 9b에 보인 것처럼, 다른 사용가능한 구성은, 천장부 및 벽부를갖는 방열기(40)가 천장부의 내면이 반도체칩(11)의 뒷면에 접합되도록 열방사페이스트(45)를 통해 반도체칩(11)에 연결되고, 벽부의 하부끝단들이 방열기고정접착제(46)에 의해 구리배선들(42) 사이를 채우는 덮개레지스트(43)에 접합되는 것이다. 이는 더 높은 수준의 열방사를 제공한다.
더구나, 도 10a에 보인 것처럼, 다른 종류의 반도체칩들(11a, 11b)을 구비한 반도체장치들(3a, 3b)을 동일한 동박에 접합하여 제조된 멀티칩모듈을 사용하는 것이 가능하고, 더욱이, 이 멀티칩모듈은 밀봉수지(47)에 의해 반도체장치들(3a, 3b)을 밀봉하도록 수지몰딩될 수 있다. 이는 반도체칩들(11)을 보호한다.
제7실시예
다음으로, 본 발명의 제7실시예에 따른 반도체장치 및 그 제조방법이 도 11a를 참조하여 설명된다. 도 11a는 본 발명의 제7실시예의 반도체장치를 보여주는 단면도이다.
제7실시예의 반도체장치는, 세 개의 반도체장치들(3c, 3d 및 3e)을 포함하는 멀티칩모듈이며, 이 멀티칩모듈에서 접착층(22c)이 제공된 반도체장치(3c)의 표면의 일부는 접착층(22d)이 제공된 반도체장치(3d)의 표면의 일부에 접착되며, 그것들은 Au볼범프들(21)에 의해 접합면에서 서로 전기접속되며, 접착층(22e)이 제공된 반도체장치(3e)의 표면의 일부는 접착층(22d)이 제공된 반도체장치(3d)의 표면의 일부에 접착되고, 그것들은 Au볼범프들(21)로써 접합면에서 서로 전기접속된다.
개재기(48)는 접착층(22c)이 제공된 반도체장치(3c) 표면에서 반도체장치(3d)와의 접합면을 제외한 반도체장치(3c)표면영역과 접착층(22e)이 제공된 반도체장치(3e)의 표면에서 반도체장치(3d)와의 접합면을 제외한 반도체장치(3e)표면영역에 접합되고, Au볼범프들(21)은 실장을 위해 이러한 영역들에서 개재기(48)의 리드들에 접합된다. 반도체장치(3d)는 개재기(48)에 제공된 홀(51) 속에 삽입된다.
도시된 구조는 수지밀봉에 의해 보호될 수 있다.
제8실시예
본 발명의 제8실시예에 따른 반도체장치 및 그 제조방법이 도 11b 및 11c를 참조하여 설명된다. 도 11b는 본 발명의 제8실시예의 반도체장치를 보여주는 사시도이고, 도 11c는 도 11b의 A면을 따라 취해진 단면도이다.
제8실시예의 반도체장치는 두 개의 반도체장치들(3f, 3g)을 포함하는 멀티칩모듈이며, 이 모듈에서, 접착층(22g)이 제공된 반도체장치(3g)의 표면의 일부는 접착층(22f)이 제공된 반도체장치(3f)의 전체 표면에 접착되고 그것들은 도 11c에 보인 바와 같이 그것들의 Au볼범프들(21)에 의해 접합면에서 서로 전기 접속된다.
개재기(미도시)가 접착층(22g)이 제공된 반도체장치(3g) 표면에서의 반도체장치(3f)의 접합면을 제외한 영역들(이 영역들은 도 11b 및 11c에서 반도체장치(3f)의 양쪽에 보여진다)에 접합되고, Au볼범프들(21a)은 실장을 위해 이러한 영역들에 있는 개재기의 리드들에 접합된다. 반도체장치(3f)는 제7실시예에서와 동일한 방식으로 개재기에 제공된 홀 속에 삽입된다.
그에 더하여, 수지밀봉은 보호를 위해 수행될 수 있다.
제9실시예
다음으로, 본 발명의 제9실시예에 따른 반도체장치 및 그 제조방법이 도 12를 참조하여 설명된다. 도 12는 본 발명의 제9실시예의 반도체장치를 보여주는 단면도이다.
제2실시예와 마찬가지로, 반도체장치(4)가 배선테이프(23)에 접합된다.
그러나, 이 반도체장치(4)는, 제2실시예에서 사용된 반도체장치(3)와는 달리, 패드전극들이 앞면 및 뒷면에 형성된 반도체칩(5)을 구비하도록 구성된다. 전기접속은 알루미늄배선(49)을 통해 전방패드전극(12a) 및 후방패드전극(12b)간에 이루어진다.
제9실시예의 반도체장치는, 네 개의 반도체장치들(4)이 접착층(22)을 통한 접착에 의해 적층되고 한 반도체장치(4)의 Au볼범프들(21)이 전기접속을 위해 아래쪽에 있는 반도체장치(4)의 뒷면에 있는 패드전극들(12b)에 접합된 멀티칩모듈이다. 이 반도체장치는 높은 실장밀도를 가지며 접착층들(22)을 이용한 접합에 높은 신뢰도를 가진다.
그에 더하여, 수지밀봉이 보호를 위해 수행될 수 있다.
본 발명의 전술한 실시예들에 따른 반도체장치의 제조방법들은 범프들을 형성하기 위해 전선본딩기법의 응용인 스터드범프법을 채용하였지만, 그 대신 도금법이 사용될 수도 있다. 그러한 경우, 도금된 범프들이 다음과 같이 형성된다. 구체적으로는, 레지스트가 반도체웨이퍼(20)에 도포되고, 노광 및 현상이 수행되어 패드전극들(12) 위에 개구들을 갖는 레지스트패턴이 형성된다. 다음으로, 금속이 도금법을 통해 개구들 속으로 퇴적되어 범프들이 형성된다. 그 후, 레지스트는 제거된다. 도금법이 대량생산에 적합한 반면, 스터드법프법은 유연한 제조에 적합하다. 스터드법프법과 도금법 중의 어느 것이 사용되는 지는 제조량에 의존한다.
칩 위에 형성된 범프들의 재료는 Au로 한정되지는 않으며, Cu, Pb-Sn 등이 그 재료로서 사용되어도 좋다.
제10실시예
다음으로, 본 발명의 제10실시예에 따른 반도체장치 및 그 제조방법이 도 13을 참조하여 설명된다. 도 13은 본 발명의 제10실시예의 반도체장치를 보여주는 단면도이다.
도 13에 보인 바와 같이, 제10실시예의 반도체장치는 반도체장치(3), 테이프기판(52) 및 개재기(14)를 포함하며, 반도체장치(3)는 테이프기판(52)을 통해 개재기(14) 위에 실장된다.
테이프기판(52)은 폴리이미드로 이루어진 절연막(53)의 앞면 및 뒷면에 식각술기법을 통해 기설정된 패턴으로 구리배선(54)을 형성함으로써 얻어진 테이프캐리어형상의 배선테이프이다. 절연막(53)에는 앞면 및 뒷면의 구리배선들(54)간에 전기전도를 허용하기 위한 관통홀들이 제공된다. Au도금패드들(55)이 테이프기판(52)의 표면에 형성된 구리배선(54)의 일부 위에 제공된다. 테이프기판(52)의 뒷면에 형성된 구리배선(54)은 랜드부들을 제외하고는 덮개레지스트(56)에 의해 절연되고 덮여진다.
반도체장치(3)는 테이프기판(52)의 표면에 접착층(22)으로써 접착되고 이것들 간에는 Au볼범프들(21)을 통해 전기접속이 만들어진다. 각각의 Au볼범프(21)는반도체칩(11)의 패드전극(12) 위에 배치되며 패드전극(12)에 접속된 한 끝단 및 Au도금패드(55)에 접속된 다른 끝단을 가진다. 접착층(22)은 반도체칩(11) 및 테이프기판(52) 사이를 밀봉하며, Au볼범프들(21)도 밀봉하여 신뢰성있는 실장을 확보하게 한다. 접착층(22)도 반도체칩(11)의 표면을 보호하는 기능을 한다.
땜납볼들(57)이 테이프기판(52) 뒷면의 구리배선(54)의 랜드부들 위에 제공된다. 각각의 땜납볼(57)은 구리배선(54)의 랜드부에 접속된 한 끝단 및 개재기(14) 위의 땜납도금에 의해 형성된 땜납도금패드(59)에 접속된 다른 끝단을 가져 테이프기판(52)을 개재기(14)와 전기적으로 접속되게 한다. 경화된 열경화플럭스(58)가 테이프기판(52) 및 개재기(14)간의 접합을 강화하기 위해 테이프기판(52) 및 개재기(14)사이에서 땝납볼들(57)의 둘레를 채워, 신뢰성있는 실장을 확보하게 한다.
한편, 열방사페이스트(30)가 반도체칩(11)의 뒷면에 도포되고 방열기(32)가 열방사페이스트(30)를 통해 반도체칩(11)에 접착된다.
제10실시예의 반도체장치는 다음과 같이 제조된다.
반도체장치(3)가 먼저 제1실시예에서 설명된 바와 같이 제조된다.
다음으로, 반도체장치(3)는 제2실시예에서처럼 테이프기판(52)의 표면에 열압착된다.
이 경우, 실장이 제3실시예에서처럼 열경화플럭스를 사용하는 리플로우에 의해 수행될 수 있다.
다음으로, 땜납볼들(57)이 테이프기판(52) 뒷면의 랜드부들 위에 제공된다.
그 후 열경화플럭스(58)가 테이프기판(52)의 뒷면 또는 개재기(14)의 접합영역에 도포된다.
그 후, 반도체장치(3)가 접착된 테이프기판(52)이 개재기(14) 위에 실장되며, 적외선가열, 열풍가열 등을 이용한 가열이 수행되고, 리플로우처리가 수행된다. 이런 식으로, 땜납볼들(57)이 땜납도금패드들(59)에 납땜되고 열경화플럭스(58)는 경화된다.
열방사페이스트(30)가 반도체칩(11)의 뒷면과 그 부근에 도포되고, 방열기(32)가 접착되어, 제10실시예의 반도체장치를 멀티칩패키지로서 완성한다.
플립칩방식의 기존의 BGA형 반도체패키지에서는, 값비싼 적층BT기판이 극히 작은 패드피치인 200㎛의 반도체칩을 수용하기 위한 개재기로서 사용되었다.
그러나, 제10실시예의 반도체장치에 따르면, 저비용으로 미소피치를 허용하기 위한 테이프기판(52)은 반도체칩(11) 및 개재기(14) 사이에 개재되고, 반도체칩(11)의 패드피치(예, 200㎛)보다 더 큰 피치(예, 500㎛)를 갖는 외부단자들로서의 땝납볼들(57)은 뒷면에 제공된다. 따라서, 개재기(14)가 미소피치를 수용하도록 하는 것은 불필요하고 값싼 배선기판이 개재기(14)로서 사용될 수 있다.
테이프기판(52) 자체는 값이 비싸지 않으므로, 반도체패키지는 적층BT기판을 사용하는 것보다 저가의 총비용으로 형성될 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 반도체칩의 전극들(본딩패드들) 및 리드들간에 금속범프들을 형성 및 접속하기 위한 플립칩접합을 이용하여, 알몸칩과 동일한 작은 피치를 갖는 고밀도형 반도체장치를 개재기 또는 실장기판(이하, "개재기"라 함) 위에 신뢰성있게 실장할 수 있게 하며, 또, 더욱 간단한 실장구조, 용이한 실장, 실장단계들의 수의 감소 및 향상된 수율을 제공함으로써 반도체장치를 저가로 제공할 수 있게 한다. 게다가, 본 발명은 실장 후에 용이하게 교체를 할 수 있게 하며, 저가이며 신뢰성있는 멀티칩모듈을 제공할 수 있다.

Claims (25)

  1. 반도체칩;
    상기 반도체칩의 전극 위에 제공된 스터드범프; 및
    상기 반도체칩의 상기 전극이 형성되는 표면에 제공된 접착층을 포함하며,
    상기 스터드범프는 상기 접착층의 표면으로부터 돌출한 반도체장치.
  2. 제1항에 있어서, 열압착을 통해 접합된 개재기를 더 포함하는 반도체장치.
  3. 반도체칩;
    상기 반도체칩의 전극이 형성되는 표면에 제공된 보호수지층;
    상기 반도체칩의 상기 전극 위에 제공되며 상기 보호수지층의 표면에서는 노출되는 범프; 및
    경화플럭스를 통해 상기 보호수지층의 상기 표면에 접착되고, 상기 범프에 전기적으로 접속되는 개재기를 포함하는 반도체장치.
  4. 제2항에 있어서, 상기 개재기에는 장치홀이 제공된 반도체장치.
  5. 반도체칩;
    상기 반도체칩의 전극이 형성되는 표면에 제공된 접착층;
    상기 반도체칩의 상기 전극 위에 제공되고 상기 접착층의 표면에서는 노출되는 범프;
    상기 접착층의 상기 표면에 접착되고 상기 범프에 부분적으로 접착된 배선패턴; 및
    상기 배선패턴을 절연하고 덮으며 선택적으로 개구되어 외부접속부를 형성하는 절연덮개층을 포함하는 반도체장치.
  6. 반도체칩;
    상기 반도체칩의 전극이 형성되는 표면에 제공된 보호수지층;
    상기 반도체칩의 상기 전극 위에 제공되고 상기 보호수지층의 표면에서는 노출되는 범프;
    경화된 플럭스를 통해 상기 보호수지층의 상기 표면에 접착되고 상기 범프에 부분적으로 접착되는 배선패턴; 및
    상기 배선패턴을 절연하고 덮으며 선택적으로 개구되어 외부접속부를 형성하는 절연덮개층을 포함하는 반도체장치.
  7. 각각의 반도체디바이스가 반도체칩, 상기 반도체칩의 전극이 형성되는 표면에 제공된 접착층, 상기 반도체칩의 상기 전극 위에 제공되며 상기 접착층의 표면에서는 부분적으로 노출되는 범프를 구비한 두 개 이상의 반도체디바이스들을 포함하고,
    상기 반도체디바이스들 중의 하나의 상기 접착층이 제공된 표면의 일부는 상기 반도체디바이스들 중의 다른 하나의 상기 접착층이 제공된 표면의 일부 또는 전부에 접합되고, 그것들은 접착면에서 상기 범프들을 사용하여 서로 전기적으로 접속되는 반도체장치.
  8. 각각의 반도체디바이스가 앞면 및 뒷면에 전극들이 형성된 반도체칩, 상기 반도체칩의 앞면 및 뒷면에 제공된 접착층, 및 상기 반도체칩의 상기 전극 위에 제공되며 상기 접착층의 표면에서는 부분적으로 노출되는 범프를 구비한 두 개 이상의 반도체디바이스들을 포함하고,
    상기 반도체디바이스들 중의 하나는 아래쪽에 있는 상기 반도체디바이스들 중의 하나에 상기 접착층을 통해 접착되고, 그 전극들은 상기 범프를 통해 서로 접속되는 반도체장치.
  9. 제1항에 있어서, 상기 접착층은 접착성을 갖는 열가소성수지인 반도체장치.
  10. 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계;
    상기 범프가 제공된 표면에 접착층을 형성하는 단계;
    상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계; 및
    상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체웨이퍼를 절단하는단계를 포함하는 반도체장치 제조방법.
  11. 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계;
    상기 범프가 제공된 표면에 접착층을 형성하는 단계;
    상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계;
    상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체웨이퍼를 절단하는 단계; 및
    하나 또는 둘 이상의 상기 반도체칩들을 단일 배선기판 위에 실장하고, 상기 접착층을 이용한 상기 배선기판에 대한 접착과 상기 범프를 이용한 상기 배선기판에 대한 전기접속을 위해 가열 및 프레싱을 수행하는 단계를 포함하는 반도체장치 제조방법.
  12. 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계;
    상기 범프가 제공된 표면에 보호수지층을 형성하는 단계;
    상기 보호수지층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계;
    상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체웨이퍼를 절단하는 단계; 및
    하나 또는 둘 이상의 상기 반도체칩들에 대해, 상기 범프 및 상기 보호수지층 또는 대응하는 배선기판에 열경화플럭스를 도포하는 단계;
    상기 범프를 상기 배선기판의 배선 위에 배치시키는 단계; 및
    가열을 수행하여 상기 범프를 상기 배선에 납땜하고 상기 열경화플럭스를 경화시키는 단계를 포함하는 반도체장치 제조방법.
  13. 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계;
    상기 범프가 제공된 표면에 접착층을 형성하는 단계;
    상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계; 및
    상기 반도체웨이퍼를 상기 접착층을 통해 배선기판에 접합하고 상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체칩을 그것의 외부경계를 따라 절단하는 단계를 포함하는 반도체장치 제조방법.
  14. 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계;
    상기 범프가 제공된 표면에 접착층을 형성하는 단계;
    상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계;
    상기 접착층을 이용하여 상기 반도체웨이퍼를 배선기판과 정렬하고, 상기 접착층을 이용하여 상기 배선기판에 대한 접착과 상기 범프를 이용한 상기 배선기판 위의 배선에 대한 전기접속을 위해 가열 및 프레싱을 수행하는 단계; 및
    상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체칩을 그것의 외부경계를 따라 절단하는 단계를 포함하는 반도체장치 제조방법.
  15. 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계;
    상기 범프가 제공된 표면에 보호수지층을 형성하는 단계;
    상기 보호수지층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계;
    상기 범프 및 상기 보호수지층 또는 대응하는 배선기판에 열경화플럭스를 도포하는 단계;
    상기 범프를 상기 배선기판의 배선 위에 배치시키는 단계; 및
    상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체칩을 그것의 외부경계를 따라 절단하는 단계를 포함하는 반도체장치 제조방법.
  16. 범프를 반도체칩의 전극 위에 제공하는 단계;
    상기 범프가 제공된 표면에 접착층을 형성하는 단계;
    상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계;
    상기 반도체칩을 상기 접착층을 통해 금속박(metal foil)에 접합하는 단계; 및
    상기 금속박을 배선패턴으로 형성하는 단계를 포함하는 반도체장치 제조방법.
  17. 범프를 반도체칩의 전극 위에 제공하는 단계;
    상기 범프가 제공된 표면에 접착층을 형성하는 단계;
    상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계;
    상기 접착층을 통해 상기 반도체웨이퍼를 금속박과 정렬하고, 상기 접착층을 이용한 상기 금속박에 대한 접착과 상기 범프를 이용한 상기 금속박에 대한 전기접속을 위해 가열 및 프레싱을 수행하는 단계; 및
    상기 금속박을 배선패턴으로 형성하는 단계를 포함하는 반도체장치 제조방법.
  18. 범프를 반도체칩의 전극 위에 제공하는 단계;
    상기 범프가 제공된 표면에 보호수지층을 형성하는 단계;
    상기 보호수지층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계;
    상기 보호수지층을 통하여 상기 반도체웨이퍼를 금속박과 정렬하는 단계;
    가열을 수행하여 상기 범프를 상기 금속박에 납땜하고 열경화플럭스를 경화시키는 단계; 및
    상기 금속박을 배선패턴으로 형성하는 단계를 포함하는 반도체장치 제조방법.
  19. 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의각각의 전극 위에 범프를 제공하는 단계;
    상기 범프가 제공된 표면에 접착층을 형성하는 단계;
    상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계;
    상기 반도체웨이퍼를 상기 접착층을 통해 금속박에 접합하는 단계;
    상기 금속박을 배선패턴으로 형성하는 단계; 및
    그 후, 상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체칩을 그것의 외부경계를 따라 절단하는 단계를 포함하는 반도체장치 제조방법.
  20. 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의 각각의 전극 위에 범프를 제공하는 단계;
    상기 범프가 제공된 표면에 접착층을 형성하는 단계;
    상기 접착층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계;
    상기 접착층을 통해 상기 반도체웨이퍼를 금속박과 정렬하고, 상기 접착층을 이용한 상기 금속박에 대한 접착과 상기 범프를 이용한 상기 금속박에 대한 전기접속을 위해 가열 및 프레싱을 수행하는 단계;
    상기 금속박을 배선패턴으로 형성하는 단계; 및
    그 후, 상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체칩을 그것의 외부경계를 따라 절단하는 단계를 포함하는 반도체장치 제조방법.
  21. 기설정된 수의 반도체칩들을 반도체웨이퍼 위에 형성하고 상기 반도체칩들의각각의 전극 위에 범프를 제공하는 단계;
    상기 범프가 제공된 표면에 보호수지층을 형성하는 단계;
    상기 보호수지층의 전체 표면을 상기 범프가 돌출할 때까지 식각하는 단계;
    상기 보호수지층을 통해 상기 반도체웨이퍼를 금속박과 정렬하는 단계;
    가열을 수행하여 상기 범프를 상기 금속박에 납땜하고 상기 보호수지층을 경화시키는 단계;
    상기 금속박을 배선패턴으로 형성하는 단계; 및
    그 후, 상기 반도체칩들의 각각으로 분리하기 위해 상기 반도체칩을 그것의 외부경계를 따라 절단하는 단계를 포함하는 반도체장치 제조방법.
  22. 제16항에 있어서, 상기 금속박이 배선패턴으로 형성된 후, 상기 배선패턴 위에 절연덮개층을 선택적으로 형성하는 단계를 더 포함하는 반도체장치 제조방법.
  23. 제22항에 있어서, 상기 절연덮개층이 상기 배선패턴 위에 선택적으로 형성된 후, 상기 절연덮개층의 개구를 통해 노출된 상기 배선패턴의 랜드부 위에 땜납볼을 제공하는 단계를 더 포함하는 반도체장치 제조방법.
  24. 제10항에 있어서, 상기 접착층은 접착성을 갖는 열가소성 수지인 반도체장치 제조방법.
  25. 반도체칩;
    상기 반도체칩의 전극이 형성된 표면에 제공된 접착층;
    상기 반도체칩의 상기 전극 위에 제공되며 상기 접착층의 표면에서는 노출된 범프;
    테이프기판; 및
    개재기를 포함하고,
    상기 반도체칩은 상기 테이기판의 앞면에 상기 접착층을 이용하여 접착되며, 상기 반도체칩은 상기 범프를 이용하여 상기 테이프기판에 전기적으로 접속되고, 상기 개재기는 전기접속 가능하도록 상기 테이프기판의 뒷면에 접속되는 반도체장치 제조방법.
KR10-2001-0022093A 2000-04-24 2001-04-24 반도체장치 및 그 제조방법 KR100384260B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-123306 2000-04-24
JP2000123306A JP3597754B2 (ja) 2000-04-24 2000-04-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20010104626A true KR20010104626A (ko) 2001-11-26
KR100384260B1 KR100384260B1 (ko) 2003-05-16

Family

ID=18633631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0022093A KR100384260B1 (ko) 2000-04-24 2001-04-24 반도체장치 및 그 제조방법

Country Status (7)

Country Link
US (2) US6791195B2 (ko)
EP (1) EP1150347A2 (ko)
JP (1) JP3597754B2 (ko)
KR (1) KR100384260B1 (ko)
CN (1) CN1320964A (ko)
SG (1) SG100674A1 (ko)
TW (1) TW501208B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160084914A (ko) * 2015-01-06 2016-07-15 매그나칩 반도체 유한회사 방열 반도체 소자 패키지 및 그 제조 방법

Families Citing this family (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI112121B (fi) * 2000-12-11 2003-10-31 Rafsec Oy Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa
SG95637A1 (en) 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6441483B1 (en) 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
SG108245A1 (en) * 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US20020173077A1 (en) * 2001-05-03 2002-11-21 Ho Tzong Da Thermally enhanced wafer-level chip scale package and method of fabricating the same
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
JP2003068928A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 高周波用配線基板の実装構造
JP3875077B2 (ja) * 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
AU2003225724A1 (en) * 2002-03-11 2003-09-29 Momenta Pharmaceuticals, Inc. Analysis of sulfated polysaccharides
US6639302B2 (en) * 2002-03-20 2003-10-28 International Business Machines Corporation Stress reduction in flip-chip PBGA packaging by utilizing segmented chip carries
JP3717899B2 (ja) 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US6881613B2 (en) * 2002-10-08 2005-04-19 Agere Systems Inc Electronic component package
JP3566957B2 (ja) * 2002-12-24 2004-09-15 沖電気工業株式会社 半導体装置及びその製造方法
JP2004247530A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置及びその製造方法
US6936929B1 (en) * 2003-03-17 2005-08-30 National Semiconductor Corporation Multichip packages with exposed dice
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
JP3947525B2 (ja) * 2003-04-16 2007-07-25 沖電気工業株式会社 半導体装置の放熱構造
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
US7129590B2 (en) * 2003-05-14 2006-10-31 Intel Corporation Stencil and method for depositing material onto a substrate
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
JP2005064239A (ja) * 2003-08-12 2005-03-10 Lintec Corp 半導体装置の製造方法
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
JP4130167B2 (ja) * 2003-10-06 2008-08-06 日東電工株式会社 半導体ウエハの剥離方法
EP1542272B1 (en) * 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4260617B2 (ja) * 2003-12-24 2009-04-30 株式会社ルネサステクノロジ 半導体装置の製造方法
US20050147489A1 (en) * 2003-12-24 2005-07-07 Tian-An Chen Wafer supporting system for semiconductor wafers
US7303400B2 (en) * 2004-01-27 2007-12-04 United Microelectronics Corp. Package of a semiconductor device with a flexible wiring substrate and method for the same
US20050161815A1 (en) * 2004-01-27 2005-07-28 Joseph Sun Package of a semiconductor device with a flexible wiring substrate and method for the same
US7160758B2 (en) * 2004-03-31 2007-01-09 Intel Corporation Electronic packaging apparatus and method
KR100604848B1 (ko) * 2004-04-30 2006-07-31 삼성전자주식회사 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI237370B (en) * 2004-07-30 2005-08-01 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
JP2008252132A (ja) * 2004-09-15 2008-10-16 Seiko Epson Corp 半導体装置の実装方法
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
JP4246132B2 (ja) * 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
TWI267151B (en) * 2004-10-14 2006-11-21 Advanced Semiconductor Eng Processing method during a package process
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
JP4345705B2 (ja) * 2005-04-19 2009-10-14 エルピーダメモリ株式会社 メモリモジュール
US20060270104A1 (en) * 2005-05-03 2006-11-30 Octavio Trovarelli Method for attaching dice to a package and arrangement of dice in a package
JP4191167B2 (ja) * 2005-05-16 2008-12-03 エルピーダメモリ株式会社 メモリモジュールの製造方法
US7777313B2 (en) * 2005-06-07 2010-08-17 Analog Devices, Inc. Electronic package structures and methods
KR100621438B1 (ko) 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
TWI305404B (en) * 2005-09-14 2009-01-11 Advanced Semiconductor Eng Die package and method for making the same
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US20070093000A1 (en) * 2005-10-21 2007-04-26 Stats Chippac Ltd. Pre-molded leadframe and method therefor
JP2007173371A (ja) * 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
TWI294677B (en) * 2006-03-31 2008-03-11 Ind Tech Res Inst Interconnect structure with stress buffering ability and the manufacturing method thereof
DE102006025960B4 (de) * 2006-06-02 2011-04-07 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleitereinrichtung
KR100748558B1 (ko) 2006-06-19 2007-08-10 삼성전자주식회사 칩 사이즈 패키지 및 그 제조 방법
JP2008004741A (ja) * 2006-06-22 2008-01-10 Matsushita Electric Ind Co Ltd 半導体集積回路及びそれを備えた情報機器、通信機器、ａｖ機器及び移動体
US7635606B2 (en) * 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
US7504713B2 (en) * 2007-01-16 2009-03-17 Texas Instruments Incorporated Plastic semiconductor packages having improved metal land-locking features
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
US7659151B2 (en) * 2007-04-12 2010-02-09 Micron Technology, Inc. Flip chip with interposer, and methods of making same
US20080290502A1 (en) * 2007-05-25 2008-11-27 Zafer Kutlu Integrated circuit package with soldered lid for improved thermal performance
JP2008294367A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体装置およびその製造方法
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US8043893B2 (en) * 2007-09-14 2011-10-25 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
KR20150068495A (ko) 2007-11-30 2015-06-19 스카이워크스 솔루션즈, 인코포레이티드 플립 칩 실장을 이용하는 웨이퍼 레벨 패키징
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
JP2010010368A (ja) * 2008-06-26 2010-01-14 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
CN101939825B (zh) 2008-02-07 2013-04-03 住友电木株式会社 半导体用膜、半导体装置的制造方法以及半导体装置
KR100959604B1 (ko) 2008-03-10 2010-05-27 주식회사 하이닉스반도체 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
US8018043B2 (en) 2008-03-10 2011-09-13 Hynix Semiconductor Inc. Semiconductor package having side walls and method for manufacturing the same
EP2259666A4 (en) * 2008-03-27 2011-09-07 Ibiden Co Ltd PRINTED CIRCUIT BOARD COMPRISING INTEGRATED ELECTRONIC COMPONENTS, AND METHOD FOR MANUFACTURING THE SAME
TW200947569A (en) * 2008-05-13 2009-11-16 Richtek Technology Corp Package structure and method
JP2009302212A (ja) 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US8624370B2 (en) * 2009-03-20 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with an interposer and method of manufacture thereof
JP2010245383A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP5732652B2 (ja) * 2009-11-04 2015-06-10 ボンドテック株式会社 接合システムおよび接合方法
JP5581064B2 (ja) * 2010-01-14 2014-08-27 パナソニック株式会社 半導体装置
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8698322B2 (en) * 2010-03-24 2014-04-15 Oracle International Corporation Adhesive-bonded substrates in a multi-chip module
US8174108B2 (en) * 2010-03-24 2012-05-08 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Method for facilitating the stacking of integrated circuits having different areas and an integrated circuit package constructed by the method
JP5246215B2 (ja) * 2010-07-21 2013-07-24 株式会社村田製作所 セラミック電子部品及び配線基板
TW201208007A (en) * 2010-08-02 2012-02-16 Advanced Semiconductor Eng Semiconductor package
US8445990B2 (en) * 2010-12-10 2013-05-21 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die
US8344493B2 (en) * 2011-01-06 2013-01-01 Texas Instruments Incorporated Warpage control features on the bottomside of TSV die lateral to protruding bottomside tips
EP3751604A1 (en) 2011-08-16 2020-12-16 INTEL Corporation Offset interposers for large-bottom packages and large-die package-on-package structures
US20130154106A1 (en) 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US9484319B2 (en) * 2011-12-23 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming extended semiconductor device with fan-out interconnect structure to reduce complexity of substrate
US9548251B2 (en) 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
US20130187284A1 (en) 2012-01-24 2013-07-25 Broadcom Corporation Low Cost and High Performance Flip Chip Package
US8558395B2 (en) 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US8587132B2 (en) 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US9275976B2 (en) 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
US8749072B2 (en) * 2012-02-24 2014-06-10 Broadcom Corporation Semiconductor package with integrated selectively conductive film interposer
US8928128B2 (en) 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9263412B2 (en) 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
JP5965185B2 (ja) * 2012-03-30 2016-08-03 デクセリアルズ株式会社 回路接続材料、及びこれを用いた半導体装置の製造方法
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
CN103426780A (zh) * 2012-05-14 2013-12-04 万国半导体(开曼)股份有限公司 焊球阵列用作高度垫块及焊料固定物
CN104716056B (zh) * 2013-12-17 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
JP2016033969A (ja) * 2014-07-31 2016-03-10 株式会社東芝 電子部品、及び電子ユニット
JP6361374B2 (ja) * 2014-08-25 2018-07-25 日亜化学工業株式会社 発光装置及びその製造方法
JP6623508B2 (ja) * 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10679866B2 (en) 2015-02-13 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package and method of fabricating the interconnect structure
JP6754938B2 (ja) * 2016-03-11 2020-09-16 パナソニックＩｐマネジメント株式会社 電極接合方法
WO2017195517A1 (ja) * 2016-05-09 2017-11-16 日立化成株式会社 半導体装置の製造方法
JP2019012714A (ja) * 2017-06-29 2019-01-24 株式会社ディスコ 半導体パッケージの製造方法
JP6956313B2 (ja) * 2017-07-27 2021-11-02 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法
CN112750796A (zh) * 2019-10-30 2021-05-04 新光电气工业株式会社 半导体装置以及半导体装置的制造方法
CN110783254B (zh) * 2019-11-08 2022-10-04 京东方科技集团股份有限公司 一种芯片转移方法及半导体器件
KR102643424B1 (ko) * 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지
CN115116860A (zh) * 2022-06-17 2022-09-27 北京比特大陆科技有限公司 芯片封装方法及芯片

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JP2701589B2 (ja) 1991-06-26 1998-01-21 日本電気株式会社 半導体装置及びその製造方法
JPH06204290A (ja) 1992-12-28 1994-07-22 Canon Inc 回路基板の製造方法及び前記電気接続部材と電気的回路部品との接続方法
JP2581017B2 (ja) 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
JP3655338B2 (ja) 1995-02-28 2005-06-02 シチズン時計株式会社 樹脂封止型半導体装置及びその製造方法
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
JP2735022B2 (ja) 1995-03-22 1998-04-02 日本電気株式会社 バンプ製造方法
JP3505328B2 (ja) 1995-12-18 2004-03-08 松下電器産業株式会社 半導体装置およびその製造方法
JP3279470B2 (ja) 1996-02-20 2002-04-30 松下電器産業株式会社 半導体装置およびその製造方法
JPH1126642A (ja) 1997-07-07 1999-01-29 Fujitsu Ltd 半導体装置及びその製造方法及びその実装構造
US5854514A (en) * 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
US6114187A (en) * 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method
JP3695890B2 (ja) 1997-02-19 2005-09-14 ジャパンゴアテックス株式会社 Ｉｃチップ実装用インターポーザ及びｉｃチップパッケージ
JP3604250B2 (ja) 1997-02-19 2004-12-22 株式会社リコー 半導体装置実装体
JPH10242333A (ja) 1997-03-01 1998-09-11 Nitto Denko Corp 半導体装置及び半導体装置の製造方法
DE1025587T1 (de) 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
JP3421548B2 (ja) 1997-09-10 2003-06-30 富士通株式会社 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
JPH11135577A (ja) 1997-10-28 1999-05-21 Hitachi Cable Ltd Ｂｇａ用ｔａｂテープ
JPH11168185A (ja) 1997-12-03 1999-06-22 Rohm Co Ltd 積層基板体および半導体装置
JP3065010B2 (ja) 1997-12-26 2000-07-12 日本電気株式会社 半導体装置
JP3547303B2 (ja) 1998-01-27 2004-07-28 沖電気工業株式会社 半導体装置の製造方法
JP3417292B2 (ja) 1998-04-08 2003-06-16 松下電器産業株式会社 半導体装置
JP3339422B2 (ja) 1998-04-20 2002-10-28 ソニーケミカル株式会社 配線基板及びその製造方法
JP2000022027A (ja) 1998-06-29 2000-01-21 Sony Corp 半導体装置、その製造方法およびパッケージ用基板
JP2000058587A (ja) 1998-08-12 2000-02-25 Fujitsu Ltd 半導体装置及びその製造方法
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6285081B1 (en) * 1999-07-13 2001-09-04 Micron Technology, Inc. Deflectable interconnect
JP2001284382A (ja) 2000-03-28 2001-10-12 Nec Corp はんだバンプ形成方法、フリップチップ実装方法及び実装構造体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160084914A (ko) * 2015-01-06 2016-07-15 매그나칩 반도체 유한회사 방열 반도체 소자 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
JP2001308140A (ja) 2001-11-02
CN1320964A (zh) 2001-11-07
US6791195B2 (en) 2004-09-14
US20020132463A1 (en) 2002-09-19
US20010036711A1 (en) 2001-11-01
TW501208B (en) 2002-09-01
KR100384260B1 (ko) 2003-05-16
EP1150347A2 (en) 2001-10-31
JP3597754B2 (ja) 2004-12-08
SG100674A1 (en) 2003-12-26

Similar Documents

Publication Publication Date Title
KR100384260B1 (ko) 반도체장치 및 그 제조방법
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US6214642B1 (en) Area array stud bump flip chip device and assembly process
KR100908759B1 (ko) 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지
US6960827B2 (en) Semiconductor device and manufacturing method thereof
KR100856609B1 (ko) 반도체장치 및 그 제조방법
JP4343296B2 (ja) 半導体デバイスの製造方法
US6271056B1 (en) Stacked semiconductor package and method of fabrication
US8796561B1 (en) Fan out build up substrate stackable package and method
JP3400877B2 (ja) 半導体装置及びその製造方法
US20090294978A1 (en) Semiconductor device, and manufacturing method therefor
US20100261311A1 (en) Method of manufacturing a semiconductor device
JP3450236B2 (ja) 半導体装置及びその製造方法
JP2000156435A (ja) 半導体装置及びその製造方法
JP3622435B2 (ja) 半導体装置とその製造方法
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
EP1369919A1 (en) Flip chip package
JP2012089579A (ja) 半導体装置の製造方法
WO1999065076A1 (en) Semiconductor device and method for manufacturing the same
JPH1084055A (ja) 半導体装置及びその製造方法
JP2003234434A (ja) 半導体装置の製造方法
JP2002093828A (ja) 半導体装置の製造方法
JP2000091378A (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
JP2000100990A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 17