JP5246215B2 - セラミック電子部品及び配線基板 - Google Patents

セラミック電子部品及び配線基板 Download PDF

Info

Publication number
JP5246215B2
JP5246215B2 JP2010164113A JP2010164113A JP5246215B2 JP 5246215 B2 JP5246215 B2 JP 5246215B2 JP 2010164113 A JP2010164113 A JP 2010164113A JP 2010164113 A JP2010164113 A JP 2010164113A JP 5246215 B2 JP5246215 B2 JP 5246215B2
Authority
JP
Japan
Prior art keywords
electronic component
external electrode
ceramic
ceramic electronic
length direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010164113A
Other languages
English (en)
Other versions
JP2012028457A (ja
Inventor
浩司 佐藤
幸雄 眞田
康弘 西坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010164113A priority Critical patent/JP5246215B2/ja
Priority to US13/178,530 priority patent/US8754335B2/en
Priority to KR20110070807A priority patent/KR101320846B1/ko
Priority to CN201110204886.8A priority patent/CN102347315B/zh
Publication of JP2012028457A publication Critical patent/JP2012028457A/ja
Application granted granted Critical
Publication of JP5246215B2 publication Critical patent/JP5246215B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、セラミック電子部品及び配線基板に関する。特に、本発明は、配線基板に埋め込まれて好適に使用されるセラミック電子部品及びそれが埋め込まれたセラミック電子部品埋め込み型配線基板に関する。
近年、携帯電話機や携帯音楽プレイヤーなどの電子機器の小型化や薄型化に伴い、電子機器に搭載される配線基板の小型化が進んでいる。
配線基板を小型化する方法としては、例えば、下記の特許文献１において、チップコンデンサを配線基板の内部に埋め込み、配線基板のチップコンデンサの上に位置する部分にレーザーにより貫通孔を形成し、貫通孔内部にめっきを施すことにより、チップコンデンサへの配線を構成する方法が提案されている。この方法によれば、配線基板の表面における部品の実装面積を小さくすることが可能となり、配線基板を小型化することができる。
特開２００１−３５２１４１号公報
しかしながら、特許文献１に記載のようにチップコンデンサを配線基板内部に埋め込んだ場合、基板全体として信頼性が低下することがあった。
本発明者らは、鋭意研究の結果、特許文献１に記載のチップコンデンサ埋め込み型配線基板が信頼性に欠けるのは、以下の理由によるものであることを見出した。すなわち、特許文献１に記載のチップコンデンサ埋め込み型配線基板では、ベース基板の上にチップコンデンサが配置されており、ベース基板とチップコンデンサとは、接着剤により接着されている。ここで、特許文献１では、外部電極の回り込み部全体がベース基板と接触してしまうため、外部電極とベース基板との間に接着剤が上手く入り込めず、外部電極とベース基板との間において、接着剤の厚みが薄くなりすぎて接着強度が低くなったり、部分的に接着剤が存在しなかったりする場合がある。この結果、外部電極とベース基板との間に隙間が生じることになる。
一方、チップコンデンサへの配線を形成する場合、レーザーにより貫通孔を形成した後、その際生じた配線基板を構成する樹脂の残滓を取り除くデスミア処理が行われることがある。デスミア処理において、配線基板は過酸化マンガン酸カリウムなどの強アルカリ溶液にさらされるが、その際に当該溶液が上記隙間に浸入して残留し、信頼性を低下させるものと考えられる。
本発明は、係る点に鑑みてなされたものであり、その目的は、セラミック電子部品埋め込み型配線基板の信頼性を向上し得るセラミック電子部品を提供することにある。
本発明に係るセラミック電子部品は、直方体状のセラミック素体と、第１及び第２の内部電極と、第１の外部電極と、第２の外部電極とを備えている。セラミック素体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びている。第１及び第２の主面は互いに対向している。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びている。第１及び第２の側面は、互いに対向している。第１及び第２の端面は、幅方向及び厚み方向に沿って延びている。第１及び第２の端面は、互いに対向している。第１及び第２の内部電極は、セラミック素体の内部において、少なくとも一部同士が厚み方向に対向するように形成されている。第１の外部電極は、第１の主面上の長さ方向の一方側端部に形成されている。第１の外部電極は、第１の内部電極に電気的に接続されている。第２の外部電極は、第１の主面上の長さ方向の他方側端部に形成されている。第２の外部電極は、第２の内部電極に電気的に接続されている。第１及び第２の外部電極のそれぞれの一部は、第１及び第２の内部電極が厚み方向に対向している部分と、厚み方向に対向している。第１及び第２の外部電極のそれぞれの一部分が、他の部分よりも厚み方向に突出している。第１の外部電極の突出部が、第１の外部電極の長さ方向の一方側端部に設けられていると共に、第２の外部電極の突出部が、第２の外部電極の長さ方向の他方側端部に設けられていることにより、第１の外部電極の突出部と第２の外部電極の突出部との間に凹部が形成されている。第１の主面の第１の外部電極と第２の外部電極との間に位置する部分が露出している。
本発明に係るセラミック電子部品のある特定の局面では、第１及び第２の外部電極のそれぞれの最外層は、Ｃｕ、Ａｌ、Ａｕ及びＡｇのうちの一種の金属もしくは該金属を主体とする合金からなる。
本発明に係る配線基板は、上記本発明に係るセラミック電子部品と、セラミック電子部品が埋め込まれている配線基板本体とを備えている。
本発明に係る配線基板のある特定の局面では、配線基板本体は、ベース基板と、セラミック電子部品との間に位置しており、セラミック電子部品とベース基板とを接着している接着剤とを有する。
本発明に係る配線基板の他の特定の局面では、ベース基板には、セラミック電子部品の外部電極に向かって開口する貫通孔が形成されている。
本発明では、外部電極の一部分が他の部分よりも厚み方向に突出しているため、セラミック電子部品を接着剤を用いてベース基板の上に接着した際に、外部電極とベース基板との間に接着剤が入り込む空間を確保することで、確実に、かつ高い接着強度で接着することができる。このため、外部電極とベース基板との間に処理液等が浸入することを抑制することができる。従って、優れた信頼性を実現することができる。
第１の実施形態に係るセラミック電子部品の略図的斜視図である。 第１の実施形態に係るセラミック電子部品の略図的側面図である。 図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。 図３の線ＩＶ−ＩＶにおける略図的断面図である。 図３の線Ｖ−Ｖにおける略図的断面図である。 導電パターンが形成されたセラミックグリーンシートの略図的平面図である。 マザー積層体の略図的平面図である。 ベース基板に接着剤を塗布する工程を説明するための略図的断面図である。 セラミック電子部品をベース基板に接着する工程を説明するための略図的断面図である。 配線基板本体を形成する工程を説明するための略図的断面図である。 ビアホールを形成する工程を説明するための略図的断面図である。 配線基板の一部分の略図的拡大断面図である。 第２の実施形態に係るセラミック電子部品の略図的斜視図である。 図１３の線ＸＩＶ−ＸＩＶにおける略図的断面図である。 第３の実施形態に係るセラミック電子部品の略図的断面図である。
（第１の実施形態）
以下、本発明を実施した好ましい形態について、図１に示すセラミック電子部品１を例に挙げて説明する。但し、セラミック電子部品１は単なる例示である。本発明に係るセラミック電子部品は、セラミック電子部品１に何ら限定されない。
図１は、第１の実施形態に係るセラミック電子部品の略図的斜視図である。図２は、第１の実施形態に係るセラミック電子部品の略図的側面図である。図３は、図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。図４は、図３の線ＩＶ−ＩＶにおける略図的断面図である。図５は、図３の線Ｖ−Ｖにおける略図的断面図である。
まず、図１〜図５を参照しながら、セラミック電子部品１の構成について説明する。
図１〜図５に示すように、セラミック電子部品１は、セラミック素体１０を備えている。セラミック素体１０は、セラミック電子部品１の機能に応じた適宜のセラミック材料からなる。具体的には、セラミック電子部品１がコンデンサである場合は、セラミック素体１０を誘電体セラミック材料により形成することができる。誘電体セラミック材料の具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。なお、セラミック素体１０には、所望するセラミック電子部品１の特性に応じて、上記セラミック材料を主成分として、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を適宜添加してもよい。
セラミック電子部品１がセラミック圧電素子である場合は、セラミック素体１０を圧電セラミック材料により形成することができる。圧電セラミック材料の具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
セラミック電子部品１がサーミスタ素子である場合は、セラミック素体１０を半導体セラミック材料により形成することができる。半導体セラミック材料の具体例としては、例えば、スピネル系セラミック材料などが挙げられる。
セラミック電子部品１が、インダクタ素子である場合は、セラミック素体１０を磁性体セラミック材料により形成することができる。磁性体セラミック材料の具体例としては、例えば、フェライトセラミック材料などが挙げられる。
セラミック素体１０は、直方体状に形成されている。図１〜図３に示すように、セラミック素体１０は、長さ方向Ｌ及び幅方向Ｗに沿って延びる第１及び第２の主面１０ａ、１０ｂを有する。セラミック素体１０は、図１、図２、図４、図５に示すように、厚み方向Ｔ及び長さ方向Ｌに沿って延びる第１及び第２の側面１０ｃ、１０ｄを有する。また、図１〜図５に示すように、厚み方向Ｔ及び幅方向Ｗに沿って延びる第１及び第２の端面１０ｅ、１０ｆを備えている。
なお、本明細書において、「直方体状」には、角部や稜線部が面取り状またはＲ面取り状である直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。
セラミック素体１０の寸法は、特に限定されないが、セラミック素体１０の厚み寸法をＴ、長さ寸法をＬ、幅寸法をＷとしたときに、セラミック素体１０は、Ｔ≦Ｗ＜Ｌ、１／５Ｗ≦Ｔ≦１／２Ｗ、Ｔ≦０．３ｍｍを満たす薄型のものであることが好ましい。具体的には、０．１ｍｍ≦Ｔ≦０．４ｍｍ、０．４ｍｍ≦Ｌ≦１ｍｍ、０．２ｍｍ≦Ｗ≦０．５ｍｍであることが好ましい。
図３に示すように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が厚み方向Ｔに沿って等間隔に交互に配置されている。第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の主面１０ａ、１０ｂと平行である。第１及び第２の内部電極１１，１２は、厚み方向Ｔにおいて、セラミック層１０ｇを介して、互いに対向している。第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第１及び第２の端面１０ｅ、１０ｆのいずれにも露出していない。
なお、セラミック層１０ｇの厚さは、特に限定されない。セラミック層１０ｇの厚さは、例えば、０．５μｍ〜１０μｍ程度とすることができる。第１及び第２の内部電極１１，１２のそれぞれの厚さも、特に限定されない。第１及び第２の内部電極１１，１２のそれぞれの厚さは、例えば、０．３μｍ〜２μｍ程度とすることができる。
第１及び第２の内部電極１１，１２は、適宜の導電材料により形成することができる。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕなどの金属や、Ａｇ−Ｐｄ合金などの、これらの金属の一種以上を含む合金により形成することができる。
セラミック素体１０の第１及び第２の主面１０ａ、１０ｂのそれぞれの上には、第１及び第２の外部電極１３，１４が形成されている。図３に示すように、第１の外部電極１３には、ビアホール電極１８を介して第１の内部電極１１が電気的に接続されている。第２の内部電極１２は、第１の外部電極１３には電気的に接続されていない。一方、第２の外部電極１４には、ビアホール電極１９を介して第２の内部電極１２が電気的に接続されている。第１の内部電極１１は、第２の外部電極１４には電気的に接続されていない。
図１〜図３に示すように、第１の外部電極１３は、第１，第２の主面１０ａ、１０ｂの長さ方向ＬのＬ１側端部の上に形成されている。一方、第２の外部電極１４は、第１，第２の主面１０ａ、１０ｂの長さ方向ＬのＬ２側端部の上に形成されている。第１，第２の主面１０ａ、１０ｂの第１及び第２の外部電極１３，１４の間の部分は、露出している。すなわち、第１，第２の主面１０ａ、１０ｂの第１及び第２の外部電極１３，１４の間の部分の上には、何も形成されていない。
第１及び第２の外部電極１３，１４のそれぞれの長さ方向Ｌに沿った長さは、２３０μｍ〜３３０μｍであることが好ましい。
第１及び第２の外部電極１３，１４は、第１〜第３の導電層１５〜１７の積層体により形成されている。第１の導電層１５は、第１または第２の主面１０ａ、１０ｂの上に形成されている。第１の導電層１５は、第１または第２の主面１０ａ、１０ｂの幅方向Ｗにおける一方側端部から他方側端部にわたって形成されている。第２の導電層１６は、第１の導電層１５の一部分の上に形成されている。具体的には、第２の導電層１６は、第１の導電層１５の長さ方向ＬのＬ１またはＬ２側端部の上にのみ形成されている。第２の導電層１６は、第１または第２の主面１０ａ、１０ｂの幅方向Ｗにおける一方側端部から他方側端部にわたって形成されている。第３の導電層１７は、第１または第２の外部電極１３，１４の最外層を形成しており、第１及び第２の導電層１５，１６を覆うように形成されている。このため、本実施形態においては、第１及び第２の外部電極１３，１４のそれぞれの側端部において、他の部分よりも厚み方向Ｔに突出した突出部１３ａ，１４ａが形成されている。そして、図２及び図３に示すように、長さ方向Ｌにおける突出部１３ａ，１４ａの間に、凹部１ａ、１ｂが形成されている。凹部１ａ、１ｂは、露出している第１、第２の主面１０ａ、１０ｂを底面とし、突出部１３ａ、１４ａを上段部とし、突出部１３ａ、１４ａ以外の部分を下段部とする階段状の窪みである。下段部の表面は比較的平坦であり、この部分がレーザー照射領域となる。
なお、第１及び第２の外部電極１３，１４の突出部１３ａ，１４ａ以外の部分の厚みは、例えば、３μｍ〜２０μｍ程度であることが好ましい。突出部１３ａ，１４ａの最大厚みは、例えば、２〜１０μｍ程度であることが好ましい。
第１及び第２の導電層１５，１６のそれぞれは、適宜の導電材料により形成することができる。第１及び第２の導電層１５，１６のそれぞれは、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕなどの金属や、Ａｇ−Ｐｄ合金などの、これらの金属の一種以上を含む合金により形成することができる。第１及び第２の導電層１５，１６のそれぞれの厚みは、例えば、３〜２０μｍ程度とすることができる。
第１及び第２の導電層１５、１６のそれぞれは、無機結合材を含んでいる。無機結合材は、セラミック素体１０に対する密着強度を高めるための成分である。第１及び第２の導電層１５、１６がコファイアにより形成される場合は、無機結合材は、共材とも呼ばれ、例えば、セラミック素体１０に含まれるセラミック材料と同種のセラミック材料であってもよい。無機結合材は、例えば、セラミック素体１０に含まれるセラミック材料と主成分が同じセラミック材料であってもよい。また、第１及び第２の導電層１５、１６がポストファイアにより形成される場合は、無機結合材は、例えば、ガラス成分であってもよい。
第１及び第２の導電層１５，１６における無機結合材の含有量は、例えば、４０体積％〜６０体積％の範囲内であることが好ましい。
第３の導電層１７は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金のめっきからなることが好ましい。なかでもＣｕおよびＡｌのうちの一方の金属もしくはＣｕ及びＡｌのうちの少なくとも一方を含む合金により形成されていることが好ましい。このため、本実施形態においては、第１及び第２の外部電極１３，１４のそれぞれの最外層は、Ｃｕ、Ａｌ、Ａｕ及びＡｇのうちの一種の金属もしくは該金属を主体とする合金からなる。Ｃｕ、Ａｌ、Ａｕ及びＡｇのうちの一種の金属もしくは該金属を主体とする合金からなる第１及び第２の外部電極１３，１４は、レーザー光の反射率が高いものであり、例えば、このセラミック電子部品１を配線基板に埋め混んだ後に、配線基板に第１，第２の外部電極１３，１４に開口するビアホールを、レーザー光を用いて形成することができる。
第３の導電層１７は、めっき膜により構成されていることが好ましく、厚みは、１μｍ〜１５μｍ程度であることが好ましい。
また、第３の導電層１７は、第１及び第２の導電層１５、１６を完全に被覆するように形成されていることが好ましい。
更に、第３の導電層１７と第１，第２の導電層１５，１６との間に、例えばめっき膜などのさらなる導電層が設けられていてもよい。
次に、本実施形態のセラミック電子部品１の製造方法について説明する。
まず、セラミック素体１０を構成するためのセラミック材料を含むセラミックグリーンシート２０（図６を参照）を用意する。次に、図６に示すように、そのセラミックグリーンシート２０の上に、導電性ペーストを塗布することにより、導電パターン２１を形成する。なお、導電ペーストの塗布は、例えば、スクリーン印刷法などの各種印刷法により行うことができる。導電性ペーストは、導電性微粒子の他に、公知のバインダーや溶剤を含んでいてもよい。
次に、導電パターン２１が形成されていない複数枚のセラミックグリーンシート２０、第１または第２の内部電極１１，１２に対応した形状の導電パターン２１が形成されているセラミックグリーンシート２０、及び導電パターン２１が形成されていない複数枚のセラミックグリーンシート２０をこの順番で積層し、積層方向に静水圧プレスすることにより、図７に示すマザー積層体２２を作製する。
次に、マザー積層体２２の上に、第１及び第２の外部電極１３，１４の第１の導電層１５を形成するための導電パターン２３を、スクリーン印刷法などの適宜の印刷法により形成する。さらに、導電パターン２３の上に、第２の導電層１６を形成するための導電パターン２４を、スクリーン印刷法などの適宜の印刷法により形成する。
次に、仮想のカットラインＣＬに沿ってマザー積層体２２をカッティングすることにより、マザー積層体２２から複数の生のセラミック積層体を作製する。なお、マザー積層体２２のカッティングは、ダイシングや押切により行うことができる。
生のセラミック積層体作成後、バレル研磨などにより、生のセラミック積層体の稜線部及び稜線部の面取りまたはＲ面取り及び表層の研磨を行うようにしてもよい。
次に、生のセラミック積層体の焼成を行う。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。焼成温度は、例えば、９００℃〜１３００℃程度とすることができる。
最後に、めっきにより、第３の導電層１７を形成することにより、セラミック電子部品１を完成させることができる。
本実施形態のセラミック電子部品１は、配線基板に埋め込まれて好適に使用されるものである。次に、セラミック電子部品１が埋め込まれたセラミック電子部品埋め込み型配線基板の製造方法について、主として図８〜図１２を参照しながら説明する。
まず、図８に示すように、ベース基板３０の上に、接着剤３１を塗布する。ベース基板３０は、特に限定されない。ベース基板３０は、例えば、ガラスエポキシ樹脂などの樹脂基板などにより形成することができる。また、ベース基板３０の厚みも特に限定されず、例えば、２５μｍ〜５０μｍ程度とすることができる。接着剤３１としては、例えば、エポキシ樹脂系接着剤を用いることができる。接着剤３１は、例えば、熱硬化型の樹脂接着剤であってもよいし、光硬化型の樹脂接着剤であってもよい。
次に、接着剤３１の上にセラミック電子部品１を配置し、接着剤３１を硬化させ、図９に示すように、接着剤３２を形成することにより、セラミック電子部品１をベース基板３０に対して接着させる。
次に、図１０に示すように、ベース基板３０のセラミック電子部品１が配置されていない部分の上に、コア材３３を配置する。そして、コア材３３及びセラミック電子部品１の上に、半硬化状態の硬化型樹脂を含むシート３４を押し当ててプレスし、その状態でシート３４を本硬化させる。これにより、図１１に示すように、ベース基板３０、コア材３３及びシート３４からなる配線基板本体３５内にセラミック電子部品１が埋め込まれてなる配線基板３７を完成させることができる。なお、コア材３３は、例えば、ガラスエポキシ樹脂など樹脂基板などにより形成することができる。
次に、ベース基板３０の上に、パターニングされたＣｕ層３６の上から配線基板３７にレーザー光線を照射する（コンフォーマルマスク法）。これにより、配線基板３７に第１，第２の外部電極１３，１４に開口するビアホール３９（図１２を参照）が形成される。なお、通常は、レーザー光線のスポット径が１００μｍ程度であるため、第１の導電層１５の第２の導電層１６に覆われていない部分の長さ方向Ｌに沿った長さは、１７０μｍ〜２５０μｍ程度であることが好ましい。
その後、ビアホール３９の側壁などに付着したスミアを除去するデスミア処理を行う。具体的には、過マンガン酸カリウムなどの強アルカリで処理することによりスミアを除去した後に、酸リンスを施す。
なお、ビアホール３９内に第１，第２の外部電極１３，１４に接続された導体を形成するために、無電解めっきなどのめっきをさらに行ってもよい。
以上説明したように、本実施形態では、第１，第２の外部電極１３，１４に突出部１３ａ，１４ａが形成されている。このため、突出部１３ａ，１４ａが形成されていない場合と比較して接着剤３２を厚く形成することができる。特に、接着剤３２のうち、第１，第２の外部電極１３，１４とベース基板３０との間に位置する部分の厚みを大きくすることができる。このため、外部電極とベース基板との間に接着剤が入り込む空間を確保することができるので、第１，第２の外部電極１３，１４とベース基板３０とを強固に接着することができる。従って、第１，第２の外部電極１３，１４とベース基板３０との間に水分等が侵入しにくく、第１，第２の外部電極１３，１４が劣化することを効果的に抑制することができる。また、上述のように、接着剤３２によって第１，第２の外部電極１３，１４とベース基板３０が強固に接着しているため、デスミア処理に用いる溶剤やめっき液などが第１，第２の外部電極１３，１４と接着剤３２との間に浸入しにくい。従って、第１，第２の外部電極１３，１４の劣化が効果的に抑制されている。その結果、高い信頼性を実現することができる。
以下、本発明の好ましい実施形態の他の例について説明する。但し、以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の機能で参照し、説明を省略する。
（第２及び第３の実施形態）
図１３は、第２の実施形態に係るセラミック電子部品の略図的斜視図である。図１４は、図１３の線ＸＩＶ−ＸＩＶにおける略図的断面図である。図１５は、第３の実施形態に係るセラミック電子部品の略図的断面図である。
上記第１の実施形態では、第１及び第２の主面１０ａ、１０ｂのそれぞれに第１及び第２の外部電極１３，１４が形成されている例について説明した。但し、本発明は、この構成に限定されない。本発明においては、少なくとも一つの外部電極が第１の主面１０ａの上に形成されていればよい。
例えば、図１３及び図１４に示すように、第１及び第２の外部電極１３，１４は、第１または第２の端面１０ｅ、１０ｆと、第１及び第２の主面１０ａ、１０ｂのＬ１またはＬ２側部分とを覆うように形成されていてもよい。この場合において、第２の導電層１６は、第１の導電層１５のＬ１またはＬ２側端部のみならず、第１または第２の端面１０ｅ、１０ｆを覆うように形成することが好ましい。そうすることによって、めっき膜により構成されている第３の導電層１７を第１または第２の端面１０ｅ、１０ｆの上にも形成することができる。このような第２の導電層１６は、例えば、スクリーン印刷法などによって形成することができるし、導電ペーストにセラミック素体１０の端部を浸漬する所謂ディップ法によっても形成することができる。
また、例えば、図１５に示すように、第１及び第２の外部電極１３，１４を第１の主面１０ａのＬ１またはｌ２側端部と第１または第２の端面１０ｅ、１０ｆとを覆うように形成し、第２の主面１０ｂの上に第１及び第２の外部電極１３，１４を形成しないようにしてもよい。
また、外部電極の一部がセラミック素体に埋め込まれていてもよい。その際、第１の導電層はセラミック素体から２〜１０μｍ飛び出していることが好ましい。
１…セラミック電子部品
１ａ、１ｂ…凹部
１０…セラミック素体
１０ａ…セラミック素体の第１の主面
１０ｂ…セラミック素体の第２の主面
１０ｃ…セラミック素体の第１の側面
１０ｄ…セラミック素体の第２の側面
１０ｅ…セラミック素体の第１の端面
１０ｆ…セラミック素体の第２の端面
１０ｇ…セラミック層
１１…第１の内部電極
１２…第２の内部電極
１３…第１の外部電極
１４…第２の外部電極
１３ａ，１４ａ…突出部
１５…第１の導電層
１６…第２の導電層
１７…第３の導電層
１８，１９…ビアホール電極
２０…セラミックグリーンシート
２１…導電パターン
２２…マザー積層体
２３，２４…導電パターン
３０…ベース基板
３１…接着剤
３２…接着剤
３３…コア材
３４…シート
３５…配線基板本体
３６…Ｃｕ層
３７…配線基板
３９…ビアホール

Claims (5)

  1. 長さ方向及び幅方向に沿って延びており、互いに対向する第１及び第２の主面と、長さ方向及び厚み方向に沿って延びており、互いに対向する第１及び第２の側面と、幅方向及び厚み方向に沿って延びており、互いに対向する第１及び第２の端面とを有する直方体状のセラミック素体と、
    前記セラミック素体の内部において、少なくとも一部同士が厚み方向に対向するように形成されている第１及び第２の内部電極と、
    前記第１の主面上の長さ方向の一方側端部に形成されており、前記第１の内部電極に電気的に接続されている第１の外部電極と、
    前記第１の主面上の長さ方向の他方側端部に形成されており、前記第２の内部電極に電気的に接続されている第２の外部電極と、
    を備え、
    前記第１及び第２の外部電極のそれぞれの一部は、前記第１及び第２の内部電極が厚み方向に対向している部分と、厚み方向に対向しており、
    前記第１及び第２の外部電極のそれぞれの一部分が、前記第１の主面上に導電ペーストが複数回塗布されることにより形成されており、他の部分よりも厚み方向に突出しており、
    前記第１の外部電極の前記突出部が、前記第１の外部電極の長さ方向の一方側端部に設けられていると共に、前記第２の外部電極の前記突出部が、前記第２の外部電極の長さ方向の他方側端部に設けられていることにより、前記第１の外部電極の前記突出部と前記第２の外部電極の前記突出部との間に凹部が形成されており、かつ、前記第１の主面の前記第１の外部電極と前記第２の外部電極との間に位置する部分が露出している、セラミック電子部品。
  2. 前記第１及び第２の外部電極のそれぞれの最外層は、Ｃｕ、Ａｌ、Ａｕ及びＡｇのうちの一種の金属もしくは該金属を主体とする合金からなる、請求項１に記載のセラミック電子部品。
  3. 請求項１または２に記載のセラミック電子部品と、
    前記セラミック電子部品が埋め込まれている配線基板本体と、
    を備える、配線基板。
  4. 前記配線基板本体は、ベース基板と、前記セラミック電子部品との間に位置しており、前記セラミック電子部品と前記ベース基板とを接着している接着剤とを有する、請求項３に記載の配線基板。
  5. 前記ベース基板には、前記セラミック電子部品の前記外部電極に向かって開口する貫通孔が形成されている、請求項４に記載の配線基板。
JP2010164113A 2010-07-21 2010-07-21 セラミック電子部品及び配線基板 Active JP5246215B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010164113A JP5246215B2 (ja) 2010-07-21 2010-07-21 セラミック電子部品及び配線基板
US13/178,530 US8754335B2 (en) 2010-07-21 2011-07-08 Ceramic electronic component and wiring board
KR20110070807A KR101320846B1 (ko) 2010-07-21 2011-07-18 세라믹 전자부품 및 배선 기판
CN201110204886.8A CN102347315B (zh) 2010-07-21 2011-07-21 陶瓷电子部件和布线基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010164113A JP5246215B2 (ja) 2010-07-21 2010-07-21 セラミック電子部品及び配線基板

Publications (2)

Publication Number Publication Date
JP2012028457A JP2012028457A (ja) 2012-02-09
JP5246215B2 true JP5246215B2 (ja) 2013-07-24

Family

ID=45492641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010164113A Active JP5246215B2 (ja) 2010-07-21 2010-07-21 セラミック電子部品及び配線基板

Country Status (4)

Country Link
US (1) US8754335B2 (ja)
JP (1) JP5246215B2 (ja)
KR (1) KR101320846B1 (ja)
CN (1) CN102347315B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183029A (ja) * 2012-03-01 2013-09-12 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP5765318B2 (ja) 2012-11-07 2015-08-19 株式会社村田製作所 セラミック電子部品
JP6112027B2 (ja) 2013-03-26 2017-04-12 株式会社村田製作所 セラミック電子部品及びセラミック電子部品内蔵配線基板
KR101462769B1 (ko) * 2013-03-28 2014-11-20 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
JP6147549B2 (ja) * 2013-04-12 2017-06-14 日本メクトロン株式会社 部品内蔵プリント配線板の製造方法、および部品内蔵プリント配線板
KR101525676B1 (ko) 2013-09-24 2015-06-03 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR102004779B1 (ko) 2014-01-02 2019-07-29 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
JP6378122B2 (ja) * 2014-12-05 2018-08-22 太陽誘電株式会社 積層セラミック電子部品
JP2016127262A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 貫通型積層セラミックコンデンサ
JP2016146469A (ja) * 2015-01-31 2016-08-12 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造およびテーピング電子部品連
US10117333B2 (en) * 2015-01-31 2018-10-30 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor, mounting structure of multilayer ceramic capacitor, and taped electronic component array
EP3142470A1 (en) * 2015-09-10 2017-03-15 Joinset Co., Ltd Elastic composite filter
DE102016110216B4 (de) * 2016-06-02 2018-10-11 Epcos Ag Verfahren zur Herstellung einer Vielzahl von piezoelektrischen Vielschichtbauelementen
KR102632349B1 (ko) * 2016-09-05 2024-02-02 삼성전기주식회사 커패시터 부품
KR102620535B1 (ko) * 2016-09-06 2024-01-03 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2018046131A (ja) * 2016-09-14 2018-03-22 太陽誘電株式会社 積層セラミックコンデンサ
JP7019946B2 (ja) * 2016-12-05 2022-02-16 株式会社村田製作所 積層コンデンサ内蔵基板
JP7302940B2 (ja) * 2017-01-27 2023-07-04 太陽誘電株式会社 積層セラミック電子部品
KR101963283B1 (ko) 2017-02-10 2019-03-28 삼성전기주식회사 커패시터 부품
JP6984368B2 (ja) * 2017-03-14 2021-12-17 株式会社村田製作所 積層セラミックコンデンサ
US10650974B2 (en) 2017-03-14 2020-05-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR102404320B1 (ko) 2017-08-31 2022-06-07 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR102059443B1 (ko) * 2017-09-06 2019-12-27 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP7017893B2 (ja) * 2017-09-25 2022-02-09 太陽誘電株式会社 積層セラミックコンデンサ
WO2019087777A1 (ja) * 2017-11-02 2019-05-09 株式会社村田製作所 サーミスタ素子およびその製造方法
JP7231340B2 (ja) 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7089426B2 (ja) 2018-07-23 2022-06-22 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板
KR102561932B1 (ko) * 2018-08-29 2023-08-01 삼성전기주식회사 커패시터 부품
KR102101932B1 (ko) * 2018-10-02 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
JP7308021B2 (ja) * 2018-10-12 2023-07-13 太陽誘電株式会社 セラミック電子部品、セラミック電子部品の製造方法およびセラミック電子部品実装回路基板
KR102185051B1 (ko) 2019-03-06 2020-12-01 삼성전기주식회사 코일 전자부품
KR20190116122A (ko) * 2019-07-04 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20190116145A (ko) * 2019-08-02 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
JP7562249B2 (ja) * 2019-11-18 2024-10-07 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11631541B2 (en) * 2020-03-24 2023-04-18 Tdk Corporation Multilayer capacitor
JP7061708B2 (ja) * 2021-03-03 2022-04-28 太陽誘電株式会社 積層セラミックコンデンサ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097878A (ja) * 1995-06-23 1997-01-10 Matsushita Electric Ind Co Ltd セラミック電子部品とその製造方法
JPH11224828A (ja) * 1998-02-06 1999-08-17 Murata Mfg Co Ltd セラミック電子部品
JP4945842B2 (ja) 2000-04-05 2012-06-06 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4641589B2 (ja) 2000-05-19 2011-03-02 イビデン株式会社 コンデンサおよび多層プリント配線板
JP3885938B2 (ja) 2002-03-07 2007-02-28 Ｔｄｋ株式会社 セラミック電子部品、ペースト塗布方法及びペースト塗布装置
JP4089273B2 (ja) * 2002-04-18 2008-05-28 ソニー株式会社 部品内蔵基板の製造方法
JP2004087717A (ja) * 2002-08-26 2004-03-18 Murata Mfg Co Ltd 電子部品
DE102005016590A1 (de) * 2005-04-11 2006-10-26 Epcos Ag Elektrisches Mehrschicht-Bauelement und Verfahren zur Herstellung eines Mehrschicht-Bauelements
EP2034496B1 (en) * 2006-06-28 2013-10-23 Murata Manufacturing Co. Ltd. Ceramic electronic component and method for manufacturing same
WO2008078746A1 (ja) * 2006-12-26 2008-07-03 Panasonic Corporation 半導体素子の実装構造体及び半導体素子の実装方法
JP5179856B2 (ja) 2007-06-21 2013-04-10 日本特殊陶業株式会社 配線基板内蔵用部品及びその製造方法、配線基板
JP5217584B2 (ja) 2008-04-07 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5287658B2 (ja) 2008-11-14 2013-09-11 株式会社村田製作所 セラミック電子部品
JP4752901B2 (ja) 2008-11-27 2011-08-17 株式会社村田製作所 電子部品及び電子部品内蔵基板
US20100224397A1 (en) * 2009-03-06 2010-09-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Also Published As

Publication number Publication date
JP2012028457A (ja) 2012-02-09
US20120018204A1 (en) 2012-01-26
US8754335B2 (en) 2014-06-17
CN102347315B (zh) 2014-11-26
KR20120010149A (ko) 2012-02-02
CN102347315A (zh) 2012-02-08
KR101320846B1 (ko) 2013-10-21

Similar Documents

Publication Publication Date Title
JP5246215B2 (ja) セラミック電子部品及び配線基板
JP5777302B2 (ja) セラミック電子部品の製造方法、セラミック電子部品及び配線基板
JP5533387B2 (ja) セラミック電子部品
US10734142B2 (en) Method for manufacturing electronic component
TWI436388B (zh) 陶瓷電子零件
TWI501272B (zh) 陶瓷電子零件
JP5920304B2 (ja) 電子部品およびその製造方法
JP5423586B2 (ja) セラミック電子部品
KR101140455B1 (ko) 세라믹 전자부품 및 그 제조방법
WO2018146990A1 (ja) 積層セラミック電子部品
JP2018067562A (ja) 積層セラミックコンデンサおよびその実装構造体
JP2020119993A (ja) 積層セラミックコンデンサ
JP2018206813A (ja) 積層セラミック電子部品
KR20200011380A (ko) 적층 세라믹 전자 부품
US9374908B2 (en) Electronic component and selection method
JP2021120977A (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装構造
JP5724262B2 (ja) 電子部品
JP2014229869A (ja) セラミック電子部品
WO2013005483A1 (ja) 電子部品及びその製造方法
JP2018148059A (ja) 熱収縮チューブ付き積層セラミック電子部品およびその実装方法
JP6029491B2 (ja) 積層セラミック電子部品の製造方法
JP7172927B2 (ja) 積層セラミック電子部品、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R150 Certificate of patent or registration of utility model

Ref document number: 5246215

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3