JP2004087717A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2004087717A
JP2004087717A JP2002245678A JP2002245678A JP2004087717A JP 2004087717 A JP2004087717 A JP 2004087717A JP 2002245678 A JP2002245678 A JP 2002245678A JP 2002245678 A JP2002245678 A JP 2002245678A JP 2004087717 A JP2004087717 A JP 2004087717A
Authority
JP
Japan
Prior art keywords
electronic component
electrodes
circuit
electrode
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002245678A
Other languages
English (en)
Inventor
Takahiro Yoshida
吉田 高裕
Akira Mori
毛利 晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002245678A priority Critical patent/JP2004087717A/ja
Publication of JP2004087717A publication Critical patent/JP2004087717A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Abstract

【課題】半田接続用電子部品と略同じ形状でありながら、端子電極と回路基板の回路電極とをワイヤボンディングすることができる電子部品を構成する。
【解決手段】電子部品本体の互いに対向する端部にそれぞれ端子電極2a,2bが、盛り上がるように形成されており、該端子電極2a,2bの実装面側に対向する天面側には、それぞれ平面部22a,22bが形成されている。電子部品1は表面に回路電極122a,122bを形成した回路基板101に実装されており、端子電極2a,2bに形成された平面部22a,22bと回路電極122a,122bとが、導電ワイヤ201を用いてワイヤボンディングされている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
この発明は、電子部品本体の端部に端子電極を備えた、基板等の母体に実装される電子部品、特に電子部品の端子電極と母体に形成された回路電極とを半田またはワイヤボンディングで接続する電子部品に関するものである。
【0002】
【従来の技術】
現在、電子回路を構成するさまざまな電子部品には、電子回路を構成する基板に各電子部品のリード線を挿入して電気的、機械的接続を行うディスクリート部品と、電子部品本体の端部に端子電極を備え、該端子電極により直接基板表面の回路電極に半田接続させるチップ型部品とがある。これら電子部品を搭載した電子回路は、該電子回路が搭載される電子装置の小型化に伴い、さらなる小型化が要求されている。このような電子回路を小型化するためには、ディスクリート部品よりもチップ型部品の方が回路構成上小型化することができるので有利である。これにより、現状では、特殊な用途を除き、チップ型電子部品が多く使われている。
【0003】
このようなチップ型の実装用電子部品は、図6に示すように、電子部品本体の対向する二つの端面からこれらにそれぞれ接する四面にかけて端子電極2a,2bが形成されており、該端子電極2a,2bと回路基板101に形成された回路電極102a,102bとは半田200等を用いて接続されている。このように電子部品1を回路基板101に半田200等の導電性物質で接続することで、電子部品1と回路基板101上に形成された回路電極102a,102bとが導通する。
【0004】
【発明が解決しようとする課題】
ところが、このような従来のチップ型の電子部品には、次に示す解決すべき課題があった。
【0005】
前述のように、従来のチップ型の電子部品は、実際に電子部品の特性を有する本体の端部に端子電極を形成した構造となっている。この端子電極は、本体を形成した後、端子電極を形成すべき位置に導電ペーストを塗布し、焼結することにより形成される。このため、図6に示すように、端子電極2a,2bは本体の端部から盛り上がるように形成され、該端子電極の外表面には多数の凹凸が存在している。
【0006】
ところで、近年、鉛フリー化に伴い、半田フリー化の動きも高まり、回路基板表面にチップ型の電子部品を実装する場合、半田接続以外の接続方法も考案しなければならない。半田以外の接続法の一つにワイヤボンディングよる接続法がある。この方法は、互いに接続される部分同士を、Au等の導電ワイヤで接続する方法であり、これまでベアチップの表面に形成されたパッドと回路基板表面に形成されたパッドとの間を接続する方法として良く用いられている。パッドと導電ワイヤの接合は、該導電ワイヤをパッドに押しつけながら超音波振動を加えることにより接合するものであり、接合面が平坦でなければ十分に超音波振動が加えられず、結合強度が不十分になり接続不良が発生してしまう。このため、ワイヤボンディングを用いて電子部品を回路基板に実装するためには、電子部品の端子電極に平坦部を備えていなければならない。
【0007】
しかし、前述のように、導電ペーストを塗布し、焼結することにより形成される電子部品の端子電極は多数の凹凸部が存在しているので、ワイヤボンディングを行うことは難しい。また、特開平8−64925号公報のように、予め、電子部品にワイヤボンディング専用のパッドを設ける場合には、ワイヤボンディングは可能であるが、端子電極とは別に、スクリーン印刷等でパッドを設けなければならなず、余分な工程が増え、製造コストが増加する上に、製品のおよび製造上の管理項目が増加してしまう。
【0008】
この発明の目的は、回路基板に半田で接続する、従来の電子部品の形状と略同じで形状でありながら、端子電極と回路基板の回路電極とをワイヤボンディングで接続することができる電子部品を構成することにある。
【0009】
【課題を解決するための手段】
この発明は、電子部品本体の端部に導電ペーストを塗布して焼結することにより形成される複数の端子電極に、該端子電極と回路基板に設けられた回路電極とを導電性ワイヤで接続するワイヤボンディング用の平面部を、電子部品における回路基板への実装面側に対向する天面側に備えることを特徴としている。
【0010】
この構成では、電子部品の端子電極の天面に設けられた平面部と回路電極とでワイヤボンディングを行うことができる。
【0011】
また、この発明は、前記端子電極を、導電ペーストを塗布し、その一部を平面加工した後に焼結することで形成されたことを特徴としている。この構成では、電子部品を従来と略同じ工程で形成することができる。
【0012】
【発明の実施の形態】
本発明の第1の実施形態に係る電子部品の構成について、図を参照して説明する。
【0013】
図1は本実施形態に係る電子部品の実装状態を示す外観斜視図である。図2はその接続状態を示す側面断面図である。
【0014】
図1に示すように本発明の母体に対応する回路基板101には所定のパターンで回路電極122a,122bが形成されており、回路電極122a,122b間に電子部品1が配置されている。電子部品1は、図2に示すように回路基板101側の面(実装面)に接着剤205により固定されている。
【0015】
また、電子部品1には、本体の対向する二つの端面から該二面にそれぞれ接する四面にかけて盛り上がるように端子電極2a,2bが設けられており、該端子電極2a,2bの実装面側に対向する天面側に平面部22a,22bが設けられている。さらに、端子電極2a,2bの実装面側にも電子部品1が回路基板101の実装面と平行に設置されるように平坦部が設けられている。この平坦部が回路基板101の実装面に接することで、電子部品1は回路基板101に平行になり、端子電極2a,2bにそれぞれ設けられた天面側の平面部22a,22bは回路基板101に形成された回路電極122a,122bの表面に平行になる。そして、回路基板101に平行に配置された電子部品1は、接着剤205が固化することで回路基板101に接合される。
【0016】
端子電極2a,2b、および回路電極122a,122bの表面には、Ni膜を下地としてAu膜が所定の膜厚でメッキ形成されている。この状態で、端子電極2a,2bのそれぞれの平面部22a,22bにAuワイヤ201を用いてボールボンディングを行って端子電極2a,2bの平面部22a,22bとAuワイヤ201とを接合させる。端子電極2a,2bの平面部22a,22bにボールボンディングを行った後、Auワイヤ201を回路電極122a,122bの位置までルーピングさせて、回路電極122a,122bにウェッジボンディングする。ウェッジボンディングを行うことで、Auワイヤ201と回路電極122a,122bとが接合される。このようにして、電子部品1の端子電極2a,2bに設けられた平面部22a,22bと回路電極122a,122bとが電気的に接続される。
【0017】
ここで、端子電極2a,2bの天面側の平面部22a,22bおよび実装面側の平坦部の製造方法を、図3を参照して説明する。
図3は端子電極の形成される工程を示した概要図である。
以下の説明では、電子部品1の一対の端子電極の内の一方の端子電極2bのみについて説明するが、端子電極2aについても同時に、同じ方法により形成される。また、平面部22bについてのみ説明するが他の平坦部についても同様の方法で形成される。
【0018】
まず、電子部品1の特性を有する本体(例えば、積層セラミックコンデンサであれば、内部電極と誘電体層とが積層されてなるセラミック焼結体)の所定の端部に、図3(a)に示すように導電ペースト42bを塗布する。塗布された導電ペースト42bが乾燥する前に、導電ペースト42bが、図3(b)に示すように、電子部品1の天面側(図における下面側)から所定量押し込まれるように、電子部品1の実装面および天面に平行な面を有する平板300を導電ペースト42bに接触させる。このように電子部品1の実装面および天面に平行な平板300を押し込むように接触させることで、実装面および天面に平行な平面部22bが形成される。このように成形された導電ペースト42bを焼結することで、図3(c)に示すような端子電極2bが形成される。
【0019】
このような構成とすることにより、ワイヤボンディングを用いて、回路基板に形成された回路電極に電子部品を接続させることができる。
【0020】
また、端子電極は、平面部を除けば従来の半田で接続する電子部品の端子電極と同じ構造であるので、半田接続用回路電極が回路基板表面に形成されていれば、電子部品と回路電極とを半田で接続することができる。
【0021】
すなわち、どちらの接続方法にも対応することができるので、それぞれの接続方法に応じて端子電極構造を変更する必要がなくなり、一つの製造方法で済むので製造コストが低減される。
【0022】
なお、本実施形態では、各端子電極にそれぞれ一つの平面部を設け、一本のワイヤをワイヤボンディングして回路電極に接続したが、一つの平面部に複数本のワイヤをボンディングしてもよい。
【0023】
次に、第2の実施形態に係る電子部品の構成について図4を参照して説明する。
図4は本実施形態に係る電子部品の実装状態を示す外観斜視図である。
【0024】
図4に示す電子部品1は、端子電極2a,2bのそれぞれに平面部22aと22c、22bと22dが形成されており、他の構成は、第1の実施形態に示した電子部品と同じである。端子電極2aに設けられた平面部22a,22cと回路電極122aとがAuワイヤ201を用いてワイヤボンディングされ、端子電極2bに設けられた平面部22b,22dと回路電極122bとがAuワイヤ201を用いてワイヤボンディングされている。
【0025】
このように、端子電極2a,2bのそれぞれに複数の平面部を設けて、該平面部のそれぞれと回路電極とをワイヤボンディングしてもよい。
【0026】
次に、第3の実施形態に係るアレイ型の電子部品の構成について図5を参照して説明する。
図5は本実施形態に係るアレイ型の電子部品の実装状態を示す外観斜視図である。
【0027】
図5に示すアレイ型の電子部品11はその長手方向に四つの単体電子部品を配列形成してなり、それぞれの単体電子部品に対応する一対の端子電極2aと2b、2cと2d、2eと2f、および2gと2hが、単体電子部品の配列方向に平行な側面から天面および実装面にかけて形成されている。
【0028】
端子電極2a〜2hにおける天面側には、それぞれ平面部22a〜22hが形成されており、これら平面部22a〜22hと回路電極122a〜122hとが、Auワイヤ201でワイヤボンディングされている。
【0029】
このようにして、アレイ型の電子部品11を構成するそれぞれの単体電子部品は回路電極にワイヤボンディング実装される。
【0030】
なお、本実施形態では、アレイ型の電子部品を構成する単体電子部品の配列数を四つとしたが、二つ以上の単体電子部品が配列形成されたアレイ型の実装用部品に適用することができる。
【0031】
また、前述のそれぞれの実施形態において、端子電極に設けた平面部は、少なくともAuワイヤのワイヤーボンディングバンプが形成できる面積を有すればよい。
【0032】
また、平面部の形成方法としては、導電ペーストを塗布し、焼結した後に、端子電極を研磨する方法を用いてもよい。
【0033】
また、前述の各実施形態では、本体の形状が略直方体の電子部品である場合について説明したが、端子電極部付近が中央部よりも大きくなった形状の電子部品等についても、同様に適用することができる。
【0034】
また、前述の各実施形態では、Auワイヤを用いて端子電極側をボールボンディングし、回路電極側をウェッジボンディングした例を示したが、CuワイヤやAlワイヤを用いて、端子電極側も回路電極側もウェッジボンディングするようにしてもよい。
【0035】
【発明の効果】
この発明によれば、電子部品本体の端部に導電ペーストを塗布し、盛り上がるように設けられた複数の端子電極に、該端子電極と回路基板に設けられた回路電極とを導電性ワイヤで接続するワイヤボンディング用の平面部を、電子部品における回路基板への実装面側に対向する天面側に備えることにより、電子部品の端子電極と回路基板の回路電極とをワイヤボンディングで接続することができ、半田を用いることなく容易に電気的接続をすることができる。
【0036】
また、この発明によれば、導電ペーストを塗布した後に、平面部を加工し焼結して、端子電極を形成することで、端子電極を従来と略同じ方法で形成することができる。これにより、前記二つの方法で回路基板に実装される電子部品を製造するために、新たな設備投資を行わなくてもよく、製造コストが低減される。
【図面の簡単な説明】
【図1】第1の実施形態に係る電子部品の実装状態を示す外観斜視図
【図2】図1の実装状態を示す側面断面図
【図3】端子電極の形成工程を示した側面断面図
【図4】第2の実施形態に係る電子部品の実装状態を示す外観斜視図
【図5】第3の実施形態にアレイ型の電子部品の実装状態を示す外観斜視図
【図6】従来の電子部品の実装状態を示す外観斜視図
【符号の説明】
1−電子部品
11−アレイ型電子部品
2a〜2h−端子電極
22a〜22h−端子電極に形成された平面部
101−回路基板
102a,102b,122a〜122h−回路電極
200−半田
201−導電性ワイヤ(Auワイヤ)
205−接着剤

Claims (2)

  1. 電子部品本体と該電子部品本体を実装する母体に形成された回路電極とを導通させるための複数の端子電極を、前記電子部品本体の端部に導電ペーストを塗布し、焼結することで形成した電子部品において、
    前記複数の端子電極のそれぞれは、前記電子部品における前記母体への実装面に対向する天面側に、前記実装面に略平行な平面部を備え、
    前記平面部は前記回路電極とのワイヤボンディング接続部となることを特徴とする電子部品。
  2. 前記端子電極は、電子部品本体の端部に導電ペーストを塗布し、この導電ペーストを部分的に平面加工した後に焼結することで形成された請求項1に記載の電子部品。
JP2002245678A 2002-08-26 2002-08-26 電子部品 Pending JP2004087717A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002245678A JP2004087717A (ja) 2002-08-26 2002-08-26 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002245678A JP2004087717A (ja) 2002-08-26 2002-08-26 電子部品

Publications (1)

Publication Number Publication Date
JP2004087717A true JP2004087717A (ja) 2004-03-18

Family

ID=32053802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002245678A Pending JP2004087717A (ja) 2002-08-26 2002-08-26 電子部品

Country Status (1)

Country Link
JP (1) JP2004087717A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141112A (ja) * 2008-12-11 2010-06-24 Sharp Corp 半導体装置および半導体装置の製造方法
US20120018204A1 (en) * 2010-07-21 2012-01-26 Murata Manufacturing Co., Ltd. Ceramic electronic component and wiring board
JP2015095646A (ja) * 2013-11-14 2015-05-18 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及び積層セラミック電子部品の実装基板
JP2017063125A (ja) * 2015-09-25 2017-03-30 Tdk株式会社 電子部品
WO2019087777A1 (ja) * 2017-11-02 2019-05-09 株式会社村田製作所 サーミスタ素子およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103609A (ja) * 1983-11-10 1985-06-07 日本電気株式会社 電子部品
JPS63162520U (ja) * 1987-04-10 1988-10-24
JPH0864925A (ja) * 1994-08-23 1996-03-08 Mitsubishi Materials Corp チップ型電子部品及びその実装方法
JPH1022170A (ja) * 1996-07-04 1998-01-23 Murata Mfg Co Ltd チップ状電子部品及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103609A (ja) * 1983-11-10 1985-06-07 日本電気株式会社 電子部品
JPS63162520U (ja) * 1987-04-10 1988-10-24
JPH0864925A (ja) * 1994-08-23 1996-03-08 Mitsubishi Materials Corp チップ型電子部品及びその実装方法
JPH1022170A (ja) * 1996-07-04 1998-01-23 Murata Mfg Co Ltd チップ状電子部品及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141112A (ja) * 2008-12-11 2010-06-24 Sharp Corp 半導体装置および半導体装置の製造方法
US20120018204A1 (en) * 2010-07-21 2012-01-26 Murata Manufacturing Co., Ltd. Ceramic electronic component and wiring board
CN102347315A (zh) * 2010-07-21 2012-02-08 株式会社村田制作所 陶瓷电子部件和布线基板
JP2012028457A (ja) * 2010-07-21 2012-02-09 Murata Mfg Co Ltd セラミック電子部品及び配線基板
US8754335B2 (en) 2010-07-21 2014-06-17 Murata Manufacturing Co., Ltd. Ceramic electronic component and wiring board
JP2015095646A (ja) * 2013-11-14 2015-05-18 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及び積層セラミック電子部品の実装基板
US9526174B2 (en) 2013-11-14 2016-12-20 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board having the same mounted thereon
JP2017063125A (ja) * 2015-09-25 2017-03-30 Tdk株式会社 電子部品
WO2019087777A1 (ja) * 2017-11-02 2019-05-09 株式会社村田製作所 サーミスタ素子およびその製造方法
CN111295724A (zh) * 2017-11-02 2020-06-16 株式会社村田制作所 热敏电阻元件及其制造方法
JPWO2019087777A1 (ja) * 2017-11-02 2020-10-22 株式会社村田製作所 サーミスタ素子およびその製造方法
US10854361B2 (en) 2017-11-02 2020-12-01 Murata Manufacturing Co., Ltd. Thermistor element and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US6977441B2 (en) Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
JP3531573B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JPH06295962A (ja) 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JPH10199934A (ja) 半導体素子実装構造体及び半導体素子実装方法
WO2003005445A1 (fr) Dispositif a semiconducteur et module a semiconducteur
JPH11163501A (ja) 電子部品の実装方法、およびその方法によって製造された電子回路装置
JP3490303B2 (ja) 半導体装置の実装体
JP2000277649A (ja) 半導体装置及びその製造方法
JP3165959B2 (ja) 半導体チップの実装構造および半導体装置
JP2004087717A (ja) 電子部品
JPH09162230A (ja) 電子回路装置及びその製造方法
JP3519924B2 (ja) 半導体装置の構造及びその製造方法
TW200841440A (en) Semiconductor device incorporating an electronic component and fabrication method thereof
JP3297959B2 (ja) 半導体装置
JPH0547836A (ja) 半導体装置の実装構造
JPH09214093A (ja) 実装回路装置およびその製造方法
JPH05152703A (ja) 混成集積回路装置
JP4619104B2 (ja) 半導体装置
JP3777131B2 (ja) 電子部品実装方法
JPH0722730A (ja) 複合電子部品
JP2002094241A (ja) ビルドアッププリント配線板
JPH07254632A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930