KR20200011380A - 적층 세라믹 전자 부품 - Google Patents

적층 세라믹 전자 부품 Download PDF

Info

Publication number
KR20200011380A
KR20200011380A KR1020190089594A KR20190089594A KR20200011380A KR 20200011380 A KR20200011380 A KR 20200011380A KR 1020190089594 A KR1020190089594 A KR 1020190089594A KR 20190089594 A KR20190089594 A KR 20190089594A KR 20200011380 A KR20200011380 A KR 20200011380A
Authority
KR
South Korea
Prior art keywords
element body
multilayer ceramic
electrode
electronic component
ceramic electronic
Prior art date
Application number
KR1020190089594A
Other languages
English (en)
Inventor
도시오 사쿠라이
히로부미 다나카
게이스케 오카이
다이스케 이와나가
히사시 나카타
도모야 시바사키
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20200011380A publication Critical patent/KR20200011380A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/258—Temperature compensation means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H01G2/106—Fixing the capacitor in a housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Abstract

[과제] 저배화가 가능한 적층 세라믹 콘덴서 등의 적층 세라믹 전자 부품을 제공하는 것이다.
[해결 수단] 적층 세라믹 전자 부품(2)에 관한 것이다. 단자 전극(6, 8)이, 내부 전극층(12)이 인출되는 소자 본체(4)의 인출단(4a, 4b)을 덮는 단측 전극부(6a, 8a)와, 적층 방향을 따라서 소자 본체(4)의 상면의 일부에 단측 전극부(6a, 8a)에 연속하여 형성되는 상측 전극부(6b, 8b)를 갖고, 상면(4c)과 적층 방향을 따라서 반대측에 위치하는 소자 본체(4)의 하면(4d)에는, 단자 전극(6, 8)이 실질적으로 형성되어 있지 않다.

Description

적층 세라믹 전자 부품{MULTILAYER CERAMIC ELECTRONIC COMPONENT}
본 발명은, 예를 들면, 적층 세라믹 콘덴서 등으로서 이용되는 적층 세라믹 전자 부품과 관련되며, 더욱 상세하게는, 박형화가 가능한 적층 세라믹 전자 부품에 관한 것이다.
예를 들면, 하기의 특허 문헌 1에도 나타내는 바와 같이, 종래의 적층 세라믹 콘덴서는, 소자 본체의 길이 방향의 양단부에 단자 전극을 갖고, 각 단자 전극은, 소자 본체의 단측 전극부와, 소자 본체의 상하면을 각각 덮는 상하의 피복 전극부를 갖는 것이 일반적이다.
단자 전극의 하지 전극은, 소자 본체의 단부를 도전 입자 함유 용액에 침지하여 형성된다. 침지 시에는, 복수의 소자 본체를 유지판에 형성되어 있는 복수의 유지 구멍에 각각 꽂아넣고, 소자 본체의 편측단마다 용액에 침지시켜 하지 전극을 형성한다. 그 후에, 필요에 따라서 하지 전극에 도금막을 형성하여 단자 전극으로 한다.
어느쪽이든, 소자 본체에 단자 전극을 형성할 때에는, 소자 본체 자체에, 어느 정도의 두께가 없으면, 하지 전극을 형성하기 어려움과 더불어, 도금막을 형성하기 어렵다. 즉, 소자 본체가 얇으면, 소자 본체를 유지판의 유지 구멍에서 유지할 때에, 소자 본체가 파손되기 쉽다. 또한, 도금을 행할 때에도, 소자 본체가 얇으면, 소자 본체가 파손되기 쉽다. 그 때문에, 종래의 적층 세라믹 콘덴서의 구조에서는, 소자 본체의 박형화가 곤란하며, 그 때문에 적층 세라믹 콘덴서의 저배화(低背化)가 곤란하였다.
일본국 특허공개 2017-28254호 공보
본 발명은, 이러한 실상을 감안하여 이루어지고, 그 목적은, 저배화가 가능한 적층 세라믹 콘덴서 등의 적층 세라믹 전자 부품을 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명의 제1의 관점과 관련되는 적층 세라믹 전자 부품은,
내부 전극층과 절연층이 적층 방향으로 교대로 적층되어 있는 소자 본체와,
상기 소자 본체의 외면에 밀착하여 형성되고, 상기 내부 전극층에 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품으로서,
상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 인출단을 덮는 단측 전극부와, 상기 적층 방향을 따라서 상기 소자 본체의 상면의 일부에 상기 단측 전극부에 연속하여 형성되는 상측 전극부를 갖고,
상기 상면과 상기 적층 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면에는, 상기 단자 전극이 실질적으로 형성되어 있지 않은 것을 특징으로 한다.
본 발명의 제2의 관점과 관련되는 적층 세라믹 전자 부품은,
내부 전극층과 절연층이 적층 방향으로 교대로 적층되어 있는 소자 본체와,
상기 소자 본체의 외면에 밀착하여 형성되고, 상기 내부 전극층에 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품으로서,
상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 인출단을 덮는 단측 전극부와, 상기 적층 방향을 따라서 상기 소자 본체의 상면의 일부에 상기 단측 전극부에 연속하여 형성되는 상측 전극부를 갖고,
상기 상면과 상기 적층 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면의 전체가 외부에 노출되어 있는 것을 특징으로 한다.
본 발명의 제1의 관점과 관련되는 적층 세라믹 전자 부품에서는, 소자 본체의 하면에 단자 전극이 실질적으로 형성되지 않는다. 본 발명의 제2의 관점과 관련되는 적층 세라믹 전자 부품에서는, 소자 본체의 하면의 전체가 노출된다. 종래의 전자 부품의 구조에서는, 소자 본체의 두께를, 예를 들면, 100μm 이하 정도로 단지 얇게 할 뿐만으로는, 소자 본체에 단자 전극을 형성하는 것이 곤란하다.
본 발명의 적층 세라믹 전자 부품은, 예를 들면, 두 개 이상의 얇은 소자 본체를 조합하고, 단자 전극을 형성한 후에, 소자 본체가 분리되어 형성될 수 있다. 그 때문에, 예를 들면, 종래의 1/2 이하 정도로 얇은 적층 세라믹 전자 부품이, 용이하게 제조될 수 있다.
결과로서 얻어지는 적층 세라믹 전자 부품에서는, 소자 본체의 하면에 단자 전극이 실질적으로 형성되지 않으며, 혹은 소자 본체의 하면의 전체가 노출된다. 그리고, 적층 세라믹 전자 부품의 토털 두께는, 100μm 이하, 바람직하게는 90μm 이하, 더욱 바람직하게는 80μm 이하로 얇게 할 수 있으며, 적층 세라믹 전자 부품의 저배화에 기여한다.
바람직하게는, 상기 소자 본체의 하면은 평탄면이다. 소자 본체의 하면이 평탄면임으로써, 예를 들면, 기판의 내부에 매입(埋入)하기 쉬워진다. 또한, 소자 본체의 하면인 평탄면이 실장면에 설치될 때에, 소자 본체가 실장면에 밀착하여 장착되고, 적층 세라믹 전자 부품의 굴곡강도가 향상한다.
상기 소자 본체의 상면 또는 하면은, 상기 절연층과 비교하여, 탄성률이 낮거나, 혹은 선 열팽창 계수가 낮은 재료로 구성되어 있는 강화층을 포함해도 되고, 상기 강화층의 외면이, 상기 소자 본체의 상면 또는 하면을 규정하고 있어도 된다.
이와 같이 구성함으로써, 적층 세라믹 전자 부품의 굴곡강도가 향상한다. 또한, 강도가 향상함으로써, 소자 본체의 길이 방향 치수 또는 폭 치수를 길게 하는 것이 용이하게 되고, 소자 본체의 내부에 있어서의 내부 전극층의 상호 간의 대향 면적이 넓어지며, 정전(靜電) 용량 등의 전자 부품의 특성이 향상한다.
상기 강화층은, 상기 소자 본체의 측면을 덮는 사이드 피복부를 갖고 있어도 된다. 이와 같이 구성함으로써, 적층 세라믹 전자 부품의 강도가 더욱 향상한다.
본 발명의 제3의 관점과 관련되는 적층 세라믹 전자 부품은,
내부 전극층과 절연층이 적층 방향으로 교대로 적층되어 있는 소자 본체와,
상기 소자 본체의 외면에 밀착하여 형성되고, 상기 내부 전극층에 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품으로서,
상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 인출단을 덮는 단측 전극부를 갖고,
상기 적층 방향을 따라서 상기 소자 본체의 상면과, 상기 상면과 상기 적층 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면에는, 상기 단자 전극이 실질적으로 형성되어 있지 않은 것을 특징으로 한다.
본 발명의 적층 세라믹 전자 부품은, 소자 본체의 하면 및 상면의 쌍방에 단자 전극이 실질적으로 형성되지 않는 단자 전극을 갖기 때문에, 더욱 박형의 적층 세라믹 전자 부품을 실현할 수 있다.
도 1a는, 본 발명의 일실시 형태와 관련되는 적층 세라믹 콘덴서의 종단면도이다.
도 1b는, 본 발명의 다른 실시 형태와 관련되는 적층 세라믹 콘덴서의 종단면도이다.
도 1c는, 본 발명의 더욱 다른 실시 형태와 관련되는 적층 세라믹 콘덴서의 종단면도이다.
도 2a는, 도 1a에 나타내는 IIA-IIA선을 따르는 적층 세라믹 콘덴서의 횡단면도이다.
도 2b는, 도 1b에 나타내는 IIB-IIB선을 따르는 적층 세라믹 콘덴서의 횡단면도이다.
도 2c는, 도 2b에 나타내는 적층 세라믹 콘덴서의 변형예와 관련되는 횡단면도이다.
도 3은, 도 1a에 나타내는 적층 세라믹 콘덴서의 평면도이다.
도 4는, 도 1a에 나타내는 적층 세라믹 콘덴서의 제조 과정을 나타내는 요부 단면도이다.
도 5는, 도 1a에 나타내는 적층 세라믹 콘덴서의 사용예를 나타내는 요부 단면도이다.
도 6은, 도 1a에 나타내는 적층 세라믹 콘덴서의 사용예를 나타내는 요부 단면도이다.
이하, 본 발명을, 도면에 나타내는 실시 형태에 의거하여 설명한다.
제1 실시 형태
본 실시 형태와 관련되는 적층 세라믹 전자 부품의 일실시 형태로서, 적층 세라믹 콘덴서에 대해 설명한다.
도 1a에 나타내는 바와 같이, 본 실시 형태와 관련되는 적층 세라믹 콘덴서(2)는, 소자 본체(4)와, 제1 단자 전극(6)과, 제2 단자 전극(8)을 갖는다. 소자 본체(4)는, X축 및 Y축을 포함하는 평면에 실질적으로 평행한 내측 유전체층(절연층)(10)과, 내부 전극층(12)을 갖고, 내측 유전체층(10)의 사이에, 내부 전극층(12)이 Z축의 방향을 따라서 교대로 적층되어 있다. 여기서, 「실질적으로 평행」이란, 대부분의 부분이 평행이지만, 다소 평행이 아닌 부분을 갖고 있어도 되는 것을 의미하며, 내부 전극층(12)과 내측 유전체층(10)은, 다소, 요철이 있거나, 기울어져 있거나 해도 된다고 하는 취지이다.
내측 유전체층(10)과 내부 전극층(12)이 교대로 적층되는 부분이 내장 영역(13)이다. 또한, 소자 본체(4)는, 그 적층 방향(Z)(Z축)의 양단면에, 외장 영역(11)을 갖는다. 외장 영역(11)은, 내장 영역(13)을 구성하는 내측 유전체층(10)보다 두꺼운 외측 유전체층이 복수 적층되어 형성되어 있다. 내장 영역(13)의 Z축 방향의 두께는, 적층 세라믹 콘덴서(2)의 토털 두께(z0)의 10~75%의 범위 내인 것이 바람직하다. 또한, 2개의 외측 영역(11)의 합계 두께는, 토털 두께(z0)로부터 내장 영역(13)의 두께와 단자 전극(6, 8)의 두께를 뺄셈한 값이다.
또한, 이하에서는, 「내측 유전체층(10)」 및 「외측 유전체층」을 통합하여, 「유전체층」이라고 기재하는 경우가 있다.
내측 유전체층(10) 및 외장 영역(11)을 구성하는 유전체층의 재질은, 동일해도 달라도 되고, 특별히 한정되지 않으며, 예를 들면, ABO3 등의 페로브스카이트 구조의 유전체 재료를 주성분으로서 구성된다.
ABO3에 있어서, A는, 예를 들면, Ca, Ba, Sr 등의 적어도 1종, B는, Ti, Zr 등의 적어도 1종이다. A/B의 몰비는, 특별히 한정되지 않고, 0.980~1.020이다. 이 외, 부성분으로서, 희토류(Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu로부터 선택되는 적어도 1종), 알칼리 토류 금속(Mg 및 Mn), 천이 금속(V, W, 및 Mo으로부터 선택되는 적어도 1종)의 산화물이나 그 혼합물, 복합 산화물 및 유리로서 SiO2를 포함한 소결조제 등이 포함되어 있어도 된다.
교대로 적층되는 한쪽의 내부 전극층(12)은, 소자 본체(4)의 Y축 방향 제1 단부의 외측에 형성되어 있는 제1 단자 전극(6)의 내측에 대해서 전기적으로 접속되어 있는 인출부(12a)를 갖는다. 또한, 교대로 적층되는 다른 쪽의 내부 전극층(12)은, 소자 본체(4)의 Y축 방향 제2 단부의 외측에 형성되어 있는 제2 단자 전극(8)의 내측에 대해서 전기적으로 접속되어 있는 인출부(12b)를 갖는다.
또한, 도면에 있어서, X축, Y축 및 Z축은, 상호로 수직이며, Z축이, 내측 유전체층(10) 및 내부 전극층(12)의 적층 방향에 일치하고, Y축이 인출부(12a, 12b)가 인출되는 방향에 일치한다.
내장 영역(13)은, 용량 영역과 인출 영역을 갖는다. 용량 영역은, 적층 방향을 따라서 내부 전극층(12)이 내측 유전체층(10)을 사이에 두고 적층하는 영역이다. 인출 영역은, 단자 전극(6 또는 8)에 접속하는 내부 전극층(12)의 인출부(12a)(12b)의 상호 간에 위치하는 영역이다. 또한, 도 2a에 나타내는 사이드 갭 영역(14)은, 내부 전극층(12)의 X축 방향의 양단에 위치하는 내부 전극(12)의 보호를 위한 영역이며, 일반적으로는, 내측 유전체층(10) 또는 외장 영역(11)과 동일한 유전체 재료로 구성된다. 단, 사이드 갭 영역(14)은, 후술하는 강화층이 되는 유리재 등으로 구성되어 있어도 된다. 또한, 외장 영역(11)도, 유리재 등으로 구성되어도 된다.
내부 전극층(12)에 함유되는 도전재는 특별히 한정되지 않고, Ni, Cu, Ag, Pd, Al, Pt 등의 금속, 또는 그들의 합금을 이용할 수 있다. Ni 합금으로서는, Mn, Cr, Co 및 Al으로부터 선택되는 1종 이상의 원소와 Ni의 합금이 바람직하고, 합금 중의 Ni 함유량은 95중량% 이상인 것이 바람직하다. 또한, Ni 또는 Ni 합금 중에는, P 등의 각종 미량 성분이 0.1중량% 정도 이하 포함되어 있어도 된다.
단자 전극(6, 8)의 재질도 특별히 한정되지 않는데, Ni, Pd, Ag, Au, Cu, Pt, Rh, Ru, Ir 등의 적어도 1종, 또는 그들의 합금을 이용할 수 있다. 통상은, Cu, Cu 합금, Ni 또는 Ni 합금 등이나, Ag, Ag-Pd 합금, In-Ga 합금 등이 사용된다.
본 실시 형태에서는, 단자 전극(6 및 8)은, 각각 소자 본체(4)의 Y축 방향의 단면(4a, 4b)에 밀착하여 형성되고, 단일막이어도 다층막이어도 된다. 본 실시 형태의 단자 전극(6 및 8)은, 각각 내부 전극층(12)의 리드부(12a, 12b)가 인출되는 소자 본체(4)의 인출단인 단면(4a, 4b)을 덮는 단측 전극부(6a, 8a)를 갖는다. 또한, 단자 전극(6 및 8)은, 각각, 적층 방향인 Z축을 따라서 소자 본체(4)의 상면(4c)의 일부에 단측 전극부(6a, 8a)에 연속하여 형성되는 상측 전극부(6b, 8b)를 갖는다.
또한, 도 2a에 나타내는 바와 같이, 단자 전극(6 및 8)은, 각각, X축을 따라서 소자 본체(4)의 상호로 반대측의 측면(4e, 4e)에, 상측 전극부(6b, 8b) 및 단측 전극부(6a, 8a)(도 1a 참조)에 연속하여 형성되는 사이드 전극부(6c, 8c)를 갖는다. 도 1a에 나타내는 바와 같이, 단자 전극(6 및 8)의 상호는, 소자 본체(4)의 외면에서 Y축 방향으로 소정 거리로 떨어져 절연되어 있다.
단자 전극(6 및 8)의 각각의 두께는, 상측 전극부(6b, 8b), 단측 전극부(6a, 8a) 및 사이드 전극부(6c, 8c)의 상호 간에서 동일해도 달라도 되며, 예를 들면, 2~15μm의 범위 내이다. 본 실시 형태에서는, 상측 전극부(6b, 8b) 및 사이드 전극부(6c, 8c)의 두께는, 단측 전극부(6a, 8a)의 두께보다 100~750%의 범위로 크다.
본 실시 형태에서는, 소자 본체(4)의 상면(4c)과 Z축 방향을 따라서 반대측에 위치하는 소자 본체(4)의 하면(4d)에는, 단자 전극(6, 8)이 실질적으로 형성되어 있지 않다. 즉, 소자 본체의 하면(4d)에서는, 단자 전극(6, 8)에 덮이지 않고, 소자 본체(4)의 하면(4d)의 전체가 외부에 노출되어 있다. 게다가, 하면(4d)은, 평탄면으로 성형되어 있다. 하면(4d)은, 단자 전극(6, 8)에 덮이지 않은 점으로부터, 상면(4c)과는 다르며, 상측 전극부(6b, 8b)에 의한 단차형 볼록부가 없으며, 평탄성이 뛰어나다.
적층 세라믹 콘덴서(2)의 형상이나 사이즈는, 목적이나 용도에 따라 적절히 결정하면 되는데, 본 실시 형태에서는, 적층 세라믹 콘덴서(2)의 Z축 방향의 토털 두께(z0)를, 예를 들면, 100μm 이하, 바람직하게는 90μm 이하, 더욱 바람직하게는 80μm 이하로 얇게 할 수 있으며, 적층 세라믹 콘덴서(2)의 저배화에 기여한다.
또한, 본 실시 형태에서는, 콘덴서(2)의 길이 방향 길이인 Y축 방향의 길이(y0)를, 두께(z0)의 3배 이상, 바람직하게는 300μm 이상, 바람직하게는 400~1200μm로 할 수 있다. 또한, 콘덴서(2)의 X축 방향의 폭(x0)은, 두께(z0)의 2배 이상, 바람직하게는 200μm 이상, 바람직하게는 200~600μm로 할 수 있다.
또한, 본 실시 형태에 있어서는, 콘덴서(2)의 길이 방향을 X축 방향으로, 짧은 쪽 방향을 Y축 방향으로 설계하는 것도 적절히 행할 수 있으며, 그 경우는, X축 방향의 길이(x0)를, 두께(z0)의 3배 이상, 바람직하게는 300μm 이상, 바람직하게는 400~1200μm로 할 수 있다. 또한, 적층 세라믹 콘덴서(2)의 y축 방향의 폭(y0)은, 두께(z0)의 2배 이상, 바람직하게는 200μm 이상, 바람직하게는 200~600μm로 할 수 있다.
본 실시 형태와 관련되는 적층 세라믹 콘덴서에 의하면, 적층 세라믹 콘덴서(2)의 Z축 방향의 토털 두께(z0)를, 예를 들면, 100μm 이하, 바람직하게는 90μm 이하, 더욱 바람직하게는 80μm 이하로 얇게 할 수 있다. 또한, 소자 본체(4)의 하면(4d)이 평탄면임으로써, 예를 들면, 도 5에 나타내는 바와 같이, 다층 기판(40)의 내부에, 콘덴서(2)를 매입하기 쉬워진다. 도 5에서는, 콘덴서(2)의 단자 전극(6, 8)의 상측 전극부(6b, 8b)에, 다층 기판(40)에 형성되어 있는 배선 패턴(42)이 스루홀 전극 등을 통하여 접속되어 있다. 또한, 본 실시 형태에서는, 소자 본체(4)의 하면인 평탄면이 실장면에 설치될 때에, 소자 본체(4)가 실장면에 밀착하여 장착되고, 적층 세라믹 콘덴서(2)의 굴곡강도가 향상한다.
또한, 본 실시 형태의 적층 세라믹 콘덴서(2)는, 도 6에 나타내는 바와 같이 회로 기판(40a) 위에, 땜납(50)을 이용하여 실장되어도 된다. 그 경우에는, 적층 세라믹 콘덴서(2)는, Z축 방향의 상하가 반대로 배치되고, 단자 전극(6 및 8)의 상측 전극부(6b, 8b)가, 도면 상에서 아래를 향하고, 땜납(50)에 의해 회로 기판(40a)의 배선 패턴(42a)에 각각 접속된다. 또한, 땜납(50)에는, 땜납 필릿이 형성되고, 단자 전극(6, 8)의 단측 전극부(6a, 8a)에도 땜납(50)이 접촉한다.
또한, 본 실시 형태에 있어서, 소자 본체(4)의 상면(4c) 또는 하면(4d)을 구성하는 외장 영역(11)은, 내측 유전체층(10)보다 강도가 높은 유전체 재료로 구성되어 있어도 된다. 이와 같이 구성함으로써, 적층 세라믹 콘덴서(2)의 굴곡강도가, 더욱 향상한다. 또한, 강도가 향상함으로써, 소자 본체(4)의 길이 방향 치수(y0) 또는 폭 치수(x0)를 길게 하는 것이 용이하게 되고, 소자 본체(4)의 내부에 있어서의 내부 전극층(12)의 상호 간의 대향 면적이 넓어지며, 정전 용량 등의 특성이 향상한다. 또한, 도 2a에 나타내는 사이드 갭 영역(14)도 내측 유전체층(10)보다 강도가 높은 유전체 재료로 구성되어 있어도 된다.
다음으로, 본 발명의 일실시 형태로서의 적층 세라믹 콘덴서(2)의 제조 방법에 대해 구체적으로 설명한다.
우선, 소성(燒成) 후에 도 1에 나타내는 내측 유전체층(10)을 구성하게 되는 내측 그린 시트 및 외장 영역(11)을 구성하게 되는 외측 그린 시트를 제조하기 위해서, 내측 그린 시트용 페이스트 및 외측 그린 시트용 페이스트를 준비한다. 내측 그린 시트용 페이스트 및 외측 그린 시트용 페이스트는, 통상, 세라믹 분말과 유기 비히클을 혼련하여 얻어진 유기용제계 페이스트, 또는 수계(水系) 페이스트로 구성된다.
세라믹 분말의 원료로서는, 복합 산화물이나 산화물이 되는 각종 화합물, 예를 들면, 탄산염, 질산염, 수산화물, 유기 금속 화합물 등으로부터 적절히 선택되고, 혼합하여 이용할 수 있다. 세라믹 분말의 원료는, 본 실시 형태에서는, 평균 입자 지름이 0.45μm 이하, 바람직하게는 0.1~0.3μm 정도의 분체로서 이용된다. 또한, 내측 그린 시트를 극히 얇은 것으로 하기 위해서는, 그린 시트 두께보다 미세한 분체를 사용하는 것이 바람직하다.
유기 비히클이란, 바인더를 유기용제 중에 용해한 것이다. 유기 비히클에 이용하는 바인더는 특별히 한정되지 않고, 에틸셀룰로오스, 폴리비닐부티랄 등의 통상의 각종 바인더로부터 적절히 선택하면 된다. 이용하는 유기용제도 특별히 한정되지 않으며, 아세톤, 메틸에틸케톤 등의 각종 유기용제로부터 적절히 선택하면 된다.
또한, 그린 시트용 페이스트 중에는, 필요에 따라서, 각종 분산제, 가소제, 유전체, 부성분 화합물, 유리 프리트, 절연체 등으로부터 선택되는 첨가물이 함유되어 있어도 된다.
가소제로서는, 프탈산디옥틸이나 프탈산벤질부틸 등의 프탈산에스테르, 아디프산, 인산에스테르, 글리콜류 등이 예시된다.
다음으로, 소성 후에 도 1a에 나타내는 내부 전극층(12)을 구성하게 되는 내부 전극 패턴층을 제조하기 위해서, 내부 전극층용 페이스트를 준비한다. 내부 전극층용 페이스트는, 상기한 각종 도전성 금속이나 합금으로 이루어지는 도전재와, 상기한 유기 비히클을 혼련하여 조제한다.
소성 후에 도 1a에 나타내는 단자 전극(6, 8)을 구성하게 되는 단자 전극용 페이스트는, 상기한 내부 전극층용 페이스트와 동일하게 하여 조제하면 된다.
상기에서 조제한 내측 그린 시트용 페이스트 및 내부 전극층용 페이스트를 사용하고, 도 4에 나타내는 바와 같이, 내측 그린 시트와, 내부 전극 패턴층을 교대로 적층하여, 내부 적층체를 제조한다. 그리고, 내부 적층체를 제조한 후에, 외측 그린 시트용 페이스트를 사용하여, 외측 그린 시트를 형성하고, 적층 방향으로 가압하여 그린 적층체를 얻는다.
또한, 그린 적층체의 제조 방법으로서는, 상기 외, 외측 그린 시트에 직접 내측 그린 시트와 내부 전극 패턴층을 교대로 소정 수 적층하고, 적층 방향으로 가압하여 그린 적층체를 얻어도 된다.
구체적으로는, 우선, 독터 블레이드법 등에 의해, 지지체로서의 캐리어 시트(예를 들면, PET 필름) 상에, 내측 그린 시트를 형성한다. 내측 그린 시트는, 캐리어 시트 상에 형성된 후에 건조된다.
다음으로, 내측 그린 시트의 표면에, 내부 전극층용 페이스트를 이용하여, 내부 전극 패턴층을 형성하고, 내부 전극 패턴층을 갖는 내측 그린 시트를 얻는다. 다음으로, 내부 전극 패턴층을 갖는 내측 그린 시트를 복수 적층하여, 내부 적층체를 제조한 후에, 내부 적층체의 상하에 외측 그린 시트용 페이스트를 사용하여, 적절한 매수의 외측 그린 시트를 형성하고, 적층 방향으로 가압하여 그린 적층체를 얻는다.
다음으로, 그린 적층체를 개편(個片)형으로 절단하여 그린칩을 얻는다. 또한, 내부 전극 패턴층의 형성 방법으로서는, 특별히 한정되지 않고, 인쇄법, 전사법 외, 증착, 스퍼터링 등의 박막 형성 방법에 의해 형성되어 있어도 된다.
그린칩은, 고화(固化) 건조에 의해 가소제가 제거되고 고화된다. 고화 건조 후의 그린칩은, 탈바인더 공정, 소성 공정, 필요에 따라서 행해지는 어닐링 공정을 행함으로써, 소자 본체(4)가 얻어진다. 탈바인더 공정, 소성 공정 및 어닐링 공정은, 연속하여 행해도, 독립하여 행해도 된다.
다음으로, 소자 본체(4)의 Y축 방향의 양단면에, 단자 전극용 페이스트를 도포하여 소성하고, 단자 전극(6, 8)을 형성한다. 단자 전극(6, 8)을 형성할 시에는, 예를 들면, 도 4에 나타내는 바와 같이, 두 개의 소자 본체(4, 4)의 각각의 하면(4d, 4d)의 사이에, 더미 블록(20)을 가접착하고, 이들을 일체화시킨 워크(22)를, 우선 형성한다.
더미 블록(20)은, 후공정에 있어서 제거 가능한 재료로 구성되는 것이 바람직하고, 단자 전극용 페이스트가 부착하기 어려운 재료인 것이 바람직하다. 더미 블록(20)은, 예를 들면, 실리콘 고무, 니트릴 고무, 폴리우레탄, 불소 수지, PET 수지, PEN 수지 등으로 구성된다. 더미 블록(20)의 X축 방향 폭 및 Y축 방향 폭은, 소자 본체(4)의 사이즈와 대략 동일한 것이 바람직하다. 더미 블록(20)의 Z축 방향의 두께는, 소자 본체(4)의 Z축 방향 두께와 동등, 또는 그것보다 얇거나 두꺼워도 된다.
또한, 더미 블록(20)을 설치하지 않고, 두 개의 소자 본체(4, 4)의 각각의 하면(4d, 4d)을, 후공정에서 박리 가능한 접착제로 직접 접착하여 워크(22)를 형성해도 된다. 접착제로서는, 예를 들면, 변성 실리콘 폴리머, PVA 수용액 풀, 수용성 아크릴 수지 수용액 풀, 변성 폴리우레탄, 변성 실리콘＋에폭시 수지의 2액형, 녹말풀 등이 바람직하다. 또한, 더미 블록(20)을 대신하여, 한 개 이상의 소자 본체(4)를, 두 개의 소자 본체(4, 4)의 사이에 접착하여 워크(22)를 형성해도 된다.
워크(22)는, 두 개 이상의 소자 본체(4, 4)가 조합되어 있기 때문에, 만일 소자 본체(4, 4) 자체의 Z축 방향 두께가 얇아도, 충분히 취급하기 쉬운 두께를 갖고, 종래와 동일하게 하여, 유지판(30)의 관통 구멍(32)에 워크(22)를 장착하고, 단자 전극(6 및 8)의 형성을 행할 수 있다. 또한, 단자 전극(6, 8)의 형성 방법에 대해서도 특별히 한정되지 않으며, 단자 전극용 페이스트의 도포·소부(燒付), 도금, 증착, 스퍼터링 등의 적절한 방법을 이용할 수 있다. 필요에 따라, 단자 전극(6, 8) 표면에, 도금 등에 의해 피복층을 형성한다. 피복층으로서는, 금 도금, 주석 도금 등이 예시된다.
단자 전극(6 및 8)을 형성한 후에는, 더미 블록(20)을 제거하는 등으로, 두 개의 소자 본체(4, 4)를 분리하면, 도 1a에 나타내는 적층 세라믹 전자 부품(2)이 얻어진다. 즉, 소자 본체(4)의 하면(4d)에는, 단자 전극(6, 8)이 실질적으로 형성되지 않으며, 소자 본체(4)의 하면(4d)의 전체가 외부에 노출되어 있는 콘덴서(2)가 얻어진다.
이와 같이 하여 제조된 본 실시 형태의 적층 세라믹 콘덴서(2)는, 납땜 등에 의해 프린트 기판 상 등에 실장되고, 각종 전자기기 등에 사용된다. 혹은, 도 5에 나타내는 바와 같이, 다층 기판(40)의 내부에, 콘덴서(2)가 매입되어 사용된다.
본 실시 형태의 적층 세라믹 콘덴서(2)는, 단자 전극(6, 8)의 형성 후에 소자 본체가 분리됨으로써, 예를 들면, 종래의 1/2 이하 정도로 얇은 적층 세라믹 콘덴서가 된다.
결과로서 얻어지는 적층 세라믹 콘덴서(2)에서는, 소자 본체(4)의 하면에 단자 전극(6, 8)이 실질적으로 형성되지 않고, 혹은 소자 본체(4)의 하면(4d)의 전체가 노출된다. 그리고, 적층 세라믹 콘덴서의 토털 두께(z0)는, 100μm 이하, 바람직하게는 90μm 이하, 더욱 바람직하게는 80μm 이하로 얇게 할 수 있다. 즉, 적층 세라믹 콘덴서의 저배화에 기여한다.
또한, 본 실시 형태에서는, 소자 본체(4)의 하면(4d)은 평탄면이다. 소자 본체(4)의 하면(4d)이 평탄면임으로써, 예를 들면, 도 5에 나타내는 바와 같이, 다층 기판(40)의 내부에 콘덴서(2)를 매입하기 쉬워진다. 또한, 소자 본체(4)의 하면(4d)인 평탄면이 실장면에 설치될 때에는, 소자 본체(4)가 실장면에 밀착하여 장착되고, 적층 세라믹 전자 콘덴서의 굴곡강도가 향상한다.
제2 실시 형태
도 1b 및 도 2b에 나타내는 바와 같이, 본 실시 형태와 관련되는 적층 세라믹 콘덴서(2a)에서는, 이하에 나타내는 이외는, 제1 실시 형태의 적층 세라믹 콘덴서(2)와 동일하다. 이 콘덴서(2a)에서는, 소자 본체(4)의 상면(4c)(또는 하면(4d))은, 내측 유전체층(10)보다 강도가 높은 재료로 구성되어 있는 강화층(16)을 포함하고, 강화층(16)의 외면이, 소자 본체(4)의 상면(4c)(또는 하면(4d))을 규정하고 있다.
강화층(16)은, 제1 실시 형태와 동일하게 하여 소자 본체(4)를 형성한 후에, 단자 전극(6 및 8)을 형성하기 전에, 소자 본체(4)의 상면(4c)(또는 하면(4d))에 형성된다. 강화층(16)으로서는, 특별히 한정되지 않는데, 예를 들면, 유리, 알루미나계 복합재료, 지르코니아계 복합재료, 폴리이미드 수지, 에폭시 수지, 아라미드 섬유, 섬유 강화 플라스틱 등이 예시된다.
이와 같이 구성함으로써, 적층 세라믹 콘덴서(2a)의 굴곡강도가 향상한다. 또한, 강도가 향상함으로써, 소자 본체(4)를 얇게 해도, 소자 본체(4)의 길이 방향 치수(y0)(도 1a 참조) 또는 폭 치수(x0)(도 2a 참조)를 길게 하는 것이 용이하게 되고, 소자 본체(4)의 내부에 있어서의 내부 전극층(12)의 상호 간의 대향 면적이 넓어지며, 정전 용량 등의 콘덴서(2b)의 특성이, 더욱 향상한다.
또한, 강화층(16)을 구성하는 유리 성분은 특별히 한정되지 않는데, SiO2, BaO, Al2O3, 알칼리 금속, CaO, SrO, B2O3를 포함하는 것이 바람직하다. 강화층(16)을 구성하는 유리 성분으로서 포함되는 SiO2는, 강화층(16)의 유리 성분 중에 30~70질량% 포함되는 것이 바람직하다. SiO2를 상기의 범위에서 포함하는 경우, 상기의 범위보다 적은 경우에 비해, 그물코 형성 산화물이 충분한 양이 되고, 내도금성을 양호하게 한다. SiO2를 상기의 범위에서 포함하는 경우, 상기의 범위보다 많은 경우에 비해, 연화점이 너무 높아지는 것을 방지하고, 작업 온도가 너무 높아지는 것을 방지한다.
본 실시 형태의 강화층(16)을 구성하는 유리 성분으로서 포함되는 BaO는, 강화층(16)의 유리 성분 중에 20~60질량% 포함되는 것이 바람직하다. BaO를 상기의 범위에서 포함하는 경우, 상기의 범위보다 적은 경우에 비해, 유전체와의 밀착성을 양호하게 하여 딜라미네이션을 생기기 어렵게 한다. 또한, 열팽창 계수가 너무 작아지는 것을 방지하고, 크랙을 생기기 어렵게 한다. 또한, 유전체층이 BaTiO3인 경우, Ba가 유리 성분에 용출해 버리는 것을 방지하고, HALT 신뢰성이 저하하는 것을 억제한다. BaO를 상기의 범위에서 포함하는 경우, 상기의 범위보다 많은 경우에 비해, 유리화를 양호하게 하며, 또한, 내도금성을 양호하게 한다.
본 실시 형태의 강화층(16)을 구성하는 유리 성분으로서 포함되는 Al2O3는, 강화층(16)의 유리 성분 중에 1~15질량% 포함되는 것이 바람직하다. Al2O3를 상기의 범위에서 포함하는 경우, 상기의 범위보다 적은 경우에 비해, 내도금성이 양호하다. Al2O3를 상기의 범위에서 포함하는 경우, 상기의 범위보다 많은 경우에 비해, 연화점이 너무 상승하는 것을 방지한다.
본 실시 형태의 강화층(16)을 구성하는 유리 성분 중에 SiO2와 BaO와 Al2O3가 합계로 70~100질량% 포함되는 것이 바람직하다. 이것에 의해 유전체와 강화층(16)의 계면에서 Ba-Ti-Si-O상이 형성되기 쉬워진다.
본 실시 형태의 강화층(16)을 구성하는 유리 성분으로서 포함되는 알칼리 금속으로서는, Li, Na, K를 들 수 있는데, 열팽창 계수의 관점으로부터, K, Na가 보다 바람직하다. 본 실시 형태의 강화층(16)을 구성하는 유리 성분으로서 포함되는 알칼리 금속은, 강화층의 유리 성분 중에 0.1~15질량% 포함되는 것이 바람직하다. 이것에 의해 열팽창 계수를 높일 수 있다. 알칼리 금속을 상기의 범위에서 포함하는 경우, 상기의 범위보다 많은 경우에 비해, 내도금성을 양호하게 할 수 있다.
본 실시 형태의 강화층(16)을 구성하는 유리 성분으로서 포함되는 CaO는, 강화층(16)의 유리 성분에 0~15질량% 포함되는 것이 바람직하다. 이것에 의해 열팽창 계수를 높일 수 있으며, 내도금성을 양호하게 할 수 있다.
본 실시 형태의 강화층(16)을 구성하는 유리 성분으로서 포함되는 SrO는, 강화층(16)의 유리 성분에 0~20질량% 포함되는 것이 바람직하다. 이것에 의해 열팽창 계수를 높일 수 있으며, 내도금성을 양호하게 할 수 있다. SrO를 상기의 범위에서 포함하는 경우, 상기의 범위보다 많은 경우에 비해, SrO가 BaTiO3와 반응하는 것을 방지하고, 칩의 절연성과 신뢰성을 향상할 수 있다.
본 실시 형태의 강화층(16)을 구성하는 유리 성분으로서 포함되는 B2O3는, 강화층(16)의 유리 성분에 0~10질량% 포함되는 것이 바람직하다. 이것에 의해 유리의 그물코 형성 산화물로서의 효과를 발휘할 수 있다. B2O3를 상기의 범위에서 포함하는 경우, 상기의 범위보다 많은 경우에 비해, 내도금성을 양호하게 할 수 있다.
본 실시 형태에서는, 강화층(16)은, 외장 영역(11)의 외면측의 일부만을 구성하고 있는데, 외장 영역(11)의 대부분, 또는 전부를 차지하고 있어도 된다. 강화층(16)은, 소자 본체(4)의 상면(4c) 또는 하면(4d)에 강화층용 페이스트를 도포하고, 소부시킴에 따라 형성할 수 있다.
이 강화층용 페이스트는, 예를 들면, 상기한 유리 원료와, 에틸셀룰로오스를 주성분으로 하는 바인더와 분산매인 테르피네올 및 아세톤을 믹서로 혼련하여 얻어진다. 소자 본체(4)로의 강화층용 페이스트의 도포 방법은 특별히 한정되지 않으며, 예를 들면, 딥, 인쇄, 도포, 증착, 분무 등의 방법을 들 수 있다.
강화층용 페이스트가 도포된 소자 본체(4)의 소부 조건은 특별히 한정되지 않고, 예를 들어, 가습 N2 또는 건조 N2의 분위기에 있어서, 700℃~1300℃, 0.1시간~3시간 유지하여, 소부된다.
제3 실시 형태
도 2c에 나타내는 바와 같이, 본 실시 형태와 관련되는 적층 세라믹 콘덴서(2b)에서는, 이하에 나타내는 이외는, 제2 실시 형태의 적층 세라믹 콘덴서(2a)와 동일하다. 이 콘덴서(2b)에서는, 강화층(16)은, 소자 본체(4)의 측면(4e)을 덮는 사이드 피복부(16a)를 갖고 있다. 사이드 피복부(16a)는, 제2 실시 형태의 강화층(16)에 연속하여 형성되어 있다. 이와 같이 구성함으로써, 적층 세라믹 콘덴서의 강도가 더욱 향상한다.
또한, 도 2c에서는, 사이드 피복부(16a)는, 사이드 갭 영역(14)의 측면(4e)측의 일부만을 구성하고 있는데, 사이드 갭 영역(14)의 전체를 차지하고 있어도 된다. 즉, 사이드 피복부(16a)는, 내부 전극층(12)의 X축 방향의 단부에 접촉하고 있어도 된다.
본 발명은, 상술한 실시 형태에 한정되는 것은 아니며, 본 발명의 범위 내에서 여러 가지로 개변할 수 있다.
예를 들면, 도 4에 나타내는 더미 블록(20)을 대신하여, 한개 이상의 소자 본체(4)를 배치하여 접착했을 경우에는, 그러한 소자 본체(4)에는, 단측 전극부(6a, 8a)와 사이드 전극부(6c, 8c)만이 형성된다. 즉, 그 경우에는, 도 1c에 나타내는 바와 같이, 소자 본체(4)의 하면(4d) 및 상면(4c)의 쌍방에 단자 전극(6, 8)이 실질적으로 형성되지 않는 단자 전극(6, 8)을 갖는 적층 세라믹 콘덴서가 얻어진다. 이 적층 세라믹 콘덴서(2c)는, 소자 본체(4)의 하면(4d) 및 상면(4c)의 쌍방에 단자 전극(6, 8)이 실질적으로 형성되지 않는 단자 전극을 갖기 때문에, 더욱 박형의 콘덴서가 얻어진다.
또한, 본 발명의 적층 세라믹 전자 부품은, 적층 세라믹 콘덴서에 한정하지 않으며, 그 외의 적층 전자 부품에 적용하는 것이 가능하다. 그 외의 적층 전자 부품으로서는, 유전체층(절연층)이 내부 전극을 개재하여 적층되는 모든 전자 부품이며, 예를 들면, 밴드 패스 필터, 인덕터, 적층 3단자 필터, 압전 소자, PTC 서미스터, NTC 서미스터, 바리스터 등이 예시된다.
2, 2a, 2b, 2c: 적층 세라믹 콘덴서 4: 소자 본체
4a, 4b: 인출단 4c: 상면
4d: 하면 4e: 측면
6: 제1 단자 전극 6a: 단측 전극부
6b: 상측 전극부 6c: 사이드 전극부
8: 제2 단자 전극 8a: 단측 전극부
8b: 상측 전극부 8c: 사이드 전극부
10: 내측 유전체층 11: 외장 영역
12: 내부 전극층 12a, 12b: 인출부
13: 내장 영역 14: 사이드 갭 영역
16: 강화층 16a: 사이드 피복부
20: 더미 블록 22: 워크
30: 유지판 32: 관통 구멍
40: 다층 기판 40a: 회로 기판
42, 42a: 배선 패턴 50: 땜납

Claims (6)

  1. 내부 전극층과 절연층이 적층 방향으로 교대로 적층되어 있는 소자 본체와,
    상기 소자 본체의 외면에 밀착하여 형성되고, 상기 내부 전극층에 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품으로서,
    상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 인출단을 덮는 단측 전극부와, 상기 적층 방향을 따라서 상기 소자 본체의 상면의 일부에 상기 단측 전극부에 연속하여 형성되는 상측 전극부를 갖고,
    상기 상면과 상기 적층 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면에는, 상기 단자 전극이 실질적으로 형성되어 있지 않은 것을 특징으로 하는 적층 세라믹 전자 부품.
  2. 내부 전극층과 절연층이 적층 방향으로 교대로 적층되어 있는 소자 본체와,
    상기 소자 본체의 외면에 밀착하여 형성되고, 상기 내부 전극층에 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품으로서,
    상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 인출단을 덮는 단측 전극부와, 상기 적층 방향을 따라서 상기 소자 본체의 상면의 일부에 상기 단측 전극부에 연속하여 형성되는 상측 전극부를 갖고,
    상기 상면과 상기 적층 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면의 전체가 외부에 노출되어 있는 것을 특징으로 하는 적층 세라믹 전자 부품.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 소자 본체의 하면은 평탄면인, 적층 세라믹 전자 부품.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 소자 본체의 상면 또는 하면은, 상기 절연층과 비교하여, 탄성률이 낮거나, 혹은 선 열팽창 계수가 낮은 재료로 구성되어 있는 강화층을 포함하고,
    상기 강화층의 외면이, 상기 소자 본체의 상면 또는 하면을 규정하고 있는, 적층 세라믹 전자 부품.
  5. 청구항 4에 있어서,
    상기 강화층은, 상기 소자 본체의 측면을 덮는 사이드 피복부를 갖는, 적층 세라믹 전자 부품.
  6. 내부 전극층과 절연층이 적층 방향으로 교대로 적층되어 있는 소자 본체와,
    상기 소자 본체의 외면에 밀착하여 형성되고, 상기 내부 전극층에 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품으로서,
    상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 인출단을 덮는 단측 전극부를 갖고,
    상기 적층 방향을 따라서 상기 소자 본체의 상면과, 상기 상면과 상기 적층 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면에는, 상기 단자 전극이 실질적으로 형성되어 있지 않은 것을 특징으로 하는 적층 세라믹 전자 부품.
KR1020190089594A 2018-07-24 2019-07-24 적층 세라믹 전자 부품 KR20200011380A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018138152 2018-07-24
JPJP-P-2018-138152 2018-07-24
JPJP-P-2019-100193 2019-05-29
JP2019100193A JP2020021930A (ja) 2018-07-24 2019-05-29 積層セラミック電子部品

Publications (1)

Publication Number Publication Date
KR20200011380A true KR20200011380A (ko) 2020-02-03

Family

ID=69587579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190089594A KR20200011380A (ko) 2018-07-24 2019-07-24 적층 세라믹 전자 부품

Country Status (3)

Country Link
JP (1) JP2020021930A (ko)
KR (1) KR20200011380A (ko)
CN (1) CN110783106B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115036137A (zh) * 2021-03-04 2022-09-09 株式会社村田制作所 层叠陶瓷电子部件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022142213A (ja) 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028254A (ja) 2015-07-17 2017-02-02 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61105825A (ja) * 1984-10-30 1986-05-23 松下電器産業株式会社 積層セラミツクコンデンサ
JPH04352309A (ja) * 1991-05-29 1992-12-07 Rohm Co Ltd 積層セラミックコンデンサにおける端子電極の構造及び端子電極の形成方法
JPH06124807A (ja) * 1992-10-13 1994-05-06 Murata Mfg Co Ltd 積層型チップ部品
WO1999026259A1 (fr) * 1997-11-18 1999-05-27 Matsushita Electric Industrial Co., Ltd. Lamine, condensateur et procede de production du lamine
CN100419925C (zh) * 1997-11-18 2008-09-17 松下电器产业株式会社 层叠体及电容器
JP3336967B2 (ja) * 1998-08-11 2002-10-21 株式会社村田製作所 積層セラミックコンデンサ
JP3460683B2 (ja) * 2000-07-21 2003-10-27 株式会社村田製作所 チップ型電子部品及びその製造方法
JP4667701B2 (ja) * 2002-01-07 2011-04-13 株式会社村田製作所 積層セラミック電子部品の製造方法
JP4788434B2 (ja) * 2006-03-27 2011-10-05 Ｔｄｋ株式会社 積層型セラミック電子部品の製造方法
JP2010118499A (ja) * 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
JP4752901B2 (ja) * 2008-11-27 2011-08-17 株式会社村田製作所 電子部品及び電子部品内蔵基板
JP2010147098A (ja) * 2008-12-16 2010-07-01 Tdk Corp 電子部品
JP5699819B2 (ja) * 2010-07-21 2015-04-15 株式会社村田製作所 セラミック電子部品
JP5533387B2 (ja) * 2010-07-21 2014-06-25 株式会社村田製作所 セラミック電子部品
JP5218499B2 (ja) * 2010-08-23 2013-06-26 Ｔｄｋ株式会社 セラミック積層電子部品の製造方法
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6795292B2 (ja) * 2015-09-15 2020-12-02 Tdk株式会社 積層電子部品
JP6421137B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
TWI628678B (zh) * 2016-04-21 2018-07-01 Tdk 股份有限公司 電子零件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028254A (ja) 2015-07-17 2017-02-02 株式会社村田製作所 積層セラミックコンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115036137A (zh) * 2021-03-04 2022-09-09 株式会社村田制作所 层叠陶瓷电子部件

Also Published As

Publication number Publication date
CN110783106A (zh) 2020-02-11
JP2020021930A (ja) 2020-02-06
CN110783106B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
CN111199830B (zh) 层叠陶瓷电子部件
KR101648392B1 (ko) 세라믹 전자부품 및 유리 페이스트
JP2017157805A (ja) 電子部品の実装構造及びその電子部品の製造方法
KR102565540B1 (ko) 전자부품의 실장 구조체 및 그 제조 방법
KR20200049659A (ko) 적층 세라믹 전자 부품
CN112185692B (zh) 电容器组件
CN116884769A (zh) 电子部件以及电子部件的制造方法
US11107632B2 (en) Multilayer ceramic electronic component
US11791102B2 (en) Multilayer ceramic electronic component and mount structure for multilayer ceramic electronic component
CN117747299A (zh) 层叠陶瓷电容器
KR20120000529A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2022142213A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
KR20200011380A (ko) 적층 세라믹 전자 부품
JP5724262B2 (ja) 電子部品
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP7358760B2 (ja) 積層セラミック電子部品
JP7351095B2 (ja) 積層セラミック電子部品
CN219677248U (zh) 高频电子部件和模块
JP7259474B2 (ja) 積層セラミック電子部品
CN217035414U (zh) 层叠陶瓷电容器
US20230215647A1 (en) Multilayer electronic component
US20230260710A1 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP2020167368A (ja) 積層セラミック電子部品
CN115881434A (zh) 层叠陶瓷电容器
JP2020167367A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application