JP2020021930A - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP2020021930A
JP2020021930A JP2019100193A JP2019100193A JP2020021930A JP 2020021930 A JP2020021930 A JP 2020021930A JP 2019100193 A JP2019100193 A JP 2019100193A JP 2019100193 A JP2019100193 A JP 2019100193A JP 2020021930 A JP2020021930 A JP 2020021930A
Authority
JP
Japan
Prior art keywords
element body
multilayer ceramic
internal electrode
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019100193A
Other languages
English (en)
Inventor
俊雄 櫻井
Toshio Sakurai
俊雄 櫻井
田中 博文
Hirobumi Tanaka
博文 田中
圭祐 岡井
Keisuke Okai
圭祐 岡井
大介 岩永
Daisuke Iwanaga
大介 岩永
久士 中田
Hisashi Nakada
久士 中田
智也 柴▲崎▼
Tomoya Shibazaki
智也 柴▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to KR1020190089594A priority Critical patent/KR20200011380A/ko
Priority to CN201910670789.4A priority patent/CN110783106B/zh
Priority to US16/520,741 priority patent/US11107632B2/en
Publication of JP2020021930A publication Critical patent/JP2020021930A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/302Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/258Temperature compensation means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10Housing; Encapsulation
    • H01G2/106Fixing the capacitor in a housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】低背化が可能な積層セラミックコンデンサなどの積層セラミック電子部品を提供すること。【解決手段】積層セラミック電子部品2に関する。端子電極6,8が、内部電極層12が引き出される素子本体4の引出端4a,4bを覆う端側電極部6a,8aと、積層方向に沿って素子本体4の上面の一部に端側電極部6a,8aに連続して形成される上側電極部6b,8bと、を有し、上面4cと積層方向に沿って反対側に位置する素子本体4の下面4dには、端子電極6,8が実質的に形成されていない。【選択図】図1A

Description

本発明は、たとえば積層セラミックコンデンサなどとして用いられる積層セラミック電子部品に係り、さらに詳しくは、薄型化が可能な積層セラミック電子部品に関する。
たとえば下記の特許文献1にも示すように、従来の積層セラミックコンデンサは、素子本体の長手方向の両端部に端子電極を有し、各端子電極は、素子本体の端側電極部と、素子本体の上下面をそれぞれ覆う上下の被覆電極部とを有することが一般的である。
端子電極の下地電極は、素子本体の端部を導電粒子含有溶液に浸漬して形成される。浸漬に際しては、複数の素子本体を保持板に形成してある複数の保持孔にそれぞれ差し込み、素子本体の片側端毎に溶液に浸漬させて下地電極を形成する。その後に、必要に応じて下地電極にメッキ膜を形成して端子電極とする。
いずれにしても、素子本体に端子電極を形成する際には、素子本体自体に、ある程度の厚みがないと、下地電極を形成しにくいと共に、メッキ膜を形成しにくい。すなわち、素子本体が薄いと、素子本体を保持板の保持孔で保持する際に、素子本体が破損しやすい。また、メッキを行う際にも、素子本体が薄いと、素子本体が破損しやすい。そのため、従来の積層セラミックコンデンサの構造では、素子本体の薄型化が困難であり、そのため積層セラミックコンデンサの低背化が困難であった。
特開2017−28254号公報
本発明は、このような実状に鑑みてなされ、その目的は、低背化が可能な積層セラミックコンデンサなどの積層セラミック電子部品を提供することである。
上記目的を達成するために、本発明の第1の観点に係る積層セラミック電子部品は、
内部電極層と絶縁層とが積層方向に交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部と、前記積層方向に沿って前記素子本体の上面の一部に前記端側電極部に連続して形成される上側電極部と、を有し、
前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に形成されていないことを特徴とする。
本発明の第2の観点に係る積層セラミック電子部品は、
内部電極層と絶縁層とが積層方向に交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部と、前記積層方向に沿って前記素子本体の上面の一部に前記端側電極部に連続して形成される上側電極部と、を有し、
前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする。
本発明の第1の観点に係る積層セラミック電子部品では、素子本体の下面に端子電極が実質的に形成されない。本発明の第2の観点に係る積層セラミック電子部品では、素子本体の下面の全体が露出する。従来の電子部品の構造では、素子本体の厚みを、たとえば100μm以下程度に単に薄くするのみでは、素子本体に端子電極を形成することが困難である。
本発明の積層セラミック電子部品は、たとえば二つ以上の薄い素子本体を組み合わせ、端子電極を形成した後に、素子本体が分離されて形成されることができる。そのため、たとえば従来の1/2以下程度に薄い積層セラミック電子部品が、容易に製造されることができる。
結果として得られる積層セラミック電子部品では、素子本体の下面に端子電極が実質的に形成されず、あるいは素子本体の下面の全体が露出する。そして、積層セラミック電子部品のトータル厚みは、100μm以下、好ましくは90μm以下、さらに好ましくは80μm以下と薄くすることができ、積層セラミック電子部品の低背化に寄与する。
好ましくは、前記素子本体の下面は、平坦面である。素子本体の下面が平坦面であることで、たとえば基板の内部に埋込みやすくなる。また、素子本体の下面である平坦面が実装面に設置される際に、素子本体が実装面に密着して取り付けられ、積層セラミック電子部品の曲げ強度が向上する。
前記素子本体の上面または下面は、前記絶縁層と比較して、弾性率が低い、あるいは線熱膨張係数が低い材料で構成してある強化層を含んでもよく、
前記強化層の外面が、前記素子本体の上面または下面を規定していてもよい。
このように構成することで、積層セラミック電子部品の曲げ強度が向上する。また、強度が向上することで、素子本体の長手方向寸法または幅寸法を長くすることが容易になり、素子本体の内部における内部電極層の相互間の対向面積が広くなり、静電容量などの電子部品の特性が向上する。
前記強化層は、前記素子本体の側面を覆うサイド被覆部を有していてもよい。このように構成することで、積層セラミック電子部品の強度がさらに向上する。
本発明の第3の観点に係る積層セラミック電子部品は、
内部電極層と絶縁層とが積層方向に交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部を有し、
前記積層方向に沿って前記素子本体の上面と、前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面とには、前記端子電極が実質的に形成されていないことを特徴とする。
本発明の積層セラミック電子部品は、素子本体の下面および上面の双方に端子電極が実質的に形成されない端子電極を持つため、さらに薄型の積層セラミック電子部品を実現することができる。
図1Aは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。 図1Bは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図1Cは本発明のさらに他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図2Aは図1Aに示すIIA−IIA線に沿う積層セラミックコンデンサの横断面図である。 図2Bは図1Bに示すIIB−IIB線に沿う積層セラミックコンデンサの横断面図である。 図2Cは図2Bに示す積層セラミックコンデンサの変形例に係る横断面図である。 図3は図1Aに示す積層セラミックコンデンサの平面図である。 図4は図1Aに示す積層セラミックコンデンサの製造過程を示す要部断面図である。 図5は図1Aに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図6は図1Aに示す積層セラミックコンデンサの使用例を示す要部断面図である。
以下、本発明を、図面に示す実施形態に基づき説明する。
第1実施形態
本実施形態に係る積層セラミック電子部品の一実施形態として、積層セラミックコンデンサについて説明する。
図1Aに示すように、本実施形態に係る積層セラミックコンデンサ2は、素子本体4と、第1端子電極6と、第2端子電極8とを有する。素子本体4は、X軸およびY軸を含む平面に実質的に平行な内側誘電体層(絶縁層)10と、内部電極層12とを有し、内側誘電体層10の間に、内部電極層12がZ軸の方向に沿って交互に積層してある。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味し、内部電極層12と内側誘電体層10は、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。
内側誘電体層10と内部電極層12とが交互に積層される部分が内装領域13である。また、素子本体4は、その積層方向Z(Z軸)の両端面に、外装領域11を有する。外装領域11は、内装領域13を構成する内側誘電体層10よりも厚い外側誘電体層が複数積層されて形成してある。内装領域13のZ軸方向の厚みは、積層セラミックコンデンサ2のトータル厚みz0の10〜75%の範囲内であることが好ましい。また、2つの外側領域11の合計厚みは、トータル厚みZ0から内装領域13の厚みと端子電極6,8の厚みとを引き算した値である。
なお、以下では、「内側誘電体層10」および「外側誘電体層」をまとめて、「誘電体層」と記載する場合がある。
内側誘電体層10および外装領域11を構成する誘電体層の材質は、同じでも異なっていても良く、特に限定されず、たとえば、ABOなどのペロブスカイト構造の誘電体材料を主成分として構成される。
ABOにおいて、Aは、たとえばCa、Ba、Srなどの少なくとも一種、Bは、Ti、Zrなどの少なくとも一種である。A/Bのモル比は、特に限定されず、0.980〜1.020である。このほか、副成分として、希土類(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選択される少なくとも1種)、アルカリ土類金属(MgおよびMn)、遷移金属(V、W、および Moから選択される少なくとも1種)の酸化物やその混合物、複合酸化物およびガラスとしてSiOを含んだ焼結助剤等が含まれていてもよい。
交互に積層される一方の内部電極層12は、素子本体4のY軸方向第1端部の外側に形成してある第1端子電極6の内側に対して電気的に接続してある引出部12aを有する。また、交互に積層される他方の内部電極層12は、素子本体4のY軸方向第2端部の外側に形成してある第2端子電極8の内側に対して電気的に接続してある引出部12bを有する。
なお、図において、X軸、Y軸およびZ軸は、相互に垂直であり、Z軸が、内側誘電体層10および内部電極層12の積層方向に一致し、Y軸が引出部12a,12bが引き出される方向に一致する。
内装領域13は、容量領域と引出領域とを有する。容量領域は、積層方向に沿って内部電極層12が内側誘電体層10を挟んで積層する領域である。引出領域は、端子電極6または8に接続する内部電極層12の引出部12a(12b)の相互間に位置する領域である。さらに、図2Aに示すサイドギャップ領域14は、内部電極層12のX軸方向の両端に位置する内部電極12の保護のための領域であり、一般的には、内側誘電体層10または外装領域11と同様な誘電体材料で構成される。ただし、サイドギャップ領域14は、後述する強化層となるガラス材などで構成されていてもよい。また、外装領域11も、ガラス材などで構成されてもよい。
内部電極層12に含有される導電材は特に限定されず、Ni、Cu、Ag、Pd、Al、Ptなどの金属、またはそれらの合金を用いることができる。Ni合金としては、Mn,Cr,CoおよびAlから選択される1種以上の元素とNiとの合金が好ましく、合金中のNi含有量は95重量%以上であることが好ましい。なお、NiまたはNi合金中には、P等の各種微量成分が0.1重量%程度以下含まれていてもよい。
端子電極6,8の材質も特に限定されないが、Ni、Pd、Ag、Au、Cu、Pt、Rh、Ru、Ir等の少なくとも1種、またはそれらの合金を用いることができる。通常は、Cu、Cu合金、NiまたはNi合金等や、Ag、Ag−Pd合金、In−Ga合金等が使用される。
本実施形態では、端子電極6および8は、それぞれ素子本体4のY軸方向の端面4a,4bに密着して形成され、単一膜でも多層膜であってもよい。本実施形態の端子電極6および8は、それぞれ内部電極層12のリード部12a,12bが引き出される素子本体4の引出端である端面4a,4bを覆う端側電極部6a,8aを有する。また、端子電極6および8は、それぞれ、積層方向であるZ軸に沿って素子本体4の上面4cの一部に端側電極部6a,8aに連続して形成される上側電極部6b,8bを有する。
さらに、図2Aに示すように、端子電極6および8は、それぞれ、X軸に沿って素子本体4の相互に反対側の側面4e,4eに、上側電極部6b,8bおよび端側電極部6a,8a(図1A参照)に連続して形成されるサイド電極部6c,8cを有する。図1Aに示すように、端子電極6および8の相互は、素子本体4の外面でY軸方向に所定距離で離れて絶縁されている。
端子電極6および8のそれぞれの厚みは、上側電極部6b,8b、端側電極部6a,8aおよびサイド電極部6c,8cの相互間で同じでも異なっていてもよく、たとえば2〜15μmの範囲内である。本実施形態では、上側電極部6b,8bおよびサイド電極部6c,8cの厚みは、端側電極部6a,8aの厚みよりも100〜750%の範囲で大きい。
本実施形態では、素子本体4の上面4cとZ軸方向に沿って反対側に位置する素子本体4の下面4dには、端子電極6,8が実質的に形成されていない。すなわち、素子本体の下面4dでは、端子電極6,8に覆われておらず、素子本体4の下面4dの全体が外部に露出している。しかも、下面4dは、平坦面に成形してある。下面4dは、端子電極6,8に覆われていないことから、上面4cとは異なり、上側電極部6b,8bによる段差状凸部が無く、平坦性に優れている。
積層セラミックコンデンサ2の形状やサイズは、目的や用途に応じて適宜決定すればよいが、本実施形態では、積層セラミックコンデンサ2のZ軸方向のトータル厚みz0を、たとえば100μm以下、好ましくは90μm以下、さらに好ましくは80μm以下と薄くすることができ、積層セラミックコンデンサ2の低背化に寄与する。
なお、本実施形態では、コンデンサ2の長手方向長さであるY軸方向の長さy0を、厚みz0の3倍以上、好ましくは300μm以上、好ましくは400〜1200μmとすることができる。また、コンデンサ2のX軸方向の幅x0は、厚みz0の2倍以上、好ましくは200μm以上、好ましくは200〜600μmとすることができる。
また、本実施形態においては、コンデンサ2の長手方向をX軸方向に、短手方向をY軸方向に設計することも適宜行うことができ、その場合は、X軸方向の長さx0を、厚みz0の3倍以上、好ましくは300μm以上、好ましくは400〜1200μmとすることができる。また、積層セラミックコンデンサ2のy軸方向の幅y0は、厚みz0の2倍以上、好ましくは200μm以上、好ましくは200〜600μmとすることができる。
本実施形態に係る積層セラミックコンデンサによれば、積層セラミックコンデンサ2のZ軸方向のトータル厚みz0を、たとえば100μm以下、好ましくは90μm以下、さらに好ましくは80μm以下と薄くすることができる。また、素子本体4の下面4dが平坦面であることで、たとえば図5に示すように、多層基板40の内部に、コンデンサ2を埋込みやすくなる。図5では、コンデンサ2の端子電極6,8の上側電極部6b,8bに、多層基板40に形成してある配線パターン42がスルーホール電極などを補通して接続してある。また、本実施形態では、素子本体4の下面である平坦面が実装面に設置される際に、素子本体4が実装面に密着して取り付けられ、積層セラミックコンデンサ2の曲げ強度が向上する。
なお、本実施形態の積層セラミックコンデンサ2は、図6に示すように回路基板40aの上に、ハンダ50を用いて実装されてもよい。その場合には、積層セラミックコンデンサ2は、Z軸方向の上下が逆に配置され、端子電極6および8の上側電極部6b,8bが、図面上で下を向き、ハンダ50により回路基板40aの配線パターン42aにそれぞれ接続される。なお、ハンダ50には、ハンダフィレットが形成され、端子電極6,8の端側電極部6a,8aにもハンダ50が接触する。
また、本実施形態において、素子本体4の上面4cまたは下面4dを構成する外装領域11は、内側誘電体層10よりも強度が高い誘電体材料で構成してあってもよい。このように構成することで、積層セラミックコンデンサ2の曲げ強度が、さらに向上する。また、強度が向上することで、素子本体4の長手方向寸法y0または幅寸法x0を長くすることが容易になり、素子本体4の内部における内部電極層12の相互間の対向面積が広くなり、静電容量などの特性が向上する。さらに、図2Aに示すサイドギャップ領域14も内側誘電体層10よりも強度が高い誘電体材料で構成してあってもよい。
次に、本発明の一実施形態としての積層セラミックコンデンサ2の製造方法について具体的に説明する。
まず、焼成後に図1に示す内側誘電体層10を構成することになる内側グリーンシートおよび外装領域11を構成することとなる外側グリーンシートを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉末の原料は、本実施形態では、平均粒子径が0.45μm以下、好ましくは0.1〜0.3μm程度の粉体として用いられる。なお、内側グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、アセトン、メチルエチルケトン等の各種有機溶剤から適宜選択すればよい。
また、グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。
可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。
次に、焼成後に図1Aに示す内部電極層12を構成することになる内部電極パターン層を製造するために、内部電極層用ペーストを準備する。内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製する。
焼成後に図1Aに示す端子電極6,8を構成することになる端子電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。
上記にて調製した内側グリーンシート用ペーストおよび内部電極層用ペーストを使用して、図4に示すように、内側グリーンシートと、内部電極パターン層と、を交互に積層し、内部積層体を製造する。そして、内部積層体を製造した後に、外側グリーンシート用ペーストを使用して、外側グリーンシートを形成し、積層方向に加圧してグリーン積層体を得る。
なお、グリーン積層体の製造方法としては、上記の他、外側グリーンシートに直接内側グリーンシートと内部電極パターン層とを交互に所定数積層して、積層方向に加圧してグリーン積層体を得てもよい。
具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート(たとえばPETフィルム)上に、内側グリーンシートを形成する。内側グリーンシートは、キャリアシート上に形成された後に乾燥される。
次に、内側グリーンシートの表面に、内部電極層用ペーストを用いて、内部電極パターン層を形成し、内部電極パターン層を有する内側グリーンシートを得る。次に、内部電極パターン層を有する内側グリーンシートを複数積層して、内部積層体を製造した後に、内部積層体の上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシートを形成し、積層方向に加圧してグリーン積層体を得る。
次に、グリーン積層体を個片状に切断してグリーンチップを得る。なお、内部電極パターン層の形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。
グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体4が得られる。脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。
次に、素子本体4のY軸方向の両端面に、端子電極用ペーストを塗布して焼成し、端子電極6,8を形成する。端子電極6,8を形成するに際しては、たとえば図4に示すように、二つの素子本体4,4のそれぞれの下面4d,4dの間に、ダミーブロック20を仮接着し、これらを一体化させたワーク22を、まず形成する。
ダミーブロック20は、後工程において除去可能な材料で構成されることが好ましく、端子電極用ペーストが付着し難い材料であることが好ましい。ダミーブロック20は、たとえばシリコンゴム、ニトリルゴム、ポリウレタン、フッ素樹脂、PET樹脂、PEN樹脂などで構成される。ダミーブロック20のX軸方向幅およびY軸方向幅は、素子本体4のサイズと略同じであることが好ましい。ダミーブロック20のZ軸方向の厚みは、素子本体4のZ軸方向厚みと同等、またはそれより薄くても厚くてもよい。
なお、ダミーブロック20を設けることなく、二つの素子本体4,4のそれぞれの下面4d,4dを、後工程で剥離可能な接着剤で直接に接着してワーク22を形成してもよい。接着剤としては、たとえば変性シリコーンポリマー、PVA水溶液のり、水溶性アクリル樹脂水溶液のり、変性ポリウレタン、変性シリコーン+エポキシ樹脂の2液型、デンプンのりなどが好ましい。また、ダミーブロック20の代わりに、一つ以上の素子本体4を、二つの素子本体4,4の間に接着してワーク22を形成してもよい。
ワーク22は、二つ以上の素子本体4,4が組み合わされているために、仮に素子本体4,4自体のZ軸方向厚みが薄くても、十分に取り扱いやすい厚みを持ち、従来と同様にして、保持板30の貫通孔32にワーク22を取り付けて、端子電極6および8の形成を行うことができる。なお、端子電極6,8の形成方法についても特に限定されず、端子電極用ペーストの塗布・焼付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。必要に応じ、端子電極6,8表面に、めっき等により被覆層を形成する。被覆層としては、金メッキ、錫メッキなどが例示される。
端子電極6および8を形成した後には、ダミーブロック20を除去するなどで、二つの素子本体4,4を分離すれば、図1Aに示す積層セラミック電子部品2が得られる。すなわち、素子本体4の下面4dには、端子電極6,8が実質的に形成されておらず、素子本体4の下面4dの全体が外部に露出しているコンデンサ2が得られる。
このようにして製造された本実施形態の積層セラミックコンデンサ2は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。あるいは、図5に示すように、多層基板40の内部に、コンデンサ2を埋込まれて使用される。
本実施形態の積層セラミックコンデンサ2は、端子電極6,8の形成後に素子本体が分離されることで、たとえば従来の1/2以下程度に薄い積層セラミックコンデンサとなる。
結果として得られる積層セラミックコンデンサ2では、素子本体4の下面に端子電極6,8が実質的に形成されず、あるいは素子本体4の下面4dの全体が露出する。そして、積層セラミックコンデンサのトータル厚みz0は、100μm以下、好ましくは90μm以下、さらに好ましくは80μm以下と薄くすることができる。すなわち、積層セラミックコンデンサの低背化に寄与する。
また、本実施形態では、素子本体4の下面4dは、平坦面である。素子本体4の下面4dが平坦面であることで、たとえば図5に示すように、多層基板40の内部にコンデンサ2を埋込みやすくなる。また、素子本体4の下面4dである平坦面が実装面に設置される際には、素子本体4が実装面に密着して取り付けられ、積層セラミック電子コンデンサの曲げ強度が向上する。
第2実施形態
図1Bおよび図2Bに示すように、本実施形態に係る積層セラミックコンデンサ2aでは、以下に示す以外は、第1実施形態の積層セラミックコンデンサ2と同様である。このコンデンサ2aでは、素子本体4の上面4c(または下面4d)は、内側誘電体層10よりも強度が高い材料で構成してある強化層16を含み、強化層16の外面が、素子本体4の上面4c(または下面4d)を規定している。
強化層16は、第1実施形態と同様にして素子本体4を形成した後に、端子電極6および8を形成する前に、素子本体4の上面4c(または下面4d)に形成される。強化層16としては、特に限定されないが、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示される。
このように構成することで、積層セラミックコンデンサ2aの曲げ強度が向上する。また、強度が向上することで、素子本体4を薄くしても、素子本体4の長手方向寸法y0(図1A参照)または幅寸法x0(図2A参照)を長くすることが容易になり、素子本体4の内部における内部電極層12の相互間の対向面積が広くなり、静電容量などのコンデンサ2bの特性が、さらに向上する。
なお、強化層16を構成するガラス成分は特に限定されないが、SiO、BaO、Al、アルカリ金属、CaO、SrO、Bを含むことが好ましい。強化層16を構成するガラス成分として含まれるSiOは、強化層16のガラス成分中に30〜70質量%含まれることが好ましい。SiOを上記の範囲で含む場合、上記の範囲よりも少ない場合に比べて、網目形成酸化物が十分な量となり、耐めっき性を良好にする。SiOを上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、軟化点が高くなりすぎるのを防ぎ、作業温度が高くなり過ぎるのを防ぐ。
本実施形態の強化層16を構成するガラス成分として含まれるBaOは、強化層16のガラス成分中に20〜60質量%含まれることが好ましい。BaOを上記の範囲で含む場合、上記の範囲よりも少ない場合に比べて、誘電体との密着性を良好にしてデラミネーションを生じにくくする。また、熱膨張係数が小さくなり過ぎるのを防ぎ、クラックを生じにくくする。さらに、誘電体層がBaTiOの場合、Baがガラス成分に溶出してしまうのを防止し、HALT信頼性が低下することを抑制する。BaOを上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、ガラス化を良好にし、さらに、耐めっき性を良好にする。
本実施形態の強化層16を構成するガラス成分として含まれるAlは、強化層16のガラス成分中に1〜15質量%含まれることが好ましい。Alを上記の範囲で含む場合、上記の範囲よりも少ない場合に比べて、耐めっき性が良好である。Alを上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、軟化点が上昇し過ぎるのを防ぐ。
本実施形態の強化層16を構成するガラス成分中にSiOとBaOとAlが合計で70〜100質量%含まれることが好ましい。これにより誘電体と強化層16の界面でBa−Ti−Si−O相が形成され易くなる。
本実施形態の強化層16を構成するガラス成分として含まれるアルカリ金属としては、Li、Na、Kが挙げられるが、熱膨張係数の観点から、K、Naがより好ましい。本実施形態の強化層16を構成するガラス成分として含まれるアルカリ金属は、強化層のガラス成分中に0.1〜15質量%含まれることが好ましい。これにより熱膨張係数を、高めることができる。アルカリ金属を上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、耐めっき性を良好にできる。
本実施形態の強化層16を構成するガラス成分として含まれるCaOは、強化層16のガラス成分に0〜15質量%含まれることが好ましい。これにより熱膨張係数を高めることができ、耐めっき性を良好にできる。
本実施形態の強化層16を構成するガラス成分として含まれるSrOは、強化層16のガラス成分に0〜20質量%含まれることが好ましい。これにより熱膨張係数を高めることができ、耐めっき性を良好にできる。SrOを上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、SrOがBaTiOと反応することを防ぎ、チップの絶縁性と信頼性を向上できる。
本実施形態の強化層16を構成するガラス成分として含まれるBは、強化層16のガラス成分に0〜10質量%含まれることが好ましい。これによりガラスの網目形成酸化物としての効果を発揮できる。Bを上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、耐めっき性を良好にできる。
本実施形態では、強化層16は、外装領域11の外面側の一部のみを構成しているが、外装領域11の大部分、または全てを占めていてもよい。強化層16は、素子本体4の上面4cまたは下面4dに強化層用ペーストを塗布し、焼付けることにより形成することができる。
この強化層用ペーストは、たとえば上記したガラス原料と、エチルセルロースを主成分とするバインダと分散媒であるターピネオールおよびアセトンとをミキサーで混練して得られる。素子本体4への強化層用ペーストの塗布方法は特に限定されず、例えば、ディップ、印刷、塗布、蒸着、噴霧等の方法が挙げられる。
強化層用ペーストが塗布された素子本体4の焼き付け条件は特に限定されず、たとえば、加湿Nまたは乾燥Nの雰囲気において、700℃〜1300℃、0.1時間〜3時間保持し、焼き付けられる。
第3実施形態
図2Cに示すように、本実施形態に係る積層セラミックコンデンサ2bでは、以下に示す以外は、第2実施形態の積層セラミックコンデンサ2aと同様である。このコンデンサ2bでは、強化層16は、素子本体4の側面4eを覆うサイド被覆部16aを有している。サイド被覆部16aは、第2実施形態の強化層16のに連続して形成してある。このように構成することで、積層セラミックコンデンサの強度がさらに向上する。
なお、図2Cでは、サイド被覆部16aは、サイドギャップ領域14の側面4e側の一部のみを構成しているが、サイドギャップ領域14の全体を占めていてもよい。すなわち、サイド被覆部16aは、内部電極層12のX軸方向の端部に接触していてもよい。
本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
たとえば、図4に示すダミーブロック20の代わりに、一つ以上の素子本体4を配置して接着した場合には、それらの素子本体4には、端側電極部6a,8aとサイド電極部6c,8cのみが形成される。すなわち、その場合には、図1Cに示すように、素子本体4の下面4dおよび上面4cの双方に端子電極6,8が実質的に形成されない端子電極6,8を持つ積層セラミックコンデンサが得られる。この積層セラミックコンデンサ2cは、素子本体4の下面4dおよび上面4cの双方に端子電極6,8が実質的に形成されない端子電極を持つため、さらに薄型のコンデンサが得られる。
また、本発明の積層セラミック電子部品は、積層セラミックコンデンサに限らず、その他の積層電子部品に適用することが可能である。その他の積層電子部品としては、誘電体層(絶縁層)が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、インダクタ、積層三端子フィルタ、圧電素子、PTCサーミスタ、NTCサーミスタ、バリスタなどが例示される。
2,2a,2b,2c… 積層セラミックコンデンサ
4… 素子本体
4a,4b… 引出端
4c… 上面
4d… 下面
4e… 側面
6… 第1端子電極
6a… 端側電極部
6b… 上側電極部
6c… サイド電極部
8… 第2端子電極
8a… 端側電極部
8b… 上側電極部
8c… サイド電極部
10… 内側誘電体層
11… 外装領域
12… 内部電極層
12a,12b… 引出部
13… 内装領域
14… サイドギャップ領域
16… 強化層
16a… サイド被覆部
20… ダミーブロック
22… ワーク
30… 保持板
32… 貫通孔
40… 多層基板
40a… 回路基板
42,42a… 配線パターン
50… ハンダ

Claims (6)

  1. 内部電極層と絶縁層とが積層方向に交互に積層してある素子本体と、
    前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
    前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部と、前記積層方向に沿って前記素子本体の上面の一部に前記端側電極部に連続して形成される上側電極部と、を有し、
    前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に形成されていないことを特徴とする積層セラミック電子部品。
  2. 内部電極層と絶縁層とが積層方向に交互に積層してある素子本体と、
    前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
    前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部と、前記積層方向に沿って前記素子本体の上面の一部に前記端側電極部に連続して形成される上側電極部と、を有し、
    前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする積層セラミック電子部品。
  3. 前記素子本体の下面は、平坦面である請求項1または2に記載の積層セラミック電子部品。
  4. 前記素子本体の上面または下面は、前記絶縁層と比較して、弾性率が低い、あるいは線熱膨張係数が低い材料で構成してある強化層を含み、
    前記強化層の外面が、前記素子本体の上面または下面を規定している請求項1〜3のいずれかに記載の積層セラミック電子部品。
  5. 前記強化層は、前記素子本体の側面を覆うサイド被覆部を有する請求項4に記載の積層セラミック電子部品。
  6. 内部電極層と絶縁層とが積層方向に交互に積層してある素子本体と、
    前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
    前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部を有し、
    前記積層方向に沿って前記素子本体の上面と、前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面とには、前記端子電極が実質的に形成されていないことを特徴とする積層セラミック電子部品。
JP2019100193A 2018-07-24 2019-05-29 積層セラミック電子部品 Pending JP2020021930A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190089594A KR20200011380A (ko) 2018-07-24 2019-07-24 적층 세라믹 전자 부품
CN201910670789.4A CN110783106B (zh) 2018-07-24 2019-07-24 层叠陶瓷电子部件
US16/520,741 US11107632B2 (en) 2018-07-24 2019-07-24 Multilayer ceramic electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018138152 2018-07-24
JP2018138152 2018-07-24

Publications (1)

Publication Number Publication Date
JP2020021930A true JP2020021930A (ja) 2020-02-06

Family

ID=69587579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019100193A Pending JP2020021930A (ja) 2018-07-24 2019-05-29 積層セラミック電子部品

Country Status (3)

Country Link
JP (1) JP2020021930A (ja)
KR (1) KR20200011380A (ja)
CN (1) CN110783106B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11875946B2 (en) 2021-03-16 2024-01-16 Taiyo Yuden Co., Ltd. Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
US11990283B2 (en) 2020-12-07 2024-05-21 Taiyo Yuden Co., Ltd. Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component
US11996241B2 (en) 2021-03-16 2024-05-28 Taiyo Yuden Co., Ltd. Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61105825A (ja) * 1984-10-30 1986-05-23 松下電器産業株式会社 積層セラミツクコンデンサ
JPH04352309A (ja) * 1991-05-29 1992-12-07 Rohm Co Ltd 積層セラミックコンデンサにおける端子電極の構造及び端子電極の形成方法
JPH06124807A (ja) * 1992-10-13 1994-05-06 Murata Mfg Co Ltd 積層型チップ部品
JP2002043167A (ja) * 2000-07-21 2002-02-08 Murata Mfg Co Ltd チップ型電子部品及びその製造方法
JP2003203824A (ja) * 2002-01-07 2003-07-18 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2010118499A (ja) * 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
JP2010129737A (ja) * 2008-11-27 2010-06-10 Murata Mfg Co Ltd 電子部品及び電子部品内蔵基板
JP2012028458A (ja) * 2010-07-21 2012-02-09 Murata Mfg Co Ltd セラミック電子部品
JP2012044101A (ja) * 2010-08-23 2012-03-01 Tdk Corp セラミック積層電子部品の製造方法
JP2012044149A (ja) * 2010-07-21 2012-03-01 Murata Mfg Co Ltd セラミック電子部品
JP2017059631A (ja) * 2015-09-15 2017-03-23 Tdk株式会社 積層電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999026259A1 (fr) * 1997-11-18 1999-05-27 Matsushita Electric Industrial Co., Ltd. Lamine, condensateur et procede de production du lamine
WO1999026260A1 (en) * 1997-11-18 1999-05-27 Matsushita Electric Industrial Co., Ltd. Laminate and capacitor
JP3336967B2 (ja) * 1998-08-11 2002-10-21 株式会社村田製作所 積層セラミックコンデンサ
JP4788434B2 (ja) * 2006-03-27 2011-10-05 Tdk株式会社 積層型セラミック電子部品の製造方法
JP2010147098A (ja) * 2008-12-16 2010-07-01 Tdk Corp 電子部品
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6900157B2 (ja) 2015-07-17 2021-07-07 株式会社村田製作所 積層セラミックコンデンサ
JP6421137B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
TWI628678B (zh) * 2016-04-21 2018-07-01 Tdk 股份有限公司 電子零件

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61105825A (ja) * 1984-10-30 1986-05-23 松下電器産業株式会社 積層セラミツクコンデンサ
JPH04352309A (ja) * 1991-05-29 1992-12-07 Rohm Co Ltd 積層セラミックコンデンサにおける端子電極の構造及び端子電極の形成方法
JPH06124807A (ja) * 1992-10-13 1994-05-06 Murata Mfg Co Ltd 積層型チップ部品
JP2002043167A (ja) * 2000-07-21 2002-02-08 Murata Mfg Co Ltd チップ型電子部品及びその製造方法
JP2003203824A (ja) * 2002-01-07 2003-07-18 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2010118499A (ja) * 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
JP2010129737A (ja) * 2008-11-27 2010-06-10 Murata Mfg Co Ltd 電子部品及び電子部品内蔵基板
JP2012028458A (ja) * 2010-07-21 2012-02-09 Murata Mfg Co Ltd セラミック電子部品
JP2012044149A (ja) * 2010-07-21 2012-03-01 Murata Mfg Co Ltd セラミック電子部品
JP2012044101A (ja) * 2010-08-23 2012-03-01 Tdk Corp セラミック積層電子部品の製造方法
JP2017059631A (ja) * 2015-09-15 2017-03-23 Tdk株式会社 積層電子部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990283B2 (en) 2020-12-07 2024-05-21 Taiyo Yuden Co., Ltd. Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component
US11875946B2 (en) 2021-03-16 2024-01-16 Taiyo Yuden Co., Ltd. Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
US11996241B2 (en) 2021-03-16 2024-05-28 Taiyo Yuden Co., Ltd. Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component

Also Published As

Publication number Publication date
KR20200011380A (ko) 2020-02-03
CN110783106A (zh) 2020-02-11
CN110783106B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
CN111199830B (zh) 层叠陶瓷电子部件
US9870866B2 (en) Multilayer electronic component
US11107632B2 (en) Multilayer ceramic electronic component
CN111128549B (zh) 层叠陶瓷电子元件
JP6795292B2 (ja) 積層電子部品
JP2020021930A (ja) 積層セラミック電子部品
CN116884769A (zh) 电子部件以及电子部件的制造方法
CN115036135B (zh) 陶瓷电子部件
JP5724262B2 (ja) 電子部品
CN111199829B (zh) 层叠陶瓷电子部件及其制造方法
JP2012009556A (ja) セラミック電子部品及びその製造方法
JP7089426B2 (ja) 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板
JP2017147430A (ja) 積層型キャパシタ及びその製造方法
JP7358760B2 (ja) 積層セラミック電子部品
JP7351095B2 (ja) 積層セラミック電子部品
JP7259474B2 (ja) 積層セラミック電子部品
JP7495785B2 (ja) 積層セラミック電子部品
JP2020167367A (ja) 積層セラミック電子部品
JP5429393B2 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP2002198250A (ja) 積層型電子部品
JP2023175618A (ja) 積層セラミック電子部品
JP2024071168A (ja) 積層セラミック電子部品及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230815

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230824

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230929