JP2017147430A - 積層型キャパシタ及びその製造方法 - Google Patents

積層型キャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2017147430A
JP2017147430A JP2016152743A JP2016152743A JP2017147430A JP 2017147430 A JP2017147430 A JP 2017147430A JP 2016152743 A JP2016152743 A JP 2016152743A JP 2016152743 A JP2016152743 A JP 2016152743A JP 2017147430 A JP2017147430 A JP 2017147430A
Authority
JP
Japan
Prior art keywords
multilayer capacitor
mol
conductive paste
nickel
external electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016152743A
Other languages
English (en)
Inventor
ヒー グ、ヒュン
Hyun Hee Gu
ヒー グ、ヒュン
ノー リー、キョン
Kyung Noh Lee
ノー リー、キョン
スー キム、バム
Bum Su Kim
スー キム、バム
ヒョン キム、ジュン
Jung Hyun Kim
ヒョン キム、ジュン
ジョー チョイ、エウン
Eun Joo Choi
ジョー チョイ、エウン
ハ リー、キュ
Kyu-Ha Lee
ハ リー、キュ
ヒー ヨー、セウン
Seun He Yo
ヒー ヨー、セウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017147430A publication Critical patent/JP2017147430A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)

Abstract

【課題】本発明は、積層型キャパシタ及びその製造方法に関するものである。【解決手段】本発明は、外部電極を内部電極と同様にニッケルを主成分とする導電性ペーストで形成し、且つ上記導電性ペーストは、ガラス(glass)をさらに含み、その際、上記ガラスは、上記ニッケルまたはニッケル合金の重量に対して10〜30wt%であり、BaOを5〜50mol%、SiO2を5〜50mol%、ZnOを3〜50mol%含む積層型キャパシタ及びその製造方法を提供する。【選択図】図1

Description

本発明は、積層型キャパシタ及びその製造方法に関するものである。
積層型キャパシタは、複数のシートと内部電極パターンを交互に積層し、圧着及び焼結して本体を構成した後、本体の表面に導電性ペーストで外部電極を形成することで製造される。
このような積層型キャパシタは、小型でありながら高容量が保障され、実装が容易であるという長所を有するため、コンピュータ、個人携帯端末(PDA)及び携帯電話のような様々な電子製品の基板に装着されて電気を充電または放電させる役割をする。
最近、電子製品が小型化するにつれて、積層型キャパシタの小型化及び高容量化が求められている。このような積層型キャパシタの容量をさらに高く実現するためには、より高い誘電率の材料を使用したり、または内部電極をより多く積層しなければならない。
しかし、積層型キャパシタの大きさは限られているため、誘電体層及び内部電極の厚さをより薄くすることが求められている。
一般に、積層型キャパシタは、ニッケルからなる内部電極、及び銅からなる外部電極を用いる。しかし、誘電体層及び内部電極の厚さが薄すぎる場合、焼成時の外部電極の銅成分が内部電極のニッケル成分に拡散するため体積膨張が発生し、その際に発生するストレスを除去するために本体にクラックが生じる。上記クラックは積層型キャパシタの信頼性を低下させる原因となる。
これを改善させるために、外部電極を内部電極と同一の材料で形成する技術が開示されている。
しかし、この場合、素体の本体にある残炭を除去することが困難であり、外部電極がグリーンチップを用いて塗布されるため本体に損傷が発生し得る。
また、超高容量キャパシタの場合は、微粒粒子を用いるとセラミックの粗さが減少するため、アンカリング(anchoring)効果が低下し、本体と外部電極間の接着力が低下するという問題が発生し得る。
韓国公開特許第2012−0068622号公報 特開2012−004189号公報
本発明の目的は、焼成時の内部電極の体積膨張による本体のクラックを防止するとともに、焼成温度を下げて外部電極の接着力及び電極緻密度を向上させることができる積層型キャパシタ及びその製造方法を提供することにある。
本発明の一側面は、外部電極を内部電極と同様に、ニッケルまたはニッケル合金を主成分とする導電性ペーストで形成し、且つ上記導電性ペーストはガラス(glass)をさらに含み、その際、上記ガラスは、上記ニッケルまたはニッケル合金の重量に対して10〜30wt%であり、BaOを5〜50mol%、SiOを5〜50mol%、ZnOを3〜50mol%含む積層型キャパシタ及びその製造方法を提供する。
本発明の一実施形態によると、外部電極が内部電極と同一のニッケル成分を有することにより、焼成時の内部電極の体積膨張による本体のクラックを防止することができる。また、外部電極がガラスを含み、且つガラスの成分及び含有量を特定することにより、外部電極の接着力及び電極緻密度を改善させて積層型キャパシタの信頼性を向上させることができるという効果がある。
本発明の一実施形態による積層型キャパシタを概略的に示した斜視図である。 図1のI−I'線の断面図である。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
なお、明細書全体において、ある構成要素を「含む」というのは、特に反対の記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができるということを意味する。
積層型キャパシタ
図1は本発明の一実施形態による積層型キャパシタを概略的に示す斜視図であり、図2は図1のI−I'線の断面図である。
図1及び図2を参照すると、本実施形態による積層型キャパシタ100は、本体110と、第1及び第2外部電極131、132と、を含む。
本体110は、複数の誘電体層111と、第1及び第2内部電極121、122と、を含む。
本体110は、複数の誘電体層111を厚さ方向に積層してから焼成したもので、本体110の形状、寸法及び誘電体層111の積層数が本実施形態に示されたものに限定されるものではない。
その際、本体110を形成する複数の誘電体層111は、焼結された状態で、隣接する誘電体層111との間の境界が走査電子顕微鏡(SEM:Scanning Electron Microscope)を利用せずには確認できないほど一体化していることができる。
また、本体110の形状は、特に制限されず、例えば、立方体形状を有することができる。
本実施形態では、説明の便宜のために、本体110の誘電体層111が積層された厚さ方向の相対する下面及び上面をそれぞれ第1面及び第2面、上記第1面及び第2面を接続し、対向する長さ方向の両面をそれぞれ第3面及び第4面、これと垂直に交差し対向する幅方向の両面をそれぞれ第5面及び第6面と定義する。
また、本体110は、最上部に配置された第1内部電極121の上部に形成される所定の厚さを有する上部カバー112と、最下部に配置された第2内部電極122の下部に配置される所定の厚さを有する下部カバー113と、を含むことができる。
上部カバー112及び下部カバー113は、例えば、誘電体層111と同一の組成からなることができ、内部電極を含まない誘電体層を、本体110の最上部に配置された第1内部電極121の上部、及び最下部に配置された第2内部電極122の下部に、それぞれ少なくとも1つ以上積層した後、圧着して形成されることができる。
誘電体層111は、キャパシタの容量形成に寄与するもので、1層の厚さを積層型キャパシタ100の容量設計に応じて任意に変更することができ、誘電体層111の1層の厚さが焼成後に0.1〜1.0μmになるように構成することが好ましいが、本発明はこれに限定されるものではない。
また、誘電体層111は、高誘電率のセラミック材料を含むことができ、例えば、BaTiO(チタン酸バリウム)系セラミック粉末などを含むことができるが、本発明はこれに限定されるものではない。
上記BaTiO系セラミック粉末には、例えば、BaTiOにCa(カルシウム)、Zr(ジルコニウム)などが一部固溶された(Ba1−xCa)TiO、Ba(Ti1−yCa)O、(Ba1−xCa)(Ti1−yZr)OまたはBa(Ti1−yZr)Oなどがあるが、本発明はこれに限定されるものではない。
また、誘電体層111には、必要に応じて、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤のうち少なくとも一つ以上が含まれることができる。
その際、上記セラミック添加剤は、例えば、遷移金属酸化物または炭化物、希土類元素、マグネシウム(Mg)またはアルミニウム(Al)などが用いられることができる。
第1及び第2内部電極121、122は、誘電体層111を形成するセラミックシート上に形成され、厚さ方向に積層された後、焼成により一つの誘電体層111を介して本体110の内部に厚さ方向に交互に配置される。
これらの第1及び第2内部電極121、122は、互いに異なる極性が印加される電極で、誘電体層111の積層方向に沿って対向するように配置され、中間に配置された誘電体層111によって互いに電気的に絶縁されることができる。
第1及び第2内部電極121、122の一端部は、本体110の長さ方向の第3面及び第4面にそれぞれ露出する。このように本体110の第3面及び第4面に露出した第1及び第2内部電極121、122の端部は、本体110の第3面及び第4面において第1及び第2外部電極131、132とそれぞれ接続されて電気的に連結されることができる。
第1及び第2内部電極121、122は導電性金属で形成され、本実施形態において、上記導電性金属はニッケル(Ni)またはニッケル(Ni)合金を用いることができる。
上記導電性金属の印刷方法は、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。
上記のような構成により、第1及び第2外部電極131、132に所定の電圧を印加すると、対向する第1及び第2内部電極121、122の間に電荷が蓄積される。その際、積層型キャパシタ100の静電容量は、誘電体層111の積層方向に沿って重なる第1及び第2内部電極121、122の重なり面積に比例するようになる。
第1及び第2外部電極131、132は、第1及び第2内部電極121、122に含まれるものと同一の導電性金属であるニッケル(Ni)131b、132bまたはニッケル合金、及びガラス(glass)131a、132aを含む導電性ペーストからなり、800℃以下で焼成されて形成される。
下記表1を参照すると、本実施形態における外部電極のガラスの含有量による積層型キャパシタの信頼性不良及び不めっき不良を確認することができる。
信頼性不良は、めっき層が形成された外部電極を含む積層型キャパシタを基板に実装した後、湿度85%、温度85℃及び電圧1Vrの条件で耐湿加速寿命評価を行って特定した。
不めっき不良は、Snめっき層が形成された外部電極を含む積層型キャパシタをSn槽にディッピングしてSnめっき層を除去した後、顕微鏡でNiめっき層が形成されたか否かを確認して特定した。
下記表1を参照すると、導電性金属の全体重量に対してガラスの含有量が10wt%未満のサンプル1及び2の場合は、緻密度が低下し、めっき液の浸透による信頼性不良が発生し、本体と外部電極との界面接着力が低下してめっき後に外部電極が本体から剥離するという問題が発生したことが分かる。
また、ガラスの含有量が30wt%を超えるサンプル7の場合、ガラスが溶出するという問題が発生する。その際、ガラス溶出部にはめっきが施されずに不めっき部分が発生したことが分かる。
したがって、外部電極における好ましいガラスの含有量は、導電性金属の全体重量に対して10〜30wt%であることができる。
Figure 2017147430
また、第1及び第2外部電極131、132は、本体110の第3面及び第4面から、第1面及び第2面の一部と第5面及び第6面の一部まで延びるバンドを有するように形成されて固着強度を向上させることができる。
また、第1及び第2外部電極131、132と本体110との界面には、ガラスのみからなる第1及び第2接着層131a'、132a'が形成されることができる。
その際、第1及び第2接着層131a'、132a'の両端部は、第1及び第2外部電極131、132の両端部より内側に位置することができる。
下記表2を参照すると、上記ガラス131a、132aは、BaOを5〜50mol%、SiOを5〜50mol%、ZnOを3〜50mol%含むことができる。
上記BaOはガラス網目構造を形成する役割をする。5mol%未満のサンプル7の場合は、耐酸性が低下して外部電極の表面にめっき層を形成すると、外部電極がエッチングされ、信頼性が低下するという問題が発生する可能性がある。これに対し、50mol%を超えるサンプル12の場合は、800℃以下における焼成時に、軟化されずに緻密度が低下するため、キャパシタの信頼性が低下するという問題が発生し得る。
また、上記SiOもガラス網目構造を形成する役割をする。5mol%未満のサンプル1の場合は、耐酸性が低下して信頼性が低下するという問題が発生する可能性がある。これに対し、50mol%を超えるサンプル6の場合は、金属との濡れ性(wetting)が低下し、軟化点が上昇して緻密度が低下し、ガラスが溶出するという問題が発生し得る。
なお、上記ZnOはガラスの軟化点を下げ、低い温度でガラスが軟化することができるようにして外部電極の低温焼結を可能にする役割をする。3mol%未満のサンプル13の場合は、金属との濡れ性が低下し、軟化点が上昇して緻密度が低下して信頼性が低下するという問題が発生する可能性がある。これに対し、50mol%を超えると、耐酸性が低下して信頼性が低下するという問題が発生し得る。
Figure 2017147430
また、上記外部電極用の導電性ペーストは、Al、NaO、TiO、SrO、B、ZrO及びCaOのような副成分のうち少なくとも1つ以上を上記ガラス全体の100mol%に対して20mol%以下さらに含むことができる。この場合、外部電極の焼成時に、ガラスの軟化点を700℃未満にさらに下げることができるという効果がある。
その際、上記副成分がガラス全体の100mol%に対して20mol%を超えると、ガラス網目構造が弱くなって外部電極の耐酸性が低下し、めっき液にガラスが浸食され得る。
一方、他の実施形態として、第1及び第2外部電極に用いられる導電性ペーストは、銅(Cu)をさらに含むことができる。
このように導電性ペーストに銅をさらに含む場合、外部電極の焼成温度を700℃以上800℃未満にさらに下げることができる。その際、上記銅が上記導電性ペースト内の導電性金属全体の100wt%に対して50wt%以下含まれることができる。
下記表3は、導電性ペースト100wt%に対して導電性金属とガラスが65:10の割合で含まれたものである。下記表3を参照すると、上記銅が上記導電性金属全体の100wt%に対して50wt%を超えるサンプル7〜9の場合は、外部電極の焼成時に体積膨張が発生して本体110にクラックが生じることが分かる。
ここで、放射クラック不良は、外部電極を焼成した後、外部電極が下方に位置するように、チップをエポキシ樹脂にモールドし、外部電極をポリシングした後、本体の内部電極端部におけるクラックの有無を確認して特定した。
Figure 2017147430
第1及び第2外部電極131、132の表面には、積層型キャパシタ100を基板に実装する際の接着強度をさらに高めるために、第1及び第2めっき層(図示せず)が形成されることができる。上記第1及び第2めっき層は、ニッケル、銅、及びスズのうち少なくとも一つからなることができる。
従来のニッケル製の内部電極と銅製の外部電極を含む積層型キャパシタにおいて、外部電極を形成する方法は、導電性ペーストで外部電極を形成した後、本体とともに焼成する方法と、本体を先に焼成した後、導電性ペーストを形成し、外部電極を別に焼成する方法がある。
本体を外部電極とともに焼成すると、キャパシタの高容量化に伴い、誘電体層が薄くなった場合、銅のニッケルへの拡散係数が、ニッケルの銅への拡散係数より遥かに大きいため、外部電極の銅成分が内部電極のニッケル成分の方に拡散し、内部電極の体積が膨張して本体にクラックが発生することになる。
これを改善させるために、外部電極を、内部電極と同一のニッケルを含む導電性ペーストで形成し、同時焼成時に外部電極の銅成分が内部電極に拡散することを防止して体積膨張及びストレスを除去する方法が挙げられる。
しかし、このように本体を先に焼成した後、導電性ペーストを形成し、外部電極を別に焼成した場合は、本体内に入っているバインダーなどを除去することが難しいため焼成条件の設定に困難があり、グリーンチップを利用して外部電極を塗布するため外部電極の塗布時にチップ自体に変形が発生し得る。
また、ニッケルを含む外部電極用の導電性ペーストが本体と接着されるのはセラミックの靭性(ceramic toughness)によるアンカリング(anchoring)効果に起因するものであるため、セラミックの靭性が減少する超高容量製品の場合は、接着力の低下問題が発生し、低温において緻密度を完全に実現できないという問題がある。
本実施形態によると、外部電極が内部電極と同一のニッケルまたはニッケル合金を含む導電性ペーストで形成されるため、外部電極の焼成時に、従来構造のキャパシタにおいて体積膨張によるストレスを最小限に抑えることで、本体のクラックを防止することができる。
また、従来の積層型キャパシタでは、外部電極が本体に形成される際に、接触性の低下による容量低下などの問題が発生し得る。しかし、本実施形態では、外部電極が内部電極と同一の種類のニッケル成分を含むため、内部電極と外部電極間の接続性を向上させることにより上記容量低下などの問題を防止することができる。
なお、本実施形態の積層型キャパシタは、外部電極形成用の導電性ペーストがガラスを含み、且つガラスの成分及び含有量をガラスの軟化点が下がるように特定し、外部電極が銅を含む導電性ペーストを用いて形成される時と類似の800℃以下で焼成されることができるようにする。
したがって、外部電極の接着力を向上させ、外部電極で焼結されたニッケル成分が満たせない空き空間を満たし、外部電極の緻密度を高めて密閉シーリング(hermatic sealing)特性を高めることにより、優れた耐湿特性を有する高信頼性の積層型キャパシタを製造することができるため、シーリングのためのめっき層を別に形成しなくてもよいという効果がある。
積層型キャパシタの製造方法
以下、本発明の一実施形態による積層型キャパシタの製造方法を説明する。
まず、複数のセラミックシートを設ける。
上記セラミックシートは、本体110の誘電体層111を形成するためのもので、セラミック粉末、ポリマー及び溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレードなどの工法を通じてキャリアフィルム上に塗布及び乾燥して厚さ数μmのシート(sheet)状に製作する。
次に、上記それぞれのセラミックシートの少なくとも一面に所定の厚さでニッケルを含む導電性ペーストを印刷して、第1及び第2内部電極パターンをそれぞれ形成する。
その際、第1及び第2内部電極パターンは、セラミックシートの長さ方向の両面にそれぞれ露出するように形成する。
また、上記導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。
その後、上記第1及び第2内部電極パターンが形成された複数のセラミックシートを交互に積層して加圧することで積層体を設ける。
その際、上記積層体は、複数のセラミックシートを厚さ方向に積層して加圧することで設けることができる。
続いて、上記積層体を1つのキャパシタに対応する領域ごとに切断してチップ化し、約1000℃で焼成して、対向する厚さ方向の第1面及び第2面、第1及び第2内部電極121、122が交互に露出する長さ方向の第3面及び第4面、及び幅方向の第5面及び第6面を有する本体110を設ける。
次に、本体110の長さ方向の第3面及び第4面に、第1及び第2内部電極121、122の露出した部分とそれぞれ接続されて電気的に連結されるように、外部電極用の導電性ペーストで第1及び第2外部電極131、132を形成する。
その際、第1及び第2外部電極131、132は、ディッピングなどの方法で形成することができるが、本発明はこれに限定されるものではない。
上記外部電極用の導電性ペーストは、ニッケル(Ni)またはニッケル合金と、BaOを5〜50mol%、SiOを5〜50mol%、ZnOを3〜50mol%含むガラスと、を含む。その際、上記ガラスは、ニッケル(Ni)またはニッケル合金の重量に対して10〜30wt%であることができる。
また、上記外部電極用の導電性ペーストは、Al、NaO、TiO、SrO、B、ZrO及びCaOのうち少なくとも1つ以上を上記ガラス全体の100mol%に対して20mol%以下さらに含むことができる。
上記副成分は、それぞれガラスが軟化したり溶融(melting)する温度を下げる役割をし、必要に応じて一つ以上を入れることができ、このうちどの成分を添加するか、及びその配合量により、ガラスの特性が微細に調節されることができる。
また、上記外部電極用の導電性ペーストは、銅(Cu)をさらに含むことができる。その際、上記銅は、上記導電性ペースト内の導電性金属全体の100wt%に対して50wt%以下含まれることができる。
次に、第1及び第2外部電極131、132が形成された本体110を800℃で焼成して積層型キャパシタ100を完成する。
本実施形態では、本体を焼成した後、外部電極を別に焼成するため、誘電体の残炭の除去が容易となり、内部電極が陥没した場合に研磨が可能であるため、内部電極と外部電極間の電気的連結性を向上させることができる。
一方、第1及び第2外部電極131、132を形成した後、第1及び第2外部電極131、132をニッケル(Ni)、スズ(Sn)及び銅(Cu)のうち少なくとも一つでめっきして、第1及び第2めっき層を形成する段階をさらに行うことができる。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
100 積層型キャパシタ
110 本体
111 誘電体層
121、122 第1及び第2内部電極
131、132 第1及び第2外部電極
131a、132a ガラス
131a'、132a' 第1及び第2接着層
131b、132b ニッケル

Claims (11)

  1. 複数の誘電体層とニッケル(Ni)またはニッケル合金を含む導電性ペーストからなる第1及び第2内部電極とを含む本体と、
    前記本体に前記第1及び第2内部電極とそれぞれ電気的に連結されるように配置される第1及び第2外部電極と、を含み、
    前記第1及び第2外部電極は、ニッケル(Ni)またはニッケル合金とガラス(glass)とを含む導電性ペーストからなり、
    前記ガラスは、前記ニッケルまたはニッケル合金の重量に対して10〜30wt%であり、BaOを5〜50mol%、SiOを5〜50mol%及びZnOを3〜50mol%含む、積層型キャパシタ。
  2. 前記第1及び第2外部電極の導電性ペーストは、Al、NaO、TiO、SrO、B、ZrO及びCaOのうち少なくとも1つ以上を前記ガラス全体の100mol%に対して20mol%以下さらに含む、請求項1に記載の積層型キャパシタ。
  3. 前記第1及び第2外部電極は800℃以下で焼成される、請求項1または2に記載の積層型キャパシタ。
  4. 前記第1及び第2外部電極の導電性ペーストは銅(Cu)をさらに含む、請求項1〜3のいずれか一項に記載の積層型キャパシタ。
  5. 前記銅は、前記導電性ペースト内の導電性金属全体の100wt%に対して50wt%以下含まれる、請求項4に記載の積層型キャパシタ。
  6. 前記第1及び第2外部電極上に形成される第1及び第2めっき層をさらに含む、請求項1〜5のいずれか一項に記載の積層型キャパシタ。
  7. 複数のセラミックシートを設ける段階と、
    前記複数のセラミックシートにニッケルまたはニッケル合金を含む導電性ペーストで第1及び第2内部電極パターンをそれぞれ形成する段階と、
    前記第1及び第2内部電極パターンが形成されたセラミックシートを交互に積層して加圧することで積層体を設ける段階と、
    前記第1及び第2内部電極パターンの一部が前記積層体の一面に露出するように、前記積層体を切断し焼成して第1及び第2内部電極を有する本体を設ける段階と、
    前記本体の一面に、前記第1及び第2内部電極の露出した部分とそれぞれ電気的に連結されるように、ニッケル(Ni)またはニッケル合金の重量に対して10〜30wt%であり、BaOを5〜50mol%、SiOを5〜50mol%、ZnOを3〜50mol%含むガラスを含む導電性ペーストで第1及び第2外部電極を形成する段階と、
    前記第1及び第2外部電極が形成された本体を800℃以下で焼成する段階と、を含む、積層型キャパシタの製造方法。
  8. 前記外部電極形成段階において、外部電極用の導電性ペーストは、Al、NaO、TiO、SrO、B、ZrO及びCaOのうち少なくとも1つ以上を前記ガラス全体の100mol%に対して20mol%以下さらに含む、請求項7に記載の積層型キャパシタの製造方法。
  9. 前記外部電極形成段階において、外部電極用の導電性ペーストは銅(Cu)をさらに含む、請求項7または8に記載の積層型キャパシタの製造方法。
  10. 前記外部電極形成段階において、前記銅は、前記導電性ペースト内の導電性金属全体の100wt%に対して50wt%以下含まれる、請求項9に記載の積層型キャパシタの製造方法。
  11. 前記第1及び第2外部電極を形成する段階後に、前記第1及び第2外部電極にニッケル(Ni)、スズ(Sn)及び銅(Cu)のうち少なくとも一つをめっきして第1及び第2めっき層を形成する段階をさらに含む、請求項7〜10のいずれか一項に記載の積層型キャパシタの製造方法。
JP2016152743A 2016-02-16 2016-08-03 積層型キャパシタ及びその製造方法 Pending JP2017147430A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0017876 2016-02-16
KR1020160017876A KR20170096462A (ko) 2016-02-16 2016-02-16 적층형 커패시터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2017147430A true JP2017147430A (ja) 2017-08-24

Family

ID=59683114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016152743A Pending JP2017147430A (ja) 2016-02-16 2016-08-03 積層型キャパシタ及びその製造方法

Country Status (2)

Country Link
JP (1) JP2017147430A (ja)
KR (1) KR20170096462A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019179874A (ja) * 2018-03-30 2019-10-17 Jx金属株式会社 セラミック積層体の外部電極

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068021A (ko) 2021-11-10 2023-05-17 삼성전기주식회사 적층형 커패시터

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243029A (ja) * 1998-02-26 1999-09-07 Kyocera Corp 端子用導電性ペーストおよび積層セラミックコンデンサ
JP2001274035A (ja) * 2000-03-28 2001-10-05 Murata Mfg Co Ltd 積層セラミックコンデンサ用導電性ペーストならびにこれを用いた積層セラミックコンデンサ
JP2002025337A (ja) * 2000-07-10 2002-01-25 Tdk Corp 導電ペーストおよび外部電極とその製造方法
JP2003077336A (ja) * 2001-08-30 2003-03-14 Kyocera Corp 導電性ペースト及びこれを用いた積層セラミックコンデンサ
JP2003123535A (ja) * 2001-10-19 2003-04-25 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
WO2014175034A1 (ja) * 2013-04-25 2014-10-30 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243029A (ja) * 1998-02-26 1999-09-07 Kyocera Corp 端子用導電性ペーストおよび積層セラミックコンデンサ
JP2001274035A (ja) * 2000-03-28 2001-10-05 Murata Mfg Co Ltd 積層セラミックコンデンサ用導電性ペーストならびにこれを用いた積層セラミックコンデンサ
JP2002025337A (ja) * 2000-07-10 2002-01-25 Tdk Corp 導電ペーストおよび外部電極とその製造方法
JP2003077336A (ja) * 2001-08-30 2003-03-14 Kyocera Corp 導電性ペースト及びこれを用いた積層セラミックコンデンサ
JP2003123535A (ja) * 2001-10-19 2003-04-25 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
WO2014175034A1 (ja) * 2013-04-25 2014-10-30 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019179874A (ja) * 2018-03-30 2019-10-17 Jx金属株式会社 セラミック積層体の外部電極
JP7046679B2 (ja) 2018-03-30 2022-04-04 Jx金属株式会社 セラミック積層体の外部電極

Also Published As

Publication number Publication date
KR20170096462A (ko) 2017-08-24

Similar Documents

Publication Publication Date Title
JP5206440B2 (ja) セラミック電子部品
CN104658756B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
KR101823246B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR101751079B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP7301660B2 (ja) キャパシタ部品
JP5676536B2 (ja) 積層セラミック電子部品及びその製造方法
JP5301524B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2012253338A (ja) 積層セラミック電子部品
KR101771742B1 (ko) 적층 세라믹 전자부품
CN112185692B (zh) 电容器组件
JP4771787B2 (ja) 積層型電子部品
US9466424B2 (en) Paste for external electrode, multilayer ceramic electronic component, and method of manufacturing the same
JP5780856B2 (ja) 積層セラミックコンデンサ
JP2021019192A (ja) 積層セラミック電子部品
JP5773726B2 (ja) 積層セラミックコンデンサ
JP2021019174A (ja) 積層セラミック電子部品及びその製造方法
KR20190116121A (ko) 커패시터 부품
JP2017147430A (ja) 積層型キャパシタ及びその製造方法
JP2012009556A (ja) セラミック電子部品及びその製造方法
KR101942739B1 (ko) 적층 세라믹 전자부품
CN110620012A (zh) 多层陶瓷电子组件以及用于多层陶瓷电子组件的安装的板
JP7302859B2 (ja) キャパシタ部品
US20240055188A1 (en) Multilayered capacitor and method for manufacturing the same
JP5429393B2 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP2005268290A (ja) 積層セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210706