JP2005268290A

JP2005268290A - 積層セラミック電子部品およびその製造方法

Info

Publication number: JP2005268290A
Application number: JP2004074468A
Authority: JP
Inventors: Yusuke Abe; 優介阿部; Yoshihide Akiyama; 嘉秀秋山; Tatsuya Itagaki; 達也板垣
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2004-03-16
Filing date: 2004-03-16
Publication date: 2005-09-29

Abstract

【課題】
積層セラミック電子部品において、耐ストレス、耐衝撃及び耐湿性を向上させ、クラックや絶縁不良の発生を低減する。
【解決手段】
ABO₃(AはBa,Ca,Srの少なくともいずれか。BはTi,Zrの少なくともいずれか。)で表されるペロブスカイト化合物を含むセラミック誘電体層と、セラミック誘電体層と交互に積み重ねられる内部電極金属層と、内部電極金属層と電気的に接続される外部電極とを有する。そして、上記外部電極は、セラミック誘電体材料を含む導電性金属膜からなり、上記セラミック誘電体材料は、ABO₃で表されるペロブスカイト化合物であり且つ上記セラミック誘電体層とは異なる化合物を含むものである。これにより、外部電極中に含まれるセラミック誘電体材料の成分がセラミック誘電体層に拡散して、外部電極下の誘電体も緻密化する。
【選択図】図１

Description

本発明は、積層セラミック・コンデンサ、積層セラミック・インダクタ、積層セラミック複合部品などの積層セラミック電子部品と、その製造方法に関する。

従来技術を、積層セラミック・コンデンサを例にとって説明する。図３は、特開平１０−１４４５６１号公報に開示された従来の積層セラミック・コンデンサを示す。

積層セラミック・コンデンサ１０８は、セラミック誘電体層１０１と、内部電極金属層１０２とが交互に積み重ねられており、セラミック誘電体層１０１を介して隣り合う内部電極金属層１０２は、互いに異なる端面に露出するように配置されており、内部電極金属層１０２が露出している端面に、外部電極１０３及び１０４が形成されている。この外部電極１０３及び１０４は導電ペーストを焼き付けた金属膜で、その上に、無電解メッキ、電解メッキなどの方法により、メッキ膜１０５及び１０６が１乃至複数層形成されている。

通常、外部電極は、焼成後の積層セラミック素子に、ガラスフリットを含有する導電ペーストを塗布し、これを７００乃至８００℃の温度で焼き付けて形成されるが、上記公報において開示されているように、焼成前の積層セラミック素子に、この積層セラミック素子のセラミック誘電体層に含まれるものと同組成または類似組成のセラミック誘電体材料を含有する導電ペーストを塗布し、１１００℃乃至１３００℃の温度で積層セラミック素子の焼成と同時に外部電極の焼き付け形成を行うことも実施されている。これにより、内部電極金属膜との電気的導通が確保されるとともに、外部電極と積層セラミック素子との焼成収縮を近似させて焼成時のクラックを防止し、積層セラミック素子と外部電極の密着を確保することができる。なお、上のいずれの場合においても、積層セラミック素子のセラミック誘電体層がＢａＴｉＯ₃を主成分としているならば、導電ペースト中のセラミック誘電体材料もＢａＴｉＯ₃を主成分としている。
特開平１０−１４４５６１号公報

ところで、積層セラミック・コンデンサなどの積層セラミック電子部品は、回路基板上に実装されて用いられる。この実装時には、チップ・マウンターによって回路基板に打ち付けられるため、その衝撃が電子部品にかかる。また、半田付け時にも熱衝撃がかかる。さらに、回路基板に実装した後、当該回路基板のたわみによるストレスもかかるため、これらの衝撃やストレスのために、クラックが発生することがあった。

外部電極を積層セラミック素子と同時焼成したものでは、外部電極中のセラミック誘電体材料と、積層セラミック素子のセラミック誘電体層とが同組成または類似組成なので、密着が強固であるが、これらの衝撃やストレスに必ずしも強いというわけではない。

また、外部電極にメッキ膜を形成する場合、メッキ液などが外部電極を通して浸入し、それにより絶縁不良が発生することがしばしばあった。また、外部電極周りから水が浸入して、耐湿性が低下することもあった。

従って本発明の目的は、耐ストレス、耐衝撃及び耐湿性を向上させ、クラックや絶縁不良の発生を低減するための積層セラミック電子部品及びその製造方法を提供することである。

上記課題を解決するために、本発明に係る積層セラミック電子部品は、ＡＢＯ₃（ＡはＢａ、Ｃａ、Ｓｒの少なくともいずれか。ＢはＴｉ、Ｚｒの少なくともいずれか。）で表されるペロブスカイト化合物を含むセラミック誘電体層と、セラミック誘電体層と交互に積み重ねられる内部電極金属層と、内部電極金属層と電気的に接続される外部電極とを有する。そして、上記外部電極は、セラミック誘電体材料を含む導電性金属膜からなり、上記セラミック誘電体材料は、ＡＢＯ₃で表されるペロブスカイト化合物であり且つ上記セラミック誘電体層とは異なる化合物を含むものである。

このような積層セラミック電子部品では、外部電極中に含まれるセラミック誘電体材料の成分が、セラミック誘電体層に拡散する。これによって外部電極中に含まれるセラミック誘電体材料の成分が拡散した、セラミック誘電体層の部分における焼結性が変化し、より緻密な焼結体が形成される。また、セラミック誘電体層の成分が外部電極中に含まれるセラミック誘電体材料に拡散することにより、外部電極も緻密化する。

なお、上記セラミック誘電体層はＢａＴｉＯ₃を主成分とし、上記外部電極に含まれるセラミック誘電体材料において、ＡＢＯ₃で表されるペロブスカイト化合物のＡがＣａ、Ｓｒの少なくともいずれかであるような構成であってもよい。

さらに、上記外部電極に含まれるセラミック誘電体材料が、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃及びＳｒＺｒＯ₃のうちの少なくとも１種類を含むようにしてもよい。

また、セラミック誘電体層はＣａＺｒＯ₃を主成分とし、外部電極に含まれるセラミック誘電体材料はＢａＴｉＯ₃を含むような構成であってもよい。この場合、セラミック誘電体層の成分が外部電極中のセラミック誘電体材料に拡散して外部電極が緻密化するとともに、外部電極中に含まれるセラミック誘電体材料の成分がセラミック誘電体層に拡散して、外部電極下の誘電体も緻密化する。

さらに、上記外部電極は、セラミック誘電体層及び内部電極金属層と同時に焼成されるようにしてもよい。このことにより、成分の拡散がより進み、外部電極及び外部電極下の誘電体がより緻密に焼結する。

上記課題を解決するための本発明に係る積層セラミック電子部品製造方法は、ＡＢＯ₃（ＡはＢａ、Ｃａ、Ｓｒの少なくともいずれか。ＢはＴｉ、Ｚｒの少なくともいずれか。）で表されるペロブスカイト化合物を含むセラミック誘電体層と、セラミック誘電体層と交互に積み重ねられる内部電極金属層と、内部電極と電気的に接続される外部電極とを有する積層セラミック電子部品の製造方法であって、セラミック誘電体層と内部電極金属層が交互に積み重ねられた積層セラミック素子を用意する工程と、積層セラミック素子に、導電性金属粉末とＡＢＯ₃で表されるペロブスカイト化合物であるセラミック誘電体材料を含む導電ペーストを塗布して外部電極を形成する工程とを含む。そして、上記セラミック誘電体材料が積層セラミック素子のセラミック誘電体層とは異なるペロブスカイト化合物を含むものである。

また、上記積層セラミック素子は、未焼成のセラミック誘電体層及び内部電極金属層から構成されており、導電ペーストを積層セラミック素子に塗布した後に焼結するようにしてもよい。

本発明によれば、積層セラミック電子部品において、耐ストレス、耐衝撃及び耐湿性を向上させ、クラックや絶縁不良の発生を低減することができる。

本発明の実施の形態に係る構成について、積層セラミック・コンデンサを例にして説明する。図１（ａ）は積層セラミック・コンデンサの断面図、図１（ｂ）は図１（ａ）において点線で囲まれた外部電極部分１０の拡大図である。なお、図１（ｂ）においては、図１（ａ）では示されている外部電極外側のメッキ膜の図示を省略している。

積層セラミック・コンデンサ１は、直方体形状を有し、内部電極金属層２とセラミック誘電体層３が交互に積み重ねられている。このセラミック誘電体層３は、例えばＢａＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃、ＳｒＺｒＯ₃などのＡＢＯ₃で表されるペロブスカイト化合物で形成されている。また、内部電極金属層２は、Ｐｔ、Ｐｄ、Ａｇ、Ｃｕ、Ｎｉなどの金属によって形成されている。

内部電極金属層２は、交互に異なる端面に露出するように配置され、各々の端面に形成される外部電極４と接続される。例えば内部電極金属層２ａは、右側端面に露出するように配置されており、内部電極金属層２ａの１層上に形成された内部電極金属層２ｂは、左側端面に露出するように配置される。各端面に形成された外部電極４は、Ｐｔ、Ｐｄ、Ａｇ、Ｃｕ、Ｎｉなどの金属及びセラミック誘電体材料５（図１（ｂ））を含有する。

このセラミック誘電体材料５は、例えばＢａＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃、ＳｒＺｒＯ₃などのＡＢＯ₃で表されるペロブスカイト化合物で形成されている。ただし、このセラミック誘電体材料５を構成するペロブスカイト化合物は、積層セラミック・コンデンサ１を構成するセラミック誘電体層３におけるペロブスカイト化合物とは主成分が異なるものを使用している。すなわち、積層セラミック・コンデンサ１を構成するセラミック誘電体層３が例えばＢａＴｉＯ₃であれば、外部電極４中に含まれるセラミック誘電体材料５に例えばＣａＺｒＯ₃を使用するといったように、互いに異なるセラミック誘電体材料を使用する。

なお、外部電極４の外側には、第１のメッキ膜７及び第２のメッキ膜８が形成されている。

このような構成を採用した結果、積層セラミック・コンデンサ１の、外部電極４に覆われている部分に、外部電極４中に含まれるセラミック誘電体材料５の成分が拡散して、拡散層６が形成される。この拡散層６は、積層セラミック・コンデンサ１の他のセラミック部分とは焼結性が変化して、より緻密な焼結体となっている。

この緻密化した拡散層６によって、外部電極４周りの強度が向上し、熱衝撃、機械的衝撃および回路基板に実装した後のたわみによるストレスに対する耐久力が向上する。

また、外部電極４に含まれるセラミック誘電体材料５にも、積層セラミック・コンデンサ１を形成するセラミックの成分が拡散し、緻密化される。これにより、外部電極４が緻密化するため、耐湿性が向上し、メッキ時のメッキ液の浸入を防止することができる。

本発明の具体的な実施例を以下に示す。本発明の実施例は、以下で述べる積層セラミック・コンデンサだけではなく、積層セラミック・インダクタ、積層セラミック複合部品その他の積層セラミック電子部品にも適用可能である。

（実施例１）
まず、ＢａＴｉＯ₃を主成分とするセラミック誘電体粉末１０ｋｇ、ポリビニルブチラール１ｋｇ、エタノール６ｋｇ、その他添加物を混合して、セラミック・スラリーを形成する。このセラミック・スラリーを、ロールコータを用いて、長尺のＰＥＴフィルム上に２０μｍの厚みで塗布して、セラミック・グリーンシートを形成する。

このように形成されたセラミック・グリーンシートに、スクリーン印刷によって、Ｎｉ導電ペーストを塗布し、多数の内部電極膜が格子状に並んだ内部電極パターンを形成する。このような内部電極パターンが形成されたセラミック・グリーンシートを、所定の形状に打ち抜いて、熱圧着後１．５ｍｍの厚みになるように積み重ねる。このとき、内部電極パターンが形成されたセラミック・グリーンシートを積み重ねた積層体の積層方向上下面に、内部電極パターンが形成されていないセラミック・グリーンシートを積み重ねて、厚みを調整する。

次に、積み重ねたセラミック・グリーンシートを熱圧着して、厚み１．５ｍｍの積層体を得る。この積層体を、ダイサーなどの切断手段を用いて４．０ｍｍ×２．０ｍｍの個別チップに切断分割し、未焼成の積層セラミック素子を得る。

この未焼成の積層セラミック素子の、内部電極膜が露出している端面に、Ｎｉ導電ペーストを塗布する。このとき用いるＮｉ導電ペーストは、下表に示した誘電体材料を含有している。

表１において、添加誘電体材料はＮｉ導電ペーストに添加されている誘電体材料の種類を示す。また、添加量はＮｉ導電ペーストに含まれるＮｉに対する重量比を示している。なお、以下では、試料は表１に列挙された組成を有するＮｉ導電ペーストが塗布された積層セラミック素子全体を指すものとする。

表１に示した各組成を有するＮｉ導電ペーストを積層セラミック素子に塗布した後、各積層セラミック素子を１２００℃のＮ₂−Ｈ₂雰囲気中で焼成して、３．２ｍｍ×１．６ｍｍ×１．１ｍｍの積層セラミック・コンデンサを形成する。この後、半田ぬれ性をよくするため、無電解メッキ、電解メッキなどの方法で、外部電極上にメッキ膜を形成する。

このようにして形成された各試料に係る積層セラミック電子部品（ここでは積層セラミック・コンデンサ）を、耐湿負荷試験にて評価した。耐湿負荷試験は、各試料２００個に、８５℃、湿度９５％の湿中雰囲気で、２００Ｖの電圧を印加して、２００時間後に絶縁抵抗を測定するものであって、その不良発生率により評価する。

また、積層セラミック・コンデンサの外部電極の強度を評価するため、たわみ量試験を行った。たわみ量試験は、図２に示すような測定方法にて行われる。ランドパターンを設けたガラス−エポキシ基板２２を用意し、これに積層セラミック・コンデンサ１を半田付けし、静電容量測定器２３に電極が接続するようにセットする。積層セラミック・コンデンサ１の搭載されている位置から両側４５±２ｍｍのところで基板２２を支え、積層セラミック・コンデンサ１が搭載されている基板２２の面の裏側から、押圧治具２１（先端の曲率３４０ｍｍ）で毎秒０．５ｍｍの速さで加圧し、静電容量が１０％以上変化するまでのたわみ量を測定する。

各試料の耐湿負荷試験及びたわみ量測定の結果は、下表のとおりとなった。

以上のように、本実施例の積層セラミック・コンデンサ（試料１乃至１０）では、従来技術に係る比較試料に比して、耐湿性が高く、たわみ強度も２．０ｍｍ以上のたわみ量に耐えられる強度を有するようになる。

（実施例２）
本実施例では、ＣａＺｒＯ₃を主成分とするセラミック誘電体粉末を用意して、実施例１と同様にして、未焼成の積層セラミック素子を形成した。

この未焼成の積層セラミック素子の内部電極膜が露出している端面に、Ｎｉ導電ペーストを塗布する。このとき用いるＮｉ導電ペースト中には、下表に示すセラミック誘電体材料を含有している。なお、対Ｎｉ重量比の添加量は、ＢａＴｉＯ₃の場合も、ＣａＺｒＯ₃の場合も２０ｗｔ％で同一とする。そして、各組成を有するＮｉ導電ペーストを塗布した後、各積層セラミック素子を１２００℃のＮ₂−Ｈ₂雰囲気で焼成して、３．２ｍｍ×１．６ｍｍ×１．１ｍｍの積層セラミック・コンデンサを得た。この時の各試料における外部電極のポア率についても下表に示す。

なお、外部電極のポア率は次のようにして測定する。試料に係る積層セラミック・コンデンサを樹脂にモールドした後、研磨して断面を露出させる。露出させた断面の外部電極部分について、ＳＥＭ（走査電子顕微鏡）で例えば５０００倍の倍率で写真撮影等の方法で画像を取り込み、画像中に存在する外部電極中のポアの面積を測定して、その面積の割合から算出する。

また、各試料に係る積層セラミック・コンデンサを、耐湿負荷試験にて評価した。ここでは、各試料２００個に、８５℃、湿度９５％の湿中雰囲気で２００Ｖの電圧を印加し、６００時間までの間所定時間ごとに絶縁抵抗を測定し、その不良発生数を測定した。

この結果、本実施例の積層セラミック・コンデンサでは、６００時間経過後でも絶縁不良の発生は見られなかったが、比較例では２００時間後から絶縁不良が発生していた。この結果より、外部電極中のポア率が１％未満のものは、耐湿性が向上していることがわかる。

（ａ）本発明の一実施の形態に係る積層セラミック・コンデンサの断面図であり、（ｂ）は、その一部の拡大図である。たわみ強度測定方法を説明するための概要図である。従来の積層セラミック・コンデンサの断面図の一例を示す図である。

符号の説明

１積層セラミック・コンデンサ２内部電極金属層３セラミック誘電体層
４外部電極５外部電極中のセラミック誘電体材料６拡散層
７，８メッキ膜

Claims

ＡＢＯ₃（ＡはＢａ、Ｃａ、Ｓｒの少なくともいずれか。ＢはＴｉ、Ｚｒの少なくともいずれか。）で表されるペロブスカイト化合物を含むセラミック誘電体層と、
前記セラミック誘電体層と交互に積み重ねられる内部電極金属層と、
前記内部電極金属層と電気的に接続される外部電極と、
を有し、
前記外部電極は、セラミック誘電体材料を含む導電性金属膜からなり、
前記セラミック誘電体材料は、ＡＢＯ₃で表されるペロブスカイト化合物であり且つ前記セラミック誘電体層とは異なる化合物を含む
ことを特徴とする積層セラミック電子部品。
前記セラミック誘電体層はＢａＴｉＯ₃を主成分とし、
前記外部電極に含まれるセラミック誘電体材料において、ＡＢＯ₃で表されるペロブスカイト化合物のＡがＣａ、Ｓｒの少なくともいずれかである
ことを特徴とする請求項１記載の積層セラミック電子部品。
前記外部電極に含まれるセラミック誘電体材料が、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃及びＳｒＺｒＯ₃のうちの少なくとも１種類を含む
ことを特徴とする請求項２記載の積層セラミック電子部品。
前記セラミック誘電体層はＣａＺｒＯ₃を主成分とし、
前記外部電極に含まれるセラミック誘電体材料はＢａＴｉＯ₃を含む
ことを特徴とする請求項１記載の積層セラミック電子部品。
前記外部電極は、前記セラミック誘電体層及び前記内部電極金属層と同時に焼成されている
ことを特徴とする請求項１乃至４のいずれか１つ記載の積層セラミック電子部品。
ＡＢＯ₃（ＡはＢａ、Ｃａ、Ｓｒの少なくともいずれか。ＢはＴｉ、Ｚｒの少なくともいずれか。）で表されるペロブスカイト化合物を含むセラミック誘電体層と、前記セラミック誘電体層と交互に積み重ねられる内部電極金属層と、前記内部電極と電気的に接続される外部電極とを有する積層セラミック電子部品の製造方法であって、
前記セラミック誘電体層と前記内部電極金属層が交互に積み重ねられた積層セラミック素子を用意する工程と、
前記積層セラミック素子に、導電性金属粉末とＡＢＯ₃で表されるペロブスカイト化合物であるセラミック誘電体材料を含む導電ペーストを塗布して外部電極を形成する工程と、
を含み、
前記セラミック誘電体材料が前記積層セラミック素子のセラミック誘電体層とは異なるペロブスカイト化合物を含む
ことを特徴とする積層セラミック電子部品の製造方法。
前記セラミック誘電体層はＢａＴｉＯ₃を主成分とし、
前記外部電極に含まれるセラミック誘電体材料において、ＡＢＯ₃で表されるペロブスカイト化合物のＡがＣａ、Ｓｒの少なくともいずれかである
ことを特徴とする請求項６記載の積層セラミック電子部品の製造方法。
前記外部電極に含まれるセラミック誘電体材料が、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃及びＳｒＺｒＯ₃のうちの少なくとも１種類を含む
ことを特徴とする請求項７記載の積層セラミック電子部品の製造方法。
前記セラミック誘電体層はＣａＺｒＯ₃を主成分とし、前記外部電極に含まれるセラミック誘電体材料はＢａＴｉＯ₃を含む
ことを特徴とする請求項６記載の積層セラミック電子部品の製造方法。
前記積層セラミック素子は、未焼成のセラミック誘電体層及び内部電極金属層から構成されており、
前記導電ペーストを前記積層セラミック素子に塗布した後に焼成する
ことを特徴とする請求項６乃至９のいずれか１つ記載の積層セラミック電子部品の製造方法。