KR101577395B1 - 적층 세라믹 전자부품 및 그 제조방법 - Google Patents

적층 세라믹 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR101577395B1
KR101577395B1 KR1020147034921A KR20147034921A KR101577395B1 KR 101577395 B1 KR101577395 B1 KR 101577395B1 KR 1020147034921 A KR1020147034921 A KR 1020147034921A KR 20147034921 A KR20147034921 A KR 20147034921A KR 101577395 B1 KR101577395 B1 KR 101577395B1
Authority
KR
South Korea
Prior art keywords
internal electrode
ceramic
columnar
multilayer ceramic
conductive paste
Prior art date
Application number
KR1020147034921A
Other languages
English (en)
Other versions
KR20150013766A (ko
Inventor
히로유키 와다
요스케 히라타
타카시 히라마츠
요시토 사이토
히데아키 츠지
히로유키 우카이
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20150013766A publication Critical patent/KR20150013766A/ko
Application granted granted Critical
Publication of KR101577395B1 publication Critical patent/KR101577395B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 디라미네이션이나 크랙이 발생하기 어렵고, 정전용량을 높게 유지할 수 있는 적층 세라믹 콘덴서를 제공한다.
적층된 복수의 세라믹층(13)과 세라믹층(13) 사이에 위치하는 내부전극(14, 15)을 가지는 적층체(12)를 구비하는 적층 세라믹 콘덴서(11)에 있어서, 내부전극(14, 15) 중에는 세라믹층(13)과 내부전극(14, 15)의 계면(20, 21)으로부터 내부전극(14, 15) 안으로 돌출하지만, 내부전극(14, 15)의 두께방향으로는 관통하지 않는, 세라믹으로 이루어지는 복수의 기둥형상물(22, 23)이 형성된다.

Description

적층 세라믹 전자부품 및 그 제조방법{MULTILAYER CERAMIC ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING SAME}
본 발명은 적층 세라믹 전자부품 및 그 제조방법에 관한 것으로, 특히 적층 세라믹 전자부품에 구비되는 내부전극의 구조에 관한 것이다.
적층 세라믹 전자부품의 일례로서 적층 세라믹 콘덴서가 있다. 적층 세라믹 콘덴서에 대해서는 그것이 표면 실장 부품으로서 이용될 경우, 단위체적당 정전용량이 클 것, 즉 소형이면서 대용량을 취득할 수 있는 것이 요망된다. 소형화 및 대용량화를 꾀하기 위해서는 통상적으로 세라믹층 및 내부전극 각각의 박층화와 함께, 세라믹층 사이에 위치하는 내부전극의 다층화를 꾀하는 것이 유효하다.
그러나 상술한 다층화로 인해, 적층 세라믹 콘덴서의 단위체적당 차지하는 내부전극의 비율이 증대된다. 그 결과, 세라믹층 부분과 내부전극 부분 사이에서, 소성 공정에서 소결 수축하는 온도에 차이가 있는 것이 크게 영향을 끼쳐, 이것이 디라미네이션(delamination)을 발생시키기 쉽게 한다.
또한 세라믹층 부분을 구성하는 세라믹과 내부전극 부분을 구성하는 금속에서는 각각의 열팽창계수가 서로 다르다. 따라서 소성 공정을 거쳐 얻어진 적층 세라믹 콘덴서에는 이 열팽창계수의 차이에 기인하는 내부 응력이 존재하고 있다. 이 내부 응력은 상술한 다층화로 인해 내부전극의 비율이 증가함에 따라 보다 커지고, 그로 인해 열적 스트레스(열충격)가 가해졌을 때에 크랙을 발생시키기 쉽게 하는 원인이 되고 있다.
이러한 과제들을 해결하기 위해, 예를 들면 일본국 공개특허공보 2004-111698호(특허문헌 1)에서는 내부전극의 두께방향에 기둥형상으로 연장되는 유리상(glass phase)을 단편적으로 분포시키는 것이 기재되어 있다. 도 7을 참조하여 이 구성을 보다 상세하게 설명한다. 도 7은 적층 세라믹 콘덴서의 부품 본체가 되는 적층체(4)의 일부를 확대해서 나타내는 단면도이다.
적층체(4)는 적층된 복수의 세라믹층(2)과 세라믹층(2) 사이에 위치하는 내부전극(3)으로 이루어지는 적층 구조를 가진다. 내부전극(3)은 주로 금속 소결체(6)로 구성되며, 몇 개의 공극(7)도 관찰되는데, 이 내부전극(3) 중에는 그 두께방향에 기둥형상으로 연장되는 기둥형상 유리상(8)이 단편적으로 분포되어 있다.
기둥형상 유리상(8)은 적층체(4)를 얻기 위한 소성 과정에서 형성되는 것이다. 내부전극(3)이 되는 도전성 페이스트에 유리 성분을 포함시켜 둠으로써, 소성 도중에 유리질이 내부전극(3)의 내부 및 내부전극(3)과 세라믹층(2)의 계면 부분에 석출되고, 이 석출된 유리질의 일부에 의해 기둥형상 유리상(8)이 형성된다.
상술과 같이 석출된 유리질은 내부전극(3)의 수축을 억제하고, 내부전극(3)과 세라믹층(2)의 계면에서의 열 스트레스를 경감하는 동시에, 이 계면에서 내부전극(3)과 세라믹층(2)을 서로 미끄러지기 쉽게 한다. 이러한 점들로 인해 디라미네이션의 원인이 되는 스트레스를 완화하여, 디라미네이션이나 크랙과 같은 구조 결함을 발생시키기 어렵게 할 수 있다.
그러나 특허문헌 1에 기재된 기술에서는 기둥형상 유리상(8)이 내부전극(3)의 두께방향으로 관통하도록 형성되므로, 적어도 기둥형상 유리상(8)이 존재하는 부분에서는 내부전극(3)에 끊어지는 부분이 생겨버린다. 그 결과, 적층 세라믹 콘덴서의 경우에는 정전용량 저하를 초래하는 것과 같은, 대용량화의 요망에 반하는 사태가 초래된다.
이상, 적층 세라믹 콘덴서에 대하여 설명했지만, 동일한 문제는 적층 세라믹 콘덴서 이외의 적층 세라믹 전자부품에 대해서도 직면할 수 있다.
일본국 공개특허공보 2004-111698호
그러므로 본 발명의 목적은 내부전극이 끊어지는 데 따른 성능 저하를 초래하지 않고, 또한 세라믹층 및 내부전극의 박층화가 도모되면서 다층화가 도모된 경우에도 디라미네이션이나 크랙과 같은 구조 결함을 발생시키기 어렵게 할 수 있는 적층 세라믹 전자부품 및 그 제조방법을 제공하고자 하는 것이다.
본 발명은 먼저, 적층된 복수의 세라믹층과 세라믹층 사이에 위치하는 내부전극을 가지는 적층체를 구비하는 적층 세라믹 전자부품에 관한 것이다. 그리고 상술한 기술적 과제를 해결하기 위해, 내부전극 중에는 세라믹으로 이루어지는 복수의 기둥형상물이 형성되어 있다. 이 기둥형상물들은 세라믹층과 상기 내부전극의 계면에 기단(基端;base end)을 위치시키는 동시에, 내부전극 중에 선단을 위치시키고 있으며, 내부전극의 두께방향으로는 관통하지 않는 상태인 것을 특징으로 하고 있다.
보다 상세하게 설명하면, 적층체를 적층방향을 따라 연마함으로써 얻어진 연마 단면에 내부전극을 노출시킨 후, 내부전극을 화학 에칭으로 용해 제거한 상태에 있는 연마 단면에 초점을 맞추면서 전자 현미경을 이용해서 관찰하는 관찰 방법으로 관찰했을 때, 기둥형상물은 아래의 조건을 만족시키고 있다.
(1)기둥형상물은 기단이 세라믹층과 접합되어 있고, 선단이, 기단과 세라믹층의 접합점을 기점으로 해서 내부전극 두께의 20% 이상 90% 이하의 범위에 위치해 있다.
(2)기둥형상물의 폭은 기단에서 선단까지의 50% 이상의 부분에서 0.8㎛ 이하이다.
(3)기둥형상물의 존재비율은 각 내부전극이 존재하고 있던 부분에서 길이 10㎛에 대하여 1개 이상이다.
본 발명에 따른 적층 세라믹 전자부품에 있어서, 내부전극 중에는 그 내부전극을 관통하는, 세라믹으로 이루어지는 관통체가 더 형성되어 있을 수도 있다. 이 경우에는 상기 관찰 방법으로 관찰했을 때, 내부전극의 점유면적에 대한 상기 관통체의 점유면적 비율이 3% 이하인 것이, 예를 들어 정전용량과 같은 성능을 안정적으로 유지하는 점에서 바람직하다.
또한 기둥형상물의 주성분 및 세라믹층의 주성분은 모두 티탄산 바륨계 화합물인 것이 바람직하다.
또한 내부전극의 주성분은 니켈인 것이 바람직하다.
본 발명은 또한 적층 세라믹 전자부품의 제조방법에도 관한 것이다. 상술한 적층 세라믹 전자부품은 예를 들면 이 제조방법으로 제조할 수 있다.
본 발명에 따른 적층 세라믹 전자부품의 제조방법은 적층된 복수의 미소성 세라믹층과 미소성 세라믹층 사이에 위치하는 내부전극이 될 도전성 페이스트막을 구비하는 미소성 적층체를 준비하는 공정; 및 미소성 적층체를 소결시키기 위한 소성 공정;을 구비하고, 상술한 도전성 페이스트막을 구성하는 도전성 페이스트에는 세라믹 분말이 함유되어 있는 것을 특징으로 하는 동시에, 상술한 소성 공정은 실온에서 최고 온도까지의 평균 승온 속도를 40℃/초 이상으로 하는 온도 프로파일로 열처리하는 공정을 구비하는 것을 특징으로 하고 있다.
본 발명에 따른 적층 세라믹 전자부품의 제조방법에 있어서, 도전성 페이스트에 함유되는 세라믹 분말의 평균 입자경은 0.2㎛ 이하인 것이 바람직하다. 한편, 이 명세서에서 평균 입자경은 분말의 SEM 관찰상에 대하여 구형(球形) 환산하여, 그 입경값의 평균을 낸 것이다.
본 발명에 따른 적층 세라믹 전자부품에 의하면, 내부전극 중에 복수의 기둥형상물이 분포되어 있으므로, 특허문헌 1에 기재된 기술의 경우와 마찬가지로 내부전극과 세라믹층 사이에서의 열 스트레스를 완화할 수 있다. 또한 기둥형상물은 세라믹층과 내부전극의 계면에서 연장되면서, 내부전극 안에 박힌 스파이크처럼 작용하므로, 세라믹층과 내부전극의 접합이 계면의 상호작용에 따른 것에 더하여, 기둥형상물에 의해 강화된다. 따라서 적층 세라믹 전자부품의 내(耐)열충격성을 향상시킬 수 있다.
이러한 점들로 인해, 적층 세라믹 전자부품에 있어서 디라미네이션이나 크랙 등의 구조 결함을 발생시키기 어렵게 할 수 있다. 그 결과, 세라믹층 및 내부전극의 박층화 및 내부전극의 다층화를 꾀할 수 있게 되어, 적층 세라믹 전자부품의 소형화 및 고성능화를 유리하게 도모할 수 있다. 특히 적층 세라믹 콘덴서의 경우, 그 소형화 및 대용량화를 유리하게 도모할 수 있다.
또한 본 발명에 따른 적층 세라믹 전자부품의 제조방법에 의하면, 내부전극을 위한 도전성 페이스트 중에 세라믹 분말이 첨가되어 있으므로, 내부전극과 세라믹층의 소결 개시 온도를 근접시킬 수 있다. 이러한 것도 소성 후에 디라미네이션이나 크랙 등의 구조 결함을 발생시키기 어렵게 하는 데에 기여한다.
특히 본 발명의 특징적 구성인 기둥형상물은 내부전극의 두께방향으로는 관통하지 않는 것이 주목된다. 그로 인해, 내부전극은 기둥형상물이 존재하는 부분에서는 상대적으로 얇게 되지만, 끊어지지 않고 연속적이다. 따라서 기둥형상물의 형성으로 인해, 적층 세라믹 전자부품의 성능이 저하되는 것을 최소한으로 억제할 수 있고, 특히 적층 세라믹 콘덴서의 경우에는 기둥형상물의 형성으로 인해, 정전용량이 저하되는 것을 회피할 수 있다.
도 1은 본 발명의 일실시형태에 따른 적층 세라믹 전자부품의 일례로서 적층 세라믹 콘덴서를 나타내는 단면도이다.
도 2는 도 1에 나타낸 적층 세라믹 콘덴서의 내부전극을 확대하여 모식적으로 나타내는 단면도이다.
도 3은 본 발명의 특징이 되는 기둥형상물의 정의를 설명하기 위한 단면도이다.
도 4는 실험예에서 제작된 시료 1에 따른 적층 세라믹 콘덴서의 단면을 촬영한 SEM 관찰상을 나타내는 도면이다.
도 5는 실험예에서 제작된 시료 4에 따른 적층 세라믹 콘덴서의 단면을 촬영한 SEM 관찰상을 나타내는 도면이다.
도 6은 실험예에서 제작된 시료 6에 따른 적층 세라믹 콘덴서의 단면을 촬영한 SEM 관찰상을 나타내는 도면이다.
도 7은 특허문헌 1에 개시된 적층 세라믹 콘덴서의 내부전극을 확대하여 모식적으로 나타내는 단면도이다.
도 1을 참조하여, 본 발명이 적용되는 적층 세라믹 전자부품의 일례로서 적층 세라믹 콘덴서(11)의 구조에 대하여 설명한다.
적층 세라믹 콘덴서(11)는 부품 본체로서의 적층체(12)를 구비하고 있다. 적층체(12)는 적층된 복수의 세라믹층(13)과 세라믹층(13) 사이에 위치하는 복수의 내부전극(14 및 15)을 구비하고 있다. 내부전극(14)과 내부전극(15)은 적층방향으로 번갈아 배치되어 있다. 적층체(12)의 한쪽 및 다른쪽 단면(16 및 17)에는 각각 복수의 내부전극(14 및 15)의 각 단부가 노출되어 있고, 이들 내부전극(14)의 각 단부 및 내부전극(15)의 각 단부를 각각 서로 전기적으로 접속하도록 외부전극(18 및 19)이 형성되어 있다.
상술한 내부전극(14 및 15)이 도 2에 확대되어 모식적으로 도시되어 있다. 도 2에 나타내는 바와 같이, 내부전극(14) 중에는 세라믹층(13)과 내부전극(14)의 계면(20)으로부터 내부전극(14) 안으로 돌출하는, 세라믹으로 이루어지는 복수의 기둥형상물(22)이 형성되어 있다. 마찬가지로 내부전극(15) 중에는 세라믹층(13)과 내부전극(15)의 계면(21)으로부터 내부전극(15) 안으로 돌출하는, 세라믹으로 이루어지는 복수의 기둥형상물(23)이 형성되어 있다. 이 기둥형상물들(22 및 23)은 각각 내부전극(14 및 15)의 두께방향으로는 관통하지 않는 상태로 내부전극(14 및 15)의 주면(主面)방향을 따라 분포되어 있다. 한편, 기둥형상물(22 및 23)의 정의에 대해서는 도 3을 참조하여 후술한다.
이러한 적층 세라믹 콘덴서(11)를 제조할 때에는 먼저 세라믹층(13)이 될 세라믹 그린시트가 준비되고, 세라믹 그린시트 위에 내부전극(14 및 15)이 될 도전성 페이스트막이 인쇄에 의해 형성된다. 다음으로 복수의 세라믹 그린시트가 적층됨으로써, 복수의 미소성 세라믹층과 미소성 세라믹층 사이에 위치하는 도전성 페이스트막을 구비하는, 적층체(12)가 될 미소성 적층체가 제작된다.
이어서, 미소성 적층체를 소결시키기 위한 소성 공정이 실시된다. 다음으로 소결한 적층체(12)의 단면(16 및 17) 위에 각각 외부전극(18 및 19)이 형성되어 적층 세라믹 콘덴서(11)가 완성된다.
전술한 기둥형상물(22 및 23)의 능률적이고도 확실한 형성을 가능하게 하기 위해, 첫째로, 내부전극(14 및 15)이 될 도전성 페이스트막을 형성하기 위해 사용되는 도전성 페이스트에는 세라믹 분말이 함유된다. 이 세라믹 분말은 세라믹층(13)을 구성하는 세라믹과 조성이 같거나 가까운 것이 바람직한데, 예를 들면 세라믹층(13)의 주성분이 티탄산 바륨계 화합물일 때, 세라믹 분말의 주성분도 티탄산 바륨계 화합물이 된다.
둘째로, 상술한 소성 공정에서 실온에서 최고 온도까지의 평균 승온 속도를 40℃/초 이상으로 하는 온도 프로파일이 적용된 열처리 공정이 실시된다. 바람직하게는 상기 온도 프로파일은 100℃/초 이상이 된다. 이러한 조건의 소성 공정에 의해, 도전성 페이스트에 포함되어 있던 세라믹 분말을 구성하는 세라믹이, 세라믹층(13)과 내부전극(14 및 15) 각각과의 계면(20 및 21) 부근으로 이동하여, 전술한 기둥형상물(22 및 23)을 만들어낸다. 이 경우, 기둥형상물(22 및 23)의 보다 능률적인 생성을 위해서는 세라믹 분말의 평균 입자경이 0.2㎛ 이하인 것이 바람직하다.
상술한 메커니즘에 의해 기둥형상물(22 및 23)이 생성되므로, 기둥형상물(22 및 23)의 조성은 도전성 페이스트에 포함되어 있던 세라믹 분말의 조성과 실질적으로 동일하다. 따라서 전술한 바와 같이, 세라믹층(13)의 주성분이 티탄산 바륨계 화합물이고, 세라믹 분말의 주성분이 티탄산 바륨계 화합물일 때, 기둥형상물(22 및 23)의 주성분도 티탄산 바륨계 화합물이다.
전술한 바와 같은 실온에서 최고 온도까지의 평균 승온 속도를 40℃/초 이상으로 하는 온도 프로파일이 적용되면, 세라믹층(13) 부분에서 커다란 2차상이 발생되는 것이 상당히 억제되며, 이것은 세라믹층(13)과 내부전극(14 및 15) 각각과의 계면을 강화하여 크랙 억제에 유효하다. 이에 반해, 가령 기둥형상물(22 및 23)이, 발생한 커다란 2차상의 일부로서 형성될 경우에는 세라믹층(13)과 내부전극(14 및 15) 각각과의 계면이 강화되지 않아, 크랙 억제 효과를 그다지 기대할 수 없다.
한편, 후술하는 실험예로부터 알 수 있듯이, 소성 공정에서의 열처리 공정에서, 실온에서 최고 온도까지의 평균 승온 속도를 40℃/초 미만으로 늦춘 온도 프로파일이 적용되면, 기둥형상물이 형성되긴 하지만, 형성된 기둥형상물이 내부전극(14 또는 15)의 두께방향으로 관통하는 상태가 되어버리는 경우가 많다.
한편, 도전성 페이스트에 세라믹 분말이 첨가되지 않을 경우에는 열처리 공정에서의 승온 속도에 관계없이, 기둥형상물이 형성되기 어렵다는 것을 후술하는 실험예로부터 알 수 있다.
소성 공정에서, 상술한 열처리 공정 전에 미소성 적층체는 탈지(脫脂) 처리되는 것이 바람직하다.
내부전극(14 및 15)이 도전 성분으로서 Ni와 같은 비(卑)금속을 포함할 때, 열처리 공정은 비금속의 평형 산소 분압에 대하여 산화측의 분위기 가스를 공급한 분위기 중에서 실시되어도 된다.
또한 열처리 공정에서, 전술한 최고 온도 도달 후, 이 온도를 유지하지 않고 바로 냉각되는 것이 바람직하다.
본 발명의 특징이 되는 기둥형상물은 단순한 돌기와는 구별되어야 한다. 도 3을 참조하여 기둥형상물의 정의를 명백히 한다. 도 3에는 적층체(31)를 적층방향을 따라 연마함으로써 얻어진 연마 단면(32)이 도시되어 있다. 연마 단면(32)에는 세라믹층(33 및 34)과 함께, 세라믹층(33 및 34) 사이에 위치하는 내부전극이 노출되는데, 내부전극은 화학 에칭으로 용해 제거된 상태가 되며, 내부전극 흔적(35)이 도 3에 도시되어 있다.
도 3에는 1개의 기둥형상물(36)이 도시되어 있는데, 이 기둥형상물(36)은 상기와 같은 연마 단면(32)에 초점을 맞추면서 전자 현미경을 이용해서 관찰하는 관찰 방법으로 관찰된 것이다. 한편, 기둥형상물이 연마 단면(32) 위가 아니라 연마 단면(32)에 보다 깊게 존재하고 있더라도, 전자 현미경으로 관찰될 수 있는 것이라면 그것도 기둥형상물 또는 그 후보로서 카운트한다.
도시한 기둥형상물(31)은 세라믹층(33)과 내부전극(도 3에서는 내부전극 흔적(35))의 계면(39)에 기단(37)을 위치시키는 동시에, 내부전극(내부전극 흔적(35)) 중에 선단(38)을 위치시키고 있다. 즉, 기둥형상물(31)은 먼저 기단(37)이 세라믹층(33)과 접합되어 있다. 한편, 선단(38)은 기단(37)과 세라믹층(33)의 접합점을 기점으로 해서, 내부전극(내부전극 흔적(35)) 두께의 20% 이상 90% 이하의 범위에 위치해 있다. 이러한 조건이 기둥형상물의 제1 필요 조건이 된다.
다음으로 기둥형상물(31)의 폭(W)은 기단(37)에서 선단(38)까지의 50% 이상의 부분에서 0.8㎛ 이하이다. 이것이 기둥형상물의 제2 필요 조건이 된다. 한편, 기둥형상물(31)의 폭(W)은 도 3에 나타낸 것과 같이, 기둥형상물(31)의 중심축선에 직교하는 방향으로 측정한 치수가 된다. 취득 정전용량을 안정적으로 유지하는 점에서, 기둥형상물(31)의 폭(W)은 작은 것이 바람직하고, 예를 들면 500nm 이하인 것이 보다 바람직하다.
또한 기둥형상물(31)의 존재비율은 각 내부전극이 존재하고 있던 부분(내부전극 흔적(35))에서, 길이 10㎛에 대하여 1개 이상일 필요가 있다.
한편, 도시하지 않지만, 내부전극 중에는 그 내부전극을 관통하는 세라믹으로 이루어지는 관통체가 더 형성되어 있을 수도 있다. 이 경우에는 상기 관찰 방법으로 관찰했을 때, 내부전극의 점유면적에 대한 관통체의 점유면적 비율이 3% 이하인 것이, 취득 정전용량을 안정적으로 유지하는 점에서 바람직하다.
본 발명이 상술한 것과 같이 도 1에 나타낸 적층 세라믹 콘덴서(11)에 적용될 때, 세라믹층(13)은 유전체 세라믹으로 구성된다. 그러나 이 발명이 적용되는 것은 적층 세라믹 콘덴서에 한하지 않고, 그 밖에 인덕터, 서미스터, 압전부품 등이어도 된다. 따라서 적층 세라믹 전자부품의 기능에 따라, 세라믹층은 유전체 세라믹 외에 자성체 세라믹, 반도체 세라믹, 압전체 세라믹 등으로 구성되어도 된다.
또한 도 1에 나타낸 적층 세라믹 콘덴서(11)는 2개의 외부단자(18 및 19)를 구비한 2단자형이었지만, 다단자형 적층 세라믹 전자부품에도 본 발명을 적용할 수 있다.
이하에, 본 발명에 따른 효과를 확인하기 위해 실시한 실험예에 대하여 설명한다.
(A)세라믹 원료분말의 제작
BaCO3 분말과 TiO2 분말을 준비하여 이 분말들을 Ba/Ti 중량비가 1.001이 되도록 칭량하고, 이어서 ZrO2 볼을 이용한 밀로 습식 혼합 분쇄 처리하였다. 건조 후, 900℃ 이상의 온도로 가열하여 평균 입자경이 0.20㎛인 BaTiO3 분말을 제작하였다.
이 BaTiO3 분말 100몰부에 대하여, 0.6몰부의 Dy2O3, 1.2몰부의 MgCO3, 0.2몰부의 MnCO3, 및 1.0몰부의 BaCO3를 각각 분말로 첨가하고, 또한 SiO2 환산으로 0.7몰부의 SiO2 졸을 첨가하고, 이어서 ZrO2 볼을 사용한 볼밀로 혼합 분쇄 처리함으로써 세라믹 원료분말을 제작하였다.
(B)내부전극용 도전성 페이스트의 제작
표 1에 나타낸 시료 1~3 및 6에 따른 내부전극용 도전성 페이스트에 대해서는 아래와 같이 제작하였다.
"(A)세라믹 원료분말의 제작" 공정 도중에 제작한 평균 입자경 0.2㎛의 BaTiO3 분말에 터피네올(terpineol)을 첨가한 혼합물을, ZrO2 볼을 사용한 볼밀로 분산 혼합 처리하여 세라믹 슬러리를 얻었다.
이어서 평균 입자경이 0.25㎛인 Ni 분말을 준비하여, Ni 분말과 상기 세라믹 슬러리를, Ni 분말 100중량부에 대하여 세라믹 슬러리 중의 BaTiO3가 10중량부가 되도록 혼합하고, 또한 유기 비히클(에틸셀룰로오스/터피네올=1/9(중량비))과 터피네올을 혼합하여, 이들을 3-롤밀을 이용해서 분산 혼합 처리함으로써, 표 1에 나타낸 "내부전극에의 세라믹 첨가"가 "유(有)"인 시료 1~3 및 6에 따른 내부전극용 도전성 페이스트를 제작하였다.
한편, 표 1에 나타낸 "내부전극에의 세라믹 첨가"가 "무(無)"인 시료 4 및 5에 따른 내부전극용 도전성 페이스트에 대해서는 평균 입자경이 0.25㎛인 Ni 분말과 유기 비히클(에틸셀룰로오스/터피네올=1/9(중량비))과 터피네올을 혼합하여, 이들을 3-롤밀을 이용해서 분산 혼합 처리함으로써 제작하였다.
(C)적층 세라믹 콘덴서의 제작
"(A)세라믹 원료분말의 제작" 공정에서 제작한 세라믹 원료분말에, 폴리부티랄계 바인더와 가소제를 첨가하고, 톨루엔과 에틸알코올을 더 첨가하여, 이들을 ZrO2 볼을 사용한 볼밀로 분산 혼합 처리함으로써 슬러리화하고, 얻어진 슬러리를 그라비어 코터로 시트형상으로 성형함으로써 그린 시트를 얻었다.
이어서, 상기 그린 시트 위에 "(B)도전성 페이스트의 제작" 공정에서 제작한 내부전극용 도전성 페이스트를 스크린 인쇄하여, 내부전극이 될 도전성 페이스트막을 형성하였다. 그 후, 도전성 페이스트막이 형성된 그린 시트를 도전성 페이스트막이 인출되어 있는 측이 서로 엇갈리도록 350장 적층하고, 또한 이들을 끼워넣도록, 도전성 페이스트막이 형성되어 있지 않은 외층부용 그린 시트를 소정 매수만큼 쌓아올림으로써 적층체 블록을 제작하였다. 이 적층체 블록을 소결에 의해 치밀화한 후의 평면 사이즈가 2.0mm×1.25mm가 되도록 잘라서 복수의 미소성 적층체를 얻었다.
이렇게 해서 얻은 미소성 적층체를 N2 기류 중, 280℃의 온도로 열처리하여 바인더를 연소 제거하였다. 시료 1~4에 대해서는 계속해서 N2-H2-H2O 기류 중에서 카본 환산으로 1000ppm 이하가 될 때까지 바인더를 연소 제거하였다.
그 후, 시료 1~4에 대해서는 N2 중에서 표 1의 "승온 속도"란에 나타낸 평균 승온 속도로 최고 온도인 1220℃까지 승온하고, 이 온도로 유지하지 않고 바로 냉각 공정을 진행시켰다. 시료 5 및 6에 대해서는 N2-H2-H2O 기류 중에서 표 1의 "승온 속도"란에 나타내는 바와 같이, 10℃/분의 평균 승온 속도로 1220℃까지 승온하고, 이때의 산소 분압이 10-9.6MPa가 되는 조건으로 1시간 유지하고 그 후 냉각 공정을 진행시켰다.
이렇게 해서 얻어진 소결 후의 적층체에 대하여, 내부전극이 인출된 단면부에 외부전극을 형성하였다. 보다 상세하게 설명하면, 구리를 주성분으로 하는 도전성 페이스트를 도포하고, 800℃로 베이킹함으로써 베이스층을 형성하고, 그 위에 습식 도금으로 Ni 도금막 및 Sn 도금막을 형성하였다.
이상과 같이 해서 각 시료에 따른 적층 세라믹 콘덴서를 얻었다. 얻어진 적층 세라믹 콘덴서에 있어서 내부전극 사이의 세라믹층의 두께는 약 2㎛였다.
(D)평가
(1)내부전극 중 기둥형상물의 형성 상태
수지 고정(resin fixation) 연마에 의해 적층 세라믹 콘덴서의 적층체 단면을 노출시켜, 화학 에칭으로 단면 표층의 내부전극을 용출 제거하고, 주사형 전자 현미경(SEM)으로 기둥형상물의 형성 상태를 관찰하였다. 관찰시에 상술한 바와 같이 내부전극을 에칭으로 제거한 이유는, 연마 단면상에 내부전극이 존재하고 있으면 연마 단면상에 위치하는 기둥형상물밖에 관찰할 수 없어, 세라믹층과 내부전극의 계면 전반에 걸친 기둥형상물의 형성 상태를 관찰하기 어렵기 때문이다.
표 1의 "내부전극 중 기둥 형성 상태"란에 관찰 결과가 나타나 있다. "비관통"은 내부전극의 두께방향으로는 관통하지 않는 상태로 기둥형상물이 형성되어 있던 것을 나타내고, "관통"은 내부전극의 두께방향으로 관통하는 상태로 기둥형상물(관통체)이 형성되어 있던 것을 나타내며, "비형성"은 기둥형상물이 형성되지 않은 것을 나타내고 있다.
또한 대표예로서 시료 1, 시료 4 및 시료 6에 관한 SEM 관찰상이 각각 도 4, 도 5 및 도 6에 도시되어 있다.
(2)디라미네이션/크랙 발생률
금속 현미경 관찰에 의해 적층 세라믹 콘덴서의 외관을 관찰하여 크랙 발생 유무를 평가하였다. 또한 수지 고정 연마에 의해 적층 세라믹 콘덴서의 적층체의 단면을 노출시켜, 디라미네이션 및/또는 크랙 발생 유무를 평가하였다.
상기의 평가를 100개의 시료에 대하여 실시하여 디라미네이션 및/또는 크랙이 발생한 시료수의 비율을 구하였다. 그 결과가 표 1의 "소성 후의 디라미네이션, 크랙 발생률"란에 나타나 있다.
(3)정전용량
LCR 미터를 이용해서 120Hz, 0.5Vrms의 조건으로 각 시료에 따른 적층 세라믹 콘덴서의 정전용량을 측정하였다. 표 1의 "정전용량"란에는 100개의 적층 세라믹 콘덴서에 관한 평균치가 제시되어 있다.
(4)열충격 시험
온도 325℃의 솔더 탱크(solder bath)에 각 시료에 따른 적층 세라믹 콘덴서를 2초간 침지하는 열충격 시험을 실시하고, 금속 현미경 관찰에 의해 크랙 발생 유무를 평가하였다. 이 평가를 100개의 시료에 대하여 실시하여 크랙이 발생한 시료수의 비율을 구하였다. 그 결과가 표 1의 "열충격 시험의 크랙 발생률"의 "1회 시험"란에 나타나 있다.
또한 사이에 10분간 방랭(放冷)하는 공정을 넣으면서 상기의 열충격 시험을 5회 반복한 후, 마찬가지로 금속 현미경 관찰로 크랙 발생 유무를 평가하여, 100개의 시료 중 크랙 발생 시료수의 비율을 구하였다. 그 결과가 표 1의 "열충격 시험의 크랙 발생률"의 "연속 5회 시험"란에 나타나 있다.
Figure 112014120853918-pat00001
세라믹 분말을 첨가한 내부전극용 도전성 페이스트를 사용해서 40℃/초 이상의 승온 속도로 소성한 시료 1~3에 따르면, 표 1 및 도 4로부터 알 수 있듯이, 내부전극의 두께방향으로 관통하지 않는 상태로 기둥형상물이 형성되며, 소성 후의 디라미네이션 및/또는 크랙이 발생하지 않아 높은 정전용량을 취득할 수 있었다. 또한 열충격 시험에 의한 크랙 발생도 없었다.
이에 반해, 40℃/초 이상의 승온 속도로 소성했지만, 세라믹 분말을 첨가하지 않은 내부전극용 도전성 페이스트를 사용한 시료 4에서는 표 1 및 도 5에 나타내는 바와 같이 높은 정전용량을 취득할 수 있었지만, 내부전극에 기둥형상물이 형성되지 않았다. 또한 열충격 시험에 의한 크랙에 대해서는 "연속 5회 시험"에서 발생하였다.
또한 40℃/초 미만의 승온 속도로 소성하고, 세라믹 분말을 첨가하지 않은 내부전극용 도전성 페이스트를 사용한 시료 5에서는 표 1에 나타내는 바와 같이 높은 정전용량을 취득할 수 있었지만, 내부전극에 기둥형상물이 형성되지 않아, 소성 후의 디라미네이션 및/또는 크랙이 많은 시료에서 발생하였고, 또한 열충격 시험에 의한 크랙에 대해서도 이미 "1회 시험"에서 100%의 시료에서 발생하였다.
세라믹 분말을 첨가한 내부전극용 도전성 페이스트를 사용했지만, 40℃/초 미만의 승온 속도로 소성한 시료 6에서는 표 1 및 도 6에 나타내는 바와 같이 내부전극에 기둥형상물이 형성되었지만, 그것은 내부전극을 두께방향으로 관통하는 관통체였다. 그로 인해, 소성 후 디라미네이션 및/또는 크랙이 발생하지 않았고, 열충격 시험에 의한 크랙의 발생도 없었지만 정전용량이 낮아졌다.
11 적층 세라믹 콘덴서
12, 31 적층체
13, 33, 34 세라믹층
14, 15 내부전극
20, 21, 39 계면
22, 23, 36 기둥형상물
32 연마 단면
35 내부전극 흔적
37 기단(base end)
38 선단

Claims (5)

  1. 적층된 복수의 세라믹층과 상기 세라믹층 사이에 위치하는 내부전극을 가지는 적층체를 포함하는 적층 세라믹 전자부품으로서,
    상기 내부전극 중에는, 상기 세라믹층과 상기 내부전극의 계면에 기단(基端;base end)을 위치시키는 동시에, 상기 내부전극 중에 선단을 위치시키고 있는, 세라믹으로 이루어지는 복수의 기둥형상물이 형성되어 있고,
    상기 적층체를 적층방향을 따라 연마함으로써 얻어진 연마 단면에 상기 내부전극을 노출시킨 후, 상기 내부전극을 화학 에칭으로 용해 제거한 상태에 있는 상기 연마 단면에 초점을 맞추면서 전자 현미경을 이용해서 관찰하는 관찰 방법으로 관찰했을 때,
    (1)상기 기둥형상물은 상기 기단이 상기 세라믹층과 접합되어 있고, 상기 선단이, 상기 기단과 상기 세라믹층의 접합점을 기점으로 해서 상기 내부전극 두께의 20% 이상 90% 이하의 범위에 위치해 있고,
    (2)상기 기둥형상물의 중심축선에 직교하는 방향으로 측정한 치수인 상기 기둥형상물의 폭은 상기 기단에서 상기 선단까지의 50% 이상의 부분에서 500nm 이하이며,
    (3)상기 기둥형상물의 존재비율은 각 상기 내부전극이 존재하고 있던 부분에서, 길이 10㎛에 대하여 1개 이상이고,
    상기 내부전극 중에는 상기 내부전극을 관통하는, 세라믹으로 이루어지는 관통체가 더 형성되어 있으며, 상기 관찰 방법으로 관찰했을 때, 상기 내부전극의 점유면적에 대한 상기 관통체의 점유면적 비율이 3% 이하인 것을 특징으로 하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 기둥형상물의 주성분 및 상기 세라믹층의 주성분은 모두 티탄산 바륨계 화합물인 것을 특징으로 하는 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 내부전극의 주성분은 니켈인 것을 특징으로 하는 적층 세라믹 전자부품.
  4. 적층된 복수의 미소성 세라믹층과 상기 미소성 세라믹층 사이에 위치하는 내부전극이 될 도전성 페이스트막을 포함하는 미소성 적층체를 준비하는 공정; 및
    상기 미소성 적층체를 소결시키기 위한 소성 공정;을 포함하고,
    상기 도전성 페이스트막을 구성하는 도전성 페이스트에는 세라믹 분말이 함유되어 있으며,
    상기 소성 공정은 실온에서 최고 온도까지의 평균 승온 속도를 40℃/초 이상으로 하는 온도 프로파일로 열처리하는 공정을 포함하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  5. 제4항에 있어서,
    상기 도전성 페이스트에 함유되는 상기 세라믹 분말의 평균 입자경이 0.2㎛ 이하인 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
KR1020147034921A 2010-11-24 2011-11-08 적층 세라믹 전자부품 및 그 제조방법 KR101577395B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010260792 2010-11-24
JPJP-P-2010-260792 2010-11-24
PCT/JP2011/075651 WO2012070376A1 (ja) 2010-11-24 2011-11-08 積層セラミック電子部品およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137006519A Division KR20130051994A (ko) 2010-11-24 2011-11-08 적층 세라믹 전자부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150013766A KR20150013766A (ko) 2015-02-05
KR101577395B1 true KR101577395B1 (ko) 2015-12-16

Family

ID=46145724

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137006519A KR20130051994A (ko) 2010-11-24 2011-11-08 적층 세라믹 전자부품 및 그 제조방법
KR1020147034921A KR101577395B1 (ko) 2010-11-24 2011-11-08 적층 세라믹 전자부품 및 그 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137006519A KR20130051994A (ko) 2010-11-24 2011-11-08 적층 세라믹 전자부품 및 그 제조방법

Country Status (6)

Country Link
US (1) US9136058B2 (ko)
JP (1) JP5397553B2 (ko)
KR (2) KR20130051994A (ko)
CN (1) CN103229260B (ko)
TW (1) TWI436387B (ko)
WO (1) WO2012070376A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5316641B2 (ja) * 2009-08-20 2013-10-16 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
JP5556854B2 (ja) * 2012-06-12 2014-07-23 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
KR102041629B1 (ko) * 2013-02-28 2019-11-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
CN103839779A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 形成高密度电容器结构的方法以及电容器结构
JP2015053502A (ja) * 2014-10-23 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ
JP6769055B2 (ja) * 2016-03-14 2020-10-14 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP2017228731A (ja) * 2016-06-24 2017-12-28 京セラ株式会社 積層型電子部品
CN106251930B (zh) * 2016-08-11 2017-10-27 通威太阳能（合肥）有限公司 一种用于电池片背电场的抗撕拉铝浆
JP6996867B2 (ja) * 2017-05-16 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6946907B2 (ja) * 2017-09-28 2021-10-13 Tdk株式会社 積層電子部品
KR102107750B1 (ko) * 2018-08-03 2020-05-07 삼성전기주식회사 커패시터 부품
CN108982619B (zh) * 2018-08-06 2024-02-27 中国科学院地球化学研究所 一种用于高压水热体系的Eh化学传感器及其制备方法
JP2022191910A (ja) * 2021-06-16 2022-12-28 株式会社村田製作所 積層セラミック電子部品
WO2024079966A1 (ja) * 2022-10-13 2024-04-18 太陽誘電株式会社 積層セラミック電子部品
CN116660303B (zh) * 2023-07-31 2023-10-31 广东微容电子科技有限公司 一种多层陶瓷电容器陶瓷晶粒的分析方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027665A (ja) * 2005-07-21 2007-02-01 Tdk Corp 積層型セラミック電子部品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299588A (ja) * 1991-03-28 1992-10-22 Nec Corp 電歪効果素子
JPH06267785A (ja) * 1993-03-12 1994-09-22 Toshiba Corp 積層セラミック電子部品の製造方法
JP2001110233A (ja) * 1999-10-14 2001-04-20 Tdk Corp 内部電極形成用の導電体ペースト並びに積層セラミック電子部品
JP4048887B2 (ja) * 2002-09-19 2008-02-20 株式会社村田製作所 積層セラミック電子部品
US7158364B2 (en) * 2005-03-01 2007-01-02 Tdk Corporation Multilayer ceramic capacitor and method of producing the same
JP4267614B2 (ja) 2005-09-30 2009-05-27 Ｔｄｋ株式会社 積層型セラミック電子部品の製造方法
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
EP2214181B1 (en) * 2007-12-26 2016-04-13 Murata Manufacturing Co. Ltd. Laminated electronic component and electronic component module provided with the same
US20090256666A1 (en) 2008-04-14 2009-10-15 Shieh Ming-Ming Inductor and a coil thereof
CN101559444B (zh) 2008-04-18 2011-06-08 袁毅 带有冷却润滑系统的拉丝模具支架
JP5287869B2 (ja) * 2009-06-15 2013-09-11 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5316642B2 (ja) * 2009-08-27 2013-10-16 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
KR101730184B1 (ko) * 2010-11-08 2017-05-12 삼성전기주식회사 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 콘덴서의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027665A (ja) * 2005-07-21 2007-02-01 Tdk Corp 積層型セラミック電子部品

Also Published As

Publication number Publication date
US20130222973A1 (en) 2013-08-29
US9136058B2 (en) 2015-09-15
TW201232575A (en) 2012-08-01
JP5397553B2 (ja) 2014-01-22
CN103229260A (zh) 2013-07-31
TWI436387B (zh) 2014-05-01
WO2012070376A1 (ja) 2012-05-31
CN103229260B (zh) 2016-08-24
JPWO2012070376A1 (ja) 2014-05-19
KR20130051994A (ko) 2013-05-21
KR20150013766A (ko) 2015-02-05

Similar Documents

Publication Publication Date Title
KR101577395B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP3743406B2 (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP5825322B2 (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
JP2014220324A (ja) 積層セラミックコンデンサ
KR20130058430A (ko) 적층 세라믹 전자부품
JP2012169620A (ja) 積層セラミック電子部品及びその製造方法
JP2017059815A (ja) 積層電子部品
CN115403370B (zh) 电介质组合物及层叠陶瓷电子部件
JP2016143765A (ja) 積層型セラミック電子部品
JP5527404B2 (ja) 積層セラミック電子部品
US9443654B2 (en) Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component
JP6301629B2 (ja) 積層型電子部品
JP2014232850A (ja) 積層型電子部品
JP4826881B2 (ja) 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品
JP2020072263A (ja) 積層セラミック電子部品とその製造方法
JP2005101317A (ja) セラミック電子部品及びその製造方法
CN115403369A (zh) 电介质组合物及层叠陶瓷电子部件
JP2003115416A (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2004179349A (ja) 積層型電子部品およびその製法
JP5998785B2 (ja) 積層電子部品
JP2016192477A (ja) 積層セラミック電子部品
JP6117557B2 (ja) 積層型電子部品
JP2015141982A (ja) 積層型電子部品
JP4387150B2 (ja) 積層セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant