JP2016143765A - 積層型セラミック電子部品 - Google Patents

Abstract

【課題】
誘電体層が薄くても、優れた信頼性及び耐熱衝撃性を有する積層型セラミック電子部品を提供すること。
【解決手段】
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び高さ方向に沿って延びる第１及び第２の側面と、幅方向及び高さ方向に沿って延びる第１及び第２の端面とを有する直方体状の素体本体と、前記第１の端面または前記第２の端面に露出するように、前記セラミック素体の内部に、誘電体層を介して高さ方向に互いに対向する一対の内部電極層とを備え、
前記誘電体層の厚みが、中央部から、前記第１及び第２の側面に向かって大きくなる事を特徴とする、積層型セラミック電子部品の構成である。
【選択図】図３

Description

本発明は、積層型セラミックコンデンサ等の積層型セラミック電子部品に関するものである。

積層セラミックコンデンサに対する小型大容量化のニーズは依然として高く、さらなる誘電体層の薄層化・多層化が進められている。しかし、誘電体層が薄くなると、誘電体層に印加される電界強度が増大することで絶縁抵抗値の劣化が生じやすくなり、信頼性が悪化するという問題があった。その上、誘電体層の機械強度が低下する事により、耐熱衝撃性が悪化するという問題もあった。先行文献１は、誘電体層の厚みバラつきを小さくする事で信頼性の悪化を抑制している。先行文献２は、外層よりの誘電体層を少なくとも２倍以上厚くする事で、端部における電解集中起因の故障を抑制している。

特開２００１―２１７１３５号公報 特開２０００―１７３８５２号公報

先行文献１に記載の方法では、内部電極層端部近傍において生じる電界集中を回避出来ないので、絶縁性抵抗の劣化を十分に抑制できない。また、耐熱衝撃性に関する問題点については記載されていない。

先行文献２に記載の方法であれば端部における電解集中起因の絶縁抵抗の劣化を抑制できるが、誘電体層が厚くなる事で、部品寸法が大型化してしまう。また、耐熱衝撃性に関する問題点についての記載もない。

本発明はこのような実状を鑑みてなされ、その目的は、誘電体層が薄くても、優れた信頼性及び耐熱衝撃性を有する積層型セラミック電子部品を提供する事である。

上述した課題を解決する為、本発明は、長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び高さ方向に沿って延びる第１及び第２の側面と、幅方向及び高さ方向に沿って延びる第１及び第２の端面とを有する直方体状の素体本体と、前記第１の端面または前記第２の端面に露出するように、前記セラミック素体の内部に、誘電体層を介して高さ方向に互いに対向する一対の内部電極層とを備え、前記誘電体層の厚みが、中央部から、前記第１及び第２の側面に向かって大きくなる事を特徴とする。

内部電極層端部に挟まれた誘電体層の厚みが厚くなる事により、電界集中が緩和され、信頼性が向上する。

また、前記誘電体層の中央部の厚みをｄ_１、前記第１及び第２の側面方向の誘電体層端部の厚みをｄ_２とし、ｄ_１に対するｄ_２の比（ｄ_２／ｄ_１）は、積層最外層から積層方向中央領域に向かって大きくなる事がこのましい。

外部電極と接続しない誘電体層端部は、積層方向中央領域に向かうほど放熱性が低く、電界集中に起因する高温化により絶縁抵抗の劣化が進行し易いが、上記の分布にする事で、劣化しやすい積層方向中央領域を重点的に改善する為、信頼性がさらに向上する。

また、前記積層方向中央領域において、誘電体中央部の厚みｄ１と前記第１及び第２の側面方向の誘電体層端部の厚みｄ２の比（ｄ_２／ｄ_１）が１．１５〜１．３０である事が好ましい。

上記範囲とすることで、相対的に薄い誘電体中央部に高電界強度が印加される事に起因する故障を抑えながら端部に生じる故障を抑えることが出来るので、信頼性が向上する。

また、前記内部電極層の厚みが、中央部から前記第１及び第２の側面に向かって小さくなる事が好ましい。

側面部と、内部電極層と誘電体層が積層された内層部との接合境界部において側面部と内層部の熱膨張係数の差を小さくすることができるので、熱衝撃によるクラックを抑制する事ができる。

また、前記内部電極層の中央部の厚みをｅ_１、前記第１及び第２の側面方向の内部電極層端部の厚みをｅ_２としたとき、前記誘電体層の中央部の厚みｄ１、前記第１及び第２の側面方向の誘電体層端部の厚みｄ_２との間に０．９≦（ｄ_２＋ｅ_２）／（ｄ_１＋ｅ_１）≦１．０の関係を満足する事が好ましい。耐熱衝撃性をより一層向上させる事ができる。

本発明によれば、誘電体層が薄くても、優れた信頼性及び耐熱衝撃性を有する、積層セラミックコンデンサなどの積層型セラミック電子部品を提供する事が出来る。

本発明の実施例に係る積層セラミックコンデンサの斜視外略図である。 図１に示した積層セラミックコンデンサおけるＩ−Ｉ線に沿った断面概略図である。 図１に示した積層セラミックコンデンサおけるＩＩ−ＩＩ線に沿った断面概略図である。 図２の一部を示す拡大断面図である。 図４は、本発明の一実施形態に係る、ホットプレス焼成炉の概略図である。 図５は、本発明の一実施形態に係る、ホットプレス焼成炉の焼成時の概略図である。 図６は、比較例１、比較例２、および本発明の実施例１に係る、図２に示した５ＩＩ−ＩＩ線に沿った断面における誘電体層の幅方向の厚み分布を示す図である。 図７は、本発明の実施例１、実施例２、及び実施例３に係る、図２に示したＩＩ−ＩＩ線に沿った断面における誘電体層の積層方向の厚み比分布を示す図である。

以下、図面を参照しながら本発明の好適な実施形態について説明する。ただし、本発明は以下の実施形態に限定されるものではない。また、同一の部材については同一の符号を付すものとし、重複する説明を省略する。なお、図面は模式的なものであり、部材相互間の寸法の比率や部材の形状等は実際のものと異なっていても良い。

＜積層型セラミック電子部品（積層セラミックコンデンサ）＞
本発明の積層型セラミック電子部品の一実施形態として、図１、図２および図３に積層セラミックコンデンサの斜視図および断面模式図を示す。

図１は、本発明の一実施形態に係る積層セラミックコンデンサ１（実施例１）の斜視図である。素体本体１０は、直方体状に形成されている。素体本体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを備えている。第１及び第２の主面１０ａ、１０ｂは、長さ方向Ｌと幅方向Ｗに沿って延びている。第１及び第２の側面１０ｃ、１０ｄは、長さ方向Ｌと高さ方向Ｔに沿って延びている。第１及び第２の端面１０ｅ、１０ｆは、幅方向Ｗと高さ方向Ｔに沿って延びている。

図２は、図１に示した積層セラミックコンデンサおけるＩ−Ｉ線に沿った断面模式図である。積層セラミックコンデンサ１は、素体本体１０の内部に配設された内部電極層３が、誘電体層２を介して積層され、かつ素体本体１０の積層方向の最外部は外層部４により構成されている。第１及び第２の端面には、交互に逆側の端面に露出した内部電極層３と導通するように一対の外部電極６が配設される。図３は、図１に示した積層セラミックコンデンサおけるＩＩ−ＩＩ線に沿った断面概略図である。誘電体層２および内部電極層３の両端部は側面部７により構成されている。
素体本体１０の形状は、特に制限されず、目的および用途に応じて適宜選択されるが、形状は通常、直方体とされる。素体本体１０の表面形状は、凹面形状あるいは凸面形状
であってもよい。寸法についても、制限はなく、目的および用途に応じて適宜選択され、通常、縦（０．４〜３．２ｍｍ）×横（０．２〜２．５ｍｍ）×高さ（０．１５〜１．９ｍｍ）程度である。

誘電体層２は、たとえば、ＢａＴｉＯ_３、ＣａＺｒＯ_３、（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３、ＮａＮｂＯ_３等を主成分とした誘電体磁器組成物から構成される。
本実施形態では、上記の誘電体粒子は、所望の特性に応じて、添加成分元素を含有してもよい。さらにＳｉ、Ｂ、Ｌｉを含む酸化物を含有してもよい。

図４は、図３の一部を示す拡大断面図である。本発明の一実施形態において、誘電体層２の厚みは、中央部から第１及び第２の側面に向かって大きくなる。前記誘電体層２の中央部の厚みｄ_１、第１及び第２の側面方向の端部の厚みｄ_２において、ｄ_１に対するｄ_２の比（ｄ_２／ｄ_１）は１以上である。中央部から端部にかけての誘電体層２の厚み分布は、特に制限されず、増減を伴いつつも、全体として大きくなっていれば良い。尚、両端部から２０μｍ内側における厚みが、端部からもう一方の端部までの厚みの平均値よりも大きくなると好ましい。

誘電体厚みは、素体本体１０の断面を５，０００倍（視野領域２５μｍ×２０μｍ）の走査型電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージを分割して測定することができる。より具体的には、誘電体層２を幅方向もしくは積層方向に２０μｍ間隔の地点でその厚さを測定することができる。

ｄ_１は、複数の誘電体層２の中央部における厚みの平均値である。ｄ_２は、複数の誘電体層２の側面部方向の端部における厚みの平均値である。一方の積層最外層から数えて第ｋ層目の誘電体層２中央部の厚みをｄ_１−ｋ、外部電極６と接続しない端部の厚みｄ_２‐ｋすると、ｋ＝１〜ｎにおいてｄ_１−ｋ＜ｄ_２−ｋを満足する事が好ましい

積層方向中央領域とは、誘電体層２の積層数をｎとしたとき、第ｎ／２層（ただし、ｎが奇数の場合には、第ｎ／２＋０．５層）目を中心として、上下それぞれ［０．０５×ｎ］層以下を含む領域を意味する。（［］はガウス記号を示す。）

第ｋ層目における誘電体厚み比（ｄ_２−ｋ／ｄ_１−ｋ）は、積層方向中央領域における誘電体厚み比（ｄ_{２−ｎ／２}／ｄ_{１−ｎ／２}）が積層最外層における誘電体厚み比（ｄ_２−１／ｄ_１−１）及び（ｄ_２−ｎ／ｄ_１−ｎ）よりも大きく、積層最外層から積層方向中央領域に向かって大きくなる分布であると好ましい。尚、滑らかな分布である必要はなく、増減を伴いつつも、全体として大きくなっていれば良い。又、第ｎ／２層目における誘電体厚み比が最大値となる必要はなく、最大値となる層が積層方向中央領域の範囲内に存在すれば発明の効果が得られる。
又、積層方向中央領域における中央部の厚みの平均値ｄ_１、側面部方向の端部の厚みの平均値ｄ_２において、（ｄ_２／ｄ_１）が１．１５〜１．３０である事が好ましい。

ｄ_１、ｄ_２は、目的や用途に応じ適宜決定すればよい。好ましくは、０．１５〜０．８μｍ、より好ましくは、０．２〜０．５μｍである。誘電体層２を挟む２層の内部電極層３の長さが異なっても良く、その場合は、内側に位置する内部電極層３の端部から誘電体層２を挟むもう一方の内部電極との距離をｄ_２とすればよい。
誘電体層２の積層数は目的や用途に応じ適宜決定すればよい。このましくは１００層以上である。さらに好ましくは、２００層以上である。

内部電極層３に含有される導電材は特に限定されないが、たとえば、Ｎｉ，Ｃｕ，Ｎｉ−Ｃｕ合金、Ａｇ−Ｐｄ合金等を用いる事ができる。

内部電極層３の厚みは目的や用途に応じ適宜決定すればよい。内部電極層３の中央部の
厚みが、側面部７に向かって小さくなる分布である事が好ましい。中央部から端部にかけての内部電極層３の厚み分布は、特に制限されず、増減を伴いつつも、全体として小さくなっていれば良い。内部電極層３の中央部の厚みｅ_１、及び側面部方向の端部の厚みｅ_２は、目的や用途に応じ適宜決定すればよい。好ましくは、０．６μｍ以下、より好ましくは、０．４μｍ以下である。ｅ_１は、複数の内部電極層３の中央部における厚みの平均値である。ｅ_２は、複数の内部電極層３の側面部方向の端部における厚みの平均値である。

中央部、端部における誘電体層２、内部電極層３の厚みは、０．９≦（ｄ_２＋ｅ_２）／（ｄ_１＋ｅ_１）≦１．０の関係を満足することが好ましい。尚、内部電極層３の末端領域が酸化されている場合、酸化されていない領域の末端部をｅ_２とすればよい。

外層部４および側面部７は、誘電体層２とは異なる誘電体磁器組成物から構成しても良い。また、ガラスや樹脂材料で構成することもできる。外層部４および側面部７の厚みは、目的や用途に応じ適宜決定すればよく、好ましくは、１μｍ〜５０μｍ、より好ましくは、５μｍ〜４０μｍである。好ましくは、２μｍ〜２０μｍである。複数の誘電体層２および内部電極層３の厚み、長さの分布に起因する表面の凹凸を打ち消すように、外層部４および側面部７を加工することもできる。

外部電極６に含有される導電材は特に限定されないが、本発明では安価なＮｉ，Ｃｕ、これらの合金を用いることができる。又、外部電極６には、それぞれ熱硬化性樹脂と導電性粒子とを主成分とする導電性樹脂からなる樹脂電極層を設けても良い。
＜積層セラミックコンデンサの製造方法＞

本実施形態の積層セラミックコンデンサは、従来の積層セラミックコンデンサと同様に、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部電極を印刷または転写して焼き付けすることにより製造される。以下、製造方法について具体的に説明する。

まず、誘電体セラミック層を形成するための誘電体セラミック原料を準備し、これを塗料化して、誘電体セラミック層用ペーストを調製する。

誘電体セラミック原料として、まずＢａＴｉＯ_３、ＣａＺｒＯ_３、（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３、ＮａＮｂＯ_３、ＫＮｂＯ_３等を主成分とした粉末を準備する。これらの原料としては、上記した成分の酸化物やその混合物、複合酸化物を用いることができる。また、上記した酸化物や複合酸化物となる各種化合物から適宜選択して用いることができ、これらを混合して用いることもできる。各種化合物としては、たとえば、炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金属化合物等が挙げられる。

なお、誘電体セラミック原料は、いわゆる固相法、シュウ酸塩法の他、各種液相法（たとえば、水熱合成法、アルコキシド法、ゾルゲル法など）により製造されたものなど、種々の方法で製造されたものを用いることができる。

さらに、誘電体磁器組成物に上記の主成分以外の成分が含有される場合には、該成分の原料として、それらの成分の酸化物やその混合物、複合酸化物を用いることができる。

次に、上記の誘電体セラミック原料に、有機ビヒクルを混合して誘電体層用ペーストを作製する。有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。バインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の周知の各種バインダから適宜選択すればよい。有機溶剤も特に限定されず、印刷法やシート法などに応じて、ジヒドロターピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。

内部電極層用ペーストは、導電性金属や合金からなる導電材と、上記の有機ビヒクルを混合して作製する。導電材として用いる金属としてはＮｉ，Ｃｕ，Ｎｉ−Ｃｕ合金、Ａｇ−Ｐｄ合金等が使用できる。

そして、誘電体層用ペーストを印刷法等によりグリーンシート形状とし、そのグリーンシート上に内部電極層用ペーストを印刷して内部電極層パターンを形成する。
このようにして得られた内部電極層パターン印刷済みのグリーンシートを複数積層し、直方体状になるよう切断する。
本発明の一実施形態に係るグリーンチップ工程は、焼成後に側面部７となる領域を、たとえばドクターブレード法によって、側面が並んだ面の全体に誘電体層用ペーストを塗布する事で作製し、グリーンチップを得る。しかし、本発明の効果は構造体にあり、本発明の構造体が作製できる方法であれば、積層工程で側面部７となる領域を形成してもよい。

次に、得られたグリーンチップを脱バインダ工程に供し、加熱によって有機成分を除去する。その後、焼成工程、アニール工程を経て、素体本体１０となる。

脱バインダ工程における条件としては、昇温速度を好ましくは１０〜３００℃／時間、保持温度を好ましくは５００〜８００℃、温度保持時間を好ましくは０．５〜２４時間とする。また、雰囲気は、空気もしくは還元性雰囲気とする。

本発明の一実施形態に係る焼成工程は、誘電体層２及び内部電極層３を所望の厚み分布にするため、温度及び加圧プロファイルの制御や焼成治具の選定により、焼成工程中の試料内部に温度分布及び応力分布を与えることが可能な、特殊なホットプレス焼結法が用いられる。しかし、本発明の効果は構造体にあり、本発明の構造体が作製できる方法であれば、どのような誘電体セラミックペースト、内部電極ペースト、各種焼成方法を用いても良く、例えばローラーハースキルン焼成、熱間等方圧加圧焼成、バッチ炉焼成等が例示される。

本発明の一実施形態に係るホットプレス焼成装置は、図５、図６に示すように連続式高速ホットプレス焼成である。

図５に示すように本発明の一実施形態における連続式高速ホットプレス焼成炉は、加圧パンチ加熱室２０、加圧室２１、パンチ２２、ステージ２３、ヒーター２４、プッシャー２５、受け２６からなり、積層体試料２７は高強度プレート２８の上に乗せられ、高強度プレートはセラミック台２９の上とパンチ２３の底部に備え付けられる。

図６に示すように本発明における連続式高速ホットプレス焼成炉は、加圧パンチ加熱室２０で１１００℃から１３００℃に過熱された、パンチ２２と高強度プレート２８が、プッシャー２５によってステージ２３に送られた、セラミック台２９と高強度プレート２８との上に乗せられた積層体試料２７を加圧加熱することによって焼結を行う。焼結後の積層体試料は受け２６によって加圧室２１の外に出される。

焼成条件としては、例えば７０００℃／ｈ以上１０００００℃／ｈ以下の昇温速度で、１．０ＭＰａ以上８０ＭＰａ以下の加圧量の条件が例示される。

焼成雰囲気は、加湿したＮ_２ガス（酸素分圧：１．０×１０^−７〜１．０×１０^−２Ｐａ）とすることが好ましい。酸素分圧が低すぎると、脱バインダ工程で残ったカーボンが焼成工程でも残留してしまうと共に、アニール条件が高温側にシフトしてしまい好ましくない。逆に高くなると導電性金属の酸化がおこり好ましくない。

上述の高強度プレートとしてはタングステンカーバイド、シリコンカーバイド、シリコンナイトライド等の熱衝撃に強く、曲げ強度の大きな材料が例示される。試料との反応性の観点からシリコンカーバイドを用いることが好ましい。

上述の加圧パンチとしては、シリコンカーバイド、アルミニウムナイトライド等の熱伝導度の高い材料が例示される。耐熱性、熱伝導度の観点からシリコンカーバイドを用いることが好ましい。

上述のセラミック台としては、安定化ジルコニア、アルミナ、シリコンナイトライド等の熱伝導度の低い材料が例示される。耐熱衝撃性、熱伝導度の観点から安定化ジルコニア、シリコンナイトライドを用いることが好ましい。

アニール工程における保持温度は、好ましくは６５０〜１１００℃であり、保持時間は、好ましくは０．１〜２０時間である。また、アニール工程の雰囲気は、加湿したＮ_２ガス（酸素分圧：１．０×１０^−３〜１．０Ｐａ）とすることが好ましい。

上記した脱バインダ工程、焼成工程およびアニール工程において、Ｎ_２ガスや混合ガス等を加湿する場合には、たとえばウェッター等を使用すればよい。

脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立に行なってもよい。尚、必要に応じて焼成工程、アニール工程を複数回実施してもよい。
また、１回以上焼成工程、アニール工程を実施した後に誘電体層用ペーストやガラスを塗布し、熱処理することで、外層部４及び側面部７を形成してもよい。

上記のようにして得られた素体本体１０に、たとえばバレル研磨やサンドブラストなどにより端面研磨を施し、外部電極用ペーストを印刷ないし転写して焼成し、外部電極６を形成する。そして必要に応じ、外部電極６の外面にめっき等により被覆層を形成する。

このようにして製造された本発明の積層型セラミック電子部品は、ハンダ付等によりプ
リント基板上などに実装され、各種電子機器等に使用される。

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々
に改変することができる。

たとえば、上述した実施形態では、本発明に係る積層型セラミック電子部品として積層セラミックコンデンサを例示したが、本発明に係る積層型セラミック電子部品としては、積層セラミックコンデンサに限定されず、積層バリスタ、積層サーミスタ等が例示される。

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。

本実施例では、（Ｂａ_０．９６Ｃａ_０．０４）（Ｔｉ_０．９４Ｚｒ_０．０６）Ｏ_３＋ＭｇＯ（０．１質量部）＋ＭｎＯ（０．３質量部）＋Ｙ_２Ｏ_３（０．４質量部）＋ＳｉＯ_２（０．３質量部）＋Ｖ_２Ｏ_５（０．０５質量部）の組成の誘電体層２を有する積層型セラミック電子部品を製造した。

まず、粒径０．１〜１μｍのＢａＴｉＯ_３、ＣａＴｉＯ_３、ＢａＺｒＯ_３、ＭｇＣＯ_３、
ＭｎＣＯ_３、Ｙ_２Ｏ_３、ＳｉＯ_２の材料粉末を、ボールミルにより１６時湿式混合し、乾燥することによって誘電粉末を用意した。

得られた誘電体セラミック原料：１００質量部と、ポリビニルブチラール樹脂：１０質量部と、可塑剤としてのジオクチルフタレート（ＤＯＰ）：５質量部と、溶媒としてのプロパノール：１００質量部とをボールミルで混合してペースト化し、誘電体層用ペーストを得た。

次いで、平均粒径０．１０μｍのＮｉ粒子１００質量部に対し、有機ビヒクル（エチルセルロース８質量部とミネラルスピリット４０質量部をジヒドロターピネオール５２質量部に溶解したもの）４０質量部を３本ロールにより混練してペースト化し、内部電極層用ペーストを得た。

得られた誘電体セラミック層用ペーストを用いて、ＰＥＴフィルム上に、ドクターブレード法によりシート成形を行い、乾燥することにより、グリーンシートを形成した。この上に内部電極用ペーストを印刷した後、ＰＥＴフィルムからシートを剥離した。次いで、内部電極層パターン層印刷済みグリーンシート（２４２枚）、外層部用グリーンシート（内部電極層用ペーストを印刷しないもの）とを積層、圧着して、グリーン積層体を得た。

次いで、得られた複数のグリーン積層体を、ダイシングソーを適用して切断し、側面部７が同一平面に配置するように並べ、誘電体層用ペーストをドクターブレード法により塗布した。もう一方の側面部７も同様に塗布を行うことでグリーンチップを得た。

続いて、脱バインダ工程を実施した。
脱バインダ工程は、下記条件にて行なった。
昇温速度：５０℃／時間
保持温度：７５０℃
保持時間：２時間
降温速度：２００℃／時間
雰囲気：６．０×１０^−１７Ｐａ

脱バインダ後のチップを、高強度プレート２８で挟み、ホットプレス焼成装置を用いて焼成し、焼結体チップを得た。

得られた高強度プレート２８上の脱バイ後の積層体チップを、図５に示したホットプレス焼成装置を用いて、下記の条件にて行った。
昇温速度：２５０００°Ｃ／時間
保持温度：１１００℃
保持時間：０．２時間
降温速度：２０００℃／時間
加圧量：１０ＭＰａ
雰囲気：２．０×１０^−５Ｐａ

上述したホットプレス焼成装置の治具材種として、本実施例ではパンチ２２としては、シリコンカーバイドを用い、セラミック台２９としてはシリコンナイトライドを用いた。

このように焼結させた積層体を、無加圧のバッチ炉を用いて、下記の条件にてアニールを行った。
昇降温速度：２００℃／時間
保持温度：９００℃
保持時間：１時間
雰囲気：２．０×１０^−２Ｐａ

なお、脱バイ工程、焼成工程およびアニール工程の雰囲気は、Ｈ_２と加湿したＮ_２との混合雰囲気とした。

アニール後の焼結体チップに、バレル研磨にて端面研磨を施し、Ｃｕ端子電極用ペーストを焼き付けて端子電極６を形成し、実施例１に係る積層セラミックコンデンサを形成した。

得られた積層セラミックコンデンサの端子電極部を除いたサイズは、０．６ｍｍ×０．３ｍｍ×０．２２ｍｍであった。
＜誘電体厚み評価＞

得られた積層セラミックコンデンサに対して、端子電極を形成した面と平行な面で切断し、断面を走査型電子顕微鏡（ＳＥＭ）で５，０００倍（１視野領域 縦２５μｍ×横２０μｍ）で分割して観察した。誘電体層２の幅方向の厚み分布は、視野毎に任意部分の誘電体厚み３００点を計測し平均値を求めることで、２０μｍ毎の誘電体厚みを導出した。実施例１に対する測定結果を図７に示す。誘電体層２４１層に対する測定結果の誘電体層２中央部の厚み平均値をｄ_１、側面部方向端部の厚み平均値をｄ_２とした。また、誘電体層２の端部からもう一方の端部までの平均値を求め、これをｄ_ＡＶＥとした。結果を表１に示す。
＜信頼性評価＞

高温加速寿命試験（ＨＡＬＴ：Ｈｉｇｈｌｙ Ａｃｃｅｌｅｒａｔｅｄ Ｌｉｆｅ Ｔｅｓｔ）を実施した。３０個の試料について、温度１４０℃で４Ｖの電圧を印加する高温負荷寿命試験を行い、試験を開始してから絶縁抵抗値が１０^５Ωとなるまでの時間の平均故障時間（ＭＴＴＦ：Ｍｅａｎ Ｔｉｍｅ Ｔｏ Ｆａｉｌｕｒｅ）と、バラつきの小ささの指標であるｍ値を測定した。ＭＴＴＦは２０ｈ以上、ｍ値は３以上であると好ましい。さらに好ましくは、ＭＴＴＦ４０ｈ以上、ｍ値４以上である。
＜比較例１＞

グリーンシートの厚みを０．９倍に変更する他は、実施例１と同様にグリーンチップを作製した。また、焼成工程ではバッチ炉を使用し、無加圧条件で行った他は実施例１と同様の条件とした。
下記の条件にて焼成を行った。
昇温速度：２００００°Ｃ／時間
保持温度：１１００℃
保持時間：１．０時間
降温速度：１０００℃／時間
雰囲気：２．０×１０^−５Ｐａ

＜比較例２＞
素体本体１０の側面部７をグリーンシートの積層工程で形成し、その後８５℃、１０００ｋｇｆ／ｃｍ^２の条件で等圧加圧成形を行い、誘電体層２の端部の厚みが中央部に比べて薄くなるように処理する他は、比較例１と同様の条件で作製した。
実施例１、比較例１、比較例２の結果を表１、図７に示す。

表１、図７を見れば明らかなように、誘電体層２が側面部に向かって厚くなる分布であると、信頼性が良好であることがわかる。一方、比較例１は、誘電体層２の厚み平均値が実施例よりも大きく、ばらつきの少ない厚み分布ではあるが、ＭＴＴＦは短く、ｍ値も低い。
比較例２は、誘電体層２が側面部に向かって薄くなる分布であり、さらに信頼性が悪化している。このように、誘電体層２の絶縁強度の劣化は、端部における電界集中が支配的であることが分かる。又、実施例１の分布であれば、誘電体層２の厚み平均値は厚くならないので、静電容量を下げる事なく良好な信頼性を得る事ができる。
＜実施例２＞

図５に示すホットプレス焼成装置を用いた焼成工程において、上部の高強度プレート２８を、シリコンカーバイド、下部の高強度プレート２８を、シリコンカーバイドと比較して熱伝導率の低いタングステンカーバイドとした他は、実施例１と同様に作製した。熱伝導率の高い下部に接する面の方が高温になり、焼成中の試料の上下に温度勾配を生じさせることで、外層側からもう一方の外層側に向かって誘電体中央部と端部の厚み比が大きくなる分布を形成した。

＜実施例３＞
ホットプレス焼成装置を用いた焼成工程において、加圧量を下記の示す条件で行うほかは、実施例１と同様に作製した。
加圧量：焼成工程開始時：３ＭＰａ
９００℃到達〜終了時まで：１０ＭＰａ

実施例１〜３の試料に対して、一方の外層から数えて第ｋ層目の誘電体層２中央部の厚みをｄ_１−ｋ、側面部方向端部の厚みｄ_２‐ｋとし、第ｋ層目における誘電体厚み比（ｄ_２−ｋ／ｄ_１−ｋ）を２０層毎に測定した。厚み分布の測定結果を図８に示す。

表２、図８を見れば明らかなように、誘電体層２の中央部の厚みと、端部の厚みの比が、積層最外層から積層方向中央領域に向かって大きくなる分布となる実施例３は、ｍ値が高く、バラつきが小さい事が分かる。
＜実施例４〜８＞

ホットプレス焼成装置を用いた焼成工程において、保持温度と９００℃から終了時までの加圧量を表３に記す条件で行うほかは、実施例３と同様に作製した。積層方向中央領域（第１０９層目から第１３３層目）における、誘電体層２の中央部の厚みと、側面部方向端部の厚みの比（ｄ_２／ｄ_１）を測定し、信頼性試験結果と共に表３に示す。

表３を見れば明らかなように、積層方向中央領域におけるｄ_１と端部の厚みｄ_２の比（ｄ_２／ｄ_１）が１．１５〜１．３０の範囲内である実施例４〜７は、特に優れた信頼性を有する事が分かる。
＜実施例９〜１１＞

ホットプレス焼成装置を用いた焼成工程において温度保持工程の開始から終了にかけて加圧量を徐々に下げた。保持工程開始及び保持工程終了時の加圧量を表４に示す。
冷却工程においては、保持工程終了時の加圧量を維持した。
その他の条件は実施例１と同条件のホットプレス焼成を行った。

誘電体層２の緻密化が終了する前にホットプレス焼成工程の加圧量を徐々に低下させていくと、内部電極層３が試料の中心部へ収縮する事を利用して、内部電極層３の中央部の厚みが側面部に向かって小さくなる分布を形成した。

＜内部電極層厚み評価＞
得られた積層セラミックコンデンサに対して、誘電体層厚み評価と同様に、走査型電子顕微鏡（ＳＥＭ）を用いて、内部電極層全２４２層に対する測定結果の内部電極層３中央部の厚み平均値ｅ_１、側面部方向端部の厚み平均値ｅ_２を計測した。

＜耐熱衝撃性評価＞
３００℃となるように設定したはんだ槽を用いて、積層セラミックコンデンサを約１秒間はんだ槽に漬けて行い、浸漬後の試料について、実体顕微鏡を用いて１００倍の倍率で観察し、クラックの有無を確認し、不良個数を求めた。試料数は１００個とした。尚、１００個中５個以下であれば民生機器用途において十分な信頼性を有する。

表４を見れば明らかなように、内部電極層３の中央部の厚みが側面部に向かって小さくなると、耐熱衝撃性が向上する事がわかる。
＜実施例１２〜１４＞

ホットプレス焼成装置を用いた焼成工程において、保持工程終了後から８００℃まで下がる間にかけて、加圧量を徐々に下げた。
８００℃における加圧量を表５に示す条件で行ったほかは、実施例１１と同様に作製した。誘電体層２４１層に対する測定結果の誘電体層２中央部の厚み平均値ｄ_１、端部の厚み平均値ｄ_２、内部電極層（全２４２層）に対する測定結果の内部電極層３中央部の厚み平均地ｅ_１、端部の厚み平均値ｅ_２を測定し、（ｄ_２＋ｅ_２）／（ｄ_１＋ｅ_１）を求めた。耐熱衝撃試験は、はんだ槽への浸漬を３回に増やし、より過酷な熱衝撃を与えた。実施例１１〜１４に対する結果を表５に示す。

表５を見れば明らかなように、０．９≦（ｄ_２＋ｅ_２）／（ｄ_１＋ｅ_１）≦１．０の関係を満足すると、耐熱衝撃性がより一層向上する事が分かる。

本発明は、信頼性及び耐熱衝撃性の優れた積層型セラミック電子部品を提供できる。また、本発明は積層セラミックコンデンサに限らず、その他の表面実装型電子部品、たとえば、バリスタ、サーミスタ、ＬＣ複合部品などにも適用可能である。

１・・・積層型セラミック電子部品
２・・・誘電体層
３・・・内部電極層
４・・・外層部
５・・・端部
６・・・外部電極
７・・・側面部
１０・・・素体本体
１０ａ・・・第１の主面
１０ｂ・・・第２の主面
１０ｃ・・・第１の側面
１０ｄ・・・第２の側面
１０ｅ・・・第１の端面
１０ｆ・・・第２の端面
２０・・・加圧パンチ加熱室
２１・・・加圧室
２２・・・パンチ
２３・・・ステージ
２４・・・ヒーター
２５・・・プッシャー
２６・・・受け
２７・・・積層体試料
２８・・・高強度プレート
２９・・・セラミック台

Claims (5)

1. 長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び高さ方向に沿って延びる第１及び第２の側面と、幅方向及び高さ方向に沿って延びる第１及び第２の端面とを有する直方体状の素体本体と、前記第１の端面または前記第２の端面に露出するように、前記セラミック素体の内部に、誘電体層を介して高さ方向に互いに対向する一対の内部電極層とを備え、
   前記誘電体層の厚みが、中央部から、前記第１及び第２の側面に向かって大きくなる事を特徴とする、積層型セラミック電子部品。
2. 前記誘電体層の中央部の厚みをｄ１、前記第１及び第２の側面方向の誘電体層端部の厚みをｄ２とし、ｄ１に対するｄ２の比（ｄ２／ｄ１）は、積層最外層から積層方向中央領域に向かって大きくなる事を特徴とする、請求項１に記載の積層型セラミック電子部品。
3. 前記積層方向中央領域において、誘電体中央部の厚みｄ１と前記第１及び第２の側面方向の誘電体層端部の厚みｄ２の比（ｄ２／ｄ１）が１．１５〜１．３０である事を特徴とする、請求項２に記載の積層型セラミック電子部品。
4. 前記内部電極層の厚みが、中央部から前記第１及び第２の側面に向かって小さくなる事を特徴とする、請求項１から３の何れか１項に記載の積層型セラミック電子部品。
5. 前記内部電極層の中央部の厚みをｅ１、前記第１及び第２の側面方向の内部電極層端部の厚みをｅ２としたとき、前記誘電体層の中央部の厚みｄ１、前記第１及び第２の側面方向の誘電体層端部の厚みｄ２との間に０．９≦（ｄ２＋ｅ２）／（ｄ１＋ｅ１）≦１．０の関係を満足する事を特徴とする、請求項４に記載の積層型セラミック電子部品。

Images