JP2003264119A - 積層セラミック電子部品、積層セラミック電子部品の製造方法、及び、積層セラミック電子部品の製造装置 - Google Patents
積層セラミック電子部品、積層セラミック電子部品の製造方法、及び、積層セラミック電子部品の製造装置Info
- Publication number
- JP2003264119A JP2003264119A JP2002063408A JP2002063408A JP2003264119A JP 2003264119 A JP2003264119 A JP 2003264119A JP 2002063408 A JP2002063408 A JP 2002063408A JP 2002063408 A JP2002063408 A JP 2002063408A JP 2003264119 A JP2003264119 A JP 2003264119A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- ceramic electronic
- support substrate
- manufacturing
- internal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】構造欠陥の発生を抑え得る積層セラミック電子
部品を製造し得る方法を提供する。 【解決手段】セラミック基体１１と、内部電極２０１、
２０２とを含む。内部電極２０１、２０２は、複数であ
り、セラミック基体１１の内部に埋設され、内部電極２
０１、２０２のそれぞれは、セラミック基体１１の厚み
方向に間隔を隔てて層状に備えられている。セラミック
基体２の厚み方向の中心を基準として、上側に備えられ
た内部電極２０１、２０２は、下側に備えられた内部電
極２０１、２０２と反対方向に湾曲している。
部品を製造し得る方法を提供する。 【解決手段】セラミック基体１１と、内部電極２０１、
２０２とを含む。内部電極２０１、２０２は、複数であ
り、セラミック基体１１の内部に埋設され、内部電極２
０１、２０２のそれぞれは、セラミック基体１１の厚み
方向に間隔を隔てて層状に備えられている。セラミック
基体２の厚み方向の中心を基準として、上側に備えられ
た内部電極２０１、２０２は、下側に備えられた内部電
極２０１、２０２と反対方向に湾曲している。
Description
【０００１】
【発明の属する技術分野】本発明は、積層セラミック電
子部品、その製造方法、及び、この製造方法の実施に直
接用いられる製造装置に関する。更に詳しくは、静水圧
による等方向加圧技術に関する。
子部品、その製造方法、及び、この製造方法の実施に直
接用いられる製造装置に関する。更に詳しくは、静水圧
による等方向加圧技術に関する。
【０００２】
【従来の技術】積層コンデンサ、積層インダクタ、積層
アルミナ基板、積層バリスタ、積層圧電（電歪）素子な
どの電子部品は、内部電極パターンを印刷したセラミッ
クグリーンシート（未焼成セラミックシート）を所定枚
数積層して積層体を構成し、積層体をラミネート（加熱
圧縮一体化）し、その後、切断し、脱脂し、焼成する工
程を経て製造される。
アルミナ基板、積層バリスタ、積層圧電（電歪）素子な
どの電子部品は、内部電極パターンを印刷したセラミッ
クグリーンシート（未焼成セラミックシート）を所定枚
数積層して積層体を構成し、積層体をラミネート（加熱
圧縮一体化）し、その後、切断し、脱脂し、焼成する工
程を経て製造される。
【０００３】ラミネート前の積層体は、内部電極パター
ンを印刷したセラミックグリーンシートが積層された状
態であるから、内部電極が備えられている部分と、内部
電極が備えられていない部分との間に、密度差がある。
この密度差は、焼成後の積層体の形状歪みや構造欠陥の
原因となり、素体のポア、デラミネーション等の内部欠
陥、外観不良、ショート不良等を引き起こし、歩留りの
低下、及び、信頼性の低下を招く。
ンを印刷したセラミックグリーンシートが積層された状
態であるから、内部電極が備えられている部分と、内部
電極が備えられていない部分との間に、密度差がある。
この密度差は、焼成後の積層体の形状歪みや構造欠陥の
原因となり、素体のポア、デラミネーション等の内部欠
陥、外観不良、ショート不良等を引き起こし、歩留りの
低下、及び、信頼性の低下を招く。
【０００４】そこで、この問題を解決する手段として、
ラミネート工程において、積層体に静水圧を等方向加圧
することにより、積層体の内部の密度を均一にする技術
が知られている。この種の技術としては、常温で静水圧
を加圧するＣＩＰ（Cold Isostatic Pressing）や，高
温で静水圧を加圧するＷＩＰ（Warm Isostatic Pressin
g）等がある。
ラミネート工程において、積層体に静水圧を等方向加圧
することにより、積層体の内部の密度を均一にする技術
が知られている。この種の技術としては、常温で静水圧
を加圧するＣＩＰ（Cold Isostatic Pressing）や，高
温で静水圧を加圧するＷＩＰ（Warm Isostatic Pressin
g）等がある。
【０００５】例えば、特開平８−２５５７２８号公報
は、積層体をポリエチレンなどのプラスチックフイルム
のパックに入れて、真空で熱シールすることにより密閉
し、その後に６０〜８５℃の温度で（１００〜３００）
×９．８×１０4Ｐａの静水圧を等方向加圧する技術を
開示している。
は、積層体をポリエチレンなどのプラスチックフイルム
のパックに入れて、真空で熱シールすることにより密閉
し、その後に６０〜８５℃の温度で（１００〜３００）
×９．８×１０4Ｐａの静水圧を等方向加圧する技術を
開示している。
【０００６】しかし、特開平８−２５５７２８号公報に
記載の技術では、積層体の形状が大きく歪むので、十分
な静水圧（例えば、３００×（９．８×１０4Ｐａ）以
上）を加えることができず、構造欠陥の発生を十分に抑
えることができなかった。
記載の技術では、積層体の形状が大きく歪むので、十分
な静水圧（例えば、３００×（９．８×１０4Ｐａ）以
上）を加えることができず、構造欠陥の発生を十分に抑
えることができなかった。
【０００７】別の先行技術として、特開平１１−４０４
５７号公報は、支持基板上に配置した積層体を密閉し、
１０００×（９．８×１０4Ｐａ）以上の静水圧を加え
る技術を開示している。
５７号公報は、支持基板上に配置した積層体を密閉し、
１０００×（９．８×１０4Ｐａ）以上の静水圧を加え
る技術を開示している。
【０００８】しかし、特開平１１−４０４５７号公報に
記載の技術は、積層体の下に支持基板を配置した状態で
加圧しているので、積層体の上側のみに大きな静水圧が
印加され、積層体の歪みが上側に集中する。
記載の技術は、積層体の下に支持基板を配置した状態で
加圧しているので、積層体の上側のみに大きな静水圧が
印加され、積層体の歪みが上側に集中する。
【０００９】このため、積層体の上側のみが大きく歪む
ので、上側において構造欠陥が生じ易くなるという問題
があった。また、積層体の上側のみが大きく歪むので、
上下面の対称性が著しく悪くなり、外観不良が発生する
という問題もあった。
ので、上側において構造欠陥が生じ易くなるという問題
があった。また、積層体の上側のみが大きく歪むので、
上下面の対称性が著しく悪くなり、外観不良が発生する
という問題もあった。
【００１０】特に、チップ積層コンデンサのような積層
型電子部品を多層、薄層化して大容量化を図る際には、
誘電体層の厚みが従来の５μｍから１〜２μｍに薄層化
され、内部電極の厚みが、従来の２μｍから、０．３〜
１μｍに薄層化され、積層数が５００〜１０００層に増
加される。このため、内部電極が形成されている部分と
形成されていない部分との間での密度差が大きくなり、
その密度差が元で、形状の歪みや、内部に発生する構造
欠陥が多数発生するようになった。
型電子部品を多層、薄層化して大容量化を図る際には、
誘電体層の厚みが従来の５μｍから１〜２μｍに薄層化
され、内部電極の厚みが、従来の２μｍから、０．３〜
１μｍに薄層化され、積層数が５００〜１０００層に増
加される。このため、内部電極が形成されている部分と
形成されていない部分との間での密度差が大きくなり、
その密度差が元で、形状の歪みや、内部に発生する構造
欠陥が多数発生するようになった。
【００１１】このため、例えば、積層コンデンサにおい
て、積層体の積層数を増大（例えば、３００〜５００層
以上）すると同時に、セラミックグリーンシートを内部
電極と同程度に薄く（例えば、２μｍ以下）することに
より、小型化と大容量化とを図った場合には、内部電極
が形成されている部分と、形成されていない部分との間
の密度差が非常に大きくなり、積層体の上側の歪みや構
造欠陥が著しく大きくなっていた。
て、積層体の積層数を増大（例えば、３００〜５００層
以上）すると同時に、セラミックグリーンシートを内部
電極と同程度に薄く（例えば、２μｍ以下）することに
より、小型化と大容量化とを図った場合には、内部電極
が形成されている部分と、形成されていない部分との間
の密度差が非常に大きくなり、積層体の上側の歪みや構
造欠陥が著しく大きくなっていた。
【００１２】
【発明が解決しようとする課題】本発明の課題は、構造
欠陥の発生を抑え得る積層セラミック電子部品、その製
造方法、及び、この製造方法の実施に直接用いられる製
造装置を提供することである。
欠陥の発生を抑え得る積層セラミック電子部品、その製
造方法、及び、この製造方法の実施に直接用いられる製
造装置を提供することである。
【００１３】本発明のもう一つの課題は、外観不良の発
生を抑え得る積層セラミック電子部品、その製造方法、
及び、この製造方法の実施に直接用いられる製造装置を
提供することである。
生を抑え得る積層セラミック電子部品、その製造方法、
及び、この製造方法の実施に直接用いられる製造装置を
提供することである。
【００１４】本発明の更にもう一つの課題は、作業性に
優れた積層セラミック電子部品の製造方法を提供するこ
とである。
優れた積層セラミック電子部品の製造方法を提供するこ
とである。
【００１５】本発明の更にもう一つの課題は、本発明の
積層セラミック電子部品の製造に適した、積層セラミッ
ク電子部品の製造装置を提供することである。
積層セラミック電子部品の製造に適した、積層セラミッ
ク電子部品の製造装置を提供することである。
【００１６】
【課題を解決するための手段】上述した課題を解決する
ため、本発明は、積層セラミック電子部品、積層セラミ
ック電子部品の製造方法、及び、積層セラミック電子部
品の製造装置を開示する。
ため、本発明は、積層セラミック電子部品、積層セラミ
ック電子部品の製造方法、及び、積層セラミック電子部
品の製造装置を開示する。
【００１７】１．積層セラミック電子部品
本発明の積層セラミック電子部品は、セラミック基体
と、内部電極とを含む。
と、内部電極とを含む。
【００１８】内部電極は、複数であり、それぞれは、セ
ラミック基体の厚み方向に間隔を隔てて、その内部に層
状に埋設されている。
ラミック基体の厚み方向に間隔を隔てて、その内部に層
状に埋設されている。
【００１９】セラミック基体の厚み方向の中心を基準と
して、上側に備えられた内部電極と、下側に備えられた
内部電極とは、互いに反対方向に湾曲している。
して、上側に備えられた内部電極と、下側に備えられた
内部電極とは、互いに反対方向に湾曲している。
【００２０】上述した本発明の積層セラミック電子部品
によれば、次のような作用及び効果が得られる。
によれば、次のような作用及び効果が得られる。
【００２１】まず、内部電極は、複数であり、セラミッ
ク基体の内部に、層状に備えられている。このため、セ
ラミック基体の有する特性に応じた各種のセラミック電
子部品を得ることができる。たとえば、誘電体セラミッ
ク基体を用いた場合には積層コンデンサ、フェライトで
なるセラミック基体を用いた場合には、積層インダク
タ、電圧非直線性セラミック基体を用いた場合には積層
バリスタ、圧電セラミック基体を用いた場合は積層圧電
（電歪）素子など、各種のセラミック電子部品を得るこ
とができる。
ク基体の内部に、層状に備えられている。このため、セ
ラミック基体の有する特性に応じた各種のセラミック電
子部品を得ることができる。たとえば、誘電体セラミッ
ク基体を用いた場合には積層コンデンサ、フェライトで
なるセラミック基体を用いた場合には、積層インダク
タ、電圧非直線性セラミック基体を用いた場合には積層
バリスタ、圧電セラミック基体を用いた場合は積層圧電
（電歪）素子など、各種のセラミック電子部品を得るこ
とができる。
【００２２】セラミック基体の厚み方向の中心を基準と
して、上側に備えられた内部電極は、下側に備えられた
内部電極と反対方向に湾曲しているので、湾曲が上側と
下側とに分散される。このため、上側又は下側の一方の
みが湾曲する場合よりも、歪み量が略１／２になるの
で、構造欠陥の発生を抑えることができる。また、上下
面がほぼ対称形状になるので、外観不良が低減する。
して、上側に備えられた内部電極は、下側に備えられた
内部電極と反対方向に湾曲しているので、湾曲が上側と
下側とに分散される。このため、上側又は下側の一方の
みが湾曲する場合よりも、歪み量が略１／２になるの
で、構造欠陥の発生を抑えることができる。また、上下
面がほぼ対称形状になるので、外観不良が低減する。
【００２３】したがって、例えば、積層コンデンサにお
いて、積層体の積層数を増大（例えば、５００層以上）
すると同時に、セラミックグリーンシートを内部電極と
同程度に薄く（例えば、２μｍ以下）することにより、
小型化と大容量化とを図った場合でも、歪み量が略１／
２になるので、構造欠陥の発生を抑え、また、外観不良
を低減することができる。
いて、積層体の積層数を増大（例えば、５００層以上）
すると同時に、セラミックグリーンシートを内部電極と
同程度に薄く（例えば、２μｍ以下）することにより、
小型化と大容量化とを図った場合でも、歪み量が略１／
２になるので、構造欠陥の発生を抑え、また、外観不良
を低減することができる。
【００２４】２．積層セラミック電子部品の製造方法
本発明の積層セラミック電子部品の製造方法は、内部電
極を介してセラミックグリーンシートを積層して積層体
を形成する。そして、積層体を密閉化した後、これを、
少なくとも２つの支持基板の間に配置する。支持基板
は、導水路を含み、導水路は、外部から積層体を支持す
る面まで導かれている。そして、導水路及び支持基板を
介して、積層体に静水圧を加える。
極を介してセラミックグリーンシートを積層して積層体
を形成する。そして、積層体を密閉化した後、これを、
少なくとも２つの支持基板の間に配置する。支持基板
は、導水路を含み、導水路は、外部から積層体を支持す
る面まで導かれている。そして、導水路及び支持基板を
介して、積層体に静水圧を加える。
【００２５】上述した本発明の積層セラミック電子部品
の製造方法によれば、次のような作用及び効果が得られ
る。
の製造方法によれば、次のような作用及び効果が得られ
る。
【００２６】まず、積層体を密閉化しているので、静水
圧を加えるための水等の媒体が積層体の内部に侵入する
ことがない。
圧を加えるための水等の媒体が積層体の内部に侵入する
ことがない。
【００２７】次に、密閉化された積層体を少なくとも２
つの支持基板間に配置し、積層体に静水圧を加えるか
ら、静水圧が積層体の両面にほぼ対称的に印加される。
したがって、積層体に歪みや、反り等の不具合が生じに
くなる。このため、構造欠陥の発生を抑え、また、外観
不良を低減することができる。
つの支持基板間に配置し、積層体に静水圧を加えるか
ら、静水圧が積層体の両面にほぼ対称的に印加される。
したがって、積層体に歪みや、反り等の不具合が生じに
くなる。このため、構造欠陥の発生を抑え、また、外観
不良を低減することができる。
【００２８】しかも、支持基板は、導水路を含み、導水
路は、外部から積層体を支持する面まで導かれている。
このため、支持基板のみならず、導水路を介しても、積
層体に静水圧が加えられる。すなわち、積層体の上下面
のうち、支持基板に接している部分は、支持基板から受
ける静水圧によって加圧され、また、導水路に接してい
る部分は、導水路を通って印加される静水圧によって加
圧される。このため、積層体に対する静水圧の対称性が
一層向上し、積層体における歪みや、反り等の不具合の
発生が、更に効果的に抑制される。
路は、外部から積層体を支持する面まで導かれている。
このため、支持基板のみならず、導水路を介しても、積
層体に静水圧が加えられる。すなわち、積層体の上下面
のうち、支持基板に接している部分は、支持基板から受
ける静水圧によって加圧され、また、導水路に接してい
る部分は、導水路を通って印加される静水圧によって加
圧される。このため、積層体に対する静水圧の対称性が
一層向上し、積層体における歪みや、反り等の不具合の
発生が、更に効果的に抑制される。
【００２９】また、上述した静水圧印加作用により、例
えば、超高圧（５００〜５０００）×９．８×１０4Ｐ
ａを加えることも可能になる。内部電極、及び、セラミ
ックグリーンシートが薄くなり（例えば、２μｍ以
下）、変形しやすくなった場合でも、超高圧（５００〜
５０００）×９．８×１０4Ｐａを加えることができ
る。
えば、超高圧（５００〜５０００）×９．８×１０4Ｐ
ａを加えることも可能になる。内部電極、及び、セラミ
ックグリーンシートが薄くなり（例えば、２μｍ以
下）、変形しやすくなった場合でも、超高圧（５００〜
５０００）×９．８×１０4Ｐａを加えることができ
る。
【００３０】更に、上述したように、静水圧が積層体の
両面にほぼ対称的に印加されるから、一枚の支持基板上
に積層体を配置した従来技術との対比において、積層体
の歪み量が略１／２になる。このため、構造欠陥の発生
を抑えることができる。また、上下面がほぼ対称形状に
なるので、外観不良が低減する。
両面にほぼ対称的に印加されるから、一枚の支持基板上
に積層体を配置した従来技術との対比において、積層体
の歪み量が略１／２になる。このため、構造欠陥の発生
を抑えることができる。また、上下面がほぼ対称形状に
なるので、外観不良が低減する。
【００３１】したがって、例えば、積層コンデンサにお
いて、積層体の積層数を増大（例えば、５００層以上）
すると同時に、セラミックグリーンシートを内部電極と
同程度に薄く（例えば、２μｍ以下）することにより、
小型化と大容量化とを図った場合でも、構造欠陥の発生
を抑え、また、外観不良を低減することができる。
いて、積層体の積層数を増大（例えば、５００層以上）
すると同時に、セラミックグリーンシートを内部電極と
同程度に薄く（例えば、２μｍ以下）することにより、
小型化と大容量化とを図った場合でも、構造欠陥の発生
を抑え、また、外観不良を低減することができる。
【００３２】積層体に静水圧を等方向加圧する方法とし
てＷＩＰを用いた場合には、積層体のセラミックグリー
ンシートを形成する有機バインダーが柔らかくなるの
で、セラミックグリーンシートと内部電極との境界面ま
で十分に加圧することが可能となる。このため、構造欠
陥の発生を更に抑えることができる。
てＷＩＰを用いた場合には、積層体のセラミックグリー
ンシートを形成する有機バインダーが柔らかくなるの
で、セラミックグリーンシートと内部電極との境界面ま
で十分に加圧することが可能となる。このため、構造欠
陥の発生を更に抑えることができる。
【００３３】ＷＩＰを施す場合の加熱温度は、有機バイ
ンダの主成分のガラス転移点（転移点が定かで無い場合
は軟化点）よりも６０℃低い温度からガラス転移点より
も３０℃高い温度の範囲が好ましい。
ンダの主成分のガラス転移点（転移点が定かで無い場合
は軟化点）よりも６０℃低い温度からガラス転移点より
も３０℃高い温度の範囲が好ましい。
【００３４】このような加熱温度を用いた場合は、加熱
温度が低すぎないので、有機バインダが十分に柔らかく
なり、等方向加圧の効果が十分に出る。また、加熱温度
が高すぎないので、積層体に含まれている溶剤がガス化
し、デラミネーション等の構造欠陥を発生させることが
ない。更に、加熱温度が高すぎないので、有機バインダ
が柔らかくなりすぎず、積層体の変形量を所定範囲内に
抑えることができ、次の切断工程で、歩留まりの低下を
抑えることができる。
温度が低すぎないので、有機バインダが十分に柔らかく
なり、等方向加圧の効果が十分に出る。また、加熱温度
が高すぎないので、積層体に含まれている溶剤がガス化
し、デラミネーション等の構造欠陥を発生させることが
ない。更に、加熱温度が高すぎないので、有機バインダ
が柔らかくなりすぎず、積層体の変形量を所定範囲内に
抑えることができ、次の切断工程で、歩留まりの低下を
抑えることができる。
【００３５】３．積層セラミック電子部品の製造装置
本発明の積層セラミック電子部品を製造する装置は、第
１の支持基板と、第２の支持基板と、結合部材とを含
む。
１の支持基板と、第２の支持基板と、結合部材とを含
む。
【００３６】第１の支持基板及び第２の支持基板は、導
水路を有し、互いに対向している。導水路は、第１の支
持基板、及び、第２の支持基板の互いに対向する面まで
導かれている。結合部材は、第１の支持基板及び第２の
支持基板を結合している。
水路を有し、互いに対向している。導水路は、第１の支
持基板、及び、第２の支持基板の互いに対向する面まで
導かれている。結合部材は、第１の支持基板及び第２の
支持基板を結合している。
【００３７】この製造装置は、本発明に係る製造方法の
実施に直接用いることができる。
実施に直接用いることができる。
【００３８】
【発明の実施の形態】１．積層セラミック電子部品
図１は本発明に係る積層セラミック電子部品の正面断面
図、図２は図１の２−２断面図である。図１、図２に示
した積層セラミック電子部品は、積層コンデンサであ
る。本発明に係る積層セラミック電子部品は、積層イン
ダクタ、積層アルミナ基板、積層バリスタ、積層圧電
（電歪）素子などであってもよい。
図、図２は図１の２−２断面図である。図１、図２に示
した積層セラミック電子部品は、積層コンデンサであ
る。本発明に係る積層セラミック電子部品は、積層イン
ダクタ、積層アルミナ基板、積層バリスタ、積層圧電
（電歪）素子などであってもよい。
【００３９】図１において、本実施例に係る積層セラミ
ック電子部品は、セラミック基体１１と、内部電極２０
１、２０２と、外部電極２２１、２２２とを含む。外部
電極２２１、２２２は、セラミック基体１１の側面に備
えられている。セラミック基体１１は、上面２１３の形
状と下面２１４の形状とが、ほぼ等しく、太鼓形状であ
る。
ック電子部品は、セラミック基体１１と、内部電極２０
１、２０２と、外部電極２２１、２２２とを含む。外部
電極２２１、２２２は、セラミック基体１１の側面に備
えられている。セラミック基体１１は、上面２１３の形
状と下面２１４の形状とが、ほぼ等しく、太鼓形状であ
る。
【００４０】内部電極２０１、２０２は、例えば５００
本（図１においては、１０本）であり、セラミック基体
１１の内部に埋設され、端部が細くなっている。内部電
極２０１は外部電極２２１に接続され、内部電極２０２
は外部電極２２２に接続されている。内部電極２０１、
２０２は、交互に配置され、セラミック基体１１の厚み
方向に間隔を隔てて層状に備えられている。例えば、内
部電極２０１、２０２は、５００層（図１においては、
１０層）である。
本（図１においては、１０本）であり、セラミック基体
１１の内部に埋設され、端部が細くなっている。内部電
極２０１は外部電極２２１に接続され、内部電極２０２
は外部電極２２２に接続されている。内部電極２０１、
２０２は、交互に配置され、セラミック基体１１の厚み
方向に間隔を隔てて層状に備えられている。例えば、内
部電極２０１、２０２は、５００層（図１においては、
１０層）である。
【００４１】セラミック基体１１の厚み方向の中心を基
準として、上側に備えられた内部電極２０１、２０２
は、下側に備えられた内部電極２０１、２０２とは互い
に反対方向に湾曲している。好ましくは、上側に備えら
れた内部電極２０１、２０２は、下側に備えられた内部
電極２０１、２０２と、ほぼ対称形状であり、弧状に湾
曲し、凹曲面が向きあっている。
準として、上側に備えられた内部電極２０１、２０２
は、下側に備えられた内部電極２０１、２０２とは互い
に反対方向に湾曲している。好ましくは、上側に備えら
れた内部電極２０１、２０２は、下側に備えられた内部
電極２０１、２０２と、ほぼ対称形状であり、弧状に湾
曲し、凹曲面が向きあっている。
【００４２】セラミック基体１１において、内部電極２
０１、２０２が形成された部分は、内部電極２０１、２
０２の分だけ、内部電極２０１、２０２が形成されてい
ない部分よりも厚くなる。例えば、内部電極２０１、２
０２の厚みをｂ、内部電極２０１、２０２間の厚みをａ
とすると、セラミック基体１１の厚み方向の中心からｎ
層目の厚みは、内部電極２０１、２０２が形成されてい
ない部分がｎａ、内部電極２０１、２０２が形成された
部分がｎ（ａ＋ｂ）となる。したがって、セラミック基
体１１の厚み方向の中心からｎ層目の内部電極２０１、
２０２の湾曲の大きさは、ｎｂとなる。この湾曲の大き
さは、セラミック基体１１の厚み方向の中心から離れる
ほど大きくなる。
０１、２０２が形成された部分は、内部電極２０１、２
０２の分だけ、内部電極２０１、２０２が形成されてい
ない部分よりも厚くなる。例えば、内部電極２０１、２
０２の厚みをｂ、内部電極２０１、２０２間の厚みをａ
とすると、セラミック基体１１の厚み方向の中心からｎ
層目の厚みは、内部電極２０１、２０２が形成されてい
ない部分がｎａ、内部電極２０１、２０２が形成された
部分がｎ（ａ＋ｂ）となる。したがって、セラミック基
体１１の厚み方向の中心からｎ層目の内部電極２０１、
２０２の湾曲の大きさは、ｎｂとなる。この湾曲の大き
さは、セラミック基体１１の厚み方向の中心から離れる
ほど大きくなる。
【００４３】図示実施例に示すように、内部電極２０
１、２０２は、複数であり、セラミック基体１１の内部
に、層状に備えられている。このため、セラミック基体
１１の有する特性に応じた各種のセラミック電子部品を
得ることができる。たとえば、誘電体セラミック基体を
用いた場合には積層コンデンサ、フェライトでなるセラ
ミック基体を用いた場合には、積層インダクタ、電圧非
直線性セラミック基体を用いた場合には積層バリスタ、
圧電セラミック基体を用いた場合は積層圧電（電歪）素
子など、各種のセラミック電子部品を得ることができ
る。
１、２０２は、複数であり、セラミック基体１１の内部
に、層状に備えられている。このため、セラミック基体
１１の有する特性に応じた各種のセラミック電子部品を
得ることができる。たとえば、誘電体セラミック基体を
用いた場合には積層コンデンサ、フェライトでなるセラ
ミック基体を用いた場合には、積層インダクタ、電圧非
直線性セラミック基体を用いた場合には積層バリスタ、
圧電セラミック基体を用いた場合は積層圧電（電歪）素
子など、各種のセラミック電子部品を得ることができ
る。
【００４４】セラミック基体１１の厚み方向の中心を基
準として、上側に備えられた内部電極２０１、２０２
は、下側に備えられた内部電極２０１、２０２と反対方
向に湾曲しているので、湾曲が上側と下側とに分散され
る。このため、上側又は下側の一方のみが湾曲する場合
よりも、歪み量が略１／２になるので、構造欠陥の発生
を抑えることができる。また、上下面がほぼ対称形状に
なるので、外観不良が低減する。
準として、上側に備えられた内部電極２０１、２０２
は、下側に備えられた内部電極２０１、２０２と反対方
向に湾曲しているので、湾曲が上側と下側とに分散され
る。このため、上側又は下側の一方のみが湾曲する場合
よりも、歪み量が略１／２になるので、構造欠陥の発生
を抑えることができる。また、上下面がほぼ対称形状に
なるので、外観不良が低減する。
【００４５】したがって、例えば、積層コンデンサにお
いて、積層体３の積層数を増大（例えば、５００層以
上）すると同時に、セラミックグリーンシート１を内部
電極２０１、２０２と同程度に薄く（例えば、２μｍ以
下）することにより、小型化と大容量化とを図った場合
でも、歪み量が略１／２になるので、構造欠陥の発生を
抑え、また、外観不良を低減することができる。
いて、積層体３の積層数を増大（例えば、５００層以
上）すると同時に、セラミックグリーンシート１を内部
電極２０１、２０２と同程度に薄く（例えば、２μｍ以
下）することにより、小型化と大容量化とを図った場合
でも、歪み量が略１／２になるので、構造欠陥の発生を
抑え、また、外観不良を低減することができる。
【００４６】２．積層セラミック電子部品の製造装置
図３は本発明に係る積層セラミック電子部品の製造装置
の正面図である。図３において、積層セラミック電子部
品の製造装置８は、第１の支持基板４１と、第２の支持
基板４２と、結合部材６１とを含む。第１の支持基板４
１と第２の支持基板４２とは、互いに対向している。結
合部材は、第１の支持基板及び第２の支持基板を結合し
ている。図示実施例では、更に、弾性部材６２を含んで
いる。
の正面図である。図３において、積層セラミック電子部
品の製造装置８は、第１の支持基板４１と、第２の支持
基板４２と、結合部材６１とを含む。第１の支持基板４
１と第２の支持基板４２とは、互いに対向している。結
合部材は、第１の支持基板及び第２の支持基板を結合し
ている。図示実施例では、更に、弾性部材６２を含んで
いる。
【００４７】図４は図３に示した製造装置に含まれる第
１及び第２の支持基板の平面図、図５は図４に示した第
１及び第２の支持基板の正面断面図である。第１の支持
基板４１は、図４及び図５に示すように、導水路４１５
と、取り付け用孔４１１〜４１４とを有する。第２の支
持基板４２は、導水路４２５と、取り付け用孔４２１〜
４２４とを有する。
１及び第２の支持基板の平面図、図５は図４に示した第
１及び第２の支持基板の正面断面図である。第１の支持
基板４１は、図４及び図５に示すように、導水路４１５
と、取り付け用孔４１１〜４１４とを有する。第２の支
持基板４２は、導水路４２５と、取り付け用孔４２１〜
４２４とを有する。
【００４８】導水路４１５（４２５）は、第１の支持基
板４１又は第２の支持基板４２の厚み方向に貫通する円
形の孔であり、第１の支持基板４１及び第２の支持基板
４２の互いに対向する面まで導かれている。
板４１又は第２の支持基板４２の厚み方向に貫通する円
形の孔であり、第１の支持基板４１及び第２の支持基板
４２の互いに対向する面まで導かれている。
【００４９】再び図３において、結合部材６１は、棒状
であり、取り付け用孔４１１〜４１４、４２１〜４２４
に挿入され、ストッパー６１１で固定されている。弾性
部材６２は、第１の支持基板４１、及び、第２の支持基
板４２の少なくとも一方をバネ押圧する。これにより、
第１の支持基板４１と第２の支持基板４２との間に備え
られる積層体には、一軸加圧Ｐ１が施される。
であり、取り付け用孔４１１〜４１４、４２１〜４２４
に挿入され、ストッパー６１１で固定されている。弾性
部材６２は、第１の支持基板４１、及び、第２の支持基
板４２の少なくとも一方をバネ押圧する。これにより、
第１の支持基板４１と第２の支持基板４２との間に備え
られる積層体には、一軸加圧Ｐ１が施される。
【００５０】支持基板４１、４２は、例えば、５０００
×（９．８×１０4Ｐａ）の静水圧に対しても形状変化
が５％以内に納められるような剛性を有することが望ま
しい。また、支持基板４１、４２は、多孔質の焼結金
属、金属網、セラミックまたは硬質プラスチックで構成
することが好ましい。
×（９．８×１０4Ｐａ）の静水圧に対しても形状変化
が５％以内に納められるような剛性を有することが望ま
しい。また、支持基板４１、４２は、多孔質の焼結金
属、金属網、セラミックまたは硬質プラスチックで構成
することが好ましい。
【００５１】図６は図３に示した製造装置に含まれる第
１及び第２の支持基板の平面図、図７は図６に示した第
１及び第２の支持基板の正面断面図である。図６、図７
において、図３乃至図５に現われた構成部分と同一の部
分については、同一の参照符号を付し、説明を省略す
る。
１及び第２の支持基板の平面図、図７は図６に示した第
１及び第２の支持基板の正面断面図である。図６、図７
において、図３乃至図５に現われた構成部分と同一の部
分については、同一の参照符号を付し、説明を省略す
る。
【００５２】図６、図７において、導水路４１５（４２
５）は、第１（第２）の支持基板４１（４２）の厚み方
向に貫通する菱形の孔である。
５）は、第１（第２）の支持基板４１（４２）の厚み方
向に貫通する菱形の孔である。
【００５３】図８は図３に示した製造装置に含まれる第
１及び第２の支持基板の平面図、図９は図８に示した第
１及び第２の支持基板の正面断面図である。図８、図９
において、図３乃至図５に現われた構成部分と同一の部
分については、同一の参照符号を付し、説明を省略す
る。
１及び第２の支持基板の平面図、図９は図８に示した第
１及び第２の支持基板の正面断面図である。図８、図９
において、図３乃至図５に現われた構成部分と同一の部
分については、同一の参照符号を付し、説明を省略す
る。
【００５４】図８、図９において、導水路４１５（４２
５）は、第１（第２）の支持基板４１（４２）に設けら
れた凹溝である。
５）は、第１（第２）の支持基板４１（４２）に設けら
れた凹溝である。
【００５５】上述した本実施例の積層セラミック電子部
品の製造装置は、棒状の結合部材６１が、取り付け用孔
４１１〜４１４、４２１〜４２４に挿入されている。こ
のため、第１の支持基板４１及び第２の支持基板４２を
スライドさせることにより、第１の支持基板４１と第２
の支持基板４２との間に積層体を確実に保持できる。ま
た、弾性部材６２を用いて、積層体に一軸加圧Ｐ１を施
すこともできる。
品の製造装置は、棒状の結合部材６１が、取り付け用孔
４１１〜４１４、４２１〜４２４に挿入されている。こ
のため、第１の支持基板４１及び第２の支持基板４２を
スライドさせることにより、第１の支持基板４１と第２
の支持基板４２との間に積層体を確実に保持できる。ま
た、弾性部材６２を用いて、積層体に一軸加圧Ｐ１を施
すこともできる。
【００５６】３．積層セラミック電子部品の製造方法
次に上述した製造装置を用いた積層セラミック電子部品
の製造方法について図１０〜図１７を参照して、詳しく
説明する。
の製造方法について図１０〜図１７を参照して、詳しく
説明する。
【００５７】本発明の積層セラミック電子部品の製造方
法は、まず、図１０に示すように、下部保護層１１０の
上に、内部電極２０１、２０２を有するセラミックグリ
ーンシート１を複数枚積層し、最後に、上部保護層１２
０を積層する。セラミックグリーンシート１は、例え
ば、平面積２００ｍｍ×２００ｍｍ、厚さ４μｍであ
る。例えば、セラミックグリーンシート１は、５００枚
積層される。
法は、まず、図１０に示すように、下部保護層１１０の
上に、内部電極２０１、２０２を有するセラミックグリ
ーンシート１を複数枚積層し、最後に、上部保護層１２
０を積層する。セラミックグリーンシート１は、例え
ば、平面積２００ｍｍ×２００ｍｍ、厚さ４μｍであ
る。例えば、セラミックグリーンシート１は、５００枚
積層される。
【００５８】図１０に示した積層工程を経ることによ
り、図１１に示すように、下部保護層１１０、セラミッ
クグリーンシート１、及び、上部保護層１２０が積層さ
れ、積層体３が形成される。この積層体３は、例えば、
一軸油圧プレスを用いて、１００×（９．８×１０4Ｐ
ａ）で加圧し、予備プレスすることが望ましい。予備プ
レスを行なうと、１０００×（９．８×１０4Ｐａ）以
上の超高圧でＣＩＰ処理を行なった場合でも、積層体自
身の歪みや変形等の発生がなく、後の切断工程における
パターンズレによる特性不良や、焼成時におけるデラミ
ネーション等の発生を防止し、高品質の積層セラミック
コンデンサを製造することができる。
り、図１１に示すように、下部保護層１１０、セラミッ
クグリーンシート１、及び、上部保護層１２０が積層さ
れ、積層体３が形成される。この積層体３は、例えば、
一軸油圧プレスを用いて、１００×（９．８×１０4Ｐ
ａ）で加圧し、予備プレスすることが望ましい。予備プ
レスを行なうと、１０００×（９．８×１０4Ｐａ）以
上の超高圧でＣＩＰ処理を行なった場合でも、積層体自
身の歪みや変形等の発生がなく、後の切断工程における
パターンズレによる特性不良や、焼成時におけるデラミ
ネーション等の発生を防止し、高品質の積層セラミック
コンデンサを製造することができる。
【００５９】また、積層体３は、積層工程において、上
側の層と、下側の層とを別々に積層し、上側の層の上下
面を反転させて下側の層に重ね合せることが更に好まし
い。このように積層することにより、積層体３は、予備
プレス後の上下方向の密度分布が対称となる。このた
め、ＣＩＰ処理による積層体３の反りや変形を更に防ぐ
ことができる。
側の層と、下側の層とを別々に積層し、上側の層の上下
面を反転させて下側の層に重ね合せることが更に好まし
い。このように積層することにより、積層体３は、予備
プレス後の上下方向の密度分布が対称となる。このた
め、ＣＩＰ処理による積層体３の反りや変形を更に防ぐ
ことができる。
【００６０】次に、図１２に示すように、積層体３を、
包装用フイルム６で覆う。包装用フイルム６としては、
例えば、ポリエチレン、サランラップ（登録商標）等の
有機材料を用いることができる。
包装用フイルム６で覆う。包装用フイルム６としては、
例えば、ポリエチレン、サランラップ（登録商標）等の
有機材料を用いることができる。
【００６１】次に、図１３に示すように、包装用フィル
ム６を真空密閉することにより、積層体３に包装用フィ
ルム６密着させ、真空包装体７を得る。
ム６を真空密閉することにより、積層体３に包装用フィ
ルム６密着させ、真空包装体７を得る。
【００６２】次に、図１４に示すように、積層セラミッ
ク電子部品の製造装置８（図３参照）を用意し、密閉化
した積層体３を支持基板４１−４２の間に配置する。積
層体３の上下面には、支持基板４１、４２から一軸加圧
Ｐ１が加えられる。この一軸加圧Ｐ１は、上述した予備
プレス（１００×（９．８×１０4Ｐａ））よりも小さ
い圧力であることが好ましい。
ク電子部品の製造装置８（図３参照）を用意し、密閉化
した積層体３を支持基板４１−４２の間に配置する。積
層体３の上下面には、支持基板４１、４２から一軸加圧
Ｐ１が加えられる。この一軸加圧Ｐ１は、上述した予備
プレス（１００×（９．８×１０4Ｐａ））よりも小さ
い圧力であることが好ましい。
【００６３】次に、ＣＩＰを施す。図１４において、金
型９２は、加圧媒体となる水９３を収納する受け金型で
あり、金型９１は、加圧用金型である。真空包装体７、
及び、積層セラミック電子部品の製造装置８は、金型９
２内に収納され、金型９１から等方向加圧（静水圧）Ｐ
２が加えられる。これにより、積層体３の上下面は、導
水路４１５、４２５及び支持基板４１、４２を介して、
加圧される。すなわち、積層体の上下面のうち、支持基
板４１、４２に接している部分は、支持基板４１、４２
からＰ１＋Ｐ２で加圧され、導水路４１５、４２５に接
している部分は、導水路４１５、４２５からＰ２で加圧
される。本発明において、静水圧は、（５００〜５００
０）×９．８×１０4Ｐａであることが好ましい。本実
施例において、静水圧は１０００×（９．８×１０4Ｐ
ａ）である。
型９２は、加圧媒体となる水９３を収納する受け金型で
あり、金型９１は、加圧用金型である。真空包装体７、
及び、積層セラミック電子部品の製造装置８は、金型９
２内に収納され、金型９１から等方向加圧（静水圧）Ｐ
２が加えられる。これにより、積層体３の上下面は、導
水路４１５、４２５及び支持基板４１、４２を介して、
加圧される。すなわち、積層体の上下面のうち、支持基
板４１、４２に接している部分は、支持基板４１、４２
からＰ１＋Ｐ２で加圧され、導水路４１５、４２５に接
している部分は、導水路４１５、４２５からＰ２で加圧
される。本発明において、静水圧は、（５００〜５００
０）×９．８×１０4Ｐａであることが好ましい。本実
施例において、静水圧は１０００×（９．８×１０4Ｐ
ａ）である。
【００６４】次に、図１５に示すように、真空包装体７
から積層体３を取り出す。この積層体３に対しては、更
に、切断、焼成工程等が施され、図１に示した積層セラ
ミック電子部品が製造される。ＣＩＰを施した後の工程
は周知であるので、説明は省略する。
から積層体３を取り出す。この積層体３に対しては、更
に、切断、焼成工程等が施され、図１に示した積層セラ
ミック電子部品が製造される。ＣＩＰを施した後の工程
は周知であるので、説明は省略する。
【００６５】図１６、図１７は、積層体が加圧される様
子を示すイメージ図である。図１６は、本実施例の積層
セラミック電子部品の製造方法を用いたものであり、図
１７は、特開平１１−４０４５７号公報に記載の技術を
用いたものである。図１６、図１７において、一点鎖線
は、セラミックグリーンシート１の変形を示している。
子を示すイメージ図である。図１６は、本実施例の積層
セラミック電子部品の製造方法を用いたものであり、図
１７は、特開平１１−４０４５７号公報に記載の技術を
用いたものである。図１６、図１７において、一点鎖線
は、セラミックグリーンシート１の変形を示している。
【００６６】図１６に示すように、本実施例の積層セラ
ミック電子部品の製造方法によれば、湾曲が上側と下側
とに分散されので、上側のみが湾曲する図１７に示した
製造方法と比べて、歪み量が略１／２になる。
ミック電子部品の製造方法によれば、湾曲が上側と下側
とに分散されので、上側のみが湾曲する図１７に示した
製造方法と比べて、歪み量が略１／２になる。
【００６７】上述した本実施例の積層セラミック電子部
品の製造方法によれば、次のような作用及び効果が得ら
れる。
品の製造方法によれば、次のような作用及び効果が得ら
れる。
【００６８】まず、積層体３を密閉化しているので、静
水圧Ｐ２を加えるための水９３等の媒体が積層体の内部
に侵入することがない。
水圧Ｐ２を加えるための水９３等の媒体が積層体の内部
に侵入することがない。
【００６９】次に、密閉化された積層体３を少なくとも
２つの支持基板４１−４２の間に配置し、積層体３に静
水圧Ｐ２を加えるから、静水圧Ｐ２が積層体３の両面に
ほぼ対称的に印加される。したがって、積層体３に歪み
や、反り等の不具合が生じにくなる。このため、構造欠
陥の発生を抑え、また、外観不良を低減することができ
る。
２つの支持基板４１−４２の間に配置し、積層体３に静
水圧Ｐ２を加えるから、静水圧Ｐ２が積層体３の両面に
ほぼ対称的に印加される。したがって、積層体３に歪み
や、反り等の不具合が生じにくなる。このため、構造欠
陥の発生を抑え、また、外観不良を低減することができ
る。
【００７０】しかも、支持基板４１、４２は、導水路４
１５、４２５を含み、導水路４１５、４２５は、外部か
ら積層体３を支持する面まで導かれている。このため、
支持基板４１、４２のみならず、導水路４１５、４２５
を介しても、積層体３に静水圧Ｐ２が加えられる。すな
わち、積層体３の上下面のうち、支持基板４１、４２に
接している部分は、支持基板４１、４２から受ける静水
圧Ｐ２によって加圧され、また、導水路４１５、４２５
に接している部分は、導水路４１５、４２５を通って印
加される静水圧Ｐ２によって加圧される。このため、積
層体３に対する静水圧Ｐ２の対称性が一層向上し、積層
体３における歪みや、反り等の不具合の発生が、更に効
果的に抑制される。
１５、４２５を含み、導水路４１５、４２５は、外部か
ら積層体３を支持する面まで導かれている。このため、
支持基板４１、４２のみならず、導水路４１５、４２５
を介しても、積層体３に静水圧Ｐ２が加えられる。すな
わち、積層体３の上下面のうち、支持基板４１、４２に
接している部分は、支持基板４１、４２から受ける静水
圧Ｐ２によって加圧され、また、導水路４１５、４２５
に接している部分は、導水路４１５、４２５を通って印
加される静水圧Ｐ２によって加圧される。このため、積
層体３に対する静水圧Ｐ２の対称性が一層向上し、積層
体３における歪みや、反り等の不具合の発生が、更に効
果的に抑制される。
【００７１】また、上述した静水圧印加作用により、例
えば、超高圧（５００〜５０００）×９．８×１０4Ｐ
ａを加えることも可能になる。内部電極２０１、２０
２、及び、セラミックグリーンシート１が薄くなり（例
えば、２μｍ以下）、変形しやすくなった場合でも、超
高圧（５００〜５０００）×９．８×１０4Ｐａを加え
ることができる。
えば、超高圧（５００〜５０００）×９．８×１０4Ｐ
ａを加えることも可能になる。内部電極２０１、２０
２、及び、セラミックグリーンシート１が薄くなり（例
えば、２μｍ以下）、変形しやすくなった場合でも、超
高圧（５００〜５０００）×９．８×１０4Ｐａを加え
ることができる。
【００７２】更に、上述したように、静水圧Ｐ２が積層
体３の両面にほぼ対称的に印加されるから、一枚の支持
基板４１、４２上に積層体３を配置した従来技術との対
比において、積層体３の歪み量が略１／２になる。この
ため、構造欠陥の発生を抑えることができる。また、上
下面がほぼ対称形状になるので、外観不良が低減する。
体３の両面にほぼ対称的に印加されるから、一枚の支持
基板４１、４２上に積層体３を配置した従来技術との対
比において、積層体３の歪み量が略１／２になる。この
ため、構造欠陥の発生を抑えることができる。また、上
下面がほぼ対称形状になるので、外観不良が低減する。
【００７３】したがって、例えば、積層コンデンサにお
いて、積層体の積層数を増大（例えば、５００層以上）
すると同時に、セラミックグリーンシート１を内部電極
２０１、２０２と同程度に薄く（例えば、２μｍ以下）
することにより、小型化と大容量化とを図った場合で
も、構造欠陥の発生を抑え、また、外観不良を低減する
ことができる。
いて、積層体の積層数を増大（例えば、５００層以上）
すると同時に、セラミックグリーンシート１を内部電極
２０１、２０２と同程度に薄く（例えば、２μｍ以下）
することにより、小型化と大容量化とを図った場合で
も、構造欠陥の発生を抑え、また、外観不良を低減する
ことができる。
【００７４】積層体３に静水圧Ｐ２を等方向加圧する方
法としてＷＩＰを用いた場合には、積層体のセラミック
グリーンシート１を形成する有機バインダーが柔らかく
なるので、セラミックグリーンシート１と内部電極２０
１、２０２との境界面まで十分に加圧することが可能と
なる。このため、構造欠陥の発生を更に抑えることがで
きる。
法としてＷＩＰを用いた場合には、積層体のセラミック
グリーンシート１を形成する有機バインダーが柔らかく
なるので、セラミックグリーンシート１と内部電極２０
１、２０２との境界面まで十分に加圧することが可能と
なる。このため、構造欠陥の発生を更に抑えることがで
きる。
【００７５】ＷＩＰを施す場合の加熱温度は、有機バイ
ンダの主成分のガラス転移点（転移点が定かで無い場合
は軟化点）よりも６０℃低い温度からガラス転移点より
も３０℃高い温度の範囲が好ましい。
ンダの主成分のガラス転移点（転移点が定かで無い場合
は軟化点）よりも６０℃低い温度からガラス転移点より
も３０℃高い温度の範囲が好ましい。
【００７６】このような加熱温度を用いた場合は、加熱
温度が低すぎないので、有機バインダが十分に柔らかく
なり、等方向加圧の効果が十分に出る。また、加熱温度
が高すぎないので、積層体に含まれている溶剤がガス化
し、デラミネーション等の構造欠陥を発生させることが
ない。更に、加熱温度が高すぎないので、有機バインダ
が柔らかくなりすぎず、積層体の変形量を所定範囲内に
抑えることができ、次の切断工程で、歩留まりの低下を
抑えることができる。
温度が低すぎないので、有機バインダが十分に柔らかく
なり、等方向加圧の効果が十分に出る。また、加熱温度
が高すぎないので、積層体に含まれている溶剤がガス化
し、デラミネーション等の構造欠陥を発生させることが
ない。更に、加熱温度が高すぎないので、有機バインダ
が柔らかくなりすぎず、積層体の変形量を所定範囲内に
抑えることができ、次の切断工程で、歩留まりの低下を
抑えることができる。
【００７７】更に、積層体３の上下面が歪むことによ
り、積層体３の上下面に凹凸が生じた場合には、支持基
板４１、４２が積層体３の上下面に生じた凸部と接し、
凸部に一軸加圧Ｐ１を与えることになる。このため、単
に静水圧Ｐ２を加えた場合よりも、積層体３の上下面に
生じる凸凹が低減し、外観不良が更に低減する。また、
次の切断工程で、歩留まりの低下を抑えることができ
る。
り、積層体３の上下面に凹凸が生じた場合には、支持基
板４１、４２が積層体３の上下面に生じた凸部と接し、
凸部に一軸加圧Ｐ１を与えることになる。このため、単
に静水圧Ｐ２を加えた場合よりも、積層体３の上下面に
生じる凸凹が低減し、外観不良が更に低減する。また、
次の切断工程で、歩留まりの低下を抑えることができ
る。
【００７８】
【発明の効果】以上述べたように、本発明によれば、次
のような効果を得ることができる。 （Ａ）構造欠陥の発生を抑え得る積層セラミック電子部
品、その製造方法、及び、この製造方法の実施に直接用
いられる製造装置を提供することができる。 （Ｂ）外観不良の発生を抑え得る積層セラミック電子部
品、その製造方法、及び、この製造方法の実施に直接用
いられる製造装置を提供することができる。 （Ｃ）作業性に優れた積層セラミック電子部品の製造方
法を提供することができる。 （Ｄ）本発明の積層セラミック電子部品の製造に適し
た、積層セラミック電子部品の製造装置を提供すること
ができる。
のような効果を得ることができる。 （Ａ）構造欠陥の発生を抑え得る積層セラミック電子部
品、その製造方法、及び、この製造方法の実施に直接用
いられる製造装置を提供することができる。 （Ｂ）外観不良の発生を抑え得る積層セラミック電子部
品、その製造方法、及び、この製造方法の実施に直接用
いられる製造装置を提供することができる。 （Ｃ）作業性に優れた積層セラミック電子部品の製造方
法を提供することができる。 （Ｄ）本発明の積層セラミック電子部品の製造に適し
た、積層セラミック電子部品の製造装置を提供すること
ができる。
【図１】本発明に係る積層セラミック電子部品の正面断
面図である。
面図である。
【図２】図１の２−２断面図である。
【図３】本発明に係る積層セラミック電子部品の製造装
置の正面図である。
置の正面図である。
【図４】図３に示した第１（第２）の支持基板の平面図
である。
である。
【図５】図３に示した第１（第２）の支持基板の正面断
面図である。
面図である。
【図６】図３に示した第１（第２）の支持基板の別の平
面図である。
面図である。
【図７】図３に示した第１（第２）の支持基板の別の正
面断面図である。
面断面図である。
【図８】図３に示した第１（第２）の支持基板の更に別
の平面図である。
の平面図である。
【図９】図３に示した第１（第２）の支持基板の更に別
の正面断面図である。
の正面断面図である。
【図１０】本発明の積層セラミック電子部品の製造方法
の工程を説明する図である。
の工程を説明する図である。
【図１１】図１０に示した工程を経て得られた積層体を
示す図である。
示す図である。
【図１２】図１０に示した工程の後の工程を示す図であ
る。
る。
【図１３】図１２に示した工程の後の工程を示す図であ
る。
る。
【図１４】図１３に示した工程の後の工程を示す図であ
る。
る。
【図１５】図１４に示した工程の後の工程を示す図であ
る。
る。
【図１６】積層体が加圧される様子を示すイメージ図で
ある。
ある。
【図１７】積層体が加圧される様子を示す別のイメージ
図である。
図である。
１１ セラミック基体
２０１、２０２ 内部電極
２２１、２２２ 外部電極
２１３ 上面
２１４ 下面
Claims (11)
- 【請求項１】 セラミック基体と、内部電極とを含む積
層セラミック電子部品であって、 前記内部電極は、複数であり、それぞれは、前記セラミ
ック基体の厚み方向に間隔を隔てて、その内部に層状に
埋設されており、 前記セラミック基体の厚み方向の中心を基準として、上
側に備えられた前記内部電極と、下側に備えられた前記
内部電極とは、互いに反対方向に湾曲している積層セラ
ミック電子部品。 - 【請求項２】 請求項１に記載された積層セラミック電
子部品であって、 前記内部電極は、弧状であり、凹曲面が向きあっている
積層セラミック電子部品。 - 【請求項３】 請求項１又は２に記載された積層セラミ
ック電子部品であって、 前記内部電極は、端部が細くなっている積層セラミック
電子部品。 - 【請求項４】 請求項１乃至３の何れかに記載された積
層セラミック電子部品であって、 前記内部電極は、層数が５００層以上である積層セラミ
ック電子部品。 - 【請求項５】 第１の支持基板と、第２の支持基板と、
結合部材とを含み、積層セラミック電子部品を製造する
装置であって、 前記第１の支持基板及び前記第２の支持基板は、導水路
を有し、互いに対向しており、 前記導水路は、前記第１の支持基板、及び、前記第２の
支持基板の互いに対向する面まで導かれており、 前記結合部材は、前記第１の支持基板及び前記第２の支
持基板を結合している積層セラミック電子部品の製造装
置。 - 【請求項６】 請求項５に記載された製造装置であっ
て、 前記支持基板は、厚み方向に貫通する孔を含み、 前記孔は、前記導水路を構成する製造装置。 - 【請求項７】 請求項５に記載された製造装置であっ
て、前記支持基板は、網状である製造装置。 - 【請求項８】 請求項５に記載された製造装置であっ
て、 前記支持基板は、凹溝を含み、 前記凹溝は、前記導水路を構成する製造装置。 - 【請求項９】 請求項５乃至８の何れかに記載された製
造装置であって、 前記第１の支持基板及び前記第２の支持基板は、取り付
け用孔を含み、 前記結合部材は、棒状であり、前記取り付け用孔に挿入
されている製造装置。 - 【請求項１０】 請求項５乃至９の何れかに記載された
製造装置であって、 更に、弾性部材を含み、 前記弾性部材は、前記第１の支持基板、及び、前記第２
の支持基板の少なくとも一方を押圧する製造装置。 - 【請求項１１】 積層セラミック電子部品の製造方法で
あって、 内部電極を介してセラミックグリーンシートを積層して
積層体を形成し、 前記積層体を密閉化した後、これを、少なくとも２つの
支持基板の間に配置し、 前記支持基板は、導水路を含み、前記導水路は、外部か
ら前記積層体を支持する面まで導かれており、 前記導水路及び前記支持基板を介して、前記積層体に静
水圧を加える積層セラミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063408A JP3922436B2 (ja) | 2002-03-08 | 2002-03-08 | 積層セラミック電子部品、積層セラミック電子部品の製造方法、及び、積層セラミック電子部品の製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063408A JP3922436B2 (ja) | 2002-03-08 | 2002-03-08 | 積層セラミック電子部品、積層セラミック電子部品の製造方法、及び、積層セラミック電子部品の製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003264119A true JP2003264119A (ja) | 2003-09-19 |
| JP3922436B2 JP3922436B2 (ja) | 2007-05-30 |
Family
ID=29196690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002063408A Expired - Lifetime JP3922436B2 (ja) | 2002-03-08 | 2002-03-08 | 積層セラミック電子部品、積層セラミック電子部品の製造方法、及び、積層セラミック電子部品の製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3922436B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100822956B1 (ko) | 2005-05-25 | 2008-04-17 | 티디케이가부시기가이샤 | 적층 세라믹 콘덴서 및 그 제조방법 |
| JP2009124084A (ja) * | 2007-11-19 | 2009-06-04 | Seiko Epson Corp | セラミック多層基板の製造方法 |
| JP2009182184A (ja) * | 2008-01-31 | 2009-08-13 | Seiko Epson Corp | セラミック多層基板の製造方法 |
| JP2009182185A (ja) * | 2008-01-31 | 2009-08-13 | Seiko Epson Corp | セラミック多層基板の製造方法 |
| JP2009277800A (ja) * | 2008-05-13 | 2009-11-26 | Tdk Corp | 積層電子部品の製造方法 |
| JP4511625B1 (ja) * | 2009-10-16 | 2010-07-28 | ルビコン株式会社 | 積層コンデンサ、その製造方法、回路基板および電子機器 |
| JP2012015543A (ja) * | 2004-05-27 | 2012-01-19 | Kyocera Corp | チップ型電子部品 |
| JP2012253338A (ja) * | 2011-05-31 | 2012-12-20 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品 |
| CN103310979A (zh) * | 2012-03-13 | 2013-09-18 | 三星电机株式会社 | 多层陶瓷电子元件 |
| US20140177127A1 (en) * | 2012-12-20 | 2014-06-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| JP2014216637A (ja) * | 2013-04-26 | 2014-11-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品及びその実装基板 |
| JP2016143765A (ja) * | 2015-02-02 | 2016-08-08 | Tdk株式会社 | 積層型セラミック電子部品 |
| US10269498B2 (en) * | 2016-12-13 | 2019-04-23 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic capacitor and method of producing the same |
| US10529493B1 (en) * | 2018-08-23 | 2020-01-07 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component |
| JP2021019017A (ja) * | 2019-07-17 | 2021-02-15 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6265114B2 (ja) * | 2014-11-28 | 2018-01-24 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
-
2002
- 2002-03-08 JP JP2002063408A patent/JP3922436B2/ja not_active Expired - Lifetime
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012015543A (ja) * | 2004-05-27 | 2012-01-19 | Kyocera Corp | チップ型電子部品 |
| KR100822956B1 (ko) | 2005-05-25 | 2008-04-17 | 티디케이가부시기가이샤 | 적층 세라믹 콘덴서 및 그 제조방법 |
| JP2009124084A (ja) * | 2007-11-19 | 2009-06-04 | Seiko Epson Corp | セラミック多層基板の製造方法 |
| JP2009182184A (ja) * | 2008-01-31 | 2009-08-13 | Seiko Epson Corp | セラミック多層基板の製造方法 |
| JP2009182185A (ja) * | 2008-01-31 | 2009-08-13 | Seiko Epson Corp | セラミック多層基板の製造方法 |
| JP2009277800A (ja) * | 2008-05-13 | 2009-11-26 | Tdk Corp | 積層電子部品の製造方法 |
| TWI425537B (zh) * | 2009-10-16 | 2014-02-01 | Rubycon Corp | A stack capacitor, a manufacturing method of a stacked capacitor, a circuit board, and an electronic device |
| EP2490233A4 (en) * | 2009-10-16 | 2018-03-21 | Rubycon Corporation | Multilayer capacitor, manufacturing method thereof, circuit board, and electronic device |
| WO2011046132A1 (ja) * | 2009-10-16 | 2011-04-21 | ルビコン株式会社 | 積層コンデンサ、その製造方法、回路基板および電子機器 |
| JP2011086802A (ja) * | 2009-10-16 | 2011-04-28 | Rubycon Corp | 積層コンデンサ、その製造方法、回路基板および電子機器 |
| KR101387001B1 (ko) * | 2009-10-16 | 2014-04-18 | 루비콘 가부시키가이샤 | 적층 콘덴서, 그 제조 방법, 회로 기판 및 전자기기 |
| US8587924B2 (en) | 2009-10-16 | 2013-11-19 | Rubycon Corporation | Multilayer capacitor, manufacturing method thereof, circuit board, and electronic device |
| JP4511625B1 (ja) * | 2009-10-16 | 2010-07-28 | ルビコン株式会社 | 積層コンデンサ、その製造方法、回路基板および電子機器 |
| JP2012253338A (ja) * | 2011-05-31 | 2012-12-20 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品 |
| CN103310979A (zh) * | 2012-03-13 | 2013-09-18 | 三星电机株式会社 | 多层陶瓷电子元件 |
| US9484153B2 (en) * | 2012-12-20 | 2016-11-01 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component having a plurality of internal electrodes and method for manufacturing the same |
| US20140177127A1 (en) * | 2012-12-20 | 2014-06-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| US9049798B2 (en) | 2013-04-26 | 2015-06-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayered ceramic electronic component and board for mounting the same |
| JP2014216637A (ja) * | 2013-04-26 | 2014-11-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品及びその実装基板 |
| JP2016143765A (ja) * | 2015-02-02 | 2016-08-08 | Tdk株式会社 | 積層型セラミック電子部品 |
| US10269498B2 (en) * | 2016-12-13 | 2019-04-23 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic capacitor and method of producing the same |
| US10529493B1 (en) * | 2018-08-23 | 2020-01-07 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component |
| US10529490B1 (en) * | 2018-08-23 | 2020-01-07 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component |
| US10847319B2 (en) | 2018-08-23 | 2020-11-24 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component |
| JP2021019017A (ja) * | 2019-07-17 | 2021-02-15 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP7234841B2 (ja) | 2019-07-17 | 2023-03-08 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3922436B2 (ja) | 2007-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3922436B2 (ja) | 積層セラミック電子部品、積層セラミック電子部品の製造方法、及び、積層セラミック電子部品の製造装置 | |
| US9570237B2 (en) | Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor | |
| KR101499723B1 (ko) | 적층 세라믹 커패시터의 실장 기판 | |
| JP2001230548A (ja) | 多層セラミック基板の製造方法 | |
| JP3709802B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3711883B2 (ja) | 多層セラミック基板の製造方法 | |
| WO2011148678A1 (ja) | Ｌｃ共焼結基板及びその製造方法 | |
| CN115206681B (zh) | 多层陶瓷电容器的制备方法 | |
| EP1158549A1 (en) | Laminated body manufacturing method and laminated body pressurizing device | |
| JP2003045740A (ja) | 積層型電子部品 | |
| JP4599706B2 (ja) | 多層セラミック基板の製造方法 | |
| US6245185B1 (en) | Method of making a multilayer ceramic product with thin layers | |
| JPH06283375A (ja) | 積層電子部品の製造方法 | |
| JP4544390B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0661079A (ja) | 積層電子部品の製造方法 | |
| JP2002359141A (ja) | 積層電子部品の製造方法 | |
| JP7234841B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2946844B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2001257473A (ja) | 多層セラミック基板およびその製造方法 | |
| KR100992288B1 (ko) | 적층 세라믹 커패시터의 제조방법 | |
| JP2002359148A (ja) | 積層電子部品の製造方法 | |
| JP3491698B2 (ja) | 多層回路基板の製造方法 | |
| KR100882100B1 (ko) | 변형 억제 시트를 이용한 다층 세라믹 기판의 제조 방법 | |
| JPH1140457A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2009246102A (ja) | 積層電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |