JP2003045740A

JP2003045740A - 積層型電子部品

Info

Publication number: JP2003045740A
Application number: JP2001229697A
Authority: JP
Inventors: Hitoshi Oota; 等大小田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-07-30
Filing date: 2001-07-30
Publication date: 2003-02-14

Abstract

(57)【要約】【課題】誘電体層を薄層化して積層数を増加した場合で
も、耐熱衝撃性を向上できる積層型電子部品を提供す
る。【解決手段】複数の誘電体層３１と複数の内部電極３３
とを交互に積層してなり、容量を発生させる容量発生部
４０の両側に容量非発生部４１が形成された電子部品本
体３８と、該電子部品本体３８の両端面にそれぞれ形成
され、内部電極３３が容量非発生部４１を介して交互に
接続された外部電極３９とを具備する積層型電子部品に
おいて、容量発生部４０のいずれか一方に形成された容
量非発生部４１の内部電極３３に湾曲部Ａが形成されて
いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層型電子部品に
関し、例えば、積層セラミックコンデンサに適する積層
型電子部品に関するものである。

【０００２】

【従来技術】従来の積層セラミックコンデンサは、図４
に示すように、複数の誘電体層１と複数の長方形状の内
部電極３を交互に積層してなる電子部品本体８の両端部
に外部電極９を設けて構成されていた。

【０００３】電子部品本体８は、異なる極性の内部電極
３が重畳し、実質的に容量を発生させる容量発生部１０
と、その両側に形成された容量非発生部１１とから構成
され、電子部品本体８の両端部にそれぞれ形成された外
部電極９には、内部電極３が一層毎に容量非発生部１１
を介して接続されている。

【０００４】そして、従来、各容量非発生部１１におけ
る内部電極３は、積層成形体のプレス工程や裁断工程を
経ることによって、一方側に向けて屈曲していた（特開
平１１−５４３６５号、特開平８−１４８３７１号公報
参照）。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
積層型電子部品では、グリーンシート上に形成された内
部電極パターン厚みに基づき、製造工程で剥がれが生じ
易く、各容量非発生部１１における内部電極３が一方側
に向けて屈曲し、クラックが発生し易いという問題があ
った。

【０００６】このような問題を解決するため、近年にお
いては、誘電体層を形成するグリーンシート上に複数の
内部電極パターンを形成し、該内部電極パターン間に絶
縁ペーストを充填して、内部電極パターン間に、この内
部電極パターンとほぼ同一厚みの誘電体パターンを形成
し、このような内部電極パターンと誘電体パターンが形
成されたグリーンシートを複数積層し、所定位置で切断
し、焼成することにより、容量発生部の内部電極と容量
非発生部の内部電極を平坦にすることが行われている
（特開２０００−３１１８３１号公報参照）。

【０００７】このような積層型電子部品では、容量発生
部の内部電極と容量非発生部の内部電極が平坦状に形成
されているため、内部電極厚みに基づく製造時における
剥がれや、焼成後におけるクラック発生を抑制すること
ができるが、内部電極パターンと、この内部電極パター
ン間に充填して形成される誘電体パターンの収縮率が相
違するため、焼成後にクラックは発生しにくいものの、
収縮率相違に基づく内部応力が発生し、耐熱衝撃試験に
おいて比較的低温でクラックが発生するという問題があ
った。

【０００８】即ち、内部電極パターンは、金属粉末を含
有したペーストであり、一方、誘電体パターンはセラミ
ック粉末を含有したペーストであるため、焼成時におけ
る収縮率が異なり、電子部品における誘電体層の積層方
向中央部の内部応力が大きくなり、耐熱衝撃試験におい
て、積層方向中央部の内部電極に沿ったクラックが低温
で発生するという問題があった。このような内部応力
は、誘電体層が薄くなればなるほど、積層数が多くなれ
ばなるほど大きくなるという問題があった。

【０００９】本発明は、誘電体層を薄層化して積層数を
増加した場合でも、耐熱衝撃性を向上できる積層型電子
部品を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明の積層型電子部品
は、複数の誘電体層と複数の内部電極とを交互に積層し
てなり、容量を発生させる容量発生部の両側に容量非発
生部が形成された電子部品本体と、該電子部品本体の両
端面にそれぞれ形成され、前記内部電極が前記容量非発
生部を介して交互に接続された外部電極とを具備する積
層型電子部品において、前記容量発生部のいずれか一方
に形成された容量非発生部の内部電極に湾曲部が形成さ
れていることを特徴とする。

【００１１】このような積層型電子部品では、容量発生
部のいずれか一方に形成された容量非発生部の内部電極
に湾曲部が形成されているため、焼結時に生じる電極金
属粉末と電極パターン間に隙間無く充填したセラミック
粉末の収縮差によって電子部品本体内部に発生する内部
応力発生を抑制して耐熱衝撃性を向上し、電子部品本体
の積層方向中央部の内部電極に沿ったクラック発生を抑
制できるとともに、最外層の内部電極に沿ったクラック
発生を抑制できる。

【００１２】また、本発明の積層型電子部品は、湾曲部
端は、容量発生部の内部電極の延長線上に存在すること
を特徴とする。これにより、電子部品本体の外部電極が
形成される端面の誘電体層同士の接合を強固にできると
ともに、電子部品本体の外形変形を抑制できる。

【００１３】さらに、本発明の積層型電子部品は、内部
電極の湾曲部は、容量発生部の内部電極の延長線上から
積層方向に誘電体層厚みの０．５〜１倍で湾曲している
ことを特徴とする。これにより、隣設する極性の異なる
内部電極との絶縁性を向上できるとともに、電子部品本
体の内部応力発生を有効に抑制できる。

【００１４】

【発明の実施の形態】本発明の積層型電子部品を、例え
ば、積層セラミックコンデンサを例にして説明する。本
発明の積層セラミックコンデンサは、図１に示すよう
に、複数の誘電体層３１と、長辺と短辺を有する複数の
長方形状の内部電極３３を交互に積層してなる積層体の
上下面に、上側端面セラミック層３６および下側端面セ
ラミック層３７が形成されて、電子部品本体３８が構成
されており、この電子部品本体３８の両端部に外部電極
３９を設けて構成されている。

【００１５】複数の誘電体層３１の厚みは、５μｍ以
下、特には３μｍ以下とされており、また、内部電極３
３の厚みは３μｍ以下、特には２以下とされ、積層型電
子部品の小型薄型化が図られている。本発明では、内部
電極パターンと、この内部電極パターン間のセラミック
パターンの収縮差が大きくなるという観点から、誘電体
層の厚みが３μｍ以下、特に内部電極の厚みが誘電体層
の厚みよりも厚い場合に好適に用いられる。

【００１６】電子部品本体３８は、異なる極性の内部電
極３３が重畳し、実質的に容量を発生させる容量発生部
４０と、その両側に形成された容量非発生部４１とから
構成され、電子部品本体３８の両端面にそれぞれ形成さ
れた外部電極３９には、内部電極３３が一層毎に容量非
発生部４１を介して接続されている。

【００１７】内部電極３３の端部は、図１に示したよう
に、容量非発生部４１を介して電子部品本体３８の両端
面に交互に露出しており、これらの内部電極３３の端部
が外部電極３９に接続されている。

【００１８】そして、一方の容量非発生部４１における
内部電極３３には湾曲部Ａが形成されており、他方の容
量非発生部４１における内部電極３３はほぼ平坦とされ
ている。湾曲部Ａの端は、容量発生部４１の内部電極３
３の延長線ｘ近傍に存在しており、内部電極３３の湾曲
部Ａは、容量発生部４０の内部電極３３の延長線ｘから
積層方向に誘電体層厚みｄの０．５〜１倍の湾曲量ｔで
湾曲している。

【００１９】内部電極３３の湾曲部Ａを誘電体層厚みｄ
の０．５〜１倍の距離ｔで湾曲せしめたのは、この範囲
内の湾曲率では製造時に剥がれが発生せず、隣設する内
部電極３３との絶縁性を確保でき、優れた耐熱衝撃性を
有するからである。一方、湾曲量ｔが誘電体層厚みｄの
０．５倍よりも小さい場合には耐熱衝撃性が低下する傾
向があり、誘電体層厚みｄよりも大きい場合には、製造
時に剥がれが発生したり、耐熱衝撃性が低下する傾向が
あるからである。湾曲量ｔは、隣設する極性の異なる内
部電極３３間の絶縁性を向上し、耐熱衝撃性を向上する
という点から０．５〜０．７倍であることが望ましい。

【００２０】本発明の湾曲量ｔは、形状が円弧状、言い
換えれば弓形状であり、湾曲部Ａ端が、内部電極３３の
延長線ｘ近傍まで戻ってきていることが重要である。

【００２１】本発明の積層セラミックコンデンサの製法
について説明する。誘電体層を構成するセラミックグリ
ーンシート５１は、図２（ａ）に示すように、まず、キ
ャリアフィルム５２上にセラミックスラリを塗布して形
成される。

【００２２】セラミックスラリは、セラミック粉末とし
て、例えば、ＢａＴｉＯ₃粉末にＭｇＣＯ₃、ＭｎＣ
Ｏ₃、Ｙ₂Ｏ₃粉末を混合したものを用い、有機バインダ
ーとしては、例えば、ブチラール樹脂が用い、溶剤とし
てはトルエンが用いて作製される。

【００２３】次に、このセラミックグリーンシート５１
の主面上に導体ペーストを印刷して内部電極パターン５
３が所定間隔をおいて複数形成される。導体ペーストと
しては、例えば、Ｎｉ粉末、ＢａＴｉＯ₃粉末、有機バ
インダーとしては、例えば、エチルセルロースを用い、
溶剤としては炭化水素系溶剤を用いて作製される。

【００２４】この後、内部電極パターン５３の間に、こ
の内部電極パターン５３の厚みによる段差を実質的に無
くすようにセラミックペーストを印刷し、例えば内部電
極パターン５３の厚みと実質的に同一厚みのセラミック
パターン５５が形成される。

【００２５】この際、セラミックパターン５５は、図２
（ａ）（ｃ）に示すように、内部電極パターン５３間の
長手方向の一方側端が埋設されないように空隙Ｅを有す
るように、セラミックペーストを制御して印刷する必要
がある。尚、セラミックパターン５５の厚みについて
は、同一厚みでなくても、少々薄くても構わない。

【００２６】次に、端面セラミックグリーンシートの上
に、図２（ｂ）に示すように、内部電極パターン５３お
よびセラミックパターン５５を形成したセラミックグリ
ーンシート５１を複数積層し、最上面に端面セラミック
グリーンシートを積層し、母体積層体５９を作製する。
尚、図２（ｂ）では、母体積層体５９の一部のみ記載し
た。

【００２７】この後、母体積層体５９を金型に載置し、
所定温度に加熱した状態で、積層方向からプレス機によ
り加圧して圧着する。この際、図２（ｄ）に示すよう
に、空隙Ｅの上面に位置するグリーンシートが空隙Ｅ内
に湾曲して埋没し、埋没したグリーンシート上に形成さ
れた内部電極パターンの部分は湾曲するが、その他のグ
リーンシートの部分は埋没しないため、湾曲部Ａ端は、
内部電極パターンの延長線近傍に位置している。湾曲部
Ａの湾曲量ｔについては、空隙Ｅの幅、セラミックパタ
ーン５５の厚み、幅等によって制御することができる。

【００２８】次に、図２に示すように、破線で示す部分
を切断して、セラミック積層体成形体を作製する。母体
積層体５９の切断の際には、内部電極パターン５３の端
部が交互に露出するように切断除去する。

【００２９】この後、セラミック積層成形体を所定の雰
囲気下、所定温度条件で焼成して複数の電子部品本体３
８を作製し、この後、電子部品本体３８の両端面に、例
えばＮｉを含有する外部電極ペーストを塗布して焼き付
けることにより、本発明の積層セラミックコンデンサを
作製する。

【００３０】以上のように、本発明では、容量発生部４
０のいずれか一方に形成された容量非発生部４１の内部
電極３３に湾曲部Ａが形成されているので、電子部品本
体３８内部に発生する内部応力発生を抑制して耐熱衝撃
性を向上し、電子部品本体３８の積層方向中央部の内部
電極３３に沿ったクラック発生を抑制できるとともに、
最外層の内部電極３３に沿ったクラック発生を抑制でき
る。

【００３１】即ち、従来の内部電極パターン間にセラミ
ックペーストを完全に充填した場合、内部電極パターン
とセラミックパターンは上記したように収縮率が異なる
ため、これらがグリーンシート間に存在すると、焼成時
に内部電極パターンとセラミックパターンの界面に大き
な内部応力が発生するが、本願発明では、内部電極パタ
ーンの一方端とセラミックパターンとの間には空隙Ｅが
形成されているため、この空隙Ｅにより、内部電極パタ
ーンとセラミックパターンの収縮率差に基づく内部応力
を緩和することができる。

【００３２】また、湾曲部Ａが形成されていない容量非
発生部４１の内部電極３３は平坦であり、また、湾曲部
Ａが形成されている容量非発生部４１では、湾曲部Ａ端
が、内部電極３３の延長線近傍にあるため、電子部品本
体３８の外部電極３９が形成される端面の誘電体層３１
同士の接合を強固にできるとともに、電子部品本体３８
の外形変形を抑制できる。

【００３３】さらに、内部電極パターン５３間にセラミ
ックパターン５５が形成されているため、内部電極パタ
ーン５３の厚みによる段差の影響を小さくでき、内部電
極パターン５３の厚みの影響を受けない状態で、セラミ
ックグリーンシート５１を積層することができ、内部電
極パターン５３やセラミックグリーンシート５１の厚み
を薄くし、小型薄型化を促進したとしても、電子部品本
体の変形を抑制できる。

【００３４】

【実施例】積層型電子部品の一つである積層セラミック
コンデンサを以下のように作製した。

【００３５】ＢａＴｉＯ₃９９．５モル％と、ＭｎＯ
０．５モル％とからなる組成物１００モル部に対して、
Ｙ₂Ｏ₃を０．５モル部、ＭｇＯを０．５モル部添加し、
これらのセラミック成分１００重量部に対して、エチル
セルロース５．５重量％と石油系アルコール９４．５重
量％からなるビヒクル５５重量部を添加し、３本ロール
で混練して調製してセラミックスラリを作成し、ダイコ
ーター法を用いてポリエステルより成る帯状のキャリア
フィルム上に成膜し、セラミックグリーンシートを作製
した。

【００３６】導体ペーストを、粒子径０．２μｍのＮｉ
粉末４５重量％と、エチルセルロース５．５重量％と石
油系アルコール９４．５重量％からなるビヒクル５５重
量％とを３本ロールで混練して調製した。

【００３７】また、セラミックパターン用のセラミック
ペーストは、上記のセラミックスラリの一部をＢａＴｉ
Ｏ₃の平均粒径が０．５μｍになるまで粉砕し、導電ペ
ーストと同様にペースト化して調製した。

【００３８】次に、得られたセラミックグリーンシート
の主面状に、スクリーン印刷装置を用いて、上記した導
体ペーストを矩形状パターン形状に印刷し、乾燥させ、
表１に示す平均厚みの内部電極パターンを形成した。内
部電極パターンの長さ方向に隣設する内部電極パターン
との距離は５００μｍであった。

【００３９】さらに、このセラミックグリーンシート上
に形成された内部電極パターン間に、図２（ａ）に示す
ように、内部電極パターンの一方の長手方向端と間隔Ｌ
（１２０μｍ）だけ離間するように、スクリーン印刷機
を用いてセラミックペーストを印刷、乾燥させ、内部電
極パターンとともに、表１に示す厚みのセラミックパタ
ーンが塗布形成されたセラミックグリーンシートを作製
した。

【００４０】次に、このセラミックグリーンシートを３
００層積層し、さらにその上下に、内部電極パターン、
セラミックパターンが形成されていないセラミックグリ
ーンシートを各１０枚積層し、加圧プレスを行い、仮積
層体を形成した。

【００４１】この条件で作製した仮積層体は、セラミッ
クグリーンシートが完全に密着されていない状態であ
り、内部電極パターン、セラミックパターンおよびグリ
ーンシートで囲まれる部分に、僅かな空隙Ｅが形成され
ていた。

【００４２】次に、この仮積層体を温度１００℃、圧力
２０ＭＰａで第２回目の積層プレスを行い、内部電極パ
ターンを塗布したセラミックグリーンシートおよびその
上下のセラミックグリーンシートと同一材料からなるセ
ラミックグリーンシートを積層して完全に密着させて母
体積層体を得た。空隙Ｅによりプレス時の脱気を十分に
行うことができた。

【００４３】母体積層体は、一方側の容量非形成部で
は、内部電極パターンを形成したセラミックグリーンシ
ートの一方主面に、内部電極パターンとともにセラミッ
クパターンを形成しているため、この積層プレス工程に
おいて、加熱加圧によるセラミックグリーンシートや内
部電極パターンの変形が生じることが無く母体積層体を
形成することができた。他方の容量非形成部では、内部
電極パターン間の空隙Ｅが従来よりも狭められているた
め、内部電極パターンに湾曲部を形成できた。

【００４４】次に、この母体積層体を格子状に切断し
て、セラミック積層体成形体を得た。このセラミック積
層体成形体の両端面には、内部電極パターンの一端が交
互に露出していた。

【００４５】次に、このセラミック積層体成形体を大気
中２５０℃または０．１Ｐａの酸素／窒素雰囲気中５０
０℃に加熱し、脱バイ処理を行った。

【００４６】さらに、脱バイ後のセラミック積層体成形
体に対して、１０^-7Ｐａの酸素／窒素雰囲気中、１２５
０℃で２時間焼成し、さらに、１０^-2Ｐａの酸素窒素雰
囲気中にて９００℃で４時間の再酸化処理を行い、電子
部品本体を得た。焼成後、電子部品本体の端面にＣｕペ
ーストを９００℃で焼き付け、さらにＮｉ／Ｓｎメッキ
を施し、内部電極と接続する外部電極を形成した。

【００４７】このようにして得られた積層セラミックコ
ンデンサの外形寸法は、幅１ｍｍ、長さ２ｍｍであっ
た。

【００４８】次に、得られた積層セラミックコンデンサ
の断面を観察し、内部電極の湾曲状況、容量発生部の内
部電極の延長線上から積層方向へ湾曲量ｔを算出し、誘
電体層厚みに対する比率を求めた。また、母体積層体の
カット後のセラミック積層体成形体の端面の剥がれを、
母体積層体３００個について４０倍の双眼顕微鏡にて観
察し、評価した。さらに、積層セラミックコンデンサを
任意の温度に設定した半田槽に１秒間浸漬して耐熱衝撃
性試験を行い、コンデンサの側面にクラックが発生する
温度を測定した。

【００４９】また、内部電極パターン間にセラミックパ
ターンを形成しない以外は上記と同様にして、図４に示
す比較例の積層セラミックコンデンサを作製し、表１の
Ｎｏ．１に記載した。さらに、内部電極パターンの長手
方向の両側とも、空隙Ｅを形成しないようにセラミック
パターンを形成し、内部電極がすべて平坦である比較例
の積層型電子部品を作製し、表１のＮｏ．７に記載し
た。これらについても、上記と同様にして観察し、試験
を行った。これらの結果も表１に記載する。

【００５０】

【表１】

【００５１】この表１から、本発明の試料では、端面に
クラックが殆ど発生せず、耐熱衝撃性試験におけるクラ
ック発生温度も３００℃以上と高かった。一方、試料Ｎ
ｏ．１では、内部電極の両側に屈曲部が形成されてお
り、最上層内部電極とその上面の端面誘電体層との密着
性が低下し、耐熱衝撃試験にて比較的低温で、図３
（ａ）に示すように最上層内部電極に沿ったクラックが
発生した。

【００５２】また、試料Ｎｏ．７では、セラミックペー
ストを内部電極パターン間に完全に充填しており、内部
電極の両側に湾曲部が発生しなかった。この場合、焼成
時のセラミックペーストと内部電極パターンにおける収
縮率の差異から、積層方向中央部に内部応力が発生し、
耐熱衝撃試験にて比較的低温で、図３（ｂ）に示すよう
に、積層方向中央部の内部電極に沿ってクラックが発生
した。

【００５３】

【発明の効果】以上詳述したとおり、本発明によれば、
容量発生部のいずれか一方に形成された容量非発生部の
内部電極に湾曲部が形成されているため、電子部品本体
内部に発生する内部応力発生を抑制して耐熱衝撃性を向
上し、電子部品本体の積層方向中央部の内部電極に沿っ
たクラック発生を抑制できるとともに、最外層の内部電
極に沿ったクラック発生を抑制できる。

【図面の簡単な説明】

【図１】本発明の積層型電子部品を示す断面図である。

【図２】（ａ）〜（ｃ）は本発明の積層型電子部品の製
造工程を説明するための工程図であり、（ｄ）はプレス
後に内部電極パターンが湾曲する状況を説明する説明図
である。

【図３】試料Ｎｏ．１、７のクラック発生位置を示す説
明図である。

【図４】従来の積層型電子部品を示す断面図である。

【符号の説明】

３１・・・誘電体層３３・・・内部電極３９・・・外部電極４０・・・容量発生部４１・・・容量非発生部Ａ・・・湾曲部Ｘ・・・内部電極の延長線

Claims

【特許請求の範囲】

【請求項１】複数の誘電体層と複数の内部電極とを交互
に積層してなり、容量を発生させる容量発生部の両側に
容量非発生部が形成された電子部品本体と、該電子部品
本体の両端面にそれぞれ形成され、前記内部電極が前記
容量非発生部を介して交互に接続された外部電極とを具
備する積層型電子部品において、前記容量発生部のいず
れか一方に形成された容量非発生部の内部電極に湾曲部
が形成されていることを特徴とする積層型電子部品。
【請求項２】湾曲部端は、容量発生部の内部電極の延長
線近傍に存在することを特徴とする請求項１記載の積層
型電子部品。
【請求項３】内部電極の湾曲部は、容量発生部の内部電
極の延長線上から積層方向に誘電体層厚みの０．５〜１
倍で湾曲していることを特徴とする請求項１又２記載の
積層型電子部品。