JP2015173292A - 積層セラミックキャパシタ及びその製造方法 - Google Patents
積層セラミックキャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP2015173292A JP2015173292A JP2015112944A JP2015112944A JP2015173292A JP 2015173292 A JP2015173292 A JP 2015173292A JP 2015112944 A JP2015112944 A JP 2015112944A JP 2015112944 A JP2015112944 A JP 2015112944A JP 2015173292 A JP2015173292 A JP 2015173292A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- ceramic body
- band
- ceramic capacitor
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000919 ceramic Substances 0.000 claims abstract description 124
- 238000007747 plating Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 23
- 238000010304 firing Methods 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 3
- 230000000593 degrading effect Effects 0.000 abstract 1
- 238000007639 printing Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000000462 isostatic pressing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】積層セラミックキャパシタのセラミック本体、外部電極、及びめっき層の厚さの比を調整して信頼性不良が発生しないようにすると共にセラミック本体のクラック発生を低減することができる、積層セラミックキャパシタ及びその製造方法を提供する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、複数の誘電体層が積層されたセラミック本体と、前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２内部電極と、前記セラミック本体の両端面に形成され、前記第１及び第２内部電極とそれぞれ電気的に接続された第１及び第２外部電極とを含み、前記第１又は第２外部電極のバンドの厚さをＴ１、前記セラミック本体の厚さをＴ２と規定するとき、前記セラミック本体の厚さに対する前記第１又は第２外部電極のバンドの厚さの比Ｔ１／Ｔ２が０．１８以下である。
【選択図】図３
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、複数の誘電体層が積層されたセラミック本体と、前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２内部電極と、前記セラミック本体の両端面に形成され、前記第１及び第２内部電極とそれぞれ電気的に接続された第１及び第２外部電極とを含み、前記第１又は第２外部電極のバンドの厚さをＴ１、前記セラミック本体の厚さをＴ２と規定するとき、前記セラミック本体の厚さに対する前記第１又は第２外部電極のバンドの厚さの比Ｔ１／Ｔ２が０．１８以下である。
【選択図】図３
Description
本発明は、積層セラミックキャパシタ及びその製造方法に関する。
積層チップ電子部品の１つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）やプラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、個人用の携帯情報端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）、携帯電話などの様々な電子装置のプリント基板に取り付けられて充放電を行う役割を果たすチップ型コンデンサである。
このような積層セラミックキャパシタは、小型ながらも高容量が保証されて実装が容易であるという利点により、様々な電子装置の部品として用いられている。
近年、スマートフォンやタブレットＰＣなどの携帯用スマート機器の性能が向上するにつれて、演算を担当するＡＰ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ）の駆動速度も向上している。
このようにＡＰの駆動速度が向上すると、より高い周波数の電流が迅速にＡＰに供給されなければならない。
前記積層セラミックキャパシタは、このようなＡＰに電流を供給する役割を果たす。
よって、このように高周波電流を迅速に供給するためには、低ＥＳＬの積層セラミックキャパシタを用いたり、積層セラミックキャパシタを基板にエンベッドしてＡＰとの距離をできるだけ短くしなければならない。
しかし、低ＥＳＬの積層セラミックキャパシタを用いた場合は、構造上、他の問題が生じることがあるため、最近、基板にエンベッドされる積層セラミックキャパシタに関する研究が盛んに行われている。
一方、携帯用スマート機器の軽薄化により、積層セラミックキャパシタがエンベッドされる基板の厚さも次第に薄くなっている。
一般に、エンベッド用積層セラミックキャパシタの厚さは、基板コアの厚さよりも約３０μｍ厚く設計される。
現在一般的に使用されている基板コアの厚さは１００μｍ以下であり、従って、積層セラミックキャパシタの厚さとしては約１３０μｍが要求されている。しかし、近年、基板コアの厚さがさらに薄くなることにより、エンベッド用積層セラミックキャパシタにもさらなる軽薄化が要求されている。
積層セラミックキャパシタの厚さを薄くするためには、セラミック本体、外部電極、及びめっき層の厚さを薄くしなければならない。このうち、めっき層の厚さは、エンベッドする際のレーザを用いたビア加工時の誤差に鑑みて、少なくとも５μｍ以上でなければならないため、セラミック本体及び外部電極の厚さを薄くする方法が主に用いられている。
ここで、セラミック本体の厚さが薄くなると、セラミック本体の強度も弱くなる。つまり、セラミック本体の厚さが薄すぎると、外部電極の端部に集中する焼結収縮応力とめっき応力によるストレスにより、セラミック本体にクラックが発生することがある。このようなクラックは、特にセラミック本体の厚さが８０μｍ以下の場合にその発生頻度が高くなる。
下記特許文献１及び特許文献２は、複数の誘電体層と内部電極とを含むセラミック本体及び外部電極を有する積層セラミックキャパシタを開示しているが、セラミック本体の厚さと外部電極のバンドの厚さの比については開示していない。
当該技術分野においては、積層セラミックキャパシタのセラミック本体、外部電極、及びめっき層の厚さの比を調整して信頼性不良が発生しないようにすると共にセラミック本体のクラック発生を低減することができる、積層セラミックキャパシタの新しい工夫が求められている。
本発明の一態様は、複数の誘電体層が積層されたセラミック本体と、前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２内部電極と、前記セラミック本体の両端面に形成され、前記第１及び第２内部電極とそれぞれ電気的に接続された第１及び第２外部電極とを含み、前記第１又は第２外部電極のバンドの厚さをＴ１、前記セラミック本体の厚さをＴ２と規定するとき、前記セラミック本体の厚さに対する前記第１又は第２外部電極のバンドの厚さの比Ｔ１／Ｔ２が０．１８以下である、積層セラミックキャパシタを提供する。
本発明の一実施形態においては、前記セラミック本体の厚さが１００μｍ以下であってもよい。
本発明の一実施形態においては、前記第１及び第２外部電極をそれぞれ覆うように形成された第１及び第２めっき層をさらに含み、前記第１及び第２めっき層のバンドの厚さをＴｐと規定するとき、前記第１又は第２外部電極のバンドの厚さに対する前記第１又は第２めっき層のバンドの厚さの比Ｔｐ／Ｔ１が０．３５以上であってもよい。
本発明の一実施形態においては、前記第１及び第２めっき層の両バンドの厚さを加算した値が２５μｍ以下であってもよい。
本発明の他の態様は、複数のセラミックグリーンシートを用意する段階と、導電性ペーストを用いて、前記それぞれのセラミックグリーンシート上に互いに対向する方向に露出する第１及び第２内部電極を厚さ方向に交互に形成する段階と、前記第１及び第２内部電極が形成された複数のセラミックグリーンシートを積層して積層体を形成する段階と、前記積層体を焼成してセラミック素体を形成する段階と、前記セラミック素体の両端面に前記第１及び第２内部電極の露出した部分に接触して電気的に接続されるように第１及び第２外部電極を形成する段階とを含み、前記第１又は第２外部電極のバンドの厚さをＴ１、前記セラミック本体の厚さをＴ２と規定するとき、前記セラミック本体の厚さに対する前記第１又は第２外部電極のバンドの厚さの比Ｔ１／Ｔ２が０．１８以下となるように、前記第１及び第２外部電極を形成する、積層セラミックキャパシタの製造方法を提供する。
本発明の一実施形態において、前記第１及び第２外部電極は、熱転写法により形成してもよい。
本発明の一形態によれば、積層セラミックキャパシタのセラミック本体、外部電極、及びめっき層の厚さの比を調整して信頼性不良が発生しないようにすると共にセラミック本体のクラック発生を低減することができるという効果がある。
以下、添付図面を参照して本発明の好ましい実施形態を説明する。
しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲が後述する実施形態に限定されるものではない。
また、本発明の実施形態は、当該技術分野における通常の知識を有する者に本発明をより完全に説明するために提供されるものである。
図面において、構成要素の形状及び大きさなどはより明確な説明のために誇張することもある。
なお、各実施形態の図面に示される同一の思想の範囲内における機能が同一の構成要素については、同一の符号を付して説明する。
本発明の実施形態を明確に説明するために六面体の方向を定義すると、図面に示すＬ、Ｗ、及びＴは、それぞれ長手方向、幅方向、及び厚さ方向を示す。ここで、厚さ方向とは、誘電体層の積層方向と同じ概念で用いられる。
また、本発明の実施形態を説明するにあたっては、説明の便宜上、セラミック本体の長手方向に第１及び第２外部電極が形成される面を両端面に設定し、これと直交する面を左右側面に設定して説明する。
図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図２は本発明の一実施形態による積層セラミックキャパシタを概略的に示す正面図であり、図３は図１のＡ−Ａ’線断面図である。
図１〜図３を参照すると、本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０と、第１及び第２内部電極１２１、１２２と、第１及び第２外部電極１３１、１３２とを含む。
セラミック本体１１０は、第１及び第２主面１１０ａ、１１０ｂと第１及び第２側面１１０ｃ、１１０ｄとを有する六面体に形成されてもよい。第１及び第２主面１１０ａ、１１０ｂは、長手方向（Ｌ）及び幅方向（Ｗ）に沿って延びてもよい。第１及び第２側面１１０ｃ、１１０ｄは、厚さ方向（Ｔ）及び長手方向（Ｌ）に沿って延びてもよい。
セラミック本体１１０は、複数の誘電体層１１１を厚さ方向（Ｔ）に積層した後に焼成して形成したものである。このようなセラミック本体１１０の形状、寸法、及び誘電体層１１１の積層数が本実施形態に限定されるものではない。
また、セラミック本体１１０を形成する複数の誘電体層１１１は、焼結した状態であり、隣接する誘電体層１１１同士の境界は走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いなければ確認できない程度に一体化されている。
このようなセラミック本体１１０は、キャパシタの容量形成に寄与する部分であるアクティブ領域と、前記アクティブ領域の上下部にそれぞれ形成された上部及び下部マージン部とを含んでもよい。前記上部及び下部マージン部は、物理的又は化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する。
誘電体層１１１の厚さは、積層セラミックキャパシタ１００の容量設計に応じて適宜変更することができる。また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えばチタン酸バリウム（ＢａＴｉＯ３）系粉末又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含んでもよいが、本発明はこれに限定されるものではない。
第１及び第２内部電極１２１、１２２は、異なる極性を有する一対の電極であって、厚さ方向（Ｔ）に積層される複数の誘電体層１１１上に導電性金属を含む導電性ペーストを所定の厚さで印刷して誘電体層１１１の積層方向に沿ってセラミック本体１１０の両端面から交互に露出するように形成してもよい。第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１により互いに電気的に絶縁されるようにしてもよい。
つまり、第１及び第２内部電極１２１、１２２は、セラミック本体１１０の両端面から交互に露出する部分により、セラミック本体１１０の両端面に形成された第１及び第２外部電極１３１、１３２とそれぞれ電気的に接続されるようにしてもよい。
従って、第１及び第２外部電極１３１、１３２に電圧を印加すると、対向する第１及び第２内部電極１２１、１２２間に電荷が蓄積される。このとき、積層セラミックキャパシタ１００の静電容量は、第１及び第２内部電極１２１、１２２の重なる領域の面積に比例する。
このような第１及び第２内部電極１２１、１２２の幅は、用途に応じて決定され、例えば、セラミック本体１１０の大きさを考慮して０．２〜１．０μｍの範囲内で決定されるが、本発明はこれに限定されるものではない。
また、第１及び第２内部電極１２１、１２２を形成する導電性ペーストに含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であってもよいが、本発明はこれに限定されるものではない。
また、前記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを用いてもよいが、本発明はこれに限定されるものではない。
第１及び第２外部電極１３１、１３２は、セラミック本体１１０の上下部の一部を覆うようにセラミック本体１１０の両端面に形成されてもよい。
第１及び第２外部電極１３１、１３２は、セラミック本体１１０の第１及び第２主面１１０ａ、１１０ｂの一部を覆うバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂと、セラミック本体１１０の長手方向（Ｌ）の両端面を覆う頭部１３１ｃ、１３２ｃとを含んでもよい。
従来の外部電極の形成方法としては、セラミック本体を金属成分が含まれるペーストにディッピングする方法が主に用いられてきた。ここで、エンベッドタイプの積層セラミックキャパシタのようにチップの厚さを薄くする場合は、ペーストの粘度を下げて外部電極に塗布されるペーストの量を最小限に抑えていた。
しかし、この場合、ペーストの粘度が低すぎると、外部電極の厚さはその分薄くなるが、外部電極焼成後、焼成収縮によりセラミック本体の角部を覆えなくなることがある。
このようにセラミック本体の角部が露出した場合、その露出した部分から水分が浸透して耐湿信頼性が低下し、セラミック本体と外部電極との接着力も低下して小さな衝撃でもセラミック本体の端面から外部電極が分離されてしまうという問題が生じることがある。
従って、このような問題により、現在のディッピング方式では、外部電極の厚さを所定値以下、例えば１２μｍ以下に下げることが困難であった。
一般に、セラミック本体の厚さが８０μｍ以下と薄く形成された場合、外部電極の厚さが約１２μｍであると、外部電極の収縮応力により外部電極の端部が位置する部分においてセラミック本体に垂直クラックが発生することがある。このようなクラックはセラミック本体の厚さが薄いほど増加する。
本実施形態においては、第１及び第２外部電極１３１、１３２の形成方法として、熱転写法を用いてもよい。前記熱転写法は、外部電極焼成後にセラミック本体の角部を全て覆って信頼性を確保すると共に、必要に応じて１２μｍ以下の薄い外部電極を形成することができる。
よって、セラミック本体１１０の厚さは、１００μｍ以下であることが好ましく、セラミック本体１１０の厚さと第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの上下厚さを全て加算した値は、１２０μｍ以下となるようにすることが好ましい。
図４を参照すると、前記熱転写法においては、まず、異種材質のプレート２００上に転写しようとするペースト印刷部２１０を薄く印刷する。
次に、図４の（ａ）及び（ｂ）のように、セラミック本体１１０をペースト印刷部２１０に厚さ方向（Ｔ）に固定し、ペースト印刷部２１０を加熱してセラミック本体１１０の両端面に印刷面を転写し、第１及び第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂを形成する。
次に、図４の（ｃ）及び（ｄ）のように、セラミック本体１１０をペースト印刷部２１０に長手方向（Ｌ）に交互に固定し、ペースト印刷部２１０を加熱してセラミック本体１１０の両端面に印刷面を転写し、第１及び第２外部電極１３１、１３２の頭部１３１ｃ、１３２ｃを形成することにより、第１及び第２外部電極１３１、１３２を形成してもよい。
このように、本実施形態においては、第１及び第２外部電極１３１、１３２を形成する際に、スクリーン印刷方式を用いる。従って、第１及び第２外部電極１３１、１３２の厚さとなるペーストの印刷厚さを０．５〜１０μｍの範囲で自由に調整することができ、第１及び第２外部電極１３１、１３２の厚さも０．５〜１０μｍの範囲で自由に調整することができる。しかし、本発明による外部電極の厚さは本実施形態に限定されるものではない。
また、ペースト印刷部２１０を構成する導電性ペーストは、導電性金属を含んでもよい。前記導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）、又はこれらの合金であってもよいが、本発明はこれに限定されるものではない。
一方、このように熱転写法を用いて薄い第１及び第２外部電極１３１、１３２を有する積層セラミックキャパシタ１００を製造したとしても、セラミック本体１１０の厚さに対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さが厚すぎると、依然として外部電極焼成時にセラミック本体１１０にクラックが発生することがある。
図３を参照すると、第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さをＴ１、セラミック本体１１０の厚さをＴ２と規定する。
本実施形態は、エンベッドタイプの積層セラミックキャパシタ１００であって、セラミック本体１１０の厚さＴ２が１００μｍ以下であり、セラミック本体１１０の厚さＴ２と第１又は第２外部電極１３１、１３２の両バンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さを全て加算した値が１２０μｍ以下となるようにすることが好ましい。
また、セラミック本体１１０のクラック発生を効果的に防止するために、セラミック本体１１０の厚さＴ２に対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さＴ１の比Ｔ１／Ｔ２は、０．１８以下に調整してもよい。
一方、図５に示すように、セラミック本体１１０の両端面には、第１及び第２外部電極１３１、１３２をそれぞれ覆うように、第１及び第２めっき層１４１、１４２がさらに形成されてもよい。ここで、セラミック本体１１０に水分が浸透する信頼性不良を防止するために、第１及び第２めっき層１４１、１４２のバンドの上下厚さを全て加算した値は、２５μｍ以下に調整してもよい。
このような第１及び第２めっき層１４１、１４２は、第１及び第２外部電極１３１、１３２上にめっきされる過程で収縮又は引張応力が発生してセラミック本体１１０にクラックが発生することを防止する効果をさらに高めることができる。
しかし、第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さに対して第１又は第２めっき層１４１、１４２のバンドの厚さが厚すぎると、第１及び第２外部電極１３１、１３２がめっき応力を完全に緩和できず、残留応力がセラミック本体１１０に加わるため、セラミック本体１１０にクラックが発生することがある。
よって、第１及び第２めっき層１４１、１４２のバンドの厚さをＴｐと規定するとき、セラミック本体１１０のクラック発生を効果的に防止するために、第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さＴ１に対する第１又は第２めっき層１４１、１４２のバンドの厚さＴｐの比Ｔｐ／Ｔ１は、０．３５以上に調整してもよい。
以下、本実施形態による積層セラミックキャパシタ１００に含まれる構成要素の寸法とクラック発生の関係を説明する。
実験例
本発明の実施例と比較例による積層セラミックキャパシタは次のように製造された。
まず、チタン酸バリウム（ＢａＴｉＯ３）粉末などを含むスラリーをキャリアフィルム上に塗布及び乾燥して所定の厚さに形成された複数のセラミックグリーンシートを用意する。
次に、前記複数のセラミックグリーンシート上にスクリーンなどを用いて導電性ペーストを塗布し、前記セラミックグリーンシートの対向する両端面から交互に露出するように、複数の第１及び第２内部電極１２１、１２２を形成した。
次に、前記セラミックグリーンシートを厚さ方向（Ｔ）に複数積層してセラミック積層体を形成し、このセラミック積層体を約８５℃で約１０００ｋｇｆ／ｃｍ２の圧力条件で等静圧圧縮成形（ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓｉｎｇ）した。
次に、圧着が完了したセラミック積層体を個別のチップ状に切断し、切断された積層チップは大気雰囲気で２３０℃、６０時間保持して脱バインダーを行った。
その後、１２００℃で第１及び第２内部電極１２１、１２２が酸化しないように、Ｎｉ／ＮｉＯ平衡酸素分圧よりも低い１０−１１〜１０−１０ａｔｍの酸素分圧下の還元雰囲気で焼成した。焼成後のセラミック本体（セラミック素体）１１０のサイズは、長さ×幅（Ｌ×Ｗ）が約０．９５０ｍｍ×０．５００ｍｍ（Ｌ×Ｗ，１００５サイズ）であった。ここで、製造公差は長さ×幅（Ｌ×Ｗ）が±０．１ｍｍ以内の範囲にした。
次に、セラミック本体１１０の両端面に第１及び第２外部電極１３１、１３２を形成した。第１及び第２外部電極１３１、１３２は、信頼性を確保すると共にその厚さを薄くするために、熱転写法により形成してもよい。
ここで、第１及び第２外部電極１３１、１３２は、セラミック本体１１０の厚さＴ２と第１又は第２外部電極１３１、１３２の両バンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さを全て加算した値が１２０μｍ以下となるように形成してもよい。
また、セラミック本体１１０の厚さＴ２に対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さＴ１の比Ｔ１／Ｔ２が０．１８以下となるようにしてもよい。
次に、めっき工程を行って、セラミック本体１１０の両端面に第１及び第２外部電極１３１、１３２をそれぞれ覆うように第１及び第２めっき層１４１、１４２を形成してもよい。
ここで、第１及び第２めっき層１４１、１４２は、両バンドの厚さを加算した値が２５μｍ以下となるように形成してもよい。
また、第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さＴ１に対する第１又は第２めっき層１４１、１４２のバンドの厚さＴｐの比 Ｔ１／Ｔｐ が０．３５以上となるようにしてもよい。
このように積層セラミックキャパシタ１００を製造した後に実験を行い、クラック発生頻度及び信頼性不良発生頻度を測定した。
上記表１のデータは、図３のように積層セラミックキャパシタ１００のセラミック本体１１０の幅方向（Ｗ）の中心部から長手方向（Ｌ）及び厚さ方向（Ｔ）に切開した断面を走査型電子顕微鏡（ＳＥＭ）で撮影した写真を基準としてそれぞれの寸法を測定したものである。
前述したように、第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さをＴ１、セラミック本体１１０の厚さをＴ２と規定する。クラック発生頻度を測定するために、サンプル当たり２００個の試料を確認した。
上記表１において、サンプル１〜３は、セラミック本体１１０の厚さが６０μｍであり、これに対する第１又は第２外部電極１３１、１３２の厚さが相対的に厚い、より具体的には、セラミック本体１１０の厚さに対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さの比が０．２０以上である比較例であり、サンプル４〜６は、セラミック本体１１０の厚さが８０μｍであり、これに対する第１又は第２外部電極１３１、１３２の厚さが相対的に厚い、より具体的には、セラミック本体１１０の厚さに対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さの比が０．１８を超える比較例であり、サンプル８及び９は、セラミック本体１１０の厚さが１００μｍであり、これに対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さが相対的に厚い、より具体的には、セラミック本体１１０の厚さに対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さの比が０．２０以上である比較例である。
また、サンプル７は、セラミック本体１１０の厚さが１００μｍであり、これに対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さが相対的に薄い、より具体的には、セラミック本体１１０の厚さに対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さの比が０．１５である実施例であり、サンプル１０〜１５は、セラミック本体１１０の厚さが１２０又は１４０μｍであり、これに対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さが相対的に薄い、より具体的には、セラミック本体１１０の厚さに対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さの比が０．１８以下である実施例である。
上記表１を参照すると、セラミック本体１１０の厚さに対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さの比が０．１８以下である場合、セラミック本体１１０にクラックが発生しないことを確認することができる。
下記表２は、セラミック本体１１０の厚さが８０μｍの場合における、第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さと第１及び第２めっき層１４１、１４２のバンドの厚さによる積層セラミックキャパシタ１００のクラック発生有無及び信頼性不良発生有無を示すものである。
前述したように、第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さをＴ１、セラミック本体１１０の厚さをＴ２と規定する。
また、第１及び第２めっき層１４１、１４２のバンドの厚さをＴｐと規定する。クラック発生頻度及び信頼性不良発生頻度を測定するために、サンプル当たり約２００個の試料を確認した。
上記表２において、サンプル１６〜２４は、セラミック本体１１０の厚さに対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さの比が０．１８を超える比較例であり、サンプル１７〜１８、２０〜２１、２３〜２４、２７、３０、３３、３６、３９は、第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さに対する第１又は第２めっき層１４１、１４２のバンドの厚さの比が０．３５未満である比較例である。
また、サンプル２５〜２６、２８〜２９、３１〜３２、３４〜３５、３７〜３８及び４０〜４５は、セラミック本体１１０の厚さに対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さの比が０．１８以下であり、第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さに対する第１又は第２めっき層１４１、１４２のバンドの厚さの比が０．３５以上である実施例である。
上記表２を参照すると、セラミック本体１１０の厚さに対する第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さの比が０．１８以下であり、かつ第１又は第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの厚さに対する第１又は第２めっき層１４１、１４２のバンドの厚さの比が０．３５以上である場合、クラック及び信頼性不良が発生しないことを確認することができる。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、請求の範囲に記載された本発明の技術的思想から外れない範囲内で様々な修正及び変形が可能であることは、当該技術分野における通常の知識を有する者にとって自明である。
１００ 積層セラミックキャパシタ
１１０ セラミック本体
１１１ 誘電体層
１２１ 第１内部電極
１２２ 第２内部電極
１３１ 第１外部電極
１３１ａ、１３１ｂ バンド
１３１ｃ 頭部
１３２ 第２外部電極
１３２ａ、１３２ｂ バンド
１３２ｃ 頭部
１４１ 第１めっき層
１４２ 第２めっき層
２００ プレート
２１０ ペースト印刷部
１１０ セラミック本体
１１１ 誘電体層
１２１ 第１内部電極
１２２ 第２内部電極
１３１ 第１外部電極
１３１ａ、１３１ｂ バンド
１３１ｃ 頭部
１３２ 第２外部電極
１３２ａ、１３２ｂ バンド
１３２ｃ 頭部
１４１ 第１めっき層
１４２ 第２めっき層
２００ プレート
２１０ ペースト印刷部
Claims (10)
- 複数の誘電体層が積層されたセラミック本体と、
前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２内部電極と、
前記セラミック本体の両端面に形成され、前記第１及び第２内部電極とそれぞれ電気的に接続された第１及び第２外部電極とを含み、
前記第１又は第２外部電極のバンドの厚さをＴ１、前記セラミック本体の厚さをＴ２と規定するとき、前記セラミック本体の厚さに対する前記第１又は第２外部電極のバンドの厚さの比Ｔ１／Ｔ２が０．１８以下である、積層セラミックキャパシタ。 - 前記セラミック本体の厚さが１００μｍ以下であることを特徴とする請求項１に記載の積層セラミックキャパシタ。
- 前記第１及び第２外部電極をそれぞれ覆うように形成された第１及び第２めっき層をさらに含み、
前記第１及び第２めっき層のバンドの厚さをＴｐと規定するとき、前記第１又は第２外部電極のバンドの厚さに対する前記第１又は第２めっき層のバンドの厚さの比 Ｔ１／Ｔｐが０．３５以上であることを特徴とする請求項１に記載の積層セラミックキャパシタ。 - 前記第１及び第２めっき層の両バンドの厚さを加算した値が２５μｍ以下であることを特徴とする請求項３に記載の積層セラミックキャパシタ。
- 前記第１及び第２外部電極は、熱転写法により形成されることを特徴とする請求項１に記載の積層セラミックキャパシタ。
- 複数のセラミックグリーンシートを用意する段階と、
導電性ペーストを用いて、前記それぞれのセラミックグリーンシート上に互いに対向する方向に露出する第１及び第２内部電極を厚さ方向に交互に形成する段階と、
前記第１及び第２内部電極が形成された複数のセラミックグリーンシートを積層して積層体を形成する段階と、
前記積層体を焼成してセラミック素体を形成する段階と、
前記セラミック素体の両端面に前記第１及び第２内部電極の露出した部分に接触して電気的に接続されるように第１及び第２外部電極を形成する段階とを含み、
前記第１又は第２外部電極のバンドの厚さをＴ１、前記セラミック本体の厚さをＴ２と規定するとき、前記セラミック本体の厚さに対する前記第１又は第２外部電極のバンドの厚さの比Ｔ１／Ｔ２が０．１８以下となるように、前記第１及び第２外部電極を形成する、積層セラミックキャパシタの製造方法。 - 前記積層体を形成する段階において、前記積層体の厚さが１００μｍ以下となるように、前記第１及び第２内部電極と前記複数のセラミックグリーンシートを積層することを特徴とする請求項６に記載の積層セラミックキャパシタの製造方法。
- 前記第１及び第２外部電極を形成する段階の後に、前記第１及び第２外部電極をそれぞれ覆うように第１及び第２めっき層を形成する段階をさらに含み、
前記第１及び第２めっき層のバンドの厚さをＴｐと規定するとき、前記第１又は第２外部電極のバンドの厚さに対する前記第１又は第２めっき層のバンドの厚さの比 Ｔ１／Ｔｐ が０．３５以上となるように、前記第１及び第２めっき層を形成することを特徴とする請求項６に記載の積層セラミックキャパシタの製造方法。 - 前記第１及び第２めっき層を形成する段階において、前記第１及び第２めっき層の両バンドの厚さを加算した値が２５μｍ以下となるように、前記第１及び第２めっき層を形成することを特徴とする請求項８に記載の積層セラミックキャパシタの製造方法。
- 前記第１及び第２外部電極を形成する段階において、前記第１及び第２外部電極は、熱転写法により形成することを特徴とする請求項６に記載の積層セラミックキャパシタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2012-0155294 | 2012-12-27 | ||
| KR1020120155294A KR20140085097A (ko) | 2012-12-27 | 2012-12-27 | 적층 세라믹 커패시터 및 그 제조 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013147299A Division JP2014130999A (ja) | 2012-12-27 | 2013-07-16 | 積層セラミックキャパシタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015173292A true JP2015173292A (ja) | 2015-10-01 |
Family
ID=50995128
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013147299A Pending JP2014130999A (ja) | 2012-12-27 | 2013-07-16 | 積層セラミックキャパシタ及びその製造方法 |
| JP2015112944A Ceased JP2015173292A (ja) | 2012-12-27 | 2015-06-03 | 積層セラミックキャパシタ及びその製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013147299A Pending JP2014130999A (ja) | 2012-12-27 | 2013-07-16 | 積層セラミックキャパシタ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8953300B2 (ja) |
| JP (2) | JP2014130999A (ja) |
| KR (1) | KR20140085097A (ja) |
| CN (1) | CN103903855A (ja) |
| TW (1) | TWI552180B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380544A (zh) * | 2017-07-11 | 2021-09-10 | 三星电机株式会社 | 多层陶瓷电容器 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9627136B2 (en) * | 2014-09-30 | 2017-04-18 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| JP2016149484A (ja) * | 2015-02-13 | 2016-08-18 | Tdk株式会社 | 積層コンデンサ |
| JP7015636B2 (ja) * | 2017-01-27 | 2022-02-03 | 太陽誘電株式会社 | 積層セラミック電子部品 |
| JP7302940B2 (ja) * | 2017-01-27 | 2023-07-04 | 太陽誘電株式会社 | 積層セラミック電子部品 |
| JP6937981B2 (ja) * | 2017-02-02 | 2021-09-22 | 太陽誘電株式会社 | 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法 |
| US10957488B2 (en) | 2018-04-20 | 2021-03-23 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| JP7103835B2 (ja) | 2018-04-24 | 2022-07-20 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法、並びに回路基板 |
| JP7182926B2 (ja) * | 2018-07-17 | 2022-12-05 | 太陽誘電株式会社 | 積層セラミック電子部品 |
| KR102101932B1 (ko) | 2018-10-02 | 2020-04-20 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102121579B1 (ko) | 2018-10-02 | 2020-06-10 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102148446B1 (ko) | 2018-10-02 | 2020-08-26 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP7178886B2 (ja) | 2018-11-27 | 2022-11-28 | 太陽誘電株式会社 | 積層セラミック電子部品及び実装基板 |
| JP7269723B2 (ja) * | 2018-12-14 | 2023-05-09 | 太陽誘電株式会社 | 積層セラミック電子部品及び回路基板 |
| KR20190116116A (ko) | 2019-06-26 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP2021128969A (ja) | 2020-02-12 | 2021-09-02 | 太陽誘電株式会社 | 積層セラミック電子部品及び回路基板 |
| CN112185706B (zh) * | 2020-09-09 | 2022-03-04 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器的制造方法及多层陶瓷电容器 |
| JP7400758B2 (ja) | 2021-03-16 | 2023-12-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6341011A (ja) * | 1986-08-06 | 1988-02-22 | 株式会社村田製作所 | 電子部品の製造方法 |
| JPH04328814A (ja) * | 1991-04-30 | 1992-11-17 | Matsushita Electric Ind Co Ltd | 積層磁器コンデンサの電極形成方法 |
| JPH09246125A (ja) * | 1996-03-11 | 1997-09-19 | Mitsubishi Materials Corp | チップ型電子部品の製造方法 |
| JPH1022163A (ja) * | 1996-07-04 | 1998-01-23 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2012028458A (ja) * | 2010-07-21 | 2012-02-09 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2012119616A (ja) * | 2010-12-03 | 2012-06-21 | Tdk Corp | 電子部品の製造方法及び電子部品 |
| JP2012164966A (ja) * | 2011-01-21 | 2012-08-30 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2012253077A (ja) * | 2011-05-31 | 2012-12-20 | Tdk Corp | 電子部品の製造方法及び電子部品 |
| JP2013065820A (ja) * | 2011-09-01 | 2013-04-11 | Murata Mfg Co Ltd | 実装構造 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060082671A (ko) | 2005-01-13 | 2006-07-19 | 삼성전기주식회사 | 적층형 칩 캐패시터 |
| JP2009065004A (ja) * | 2007-09-07 | 2009-03-26 | Panasonic Corp | チップ状電子部品の整列方法およびチップ状電子部品の整列装置 |
| JP5736982B2 (ja) | 2010-07-21 | 2015-06-17 | 株式会社村田製作所 | セラミック電子部品 |
-
2012
- 2012-12-27 KR KR1020120155294A patent/KR20140085097A/ko not_active Application Discontinuation
-
2013
- 2013-07-15 TW TW102125178A patent/TWI552180B/zh active
- 2013-07-16 JP JP2013147299A patent/JP2014130999A/ja active Pending
- 2013-07-23 US US13/949,080 patent/US8953300B2/en active Active
- 2013-08-08 CN CN201310343900.1A patent/CN103903855A/zh active Pending
-
2015
- 2015-06-03 JP JP2015112944A patent/JP2015173292A/ja not_active Ceased
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6341011A (ja) * | 1986-08-06 | 1988-02-22 | 株式会社村田製作所 | 電子部品の製造方法 |
| JPH04328814A (ja) * | 1991-04-30 | 1992-11-17 | Matsushita Electric Ind Co Ltd | 積層磁器コンデンサの電極形成方法 |
| JPH09246125A (ja) * | 1996-03-11 | 1997-09-19 | Mitsubishi Materials Corp | チップ型電子部品の製造方法 |
| JPH1022163A (ja) * | 1996-07-04 | 1998-01-23 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2012028458A (ja) * | 2010-07-21 | 2012-02-09 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2012119616A (ja) * | 2010-12-03 | 2012-06-21 | Tdk Corp | 電子部品の製造方法及び電子部品 |
| JP2012164966A (ja) * | 2011-01-21 | 2012-08-30 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2012253077A (ja) * | 2011-05-31 | 2012-12-20 | Tdk Corp | 電子部品の製造方法及び電子部品 |
| JP2013065820A (ja) * | 2011-09-01 | 2013-04-11 | Murata Mfg Co Ltd | 実装構造 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380544A (zh) * | 2017-07-11 | 2021-09-10 | 三星电机株式会社 | 多层陶瓷电容器 |
| CN113380544B (zh) * | 2017-07-11 | 2022-12-06 | 三星电机株式会社 | 多层陶瓷电容器 |
| US11621127B2 (en) | 2017-07-11 | 2023-04-04 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a multilayer ceramic capacitor |
| US11721489B2 (en) | 2017-07-11 | 2023-08-08 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140085097A (ko) | 2014-07-07 |
| US20140185189A1 (en) | 2014-07-03 |
| CN103903855A (zh) | 2014-07-02 |
| TWI552180B (zh) | 2016-10-01 |
| TW201426783A (zh) | 2014-07-01 |
| US8953300B2 (en) | 2015-02-10 |
| JP2014130999A (ja) | 2014-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015173292A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US9984828B2 (en) | Multilayered ceramic capacitor, mounting structure of circuit board having thereon multilayered ceramic capacitor, packing unit for multilayered ceramic capacitor | |
| JP6673573B2 (ja) | 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体 | |
| US9646770B2 (en) | Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor | |
| US10176924B2 (en) | Multilayer ceramic capacitor and board for mounting of the same | |
| JP5563111B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板 | |
| JP6351159B2 (ja) | 積層セラミック電子部品及びその実装基板並びに製造方法 | |
| JP5676671B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| JP5579886B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| US9978522B2 (en) | Multilayer ceramic capacitor and mounting board therefor | |
| JP2021153206A (ja) | 積層セラミック電子部品及びその実装基板 | |
| TWI485726B (zh) | 多層陶瓷電容器、該多層陶瓷電容器的安裝板件，及該多層陶瓷電容器的製造方法 | |
| JP5587442B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| US20140131082A1 (en) | Multilayered ceramic capacitor, mounting structure of circuit board having multilayered ceramic capacitor mounted thereon, and packing unit for multilayered ceramic capacitor | |
| JP2014165489A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US9288906B2 (en) | Mounting circuit board of multilayer ceramic capacitor | |
| KR102029529B1 (ko) | 적층 세라믹 커패시터 | |
| JP5694409B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| US20150049412A1 (en) | Multilayer ceramic capacitor, method of manufacturing the same, and pressing plate for multilayer ceramic capacitor | |
| JP2015023270A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP5587455B2 (ja) | 積層セラミックキャパシタ及びその実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170824 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180522 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180530 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180713 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20180803 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180820 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20191224 |