JP7400758B2 - 積層セラミックコンデンサ - Google Patents

Description

本発明は、積層セラミックコンデンサに関する。

従来、携帯電話機、携帯音楽プレーヤーなどの電子機器には、積層セラミックコンデンサが使用されている。積層セラミックコンデンサは、一般的に、内部電極層の端部が表面に露出した積層体としてのセラミック素体と、セラミック素体の内部電極層が露出した部分を覆うように配置された外部電極とを備える。外部電極としては、例えば、特許文献１に記載のように、導電性ペーストを塗布して焼き付けた焼結金属膜を用いたものや、特許文献２に記載のように、めっき膜により形成されたものなどがある。

特開２００２－２０３７３７号公報 特開２００４－３２７９８３号公報

しかしながら、特許文献１や特許文献２のような積層セラミックコンデンサにおいて、セラミック素体と外部電極の密着力が弱い場合には、セラミック素体と外部電極との界面から水分等が浸入し易くなり、積層セラミックコンデンサの耐湿性が低下する問題が生じる場合がある。

本発明の目的は、耐湿性の低下を抑制することが可能な積層セラミックコンデンサを提供することである。

本発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と、積層された複数の内部電極層とを有し、積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する長さ方向に相対する第１の側面および第２の側面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第３の側面および第４の側面を有する積層体と、４つの前記側面により構成される側面部の一部および前記第１の主面の一部に配置される複数の外部電極と、を備え、前記第１の主面は、前記複数の外部電極に覆われる複数の第１の領域と、前記複数の外部電極から露出する第２の領域と、を含み、前記第１の主面の前記複数の第１の領域にはそれぞれ、複数の凹部が形成されており、前記複数の第１の領域に形成された前記凹部の壁面は、球面状曲面であり、前記複数の第１の領域に形成された前記凹部の平均入口径は、０．３μｍ以上１０．５μｍ以下である。

本発明によれば、耐湿性の低下を抑制することが可能な積層セラミックコンデンサを提供することができる。

第１実施形態の積層セラミックコンデンサの外観斜視図である。 図１に示す積層セラミックコンデンサを矢印ＩＩの方向に沿って第２の側面側を見たときの矢視図である。 図２に示す積層セラミックコンデンサを矢印ＩＩＩの方向に沿って第１の主面側を見たときの矢視図である。 図１に示す積層セラミックコンデンサのＩＶ－ＩＶ線に沿った断面図である。 図４に示す積層セラミックコンデンサのＶ－Ｖ線に沿った断面図である。 図４に示す積層セラミックコンデンサのＶＩ－ＶＩ線に沿った断面図である。 図３に対応する図であり、図２に示す積層セラミックコンデンサを矢印ＩＩＩの方向に沿って第１の主面側を見たときの矢視図であって、外部電極を除外した場合の積層体を示す仮想的な図である。 積層体の第１の領域の表面を平面視したときの微視的な状態を模式的に示す拡大図である。 図８Ａの表面のＶＩＩＩＢ－ＶＩＩＩＢ線に沿った積層体の表層部付近の断面を模式的に示す拡大断面図である。 積層体の第１の領域の表面に設けられた複数の凹部の別の態様の例を示す図であり、図８Ａに対応する図である。 積層体の第１の領域の表面に設けられた複数の凹部の別の態様の例を示す図であり、図８Ｂに対応する図である。 積層体の第１の領域の表面に設けられた複数の凹部の別の態様の例を示す図であり、図８Ａに対応する図である。 積層体の第１の領域の表面に設けられた複数の凹部の別の態様の例を示す図であり、図８Ｂに対応する図である。 上記実施形態の積層セラミックコンデンサの第１変形例を示す断面図であり、図４に対応する図である。 上記実施形態の積層セラミックコンデンサの第２変形例を示す断面図であり、図４に対応する図である。 上記実施形態の積層セラミックコンデンサの第３変形例を示す断面図であり、図４に対応する図である。 上記実施形態の積層セラミックコンデンサの第４変形例を示す図であり、図２に対応する図である。 図１３Ａに示す積層セラミックコンデンサを矢印ＸＩＩＩＢの方向に沿って第２の主面側を見たときの矢視図である。 上記実施形態の積層セラミックコンデンサの第５変形例を示す図であり、図２に対応する図である。 図１４Ａに示す積層セラミックコンデンサを矢印ＸＩＶＢの方向に沿って第１の主面側を見たときの矢視図である。 図１４Ｂに示す積層セラミックコンデンサを矢印ＸＩＶＣの方向に沿って第３の側面側を見たときの矢視図である。 上記実施形態の積層セラミックコンデンサの第６変形例を示す図であり、図２に対応する図である。 第２実施形態を示す図であり、積層セラミックコンデンサが、部品内蔵基板に埋め込まれた状態を示す図である。 図１６ＡにおけるＸＶＩＢ部の拡大図であって、積層体の第２の領域の表層部付近の微視的な断面形状を模式的に示す拡大断面図である。 第３実施形態の積層セラミックコンデンサの外観斜視図である。 上記実施形態の積層セラミックコンデンサを構成する積層体の分解斜視図である。 上記実施形態の積層セラミックコンデンサを構成する積層体の外観斜視図である。 図１７に示す積層セラミックコンデンサを矢印ＸＸＡの方向に沿って第１の主面側を見たときの矢視図である。 図１９に示す積層体を矢印ＸＸＢの方向に沿って第１の主面側を見たときの矢視図である。 上記実施形態の第１変形例の積層セラミックコンデンサの外観斜視図であり、図１７に対応する図である。 上記実施形態の第２変形例の積層セラミックコンデンサの外観斜視図であり、図１７に対応する図である。 上記実施形態の第２変形例の積層セラミックコンデンサを構成する積層体の分解斜視図であり、図１８に対応する図である。

＜第１実施形態＞
以下、本開示の第１実施形態に係る積層セラミックコンデンサ１について説明する。図１は、本実施形態の積層セラミックコンデンサ１の外観斜視図である。図２は、図１に示す積層セラミックコンデンサ１を矢印ＩＩの方向に沿って第４の側面ＷＳ２側を見たときの矢視図である。図３は、図２に示す積層セラミックコンデンサ１を矢印ＩＩＩの方向に沿って第１の主面ＴＳ１側を見たときの矢視図である。図４は、図１に示す積層セラミックコンデンサ１のＩＶ－ＩＶ線に沿った断面図である。図５は、図４に示す積層セラミックコンデンサ１のＶ－Ｖ線に沿った断面図である。図６は、図４に示す積層セラミックコンデンサ１のＶＩ－ＶＩ線に沿った断面図である。

積層セラミックコンデンサ１は、積層体１０と、外部電極４０と、を有する。

図１～図６には、ＸＹＺ直交座標系が示されている。積層セラミックコンデンサ１および積層体１０の長さ方向Ｌは、Ｘ方向と対応している。積層セラミックコンデンサ１および積層体１０の幅方向Ｗは、Ｙ方向と対応している。積層セラミックコンデンサ１および積層体１０の積層方向Ｔは、Ｚ方向と対応している。ここで、図４に示す断面はＬＴ断面とも称される。図５に示す断面はＷＴ断面とも称される。図６に示す断面はＬＷ断面とも称される。

図１～図６に示すように、積層体１０は、積層方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、積層方向Ｔに直交する長さ方向Ｌに相対する第１の側面ＬＳ１および第２の側面ＬＳ２と、積層方向Ｔおよび長さ方向Ｌに直交する幅方向Ｗに相対する第３の側面ＷＳ１および第４の側面ＷＳ２と、を含む。

積層体１０は、略直方体形状を有している。なお、積層体１０の長さ方向Ｌの寸法は、幅方向Ｗの寸法よりも必ずしも長いとは限らない。積層体１０の角部および稜線部には、丸みがつけられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。

積層体１０の寸法は、特に限定されないが、積層体１０の長さ方向Ｌの寸法をＬ寸法とすると、Ｌ寸法は、０．０１ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層体１０の幅方向Ｗの寸法をＷ寸法とすると、Ｗ寸法は、０．０１ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層体１０の積層方向Ｔの寸法をＴ寸法とすると、Ｔ寸法は、０．０１ｍｍ以上０．２ｍｍ以下であることが好ましい。

積層体１０は、内層部１１と、積層方向Ｔにおいて内層部１１を挟み込むように配置された第１の主面側外層部１２および第２の主面側外層部１３と、を有する。

内層部１１は、複数の誘電体層２０と、複数の内部電極層３０と、を含む。内層部１１は、積層方向Ｔにおいて、最も第１の主面ＴＳ１側に位置する内部電極層３０から最も第２の主面ＴＳ２側に位置する内部電極層３０までを含む。内層部１１では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１１は、静電容量を発生させ実質的にコンデンサとして機能する部分である。なお、内層部１１は、有効層部ともいう。

複数の誘電体層２０は、誘電体材料により構成される。誘電体材料は、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、またはＣａＺｒＯ_３などの成分を含む誘電体セラミックであってもよい。また、誘電体材料は、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものであってもよい。

なお、誘電体層２０に用いられるセラミック粒子の平均粒子径は、０．１μｍ以上１μｍ以下であることが好ましい。より好ましくは、０．１μｍ以上０．５μｍ以下である。これにより、積層セラミックコンデンサ１の誘電体層２０の厚みを小さくすることが可能となり、体積当たりの容量密度が大きい積層セラミックコンデンサ１を得ることが可能となる。

誘電体層２０の厚みは、０．２μｍ以上１０μｍ以下であることが好ましい。積層される誘電体層２０の枚数は、４枚以上７００枚以下であることが好ましい。なお、この誘電体層２０の枚数は、内層部１１の誘電体層の枚数と第１の主面側外層部１２および第２の主面側外層部１３の誘電体層の枚数との総数である。

複数の内部電極層３０は、複数の第１の内部電極層３１および複数の第２の内部電極層３２を有する。複数の第１の内部電極層３１は、複数の誘電体層２０上に配置されている。複数の第２の内部電極層３２は、複数の誘電体層２０上に配置されている。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の積層方向Ｔに誘電体層２０を介して交互に配置されている。第１の内部電極層３１および第２の内部電極層３２は、誘電体層２０を挟むようにして配置されている。

第１の内部電極層３１は、第２の内部電極層３２に対向する第１の対向部３１Ａと、第１の対向部３１Ａから第１の側面ＬＳ１に引き出される第１の引き出し部３１Ｂとを有している。第１の引き出し部３１Ｂは、第１の側面ＬＳ１に露出している。

第２の内部電極層３２は、第１の内部電極層３１に対向する第２の対向部３２Ａと、第２の対向部３２Ａから第２の側面ＬＳ２に引き出される第２の引き出し部３２Ｂとを有している。第２の引き出し部３２Ｂは、第２の側面ＬＳ２に露出している。

本実施形態では、第１の対向部３１Ａと第２の対向部３２Ａが誘電体層２０を介して対向することにより容量が形成され、コンデンサの特性が発現する。

第１の対向部３１Ａおよび第２の対向部３２Ａの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第１の引出き出し部３１Ｂおよび第２の引き出し部３２Ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。

第１の対向部３１Ａの幅方向Ｗの寸法と第１の引き出し部３１Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が小さく形成されていてもよい。第２の対向部３２Ａの幅方向Ｗの寸法と第２の引き出し部３２Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が狭く形成されていてもよい。

第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第１の内部電極層３１および第２の内部電極層３２は、例えばＡｇ－Ｐｄ合金等により構成されてもよい。

第１の内部電極層３１および第２の内部電極層３２のそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下程度であることが好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、合わせて４枚以上２００枚以下であることが好ましい。

第１の主面側外層部１２は、積層体１０の第１の主面ＴＳ１側に位置する。第１の主面側外層部１２は、第１の主面ＴＳ１と最も第１の主面ＴＳ１に近い内部電極層３０との間に位置する複数の誘電体層２０の集合体である。第１の主面側外層部１２で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。

第２の主面側外層部１３は、積層体１０の第２の主面ＴＳ２側に位置する。第２の主面側外層部１３は、第２の主面ＴＳ２と最も第２の主面ＴＳ２に近い内部電極層３０との間に位置する複数の誘電体層２０の集合体である。第２の主面側外層部１３で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。

なお、積層体１０は、対向電極部１１Ｅを有する。対向電極部１１Ｅは、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａが対向する部分である。対向電極部１１Ｅは、内層部１１の一部として構成されている。図６には、対向電極部１１Ｅの幅方向Ｗおよび長さ方向Ｌの範囲が示されている。なお、対向電極部１１Ｅは、コンデンサ有効部ともいう。

なお、積層体１０は、側面側外層部を有する。側面側外層部は、第１の側面側外層部ＬＧ１と、第２の側面側外層部ＬＧ２を有する。第１の側面側外層部ＬＧ１は、対向電極部１１Ｅと第１の側面ＬＳ１との間に位置する誘電体層２０および第１の引き出し部３１Ｂを含む部分である。第２の側面側外層部ＬＧ２は、対向電極部１１Ｅと第２の側面ＬＳ２との間に位置する誘電体層２０および第２の引き出し部３２Ｂを含む部分である。図４および図６には、第１の側面側外層部ＬＧ１および第２の側面側外層部ＬＧ２の長さ方向Ｌの範囲が示されている。なお、第１の側面側外層部および第２の側面側外層部は、端面側外層部、Ｌギャップまたはエンドギャップともいう。

また、側面側外層部は、第３の側面側外層部ＷＧ１と、第４の側面側外層部ＷＧ２を有する。第３の側面側外層部ＷＧ１は、対向電極部１１Ｅと第３の側面ＷＳ１との間に位置する誘電体層２０を含む部分である。第４の側面側外層部ＷＧ２は、対向電極部１１Ｅと第４の側面ＷＳ２との間に位置する誘電体層２０を含む部分である。図５および図６には、第３の側面側外層部ＷＧ１および第４の側面側外層部ＷＧ２の幅方向Ｗの範囲が示されている。なお、第３の側面側外層部および第４の側面側外層部は、Ｗギャップまたはサイドギャップともいう。

外部電極４０は、４つの側面ＬＳ１、ＬＳ２、ＷＳ１、ＷＳ２により構成される側面部の一部および第１の主面ＴＳ１の一部に配置される複数の外部電極を備える。本実施形態においては、外部電極４０は、第１の側面ＬＳ１側に配置された第１の外部電極４０Ａと、第２の側面ＬＳ２側に配置された第２の外部電極４０Ｂと、を有する。

第１の外部電極４０Ａは、少なくとも、第１の側面ＬＳ１上の一部と、第１の主面ＴＳ１上の一部とに配置されている。本実施形態においては、より具体的には、第１の外部電極４０Ａは、側面部の一部としての第１の側面ＬＳ１から第１の主面ＴＳ１の一部にまで延びて形成されている。すなわち、図４のＬＴ断面に示されるように、本実施形態の第１の外部電極４０Ａの断面形状はＬ字状である。第１の外部電極４０Ａは、第１の内部電極層３１に接続されている。

第２の外部電極４０Ｂは、少なくとも、第２の側面ＬＳ２上の一部と、第１の主面ＴＳ１上の一部とに配置されている。本実施形態においては、より具体的には、第２の外部電極４０Ｂは、側面部の一部としての第２の側面ＬＳ２から第１の主面ＴＳ１の一部にまで延びて形成されている。すなわち、図４のＬＴ断面に示されるように、本実施形態の第２の外部電極４０Ｂの断面形状はＬ字状である。第２の外部電極４０Ｂは、第２の内部電極層３２に接続されている。

前述のとおり、積層体１０内においては、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａとが誘電体層２０を介して対向することにより容量が形成されている。そのため、第１の内部電極層３１が接続された第１の外部電極４０Ａと第２の内部電極層３２が接続された第２の外部電極４０Ｂとの間でコンデンサの特性が発現する。

第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置された第１のめっき層６０Ａと、を有する。

第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置された第２のめっき層６０Ｂと、を有する。

第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層、薄膜層等から選ばれる少なくとも１つを含む。

第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、本実施形態においては、薄膜層である。薄膜層は、金属粒子が堆積された層である。

第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを薄膜層で形成する場合は、スパッタリング法または蒸着法等の薄膜形成法により形成されていることが好ましい。ここではスパッタリング法で形成されたスパッタ電極について説明する。

本実施形態の第１の下地電極層５０Ａは、スパッタ電極により形成された第１の薄膜層５１Ａにより構成されている。第２の下地電極層５０Ｂは、スパッタ電極により形成された第２の薄膜層５１Ｂにより構成されている。スパッタ電極で下地電極層を形成する場合は、積層体１０の第１の主面ＴＳ１と第２の主面ＴＳ２の少なくともいずれか一方の一部に直接スパッタ電極を形成することが好ましい。本実施形態においては、スパッタ電極で形成される第１の薄膜層５１Ａは、第１の主面ＴＳ１上の第１の側面ＬＳ１側の一部に配置されている。スパッタ電極で形成される第２の薄膜層５１Ｂは、第１の主面ＴＳ１上の第２の側面ＬＳ２側の一部に配置されている。

スパッタ電極により形成される薄膜層は、例えば、Ｍｇ、Ａｌ、Ｔｉ、Ｗ、Ｃｒ、Ｃｕ、Ｎｉ、Ａｇ、Ｃｏ、ＭｏおよびＶからなる群より選ばれる少なくとも１種の金属を含むことが好ましい。これにより、積層体１０に対する外部電極４０の固着力を高めることができる。薄膜層は、単層であってもよいし、複数層によって形成されていてもよい。例えば、Ｎｉ－Ｃｒ合金の層と、Ｎｉ－Ｃｕ合金の層の２層構造によって形成されていてもよい。

スパッタ電極の第１の主面ＴＳ１と第２の主面ＴＳ２を結ぶ積層方向の厚みは、５０ｎｍ以上４００ｎｍ以下であることが好ましく、５０ｎｍ以上１３０ｎｍ以下であることがさらに好ましい。

積層体１０の第１の主面ＴＳ１と第２の主面ＴＳ２の少なくともいずれか一方の一部に直接スパッタ電極を形成して下地電極層を配置する場合は、第１の側面ＬＳ１上および第２の側面ＬＳ２上には焼き付け層の下地電極層を形成するか、下地電極層を形成せずに後述するめっき層を直接形成することが好ましい。本実施形態においては、第１の側面ＬＳ１上および第２の側面ＬＳ２上には下地電極層を形成せずに後述するめっき層を直接形成している。

なお、第１変形例および第２変形例で後述するように、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層であってもよい。焼付け層は、金属成分と、ガラス成分もしくはセラミック成分のどちらか一方を含んでいるか、その両方を含んでいることが好ましい。金属成分は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。ガラス成分は、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。セラミック成分は、誘電体層２０と同種のセラミック材料を用いてもよいし、異なる種のセラミック材料を用いてもよい。セラミック成分は、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、（Ｂａ，Ｃａ）ＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３等から選ばれる少なくとも１つを含む。

焼き付け層は、例えば、ガラスおよび金属を含む導電性ペーストを積層体１０に塗布して焼き付けたものである。焼き付け層は、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層および誘電体層を有する積層チップを焼成して積層体１０を得た後に積層体１０に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。この場合、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。焼き付け層は、複数層であってもよい。

なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを設けずに、積層体１０上に後述の第１のめっき層６０Ａおよび第２のめっき層６０Ｂが直接配置される構成であってもよい。

第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。

第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。

第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含んでいてもよい。第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、それぞれ複数層により形成されていてもよい。

積層セラミックコンデンサ１が基板表面に実装される場合には、第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造であることが好ましい。その場合、Ｎｉめっき層は、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが、積層セラミックコンデンサ１を実装する際のはんだによって侵食されることを防止する。また、Ｓｎめっき層は、積層セラミックコンデンサ１を実装する際のはんだの濡れ性を向上させる。これにより、積層セラミックコンデンサ１の実装を容易にする。

なお、下地電極層とＮｉめっき層との間にＣｕめっき層を形成してもよい。また、下地電極層を形成せずにめっき層を積層体１０上に直接形成する場合には、Ｎｉめっき層と積層体の間にＣｕめっき層を形成してもよい。Ｃｕめっき層を形成する場合には、めっき液や水分浸入を抑制する効果がある。

本実施形態のめっき層は、下層めっき層としてのＣｕめっき層と、中層めっき層としてのＮｉめっき層と、上層めっき層としてのＳｎめっき層の３層構造で形成されている。すなわち、第１のめっき層６０Ａは、第１のＣｕめっき層６１Ａと、第１のＮｉめっき層６２Ａと、第１のＳｎめっき層６３Ａと、を有する。第２のめっき層６０Ｂは、第２のＣｕめっき層６１Ｂと、第２のＮｉめっき層６２Ｂと、第２のＳｎめっき層６３Ｂと、を有する。

第１のＣｕめっき層６１Ａは、積層体１０の第１の側面ＬＳ１と、積層体１０の第１の主面ＴＳ１に配置された第１の下地電極層５０Ａとを覆うように配置される。第１のＮｉめっき層６２Ａは、第１のＣｕめっき層６１Ａを覆うように配置される。第１のＳｎめっき層６３Ａは、第１のＮｉめっき層６２Ａを覆うように配置される。

第２のＣｕめっき層６１Ｂは、積層体１０の第２の側面ＬＳ２と、積層体１０の第１の主面ＴＳ１に配置された第２の下地電極層５０Ｂとを覆うように配置される。第２のＮｉめっき層６２Ｂは、第２のＣｕめっき層６１Ｂを覆うように配置される。第２のＳｎめっき層６３Ｂは、第２のＮｉめっき層６２Ｂ層を覆うように配置される。

本実施形態においては、第１のめっき層６０Ａは、第１の内部電極層３１と直接電気的に接続されている。また、第２のめっき層６０Ｂは、第２の内部電極層３２と直接電気的に接続されている。

下地電極層を覆うようにＣｕめっき層およびＮｉめっき層からなるめっき層を設けることにより、積層セラミックコンデンサ１を実装する際のはんだによって下地電極層が侵食されることを防止する。また、Ｎｉめっき層の表面に、さらに、Ｓｎめっき層を設けることにより、積層セラミックコンデンサ１を実装する際のはんだの濡れ性を向上させる。これにより、積層セラミックコンデンサ１を容易に実装することができる。

めっき層一層あたりの厚みは、２μｍ以上１５μｍ以下であることが好ましい。すなわち、第１のＣｕめっき層６１Ａ、第１のＮｉめっき層６２Ａ、第１のＳｎめっき層６３Ａ、第２のＣｕめっき層６１Ｂ、第２のＮｉめっき層６２Ｂ、および第２のＳｎめっき層６３Ｂそれぞれの平均厚みは、２μｍ以上１５μｍ以下であることが好ましい。より具体的には、第１のＣｕめっき層６１Ａおよび第２のＣｕめっき層６１Ｂそれぞれの平均厚みは、５μｍ以上８μｍ以下であることがより好ましい。また、第１のＮｉめっき層６２Ａ、第１のＳｎめっき層６３Ａ、第２のＮｉめっき層６２Ｂ、および第２のＳｎめっき層６３Ｂそれぞれの平均厚みは、２μｍ以上４μｍ以下であることがより好ましい。

なお、第２実施形態で説明するように、積層セラミックコンデンサ１を基板に埋め込む場合には、めっき層は、最外層がＣｕめっき層によって形成されることが好ましい。

なお、第１の下地電極層５０Ａ、第２の下地電極層５０Ｂを設けずにめっき層だけで外部電極４０を形成してもよい。すなわち、積層セラミックコンデンサ１は、第１の内部電極層３１と、第２の内部電極層３２とに、直接電気的に接続されるめっき層を含む構成であってもよい。このような場合、前処理として積層体１０の表面に触媒を配設した後で、めっき層が形成されてもよい。

なお、めっき層を積層体１０上に直接形成する場合は、下地電極層の厚みを削減することができる。よって、下地電極層の厚みを削減した分、積層セラミックコンデンサ１の積層方向Ｔの寸法を低減させて、積層セラミックコンデンサ１の低背化を図ることができる。あるいは、下地電極層の厚みを削減した分、第１の内部電極層３１および第２の内部電極層３２の間に挟まれる誘電体層２０の厚みを厚くし、素体厚みの向上を図ることができる。このように、めっき層を積層体１０上に直接形成することで、積層セラミックコンデンサの設計自由度を向上させることができる。

ここで、第１の外部電極４０Ａおよび第２の外部電極４０Ｂを構成する各層の基本的な構成は同じである。また、第１の外部電極４０Ａおよび第２の外部電極４０Ｂは、積層セラミックコンデンサ１の長さ方向Ｌの中央のＷＴ断面に対して概ね面対称である。よって、第１の外部電極４０Ａと第２の外部電極４０Ｂとを特に区別して説明する必要のない場合は、第１の外部電極４０Ａおよび第２の外部電極４０Ｂは、まとめて外部電極４０と呼ばれる場合がある。また、第１の外部電極４０Ａおよび第２の外部電極４０Ｂを構成する各層についても同様である。例えば、第１の下地電極層５０Ａと第２の下地電極層５０Ｂとを特に区別して説明する必要のない場合は、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、まとめて下地電極層５０と呼ばれる場合がある。また、第１の薄膜層５１Ａと第２の薄膜層５１Ｂとを特に区別して説明する必要のない場合は、第１の薄膜層５１Ａおよび第２の薄膜層５１Ｂは、まとめて薄膜層５１と呼ばれる場合がある。また、第１のめっき層６０Ａと第２のめっき層６０Ｂとを特に区別して説明する必要のない場合は、第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、まとめてめっき層６０と呼ばれる場合がある。また、第１のＣｕめっき層６１Ａと第２のＣｕめっき層６１Ｂとを特に区別して説明する必要のない場合は、第１のＣｕめっき層６１Ａおよび第２のＣｕめっき層６１Ｂは、まとめてＣｕめっき層６１と呼ばれる場合がある。また、第１のＮｉめっき層６２Ａと第２のＮｉめっき層６２Ｂとを特に区別して説明する必要のない場合は、第１のＮｉめっき層６２Ａおよび第２のＮｉめっき層６２Ｂは、まとめてＮｉめっき層６２と呼ばれる場合がある。また、第１のＳｎめっき層６３Ａと第２のＳｎめっき層６３Ｂとを特に区別して説明する必要のない場合は、第１のＳｎめっき層６３Ａおよび第２のＳｎめっき層６３Ｂは、まとめてＳｎめっき層６３と呼ばれる場合がある。

図７は、図３に対応する図であり、図２に示す積層セラミックコンデンサ１を矢印ＩＩＩの方向に沿って第１の主面ＴＳ１側を見たときの矢視図であって、外部電極４０を除外した場合の積層体１０を示す仮想的な図である。

図７に示すように、積層体１０の第１の主面ＴＳ１は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂに覆われる複数の第１の領域Ａ１を有する。また、積層体１０の第１の主面ＴＳ１は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂから露出する第２の領域Ａ２を有する。

本実施形態においては、複数の第１の領域Ａ１は、第１の外部電極４０Ａに覆われる領域ＴＳ１Ａと、第２の外部電極４０Ｂに覆われる領域ＴＳ１Ｂと、に分かれている。すなわち、複数の第１の領域Ａ１は、長さＬ方向に分離されて配置されており、第１の側面ＬＳ１側に位置する領域ＴＳ１Ａと、第２の側面ＬＳ２側に位置する領域ＴＳ１Ｂと、の２つの領域を有する。そして、第２の領域Ａ２は、複数の第１の領域Ａ１を分離するように、複数の第１の領域Ａ１の間に配置されている。

なお、図２、３に示すように、第１の外部電極４０Ａは、積層体１０の第１の主面ＴＳ１上において、第１の側面ＬＳ１から、第２の側面ＬＳ２側に向かって長さ方向に距離Ｌ１までの範囲を覆っている。第２の外部電極４０Ｂは、積層体１０の第１の主面ＴＳ１上において、第２の側面ＬＳ２から、第１の側面ＬＳ１側に向かって長さ方向に距離Ｌ１までの範囲を覆っている。そして、積層体１０の第１の主面ＴＳ１は、第１の外部電極４０Ａに覆われている領域と第２の外部電極４０Ｂに覆われている領域との間の領域は露出しており、その露出している部分の長さ方向の距離は距離Ｌ２となっている。

図７を用いて説明すると、積層体１０の第１の主面ＴＳ１上において、第１の側面ＬＳ１から、第２の側面ＬＳ２側に向かって長さ方向に距離Ｌ１までの範囲が、領域ＴＳ１Ａとなっている。また、積層体１０の第１の主面ＴＳ１上において、第２の側面ＬＳ２から、第１の側面ＬＳ１側に向かって長さ方向に距離Ｌ１までの範囲が、領域ＴＳ１Ｂとなっている。すなわち、複数の第１の領域Ａ１それぞれの長さ方向の距離はＬ１となっており、第２の領域Ａ２の長さ方向の距離はＬ２となっている。

図８Ａは、図７における積層体１０の第１の領域Ａ１の表面の一部であるＶＩＩＩＡ部を拡大した図であって、積層体１０の表面を平面視したときの微視的な状態を模式的に示す拡大図である。図８Ｂは、図８Ａの表面のＶＩＩＩＢ－ＶＩＩＩＢ線に沿った積層体１０の表層部付近の断面を模式的に示す拡大断面図である。但し、図８Ｂにおいては、積層体１０の表面に外部電極４０が配置されている状態における拡大断面図が模式的に示されている。すなわち、説明の便宜上、図８Ａの拡大図は、外部電極４０が除外された状態の図である一方、図８Ｂの拡大断面図は、外部電極４０が配置された状態の図となっている。

ここで、前述のとおり、第１の外部電極４０Ａおよび第２の外部電極４０Ｂの基本的な構成は同じである。よって、以下の図８Ｂ等の説明において、第１の外部電極４０Ａおよび第２の外部電極４０Ｂは、外部電極４０として説明される。なお、第１の外部電極４０Ａおよび第２の外部電極４０Ｂを構成する各層についても同様である。図８Ｂに示すように、積層体１０を構成する誘電体層２０上に、下地電極層５０としての薄膜層５１が配置されている。そして、下地電極層５０を覆うように、めっき層６０が配置されている。めっき層６０は、Ｃｕめっき層６１と、Ｎｉめっき層６２と、Ｓｎめっき層６３と、を有する。

図８Ａおよび図８Ｂに示されるように、積層体１０の第１の主面ＴＳ１の第１の領域Ａ１には、球面状曲面を有する複数の凹部８０が形成されている。

複数の凹部８０は、積層体１０を構成する誘電体層２０の表面の第１の領域Ａ１において、多数配置されている。本実施形態においては、複数の凹部８０は、略同じ大きさの複数の凹部８０が平面内に配列されて構成されている。

図８Ａに示すように、複数の凹部８０は、誘電体層２０の表面に六方最密状に配置されていてもよい。六方最密状に配置することにより、誘電体層２０の表面上に複数の凹部８０を高密度で配置することができる。例えば、複数の凹部８０は、１つの凹部８０の周りに、平均５個以上７個以下の他の凹部８０が位置するように配置されていてもよい。これにより、誘電体層２０の表面上に複数の凹部８０を高密度で配置することができる。複数の凹部８０は、規則的に配置されていてもよい。但し、規則的に配置されていなくてもよい。

複数の凹部８０はそれぞれ、開口部８１と、壁面８２を有する。図８Ａに示すように、本実施形態においては、凹部８０の外縁部を構成する開口部８１は、略円形となっている。

図８Ｂにその断面形状が示されるように、凹部８０の壁面８２は、球面状曲面により構成されている。すなわち、凹部８０の壁面８２は、球体の表面の一部を構成するような凹面状の曲面により構成されている。凹部８０の壁面は、半球形状であってもよい。但し、凹部８０の壁面８２は、半球に満たない球面状曲面であってもよい。

積層体１０の第１の主面ＴＳ１の第１の領域Ａ１には、球面状曲面を有する複数の凹部８０と、複数の凹部８０が配置されていない領域としての陸部９０とを有する。

第１の領域Ａ１に形成されている複数の凹部８０の平均入口径は、０．３μｍ以上１０．５μｍ以下である。凹部８０の平均入口径が０．３μｍよりも小さくなると、外部電極４０と積層体１０との接触面積が減少するため、外部電極４０と積層体１０との間のアンカー効果を十分に得ることができない。よって、外部電極４０と積層体１０との密着強度を高めることができず、耐湿信頼性が低下するおそれがある。一方、凹部８０の平均入口径が１０．５μｍよりも大きくなると、凹部８０に応力が集中しやすくなるため、積層体１０の強度が低下し、クラックが発生する可能性がある。第１の領域Ａ１に形成されている複数の凹部８０の平均入口径は、好ましくは０．３μｍ以上３．２μｍ以下である。凹部８０の平均入口径が０．３μｍ以上３．２μｍ以下であれば、クラックの発生をより抑制することができる。なお、凹部８０の壁面８２が、球面状曲面により構成されていることにより、複数の凹部８０に外部電極４０が入り込みやすくなり、外部電極４０と積層体１０との間の密着力が高まる。

なお、第１の領域Ａ１に形成されている複数の凹部８０の平均入口径は、誘電体層２０を構成するセラミック粒子の平均粒子径の２倍以上２０倍以下であることが好ましく、２倍以上１０倍以下であることがより好ましい。例えば、セラミック粒子の平均粒子径を０．１μｍ以上１μｍ以下とし、さらに、第１の領域Ａ１に形成されている複数の凹部８０の平均入口径をセラミック粒子の平均粒子径の２倍以上２０倍以下に設定してもよい。例えば、セラミック粒子の平均粒子径を０．１μｍ以上０．５μｍ以下とし、さらに、第１の領域Ａ１に形成されている複数の凹部８０の平均入口径をセラミック粒子の平均粒子径の２倍以上１０倍以下に設定してもよい。これにより、凹部８０を適切に形成することが可能となり、外部電極４０と積層体１０との間のアンカー効果を確保しつつ、積層体１０への応力集中も抑制することが可能となる。よって、外部電極４０と積層体１０との密着強度と積層体１０の強度を両立することができる。

なお、第１の領域Ａ１に形成されている複数の凹部８０の平均入口径は、第１の内部電極層３１と第２の内部電極層３２の間に挟まれる誘電体層２０の厚みの寸法の０．２倍以上５倍以下であってもよい。例えば、誘電体層２０を構成するセラミック粒子として、平均粒子径が１μｍ以下、あるいは０．５μｍ以下の小さめのセラミック粒子を使用し、第１の内部電極層３１と第２の内部電極層３２の間に挟まれる誘電体層２０の厚みを０．２μｍ以上４μｍ以下、あるいは０．２μｍ以上２μｍ以下とし、さらに、第１の領域Ａ１に形成されている複数の凹部８０の平均入口径を、第１の内部電極層３１と第２の内部電極層３２の間に挟まれる誘電体層２０の厚みの寸法の０．２倍以上５倍以下に設定してもよい。これにより、平均粒子径が小さめの適切なセラミック粒子の使用により、第１の内部電極層３１と第２の内部電極層３２の間に挟まれる誘電体層２０の厚みの寸法を薄くして容量密度を高めつつ、凹部８０を適切に形成することが可能となる。よって、積層セラミックコンデンサ１の体積あたりの容量密度の確保と、外部電極４０と積層体１０との密着強度の確保を両立することができる。

第１の領域Ａ１における、複数の凹部８０の開口部８１が占める面積率Ｒは、５２％以上であることが好ましい。これにより、外部電極４０と積層体１０との間のアンカー効果が高まり、外部電極４０と積層体１０との密着強度を高めることができる。その結果、積層体１０と外部電極４０との界面からの水分等の浸入を抑制する効果が高まり、積層セラミックコンデンサ１の耐湿信頼性をさらに向上させることができる。なお、この面積率が５２％よりも小さくなると、外部電極４０と積層体１０との接触面積が減少するため、外部電極４０と積層体１０との間のアンカー効果の高まり具合が少なくなる。

第１の領域Ａ１に形成されている複数の凹部８０の平均深さは、０．１μｍ以上５μｍ以下であることが好ましく、より好ましくは、０．２μｍ以上３μｍ以下である。これにより、外部電極４０と積層体１０との間のアンカー効果を確保しつつ、積層体１０への応力集中も抑制することができ、外部電極４０と積層体１０との密着強度と積層体１０の強度を両立することができる。

ここで、凹部８０の深さは、凹部８０の最深部から凹部８０の開口部８１までの凹部８０の深さ方向の距離の最大値として定義される。

なお、第１の領域Ａ１に形成されている複数の凹部８０の平均深さは、複数の凹部８０平均入口径の２５％以上５０％以下であってもよい。

なお、第１の領域Ａ１に形成されている複数の凹部８０の平均深さは、誘電体層２０を構成するセラミック粒子の平均粒子径の１．０倍以上１０倍以下であることが好ましく、２倍以上１０倍以下であることがより好ましい。これにより、凹部８０を適切に形成し、外部電極４０と積層体１０との間のアンカー効果を確保しつつ、積層体１０への応力集中も抑制することが可能となる。よって、外部電極４０と積層体１０との密着強度と積層体１０の強度を両立することができる。

なお、第１の領域Ａ１に形成されている複数の凹部８０の平均深さは、下地電極層５０の厚みの寸法よりも大きく、下地電極層５０を覆う外側電極層としてのめっき層６０の厚みの寸法よりも小さくてもよい。すなわち、外部電極４０が、少なくとも、第１の主面ＴＳ１の複数の第１の領域Ａ１に密着して配置される下地電極層５０と、下地電極層５０を覆う外側電極層と、を有する場合において、下地電極層５０の厚みの寸法は、複数の凹部８０の平均深さの寸法よりも小さく、外側電極層の厚みの寸法は、複数の凹部８０の平均深さの寸法よりも大きくてもよい。ここで、下地電極層５０は、例えばスパッタ電極等の薄膜層５１により構成される。外側電極層は、薄膜層５１を覆うめっき層６０により構成される。これにより、積層体１０の表面と薄膜層５１の接触面積を増やして密着力を高めつつ、薄膜層５１が被覆されている積層体１０の複数の凹部８０と外部電極４０を構成するめっき層６０との間のアンカー効果を高めることが可能となり、全体として、外部電極４０と積層体１０との密着強度を高めることができる。

なお、本実施形態の構成は、積層方向Ｔの寸法が小さい積層体１０に対してより有効である。例えば、積層方向Ｔの寸法が０．０１ｍｍ以上０．２ｍｍ以下の積層体１０を用いる積層セラミックコンデンサ１に対してより有効である。積層方向Ｔの寸法が小さい積層体１０ほど、積層体１０の機械的強度が低下しやすいため、積層体１０の機械的強度の確保と、外部電極４０と積層体１０との密着強度の確保の両立が強く求められる。

なお、第１の領域Ａ１に形成されている複数の凹部８０の態様は、図８Ａ、図８Ｂに示されるようなものに限らない。例えば、複数の凹部８０の態様は、図９Ａ、図９Ｂに示されるようなものであってもよい。図９Ａ、図９Ｂは、積層体１０の第１の領域Ａ１の表面に設けられた複数の凹部８０の別の態様の例を示す図であり、図８Ａ、図８Ｂに対応する図である。

図９Ａ、図９Ｂに示される態様においても、積層体１０の第１の主面ＴＳ１の第１の領域Ａ１には、球面状曲面を有する複数の凹部８０が形成されている。ここで、複数の凹部８０は、異なる入口径の凹部を有していてもよい。例えば、図９Ａ、図９Ｂに示すように、複数の凹部８０は、平均入口径に対して大きめの入口径を有する凹部８０Ｂと、平均入口径に対して小さめの入口径を有する凹部８０Ｃと、を有していてもよい。この場合、平均入口径よりも小さい入口径を有する凹部８０Ｃの平均深さは、平均入口径に対して大きい入口径を有する凹部８０Ｂの平均深さよりも小さくてもよい。これにより、外部電極４０と積層体１０との間のアンカー効果を適切に調整することができる。なお、平均入口径に対して大きめの入口径を有する凹部８０Ｂと、平均入口径に対して小さめの入口径を有する凹部８０Ｃは、規則的に配置されていてもよいが、規則的に配置されていなくてもよい。また、複数の凹部８０は、入口径の大きさが段階的またはランダムに異なる複数の凹部を有していてもよい。

入口径の大きさの異なる複数の凹部８０Ｂ、８０Ｃは、略円形の開口部８１Ｂ、８１Ｃと、球面状曲面を有する壁面８２Ｂ、８２Ｃを備える。なお、開口部８１Ｂ、８１Ｃは略円形に限らず、他の形状であってもよい。なお、凹部８０Ｂの壁面８２Ｂは、略半球形状、あるいは半球に満たない球面状曲面であってもよく、凹部８０Ｃの壁面８２Ｃは、半球に満たない球面状曲面であってもよい。

この場合においても第１の領域Ａ１に形成されている複数の凹部８０の平均入口径は、０．３μｍ以上１０．５μｍ以下であることが好ましい。また、第１の領域Ａ１における、複数の凹部８０の開口部が占める面積率は、５２％以上であることが好ましい。また、第１の領域Ａ１に形成されている複数の凹部８０の平均深さは、０．１μｍ以上５μｍ以下であることが好ましく、より好ましくは、０．２μｍ以上３μｍ以下である。

なお、第１の領域Ａ１に形成されている複数の凹部８０の態様は、図１０Ａ、図１０Ｂに示されるようなものであってもよい。図１０Ａ、図１０Ｂは、積層体１０の第１の領域Ａ１の表面に設けられた複数の凹部８０の別の態様の例を示す図であり、図８Ａ、図８Ｂに対応する図である。

図１０Ａ、図１０Ｂに示される態様においても、積層体１０の第１の主面ＴＳ１の第１の領域Ａ１には、球面状曲面を有する複数の凹部８０が形成されている。ここで、複数の凹部８０は、開口部８１Ｄの形状が略六角形であるような凹部８０Ｄを含んでいてもよい。これにより、第１の領域Ａ１において、複数の凹部８０を、より高密度で配置することができる。よって、外部電極４０と積層体１０との間のアンカー効果を適切に確保することができる。

なお、この場合においても、凹部８０Ｄの壁面８２Ｄは、球面状曲面を有している。すなわち、凹部８０Ｄの壁面８２Ｄは、球体の表面の一部を構成するような凹面状の曲面を有している。

なお、この場合においても、第１の領域Ａ１に形成されている複数の凹部８０の平均入口径は、０．３μｍ以上１０．５μｍ以下であることが好ましい。また、第１の領域Ａ１における、複数の凹部８０の開口部が占める面積率は、５２％以上であることが好ましい。また、第１の領域Ａ１に形成されている複数の凹部８０の平均深さは、０．１μｍ以上５μｍ以下であることが好ましく、より好ましくは、０．２μｍ以上３μｍ以下である。

なお、図８Ａ、図８Ｂに示されるような凹部、図９Ａ、図９Ｂに示されるような異なる入口径の凹部、図１０Ａ、図１０Ｂに示されるような開口部の形状が異なる凹部は、第１の領域Ａ１において混在して存在していてもよい。

以下、本実施形態における各種パラメータの測定方法について説明する。

積層体の表面に形成された凹部の平均入口径の測定方法について説明する。凹部の入口径は、凹部の開口部の円相当径として算出される。ここで、円相当径とは、測定対象部の面積に相当する真円の直径を意味する。

まず、めっき剥離剤等を用い、積層体にダメージを与えないように外部電極を除去する。そして、第１の領域Ａ１の幅方向および長さ方向の中央部において、積層体の表面を走査型電子顕微鏡（ＳＥＭ）または原子間力顕微鏡（ＡＦＭ）で撮影する。撮影条件は、個々のセラミック粒子を判別可能であり、視野内に複数個の凹凸を含み、凹凸の立体形状を確認可能な条件とする。例えば、ＳＥＭの場合、５０００倍～２万倍程度が目安となる。その後、撮影した画像を用い、以下の方法で凹部の平均入口径を算出する。

（１）凹部の外縁の輪郭線を特定し、凹部の開口部を特定する。
（２）観察範囲内の複数の凹部に対して（１）の処理を行う。凹部の個数が２０個以上となるように観察範囲を設定する。
（３）画像処理ソフトを用いて、それぞれの凹部の開口部の円相当径を、凹部の入口径として算出する。
（４）（３）で算出した複数の凹部の入口径の平均値を、凹部の平均入口径とする。

積層体の表面の第１の領域Ａ１における、複数の凹部の開口部が占める面積率Ｒの測定方法について説明する。ここで、凹部の開口部が占める面積率Ｒは、陸部および複数の凹部を含む第１の領域Ａ１の観察範囲内の総面積と、観察範囲内に形成されている複数の凹部の開口部の合計面積との比によって算出される。

まず、めっき剥離剤等を用い、積層体にダメージを与えないように外部電極を除去する。そして、第１の領域Ａ１の幅方向および長さ方向の中央部において、積層体の表面を走査型電子顕微鏡（ＳＥＭ）または原子間力顕微鏡（ＡＦＭ）で撮影する。撮影条件は、個々のセラミック粒子を判別可能であり、視野内に複数個の凹凸を含み、凹凸の立体形状を確認可能な条件とする。例えば、ＳＥＭの場合、５０００倍～２万倍程度が目安となる。その後、撮影した画像を用い、以下の方法で、複数の凹部の開口部が占める面積率Ｒを算出する。

（１）凹部の外縁の輪郭線を特定し、凹部の開口部を特定する。
（２）観察範囲内の複数の凹部に対して（１）の処理を行う。凹部の個数が２０個以上となるように観察範囲を設定する。
（３）画像処理ソフトを用いて、それぞれの凹部について、凹部の外縁の輪郭線で囲まれた領域の面積を、凹部の開口部の面積として算出する。
（４）観察範囲全体の面積に対して、（３）で算出した複数の凹部の開口部の合計面積が占める割合を、複数の凹部の開口部が占める面積率Ｒとして算出する。

積層体の表面に形成された凹部の深さの測定方法について説明する。まず、積層体にダメージを与えないように研磨を行い、積層体の幅方向に直交する断面を露出させる。次に、積層体の表面の第１の領域Ａ１を断面視する断面を走査型電子顕微鏡（ＳＥＭ）または走査イオン顕微鏡（ＳＩＭ）で撮影する。撮影条件は、個々のセラミック粒子を判別可能であり、視野内に複数個の凹凸を含む条件とする。例えば、ＳＥＭの場合、５０００倍～２万倍程度が目安となる。その後、撮影した断面画像を用い、以下の方法で、複数の凹部の深さを測定する。

（１）凹部の個数が２０個以上となるように観察範囲を設定する。
（２）（１）のうちの１つの凹部に対して、断面画像において凹部の開口部を示す２つの頂点と凹部の最深部を示す最下点を特定する。
（３）（２）で特定した２つの頂点を結ぶ直線の中点と、（２）で特定した凹部の最下点を結んだ長さを１つの凹部の深さとして求める。
（４）観察範囲内の複数の凹部に対して（１）～（３）の処理を行い、観察範囲内で算出した複数の凹部の深さの平均値を、凹部の深さとして算出する。

複数の内部電極層に挟まれる誘電体層の厚みの測定方法について説明する。まず、研磨により露出させた積層体の長さ方向に直交する断面を走査型電子顕微鏡（ＳＥＭ）にて観察する。次に、積層体の断面の中心を通る積層方向に沿った中心線、およびこの中心線から両側に等間隔に２本ずつ引いた線の合計５本の線上における誘電体層２０の厚さを測定する。この測定を、積層方向における上部、中央部、下部のそれぞれについて行い、これらの測定値の平均値を、本実施形態の誘電体層２０の厚みとして算出する。

下地電極層、めっき層等の外部電極を構成する各層の測定方法について説明する。まず、研磨により露出させた積層体の長さ方向に直交する断面を走査型電子顕微鏡（ＳＥＭ）にて観察する。次に、測定対象層の延在方向と垂直となるような５本の線を等間隔に引き、この５本の線上における測定対象層の厚みを測定する。そして、この５本の線上における測定対象層の厚みの平均値を、本実施形態の測定対象層の厚みとして算出する。

誘電体層を構成するセラミック粒子の平均粒子径の測定方法について説明する。まず、研磨により露出させた積層体の長さ方向に直交する断面を走査型電子顕微鏡（ＳＥＭ）にて観察する。そして、各粒子の内部電極に対して平行な方向における最大の長さを粒径とする直径法を用いて２００個の粒子の粒子径を測定して、その平均値を平均粒子径として算出する。

次に、本実施形態の積層セラミックコンデンサ１の製造方法について説明する。

誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストが準備される。誘電体シートおよび内部電極用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。導電性材料からなるペーストは、例えば、金属粉末に有機バインダおよび有機溶剤が加えられたものである。

誘電体シート上に、内部電極層３０用の導電性ペーストが、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層３１のパターンが形成された誘電体シートおよび、第２の内部電極層３２のパターンが形成された誘電体シートが準備される。

内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第１の主面ＴＳ１側の第１の主面側外層部１２となる部分が形成される。その上に、第１の内部電極層３１のパターンが印刷された誘電体シートおよび第２の内部電極層３２のパターンが印刷された誘電体シートが順次交互に積層されることにより、内層部１１となる部分が形成される。この内層部１１となる部分の上に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第２の主面ＴＳ２側の第２の主面側外層部１３となる部分が形成される。これにより、積層シートが作製される。

積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。ここで、プレスを行う際に、凹凸パターンを表面に設けた転写版を、積層ブロックの凹部を形成したい部分に圧着することで、積層ブロックに凹部を形成することができる。ここで、転写版に設ける凹凸パターンの形状や大きさ、深さ、密度等をコントロールすることで、実施形態に記載の所望の凹部を形成することが可能となる。

積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みがつけられてもよい。

積層チップが焼成されることにより、実施形態に記載の凹部が形成された積層体１０が作製される。焼成温度は、誘電体層２０や内部電極層３０の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。

下地電極層を薄膜層で形成する場合は、マスキングなどを行うことにより、積層体１０の外部電極を形成したい部分に下地電極層としての薄膜層が形成される。薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成される。本実施形態においては、薄膜層は、実施形態に記載の複数の凹部が形成されている積層体１０の表面に形成される。

その後、薄膜層からなる下地電極層および積層体の表面上に、めっき層が形成される。本実施形態においては、めっき層として、Ｃｕめっき層と、Ｎｉめっき層と、Ｓｎめっき層の３層のめっき層が形成される。

なお、下地電極層を焼き付け層で形成する場合は、積層体１０の第１の側面および第２の側面に下地電極層となる導電性ペーストが塗布される。ガラス成分と金属とを含む導電性ペーストが、例えばディッピングなどの方法により、積層体１０に塗布される。その後、焼き付け処理が行われ、下地電極層が形成される。この時の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。

なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。この場合は、焼成前の積層チップに対して、導電性ペーストを塗布し、積層チップと積層チップに塗布した導電性ペーストを同時に焼き付けて、焼き付け層が形成された積層体１０を形成する。

このような製造工程により、積層セラミックコンデンサ１が製造される。

以下、本実施形態の積層セラミックコンデンサ１の第１変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１１Ａは、本実施形態の積層セラミックコンデンサ１の第１変形例を示す断面図であり、図４に対応する図である。

本変形例においては、外部電極４０の構成が、上記実施形態とは異なる。

第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１のめっき層６０Ａを有する。本変形例の第１の下地電極層５０Ａは、第１の薄膜層５１Ａと、第１の焼き付け層５２Ａを有する。本変形例の第１のめっき層６０Ａは、第１のＮｉめっき層６２Ａと、第１のＳｎめっき層６３Ａを有する。

第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２のめっき層６０Ｂを有する。本変形例の第２の下地電極層５０Ｂは、第２の薄膜層５１Ｂと、第２の焼き付け層５２Ｂを有する。本変形例の第２のめっき層６０Ｂは、第２のＮｉめっき層６２Ｂと、第２のＳｎめっき層６３Ｂを有する。

第１の焼き付け層５２Ａは、第１の側面ＬＳ１上に配置されている。より詳細には、第１の焼き付け層５２Ａは、第１の側面ＬＳ１だけでなく、第１の主面ＴＳ１の一部にも延びて配置されている。

第２の焼き付け層５２Ｂは、第２の側面ＬＳ２上に配置されている。より詳細には、第２の焼き付け層５２Ｂは、第２の側面ＬＳ２だけでなく、第１の主面ＴＳ１の一部にも延びて配置されている。

第１の薄膜層５１Ａは、第１の主面ＴＳ１の一部に配置されている。第１の薄膜層５１Ａは、第１の主面ＴＳ１の一部に配置されている第１の焼き付け層５２Ａ上にオーバーラップするように配置されており、その他の部分は、積層体１０の第１の主面ＴＳ１上に直接配置されている。

第２の薄膜層５１Ｂは、第１の主面ＴＳ１の一部に配置されている。第２の薄膜層５１Ｂは、第１の主面ＴＳ１の一部に配置されている第２の焼き付け層５２Ｂ上にオーバーラップするように配置されており、その他の部分は、積層体１０の第１の主面ＴＳ１に直接配置されている。

第１の側面ＬＳ１上に配置された第１の焼き付け層５２Ａの第１の側面ＬＳ１および第２の側面ＬＳ２を結ぶ長さ方向Ｌの厚みは、１μｍ以上５μｍ以下であることが好ましい。
第２の側面ＬＳ２上に配置された第２の焼き付け層５２Ｂの第１の側面ＬＳ１および第２の側面ＬＳ２を結ぶ長さ方向Ｌの厚みは、１μｍ以上５μｍ以下であることが好ましい。

第１の焼き付け層５２Ａおよび第２の焼き付け層５２Ｂは、例えば、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものであってもよい。なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。

なお、第１の薄膜層５１Ａおよび第２の薄膜層５１Ｂは、上記実施形態と同様、スパッタ電極により構成されていてもよい。

なお、第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、２層構造に限らず、上記実施形態と同様、Ｃｕめっきを含む３層構造で形成されていてもよいし、その他の層構成であってもよい。

本変形例においても、積層体１０の第１の主面ＴＳ１は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂに覆われる複数の第１の領域Ａ１を有する。そして、積層体１０の第１の主面ＴＳ１上の第１の領域Ａ１には、上記実施形態に示される、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されている。よって、外部電極４０と積層体１０との間のアンカー効果を確保し、外部電極４０と積層体１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１の耐湿性の低下を抑制することができる。なお、本変形例においても、第１の領域Ａ１における、複数の凹部８０の開口部が占める面積率Ｒは、５２％以上であること好ましい。なお、凹部８０の深さ等の他の態様についても上記実施形態と同様であることが好ましい。

以下、本実施形態の積層セラミックコンデンサ１の第２変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１１Ｂは、本実施形態の積層セラミックコンデンサ１の第２変形例を示す断面図であり、図４に対応する図である。

本変形例においては、外部電極４０の構成が、上記実施形態とは異なる。

第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１のめっき層６０Ａを有する。本変形例の第１の下地電極層５０Ａは、第１の焼き付け層５２Ａにより構成される。本変形例の第１のめっき層６０Ａは、第１のＮｉめっき層６２Ａと、第１のＳｎめっき層６３Ａを有する。

第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２のめっき層６０Ｂを有する。本変形例の第２の下地電極層５０Ｂは、第２の焼き付け層５２Ｂにより構成される。本変形例の第２のめっき層６０Ｂは、第２のＮｉめっき層６２Ｂと、第２のＳｎめっき層６３Ｂを有する。

第１の下地電極層５０Ａは、第１の側面ＬＳ１上に配置されている。第１の下地電極層５０Ａは、第１の内部電極層３１に接続されている。本実施形態においては、第１の下地電極層５０Ａは、第１の側面ＬＳ１上から第１の主面ＴＳ１の一部にまで延びて形成されている。

第２の下地電極層５０Ｂは、第２の側面ＬＳ２上に配置されている。第２の下地電極層５０Ｂは、第２の内部電極層３２に接続されている。本実施形態においては、第２の下地電極層５０Ｂは、第２の側面ＬＳ２上から第１の主面ＴＳ１の一部にまで延びて形成されている。

第１の下地電極層５０Ａを構成する第１の焼き付け層５２Ａおよび第２の下地電極層５０Ｂを構成する第２の焼き付け層５２Ｂは、例えば、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものであってもよい。なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。

第１の側面ＬＳ１に位置する第１の下地電極層５０Ａの長さ方向の厚みは、第１の下地電極層５０Ａの積層方向Ｔおよび幅方向Ｗの中央部において、例えば、１５μｍ以上１６０μｍ以下程度であることが好ましい。

第２の側面ＬＳ２に位置する第２の下地電極層５０Ｂの長さ方向の厚みは、第２の下地電極層５０Ｂの積層方向Ｔおよび幅方向Ｗの中央部において、例えば、１５μｍ以上１６０μｍ以下程度であることが好ましい。

第１の主面ＴＳ１の一部に設けられた第１の下地電極層５０Ａの積層方向の厚みは、この部分に設けられた第１の下地電極層５０Ａの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。

第１の主面ＴＳ１の一部に設けられた第２の下地電極層５０Ｂの積層方向の厚みは、この部分に設けられた第２の下地電極層５０Ｂの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。

なお、第２の主面ＴＳ２の一部にも第１の下地電極層５０Ａを設けてもよく、この場合には、この部分に設けられた第１の下地電極層５０Ａの積層方向の厚みは、この部分に設けられた第１の下地電極層５０Ａの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。

なお、第２の主面ＴＳ２の一部にも第２の下地電極層５０Ｂを設けてもよく、この場合には、この部分に設けられた第２の下地電極層５０Ｂの積層方向の厚みは、この部分に設けられた第２の下地電極層５０Ｂの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。

なお、第３の側面ＷＳ１と第４の側面ＷＳ２の少なくも一方の面の一部にも第１の下地電極層５０Ａを設けてもよく、この場合には、この部分に設けられた第１の下地電極層５０Ａの幅方向の厚みは、この部分に設けられた第１の下地電極層５０Ａの長さ方向Ｌおよび積層方向Ｔの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。

なお、第３の側面ＷＳ１と第４の側面ＷＳ２の少なくも一方の面の一部にも第２の下地電極層５０Ｂを設けてもよく、この場合には、この部分に設けられた第２の下地電極層５０Ｂの幅方向の厚みは、この部分に設けられた第２の下地電極層５０Ｂの長さ方向Ｌおよび積層方向Ｔの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。

なお、第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、２層構造に限らず、上記実施形態と同様、Ｃｕめっきを含む３層構造で形成されていてもよいし、その他の層構成であってもよい。

本変形例においても、積層体１０の第１の主面ＴＳ１は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂに覆われる複数の第１の領域Ａ１を有する。そして、積層体１０の第１の主面ＴＳ１上の第１の領域Ａ１には、上記実施形態に示される、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されている。よって、外部電極４０と積層体１０との間のアンカー効果を確保し、外部電極４０と積層体１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１の耐湿性の低下を抑制することができる。なお、本変形例においても、第１の領域Ａ１における、複数の凹部８０の開口部が占める面積率Ｒは、５２％以上であること好ましい。なお、凹部８０の深さ等の他の態様についても上記実施形態と同様であることが好ましい。

以下、本実施形態の積層セラミックコンデンサ１の第３変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１２は、本実施形態の積層セラミックコンデンサ１の第３変形例を示す断面図であり、図４に対応する図である。

本変形例においては、内部電極層３０と外部電極４０の接続構造が、上記実施形態と異なる。

第１の内部電極層３１は、第２の内部電極層３２に対向する第１の対向部３１Ａと、第１の対向部３１Ａから第１の側面ＬＳ１に引き出される第１の引き出し部３１Ｂとを有している。但し、本変形例においては、第１の引き出し部３１Ｂは、第１の側面ＬＳ１までは引き出されていない。

第２の内部電極層３２は、第１の内部電極層３１に対向する第２の対向部３２Ａと、第２の対向部３２Ａから第２の側面ＬＳ２に引き出される第２の引き出し部３２Ｂとを有している。但し、本変形例においては、第２の引き出し部３２Ｂは、第２の側面ＬＳ２までは引き出されていない。

第１の外部電極４０Ａは、実装面となる第１の主面ＴＳ１または第２の主面ＴＳ２のみに配置される。あるいは第１の主面ＴＳ１および第２の主面ＴＳ２に配置されてもよい。本変形例においては、実装面となる第１の主面ＴＳ１上の一部のみに配置されている。第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置された第１のめっき層６０Ａと、を有する。

第２の外部電極４０Ｂは、実装面となる第１の主面ＴＳ１または第２の主面ＴＳ２のみに配置される。あるいは第１の主面ＴＳ１および第２の主面ＴＳ２に配置されてもよい。本変形例においては、実装面となる第１の主面ＴＳ１上の一部のみに配置されている。第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置された第２のめっき層６０Ｂと、を有する。

本変形例の積層セラミックコンデンサ１は、第１のビア接続部７０Ａと、第２のビア接続部７０Ｂとを有する。

第１の外部電極４０Ａと、第１の内部電極層３１の第１の引出部３１Ｂとは、第１のビア接続部７０Ａによって電気的に接続される。

第２の外部電極４０Ｂと、第２の内部電極層３２の第２の引出部３２Ｂとは、第２のビア接続部７０Ｂによって電気的に接続される。

第１のビア接続部７０Ａは、積層体１０の誘電体層２０に設けられた穴部２０Ｈおよび第１の内部電極層３１に設けられた穴部３１Ｈを通過するように配置されており、第１の内部電極層３１と第１の外部電極４０Ａを電気的に接続する。

第２のビア接続部７０Ｂは、積層体１０の誘電体層２０に設けられた穴部２０Ｈおよび第２の内部電極層３２に設けられた穴部３２Ｈを通過するように配置されており、第２の内部電極層３２と第２の外部電極４０Ｂを電気的に接続する。

なお、第１の外部電極４０Ａが第２の主面ＴＳ２にも配置されているときは、第１のビア接続部７０Ａは、第１の内部電極層３１と第２の主面ＴＳ２に配置された第１の外部電極４０Ａを電気的に接続するように第２の主面ＴＳ２側に延びていてもよい。

なお、第２の外部電極４０Ｂが第２の主面ＴＳ２にも配置されているときは、第２のビア接続部７０Ｂは、第２の内部電極層３２と第２の主面ＴＳ２に配置された第２の外部電極４０Ｂを電気的に接続するように第２の主面ＴＳ２側に延びていてもよい。

なお、第１のビア接続部７０Ａおよび第２のビア接続部７０Ｂの形状は円柱形状に限らず、角柱形状など、各種の形状を採用することができる。

本変形例においても、積層体１０の第１の主面ＴＳ１は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂに覆われる複数の第１の領域Ａ１を有する。そして、積層体１０の第１の主面ＴＳ１上の第１の領域Ａ１には、上記実施形態に示される、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されている。よって、外部電極４０と積層体１０との間のアンカー効果を確保し、外部電極４０と積層体１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１の耐湿性の低下を抑制することができる。なお、本変形例においても、第１の領域Ａ１における、複数の凹部８０の開口部８１が占める面積率Ｒは、好ましくは５２％以上となっている。なお、本変形例においても、第１の領域Ａ１における、複数の凹部８０の開口部が占める面積率Ｒは、５２％以上であること好ましい。なお、凹部８０の深さ等の他の態様についても上記実施形態と同様であることが好ましい。

以下、本実施形態の積層セラミックコンデンサ１の第４変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１３Ａは、本実施形態の積層セラミックコンデンサ１の第４変形例を示す図であり、図２に対応する図である。図１３Ｂは、図１３Ａに示す積層セラミックコンデンサ１を矢印ＸＩＩＩＢの方向に沿って第２の主面ＴＳ２側を見たときの矢視図である。

本変形例においては、第１の外部電極４０Ａは、第１の側面ＬＳ１上および第１の主面ＴＳ１上の一部だけでなく、第２の主面ＴＳ２上の一部にも配置されている。

本変形例においては、第２の外部電極４０Ｂは、第２の側面ＬＳ２上および第１の主面ＴＳ１上の一部だけでなく、第２の主面ＴＳ２上の一部にも配置されている。

本変形例においては、図１３Ｂに示すように、積層体１０の第２の主面ＴＳ２は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂに覆われる複数の第３の領域Ａ３を有する。また、積層体１０の第２の主面ＴＳ２は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂから露出する第４の領域Ａ４を有する。

本変形例においては、複数の第３の領域Ａ３は、第１の外部電極４０Ａに覆われる領域ＴＳ２Ａと、第２の外部電極４０Ｂに覆われる領域ＴＳ２Ｂと、に分かれている。すなわち、複数の第３の領域Ａ３は、長さＬ方向に分離されて配置されており、第１の側面ＬＳ１側に位置する領域ＴＳ２Ａと、第２の側面ＬＳ２側に位置する領域ＴＳ２Ｂと、の２つの領域を有する。そして、第４の領域Ａ４は、複数の第３の領域Ａ３を分離するように、複数の第３の領域Ａ３の間に配置されている。

本変形例においても、積層体１０の第１の主面ＴＳ１は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂに覆われる複数の第１の領域Ａ１を有する。そして、積層体１０の第１の主面ＴＳ１上の第１の領域Ａ１には、上記実施形態に示される、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されている。よって、外部電極４０と積層体１０との間のアンカー効果を確保し、外部電極４０と積層体１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１の耐湿性の低下を抑制することができる。なお、本変形例においても、第１の領域Ａ１における、複数の凹部８０の開口部が占める面積率Ｒは、５２％以上であること好ましい。なお、凹部８０の深さ等の他の態様についても上記実施形態と同様であることが好ましい。

さらに、本変形例においては、積層体１０の第２の主面ＴＳ２上の第３の領域Ａ３にも、第１の領域Ａ１に形成された凹部と同様の、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されている。よって、この部分においても、外部電極４０と積層体１０との間のアンカー効果を確保し、外部電極４０と積層体１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１の耐湿性の低下を抑制することができる。なお、本変形例においては、第３の領域Ａ３における、複数の凹部８０の開口部が占める面積率Ｒについても、５２％以上であることが好ましい。なお、凹部８０の深さ等の他の態様についても、第１の領域Ａ１に形成された凹部と同様であることが好ましい。

本変形例の構成であれば、第１の主面ＴＳ１だけでなく第２の主面ＴＳ２でも実装が可能となる。その結果、包装時の積層セラミックコンデンサ１の方向選別が不要となる。また、積層セラミックコンデンサ１を実装する際に、実装面側とは反対側の主面にまではんだを濡れ上げさせることが可能となる。よって、リフロー実装時のセルフアライメント性や、固着力を向上させることができる。

以下、本実施形態の積層セラミックコンデンサ１の第５変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１４Ａは、本実施形態の積層セラミックコンデンサ１の第５変形例を示す図であり、図２に対応する図である。図１４Ｂは、図１４Ａに示す積層セラミックコンデンサ１を矢印ＸＩＶＢの方向に沿って第１の主面ＴＳ１側を見たときの矢視図である。図１４Ｃは、図１４Ｂに示す積層セラミックコンデンサ１を矢印ＸＩＶＣの方向に沿って第３の側面ＷＳ１側を見たときの矢視図である。

本変形例においては、第１の外部電極４０Ａは、第１の側面ＬＳ１上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第３の側面ＷＳ１の一部および第４の側面ＷＳ２の一部にまで延びて形成されている。言い換えると、第１の外部電極４０Ａは、第１の側面ＬＳ１、第１の主面ＴＳ１、第２の主面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２の５面に形成されている。

本変形例においては、第２の外部電極４０Ｂは、第２の側面ＬＳ２上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第３の側面ＷＳ１の一部および第４の側面ＷＳ２の一部にまで延びて形成されている。言い換えると、第２の外部電極４０Ｂは、第２の側面ＬＳ２、第１の主面ＴＳ１、第２の主面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２の５面に形成されている。

本変形例においては、図１４Ｃに示すように、積層体１０の第３の側面ＷＳ１は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂに覆われる複数の第５の領域Ａ５を有する。また、積層体１０の第３の側面ＷＳ１は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂから露出する第６の領域Ａ６を有する。

本変形例においては、複数の第５の領域Ａ５は、第１の外部電極４０Ａに覆われる領域ＷＳ１Ａと、第２の外部電極４０Ｂに覆われる領域ＷＳ１Ｂと、に分かれている。すなわち、複数の第５の領域Ａ５は、長さＬ方向に分離されて配置されており、第１の側面ＬＳ１側に位置する領域ＷＳ１Ａと、第２の側面ＬＳ２側に位置する領域ＷＳ１Ｂと、の２つの領域を有する。そして、第６の領域Ａ６は、複数の第５の領域Ａ５を分離するように、複数の第５の領域Ａ５の間に配置されている。

また、本変形例においては、図１４Ａに示すように、積層体１０の第４の側面ＷＳ２は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂに覆われる複数の第７の領域Ａ７を有する。また、積層体１０の第４の側面ＷＳ２は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂから露出する第８の領域Ａ８を有する。

本変形例においては、複数の第７の領域Ａ７は、第１の外部電極４０Ａに覆われる領域ＷＳ２Ａと、第２の外部電極４０Ｂに覆われる領域ＷＳ２Ｂと、に分かれている。すなわち、複数の第７の領域Ａ７は、長さＬ方向に分離されて配置されており、第１の側面ＬＳ１側に位置する領域ＷＳ２Ａと、第２の側面ＬＳ２側に位置する領域ＷＳ２Ｂと、の２つの領域を有する。そして、第８の領域Ａ８は、複数の第７の領域Ａ７を分離するように、複数の第７の領域Ａ７の間に配置されている。

本変形例においても、第４変形例と同様、積層体１０の第１の主面ＴＳ１上の第１の領域Ａ１と、積層体１０の第２の主面ＴＳ２上の第３の領域Ａ３には、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されている。よって、第４変形例と同様の効果得られる。

さらに、本変形例においては、積層体１０の第３の側面ＷＳ１上の第５の領域Ａ５および、積層体１０の第４の側面ＷＳ２上の第７の領域Ａ７にも、第１の領域Ａ１に形成された凹部と同様の、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されている。よって、この部分においても、外部電極４０と積層体１０との間のアンカー効果を確保し、外部電極４０と積層体１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１の耐湿性の低下を抑制することができる。なお、本変形例においては、第５の領域Ａ５および第７の領域Ａ７における、複数の凹部８０の開口部が占める面積率Ｒについても、５２％以上であることが好ましい。なお、凹部８０の深さ等の他の態様についても、第１の領域Ａ１に形成された凹部と同様であることが好ましい。

なお、第５の領域Ａ５および第７の領域Ａ７への複数の凹部８０の形成は、積層チップが切り出された後に、凹凸パターンを表面に設けた転写版を、積層チップの凹部を形成したい部分に圧着することにより、形成することができる。

本変形例の構成であれば、積層セラミックコンデンサ１を実装する際に、第３の側面ＷＳ１および第４の側面ＷＳ２にまではんだを濡れ上げさせることが可能となる。よって、リフロー実装時のセルフアライメント性や、固着力をさらに向上させることができる。

以下、本実施形態の積層セラミックコンデンサ１の第６変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１５は、本実施形態の積層セラミックコンデンサ１の第６変形例を示す図であり、図２に対応する図である。

本変形例においては、第１の外部電極４０Ａは、第１の側面ＬＳ１上および第１の主面ＴＳ１上の一部だけでなく、第３の側面ＷＳ１および第４の側面ＷＳ２上の一部にも配置されている。言い換えると、第１の外部電極４０Ａは、第１の側面ＬＳ１、第１の主面ＴＳ１、第３の側面ＷＳ１、および第４の側面ＷＳ２の４面に形成されている。

本変形例においては、第２の外部電極４０Ｂは、第２の側面ＬＳ２上および第１の主面ＴＳ１上の一部だけでなく、第３の側面ＷＳ１および第４の側面ＷＳ２上の一部にも配置されている。言い換えると、第２の外部電極４０Ｂは、第２の側面ＬＳ２、第１の主面ＴＳ１、第３の側面ＷＳ１、および第４の側面ＷＳ２の４面に形成されている。

本変形例においても、積層体１０の第１の主面ＴＳ１は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂに覆われる複数の第１の領域Ａ１を有する。そして、積層体１０の第１の主面ＴＳ１上の第１の領域Ａ１には、上記実施形態に示される、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されている。よって、外部電極４０と積層体１０との間のアンカー効果を確保し、外部電極４０と積層体１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１の耐湿性の低下を抑制することができる。なお、本変形例においても、第１の領域Ａ１における、複数の凹部８０の開口部が占める面積率Ｒは、５２％以上であること好ましい。なお、凹部８０の深さ等の他の態様についても上記実施形態と同様であることが好ましい。

そして、本変形例においても、第５変形例と同様、積層体１０の第３の側面ＷＳ１上の第５の領域Ａ５および、積層体１０の第４の側面ＷＳ２上の第７の領域Ａ７にも、第１の領域Ａ１に形成された凹部と同様の、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されている。よって、この部分においても、外部電極４０と積層体１０との間のアンカー効果を確保し、外部電極４０と積層体１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１の耐湿性の低下を抑制することができる。

なお、本変形例の構成であっても、積層セラミックコンデンサ１を実装する際に、第３の側面ＷＳ１および第４の側面ＷＳ２にまではんだを濡れ上げさせることが可能となる。よって、リフロー実装時のセルフアライメント性や、固着力をさらに向上させることができる。そして、本変形例においては、第２の主面ＴＳ２上には外部電極４０を配置していない。そのため、省略した外部電極４０の厚み分において、積層セラミックコンデンサ１の低背化および内部電極層３０の有効部の体積を増加させることができ、積層セラミックコンデンサ１の設計の自由度を向上させることができる。

本実施形態の積層セラミックコンデンサ１によれば、以下の効果を奏する。

（１）本実施形態の積層セラミックコンデンサ１は、積層された複数の誘電体層２０と、積層された複数の内部電極層３０とを有し、積層方向に相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、積層方向に直交する長さ方向に相対する第１の側面ＬＳ１および第２の側面ＬＳ２と、積層方向および長さ方向に直交する幅方向に相対する第３の側面ＷＳ１および第４の側面ＷＳ２を有する積層体１０と、４つの側面ＬＳ１、ＬＳ２、ＷＳ１、ＷＳ２により構成される側面部の一部および第１の主面ＴＳ１の一部に配置される複数の外部電極４０と、を備え、第１の主面ＴＳ１は、複数の外部電極４０に覆われる複数の第１の領域Ａ１と、複数の外部電極４０から露出する第２の領域Ａ２と、を含み、第１の主面ＴＳ１の複数の第１の領域Ａ１にはそれぞれ、複数の凹部８０が形成されており、複数の第１の領域Ａ１に形成された凹部８０の壁面は、球面状曲面であり、複数の第１の領域Ａ１に形成された凹部８０の平均入口径は、０．３μｍ以上１０．５μｍ以下である。これにより、外部電極４０と積層体１０との間のアンカー効果を確保し、外部電極４０と積層体１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１の耐湿性の低下を抑制することができる。

（２）本実施形態の積層セラミックコンデンサ１において、第１の領域Ａ１における、複数の凹部８０の開口部が占める面積率は、５２％以上である。これにより、外部電極４０と積層体１０との間のアンカー効果が高まり、外部電極４０と積層体１０との密着強度をより高めることができる。

（３）本実施形態の積層セラミックコンデンサ１の複数の外部電極４０はそれぞれ、第２の主面ＴＳ２の一部にも配置され、第２の主面ＴＳ２は、複数の外部電極４０に覆われる複数の第３の領域Ａ３と、複数の外部電極４０から露出する第４の領域Ａ４と、を含み、第２の主面ＴＳ２の複数の第３の領域Ａ３にはそれぞれ、複数の凹部８０が形成されており、複数の第３の領域Ａ３に形成された凹部８０の壁面は、球面状曲面であり、複数の第３の領域Ａ３に形成された凹部８０の平均入口径は、０．３μｍ以上１０．５μｍ以下である。これにより、第３の領域Ａ３においても、外部電極４０と積層体１０との間のアンカー効果を確保し、外部電極４０と積層体１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１の耐湿性の低下を抑制することができる。

（４）本実施形態の積層セラミックコンデンサ１において、第３の領域Ａ３における、複数の凹部８０の開口部が占める面積率は、５２％以上である。これにより、外部電極４０と積層体１０との間のアンカー効果が高まり、外部電極４０と積層体１０との密着強度をより高めることができる。

（５）本実施形態の積層セラミックコンデンサ１の複数の外部電極４０はそれぞれ、第３の側面ＷＳ１の一部にも配置され、第３の側面ＷＳ１は、複数の外部電極４０に覆われる複数の第５の領域Ａ５と、複数の外部電極４０から露出する第６の領域Ａ６と、を含み、第３の側面ＷＳ１の複数の第５の領域Ａ５にはそれぞれ、複数の凹部８０が形成されており、複数の第５の領域Ａ５に形成された凹部８０の壁面は、球面状曲面であり、複数の第５の領域Ａ５に形成された凹部の平均入口径は、０．３μｍ以上１０．５μｍ以下である。これにより、第５の領域Ａ５においても、外部電極４０と積層体１０との間のアンカー効果を確保し、外部電極４０と積層体１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１の耐湿性の低下を抑制することができる。

（６）本実施形態の積層セラミックコンデンサ１において、第５の領域Ａ５における、複数の凹部８０の開口部が占める面積率は、５２％以上である。これにより、外部電極４０と積層体１０との間のアンカー効果が高まり、外部電極４０と積層体１０との密着強度をより高めることができる。

（７）本実施形態の積層セラミックコンデンサ１の複数の外部電極４０はそれぞれ、第４の側面ＷＳ２の一部にも配置され、第４の側面ＷＳ２は、複数の外部電極４０に覆われる複数の第７の領域Ａ７と、複数の外部電極４０から露出する第８の領域Ａ８と、を含み、第４の側面ＷＳ２の複数の第７の領域Ａ７にはそれぞれ、複数の凹部８０が形成されており、複数の第７の領域Ａ７に形成された凹部８０の壁面は、球面状曲面であり、複数の第７の領域Ａ７に形成された凹部８０の平均入口径は、０．３μｍ以上１０．５μｍ以下である。これにより、第７の領域Ａ７においても、外部電極４０と積層体１０との間のアンカー効果を確保し、外部電極４０と積層体１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１の耐湿性の低下を抑制することができる。

（８）本実施形態の積層セラミックコンデンサ１において、第７の領域Ａ７における、複数の凹部８０の開口部が占める面積率は、５２％以上である。これにより、外部電極４０と積層体１０との間のアンカー効果が高まり、外部電極４０と積層体１０との密着強度をより高めることができる。

（９）本実施形態の積層セラミックコンデンサ１の複数の外部電極４０は、第１の外部電極４０Ａおよび第２の外部電極４０Ｂを有し、第１の外部電極４０Ａは、少なくとも第１の側面ＬＳ１の一部および第１の主面ＴＳ１の一部に配置され、第２の外部電極４０Ｂは、少なくとも第２の側面ＬＳ２の一部および第１の主面ＴＳ１の一部に配置され、複数の第１の領域Ａ１は、第１の外部電極４０Ａに覆われる第１の側面ＬＳ１側の第１の領域ＴＳ１Ａと、第２の外部電極４０Ｂに覆われる第２の側面ＬＳ２側の第１の領域ＴＳ１Ｂと、を含む。このような２つの外部電極４０を有する積層セラミックコンデンサにおいても、本開示の効果を得ることができる。

（１０）本実施形態の積層セラミックコンデンサ１の誘電体層２０を構成するセラミック粒子の平均粒子径は、０．１μｍ以上１μｍ以下である。これにより、積層セラミックコンデンサ１の誘電体層２０の厚みを小さくすることが可能となり、体積当たりの容量密度が大きい積層セラミックコンデンサ１を得ることが可能となる。

（１１）本実施形態の積層セラミックコンデンサ１において、第１の領域Ａ１における、凹部８０の平均入口径は、誘電体層２０を構成するセラミック粒子の平均粒子径の２倍以上２０倍以下である。これにより、凹部８０を適切に形成することが可能となり、外部電極４０と積層体１０との間のアンカー効果を確保しつつ、積層体１０への応力集中も抑制することが可能となる。よって、外部電極４０と積層体１０との密着強度と積層体１０の強度を両立することができる。

（１２）本実施形態の積層セラミックコンデンサ１において、複数の内部電極層３０は、複数の第１の内部電極層３１と、複数の第２の内部電極層３２とを有し、積層体１０は、第１の内部電極層３１と第２の内部電極層３２の間に挟まれる複数の誘電体層２０を含み、複数の第１の領域Ａ１における、凹部８０の平均入口径は、誘電体層２０の厚みの寸法の０．２倍以上５倍以下である。これにより、平均粒子径が小さめの適切なセラミック粒子を使用し、第１の内部電極層３１と第２の内部電極層３２の間に挟まれる誘電体層２０の厚みの寸法を薄くして容量密度を高めつつ、凹部８０を適切に形成することが可能となる。よって、積層セラミックコンデンサ１の体積あたりの容量密度の確保と、外部電極４０と積層体１０との密着強度の確保を両立することができる。

（１３）本実施形態の積層セラミックコンデンサ１において、第１の領域Ａ１における、凹部８０の平均深さは、０．１μｍ以上５μｍ以下である。これにより、外部電極４０と積層体１０との間のアンカー効果を確保しつつ、積層体１０への応力集中も抑制することができ、外部電極４０と積層体１０との密着強度と積層体１０の強度を両立することができる。

（１４）本実施形態の積層セラミックコンデンサ１の外部電極４０は、少なくとも、第１の主面ＴＳ１の複数の第１の領域Ａ１に密着して配置される下地電極層５０と、下地電極層５０を覆う外側電極層と、を有し、複数の第１の領域Ａ１に形成された凹部８０の平均深さは、下地電極層５０の厚みの寸法よりも大きく、外側電極層の厚みの寸法よりも小さい。これにより、積層体１０の表面と、下地電極層５０を構成する薄膜層５１の接触面積を増やして密着力を高めつつ、下地電極層５０が被覆されている積層体１０の複数の凹部８０と外側電極層を構成するめっき層６０との間のアンカー効果を高めることが可能となり、全体として、外部電極４０と積層体１０との密着強度を高めることができる。

（１５）本実施形態の積層セラミックコンデンサ１において、第１の領域Ａ１に形成された複数の凹部８０は、平均入口径に対して大きい入口径を有する凹部と、平均入口径に対して小さい入口径を有する凹部とを有し、平均入口径よりも小さい入口径を有する凹部の平均深さは、平均入口径に対して大きい入口径を有する凹部の平均深さよりも小さい。これにより、外部電極４０と積層体１０との間のアンカー効果を適切に調整することができる。

＜第２実施形態＞
以下、第２実施形態に係る積層セラミックコンデンサ１について説明する。なお、以下の説明において、第１実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１６Ａは、本実施形態の積層セラミックコンデンサ１が、部品内蔵基板３００に埋め込まれた状態を示す図である。図１６Ｂは、図１６ＡにおけるＸＶＩＢ部の拡大図であって、積層体１０の第２の領域Ａ２の表層部付近の微視的な断面形状を模式的に示す拡大断面図である。

本実施形態の積層セラミックコンデンサ１は、複数の外部電極としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂが形成されている積層体１０の表面上に加えて、複数の外部電極としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂが形成されていない積層体１０の表面上にも、複数の凹部８０が形成されている。

図１６Ａに示すように、部品内蔵基板３００は、積層セラミックコンデンサ１と、積層セラミックコンデンサ１を内蔵する基板３０１と、を備える。基板３０１は、樹脂を主成分とするコア材３１０と、ビアホール導体３２０を備える。

コア材３１０を構成する材料は、例えばガラスエポキシ樹脂である。但し、コア材３１０を構成する材料は、ガラスエポキシ樹脂に限らない。例えば、ポリイミド樹脂などであってもよい。

ビアホール導体３２０は、積層セラミックコンデンサ１の外部電極４０と、基板３０１にプリントされる不図示の配線パターンとを、電気的に接続する。ビアホール導体３２０を構成する金属は、例えばＣｕである。但し、ビアホール導体３２０を構成する金属は、Ｃｕに限らず、例えば、Ａｕ、Ｐｔなどであってもよい。

積層セラミックコンデンサ１の外部電極４０は、第１実施形態と同様のものを用いることができる。但し、外部電極４０は、最外層がＣｕめっきで形成されていることが好ましい。

第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１のめっき層６０Ａを有する。例えば、第１の下地電極層５０Ａは、第１の薄膜層５１Ａから構成され、第１のめっき層６０Ａは、第１のＣｕめっき層６１Ａから構成されていてもよい。

第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２のめっき層６０Ｂを有する。例えば、第２の下地電極層５０Ｂは、第２の薄膜層５１Ｂから構成され、第２のめっき層６０Ｂは、第２のＣｕめっき層６１Ｂから構成されていてもよい。

これにより、例えばビアホール導体３２０をＣｕによって形成する場合においては、外部電極４０と、ビアホール導体３２０とが同種金属となる。よって、両者の接続部の接続抵抗が低減し、基板特性の悪化を抑制することができる。

第１実施形態と同様、積層体１０の第１の主面ＴＳ１は、複数の外部電極４０としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂから露出する第２の領域Ａ２を有する。

そして、本実施形態においては、図１６Ｂに示すように、積層体１０の第１の主面ＴＳ１上の第２の領域Ａ２にも、第１の領域Ａ１に形成された凹部と同様の、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されている。よって、この部分において、基板３０１を構成するコア材３１０と積層体１０との間のアンカー効果を確保し、コア材と積層体１０との密着強度を高めることができる。なお、本変形例においては、第２の領域Ａ２における、複数の凹部８０の開口部が占める面積率Ｒについても、５２％以上であることが好ましい。なお、凹部８０の深さ等の他の態様についても、第１の領域Ａ１に形成された凹部と同様であることが好ましい。

このように、複数の外部電極としての第１の外部電極４０Ａおよび第２の外部電極４０Ｂが形成されていない積層体１０の表面上にも複数の凹部８０が形成されていることが好ましい。これにより、積層セラミックコンデンサ１を部品内蔵基板や高密度パッケージなどに埋め込むような用途で使用する場合であっても、外部電極４０と積層体１０との密着強度を確保することが可能となる。また、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体１０との表面との間においても、アンカー効果により密着強度を向上させることができる。したがって、より積層セラミックコンデンサ１の耐湿性を向上させることができる。

なお、積層体１０の第２の主面ＴＳ２にも、第１の領域Ａ１に形成された凹部と同様の、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されていてもよい。また、積層体１０の第３の側面ＷＳ１および第４の側面ＷＳ２にも、第１の領域Ａ１に形成された凹部と同様の、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されていてもよい。これにより、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体１０との表面との間において、アンカー効果により密着強度を向上させることができる。

なお、第１実施形態の変形例として示される図１３Ａ～図１３Ｂ、図１４Ａ～１４Ｃに示される態様の積層セラミックコンデンサ１においては、第２の主面ＴＳ２の第４の領域Ａ４にも、第１の領域Ａ１に形成された凹部と同様の、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されていてもよい。また、第１実施形態の変形例として示される図１４Ａ～図１４Ｃ、図１５に示される態様の積層セラミックコンデンサ１においては、第３の側面ＷＳ１の第６の領域Ａ６および第４の側面ＷＳ２の第８の領域Ａ８にも、第１の領域Ａ１に形成された凹部と同様の、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されていてもよい。これにより、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体１０との表面との間において、アンカー効果により密着強度を向上させることができる。

本実施形態の積層セラミックコンデンサ１によれば、上記（１）～（１５）に加えて、以下の効果を奏する。

（１６）本実施形態の積層セラミックコンデンサ１は、複数の第１の領域Ａ１に加えて、第２の領域Ａ２にも複数の凹部８０が形成されており、第２の領域Ａ２に形成された凹部８０の壁面は、球面状曲面であり、第２の領域Ａ２に形成された凹部８０の平均入口径は、０．３μｍ以上１０．５μｍ以下である。これにより、積層セラミックコンデンサ１を部品内蔵基板や高密度パッケージなどに埋め込むような用途で使用する場合であっても、外部電極４０と積層体１０との密着強度を確保することが可能となる。また、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体１０との表面との間においても、アンカー効果により密着強度を向上させることができる。
（１７）本実施形態の積層セラミックコンデンサ１において、第２の領域Ａ２における、複数の凹部８０の開口部が占める面積率は、５２％以上である。これにより、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体１０との表面との間においてもアンカー効果が高まり、密着強度を向上させることができる。

（１８）本実施形態の積層セラミックコンデンサ１は、複数の第３の領域Ａ３に加えて、第４の領域Ａ４にも複数の凹部８０が形成されており、第４の領域Ａ４に形成された凹部８０の壁面は、球面状曲面であり、第４の領域Ａ４に形成された凹部８０の平均入口径は、０．３μｍ以上１０．５μｍ以下である。これにより、積層セラミックコンデンサ１を部品内蔵基板や高密度パッケージなどに埋め込むような用途で使用する場合であっても、外部電極４０と積層体１０との密着強度を確保することが可能となる。また、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体１０との表面との間においても、アンカー効果により密着強度を向上させることができる。

（１９）本実施形態の積層セラミックコンデンサ１において、第４の領域Ａ４における、複数の凹部８０の開口部が占める面積率は、５２％以上である。これにより、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体１０との表面との間においてもアンカー効果が高まり、密着強度を向上させることができる。

＜第３実施形態＞
以下、第３実施形態に係る積層セラミックコンデンサ１について説明する。なお、以下の説明において、第１実施形態と同じ構成については詳細な説明を省略する。図１７は、本実施形態の積層セラミックコンデンサ１０１の外観斜視図である。図１８は、上記実施形態の積層セラミックコンデンサ１０１を構成する積層体１１０の分解斜視図である。図１９は、上記実施形態の積層セラミックコンデンサ１０１を構成する積層体１１０の外観斜視図である。図２０Ａは、図１７に示す積層セラミックコンデンサ１０１を矢印ＸＸＡの方向に沿って第１の主面ＴＳ１側を見たときの矢視図である。図２０Ｂは、図１９に示す積層体１１０を矢印ＸＸＢの方向に沿って第１の主面ＴＳ１側を見たときの矢視図である。なお、図２０Ａ、図２０Ｂについては、第３の側面ＷＳ１が図面下側となるように配置して示している。

本実施形態の積層セラミックコンデンサ１０１は、積層体１１０と、外部電極１４０の形状等の態様が、第１実施形態と異なる。

積層セラミックコンデンサ１０１は、積層体１１０と、外部電極１４０と、を有する。

図１７～図２０Ｂに示すように、積層体１１０は、積層方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、積層方向Ｔに直交する長さ方向Ｌに相対する第１の側面ＬＳ１および第２の側面ＬＳ２と、積層方向Ｔおよび長さ方向Ｌに直交する幅方向Ｗに相対する第３の側面ＷＳ１および第４の側面ＷＳ２と、を含む。

積層体１１０の寸法は、特に限定されないが、積層体１０の長さ方向Ｌの寸法をＬ寸法、積層体１０の幅方向Ｗの寸法をＷ寸法、積層体１０の積層方向Ｔの寸法をＴ寸法とすると、Ｌ寸法が０．４３ｍｍ以上０．７３ｍｍ以下、かつ、０．８５≦（Ｗ寸法）／（Ｌ寸法）≦１．０、かつ、Ｔ寸法が５０μｍ以上９０μｍ以下であることが好ましい。

なお、外部電極１４０を含む積層セラミックコンデンサ１０１の長さ方向Ｌの寸法をＬＣ寸法、外部電極１４０を含む積層セラミックコンデンサ１０１の幅方向Ｗの寸法をＷＣ寸法、外部電極１４０を含む積層セラミックコンデンサ１０１の積層方向Ｔの寸法をＴＣ寸法とすると、ＬＣ寸法が０．４５ｍｍ以上０．７５ｍｍ以下、かつ、０．８５≦（ＷＣ寸法）／（ＬＣ寸法）≦１．０、かつ、Ｔ寸法が７０μｍ以上１１０μｍ以下であることが好ましい。

図１８に示すように、積層体１１０は、内層部１１と、積層方向Ｔにおいて内層部１１を挟み込むように配置された第１の主面側外層部１２および第２の主面側外層部１３と、を有する。

内層部１１は、複数の誘電体層１２０と、複数の内部電極層１３０と、を含む。内層部１１は、積層方向Ｔにおいて、最も第１の主面ＴＳ１側に位置する内部電極層１３０から最も第２の主面ＴＳ２側に位置する内部電極層１３０までを含む。内層部１１では、複数の内部電極層１３０が誘電体層１２０を介して対向して配置されている。

複数の内部電極層１３０は、複数の第１の内部電極層１３１および複数の第２の内部電極層１３２を有する。複数の第１の内部電極層１３１は、複数の誘電体層１２０上に配置されている。複数の第２の内部電極層１３２は、複数の誘電体層１２０上に配置されている。複数の第１の内部電極層１３１および複数の第２の内部電極層１３２は、積層体１０の積層方向Ｔに誘電体層１２０を介して交互に配置されている。第１の内部電極層１３１および第２の内部電極層１３２は、誘電体層１２０を挟むようにして配置されている。

第１の内部電極層１３１は、第２の内部電極層１３２に対向する第１の対向部１３１Ａと、第１の対向部１３１Ａから第１の側面ＬＳ１および第３の側面ＷＳ１に引き出される第１の引き出し部１３１Ｂと、第１の対向部１３１Ａから第２の側面ＬＳ２および第４の側面ＷＳ２に引き出される第２の引き出し部１３１Ｃと、を有している。第１の引き出し部１３１Ｂは、第１の側面ＬＳ１および第３の側面ＷＳ１に露出している。第２の引き出し部１３１Ｃは、第２の側面ＬＳ２および第４の側面ＷＳ２に露出している。

第２の内部電極層１３２は、第１の内部電極層１３１に対向する第２の対向部１３２Ａと、第２の対向部１３２Ａから第２の側面ＬＳ２および第３の側面ＷＳ１に引き出される第３の引き出し部１３２Ｂと、第２の対向部１３２Ａから第１の側面ＬＳ１および第４の側面ＷＳ２に引き出される第４の引き出し部１３２Ｃと、を有している。第３の引き出し部１３２Ｂは、第２の側面ＬＳ２および第３の側面ＷＳ１に露出している。第４の引き出し部１３２Ｃは、第１の側面ＬＳ１および第４の側面ＷＳ２に露出している。

本実施形態では、第１の対向部１３１Ａと第２の対向部１３２Ａが誘電体層１２０を介して対向することにより容量が形成され、コンデンサの特性が発現する。

第１の対向部１３１Ａの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第１の引出き出し部１３１Ｂおよび第２の引き出し部１３１Ｂの形状は、特に限定されないが、第１の対向部１３１Ａと一部が重なるような矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。

第２の対向部１３２Ａの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第３の引出き出し部１３２Ｂおよび第４の引き出し部１３２Ｂの形状は、特に限定されないが、第２の対向部１３２Ａと一部が重なるような矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。

第１の主面側外層部１２は、積層体１１０の第１の主面ＴＳ１側に位置する。第１の主面側外層部１２は、第１の主面ＴＳ１と最も第１の主面ＴＳ１に近い内部電極層１３０との間に位置する複数の誘電体層１２０の集合体である。

第２の主面側外層部１３は、積層体１１０の第２の主面ＴＳ２側に位置する。第２の主面側外層部１３は、第２の主面ＴＳ２と最も第２の主面ＴＳ２に近い内部電極層１３０との間に位置する複数の誘電体層１２０の集合体である。

誘電体層１２０および内部電極層１３０の材料は、第１実施形態と同様の材料を用いることができる。なお、第１実施形態と同様、誘電体層に用いられるセラミック粒子の粒子径は、０．１μｍ以上１μｍ以下であることが好ましい。これにより、誘電体層の厚みを小さくすることができ、体積当たりの容量密度が大きい積層セラミックコンデンサを得ることができる。

外部電極１４０は、第１の外部電極１４０Ａと、第２の外部電極１４０Ｂと、第３の外部電極１４０Ｃと、第４の外部電極１４０Ｄと、を有する。４つの外部電極１４０Ａ、１４０Ｂ、１４０Ｃ、１４０Ｄは、積層方向Ｔに沿って第１の主面ＴＳ１または第２の主面ＴＳ２を見たときに、概ね四隅に分離された状態で配置されている。

第１の外部電極１４０Ａは、積層体１１０上に配置されている。第１の外部電極１４０Ａは、第１の側面ＬＳ１上および第３の側面ＷＳ１上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にまで延びて配置されていることが好ましい。すなわち、第１の外部電極１４０Ａは、第１の側面ＬＳ１の第３の側面ＷＳ１側の一部と、第３の側面ＷＳ１の第１の側面ＬＳ１側の一部と、第１の主面ＴＳ１の一部と、第２の主面ＴＳ２の一部に形成されていることが好ましい。なお、第１の外部電極１４０Ａは、両主面ではなく、実装面となる第１の主面ＴＳ１の一部または第２の主面ＴＳ２の一部の片方に設けられていてもよい。言い換えれば、第１の外部電極１４０Ａの断面形状がＬ字状であってもよい。

第２の外部電極１４０Ｂは、積層体１１０上に配置されている。第２の外部電極１４０Ｂは、第１の側面ＬＳ１上および第４の側面ＷＳ２上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にまで延びて配置されていることが好ましい。すなわち、第２の外部電極１４０Ｂは、第１の側面ＬＳ１の第４の側面ＷＳ２側の一部と、第４の側面ＷＳ２の第１の側面ＬＳ１側の一部と、第１の主面ＴＳ１の一部と、第２の主面ＴＳ２の一部に形成されていることが好ましい。なお、第２の外部電極１４０Ｂは、両主面ではなく、実装面となる第１の主面ＴＳ１の一部または第２の主面ＴＳ２の一部の片方に設けられていてもよい。言い換えれば、第２の外部電極１４０Ｂの断面形状がＬ字状であってもよい。

第３の外部電極１４０Ｃは、積層体１１０上に配置されている。第３の外部電極１４０Ｃは、第２の側面ＬＳ２上および第３の側面ＷＳ１上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にまで延びて配置されていることが好ましい。すなわち、第３の外部電極１４０Ｃは、第２の側面ＬＳ２の第３の側面ＷＳ１側の一部と、第３の側面ＷＳ１の第２の側面ＬＳ２側の一部と、第１の主面ＴＳ１の一部と、第２の主面ＴＳ２の一部に形成されていることが好ましい。なお、第３の外部電極１４０Ｃは、両主面ではなく、実装面となる第１の主面ＴＳ１の一部または第２の主面ＴＳ２の一部の片方に設けられていてもよい。言い換えれば、第３の外部電極１４０Ｃの断面形状がＬ字状であってもよい。

第４の外部電極１４０Ｄは、積層体１１０上に配置されている。第４の外部電極１４０Ｄは、第２の側面ＬＳ２上および第４の側面ＷＳ２上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にまで延びて配置されていることが好ましい。すなわち、第２の外部電極１４０Ｂは、第２の側面ＬＳ２の第４の側面ＷＳ２側の一部と、第４の側面ＷＳ２の第２の側面ＬＳ２側の一部と、第１の主面ＴＳ１の一部と、第２の主面ＴＳ２の一部に形成されていることが好ましい。なお、第４の外部電極１４０Ｄは、両主面ではなく、実装面となる第１の主面ＴＳ１の一部または第２の主面ＴＳ２の一部の片方に設けられていてもよい。言い換えれば、第４の外部電極１４０Ｄの断面形状がＬ字状であってもよい。

図２０Ｂに示すように、積層体１１０の第１の主面ＴＳ１は、複数の外部電極１４０としての第１の外部電極１４０Ａ、第２の外部電極１４０Ｂ、第３の外部電極１４０Ｃおよび第４の外部電極１４０Ｄに覆われる複数の第１の領域Ａ１を有する。また、積層体１１０の第１の主面ＴＳ１は、複数の外部電極１４０としての第１の外部電極１４０Ａ、第２の外部電極１４０Ｂ、第３の外部電極１４０Ｃおよび第４の外部電極１４０Ｄから露出する第２の領域Ａ２を有する。

本実施形態においては、複数の第１の領域Ａ１は、第１の外部電極１４０Ａ、第２の外部電極１４０Ｂ、第３の外部電極１４０Ｃおよび第４の外部電極１４０Ｄのそれぞれに覆われる、分離された４つの領域を有する。そして、第２の領域Ａ２は、複数の第１の領域Ａ１を分離するように、複数の第１の領域Ａ１の間に配置されている。

そして、本実施形態においても、積層体１１０の第１の主面ＴＳ１上の複数の第１の領域Ａ１には、第１実施形態に示される、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されている。よって、外部電極１４０と積層体１１０との間のアンカー効果を確保し、外部電極１４０と積層体１１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１０１の耐湿性の低下を抑制することができる。なお、本実施形態においても、第１の領域Ａ１における、複数の凹部８０の開口部が占める面積率Ｒは、５２％以上であること好ましい。なお、凹部８０の深さ等の他の態様についても第１実施形態と同様であることが好ましい。

そして、第２実施形態と同様、積層体１１０の第１の主面ＴＳ１上の第２の領域Ａ２にも、第１の領域Ａ１に形成された凹部と同様の、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されていてもよい。これにより、第２実施形態と同様の効果を得ることができる。

なお、本実施形態においても、図１９に示すように、積層体１１０の第２の主面ＴＳ２は、複数の外部電極１４０に覆われる複数の第３の領域Ａ３を有する。また、積層体１１０の第２の主面ＴＳ２は、複数の外部電極１４０から露出する第４の領域Ａ４を有する。ここで、第３の領域Ａ３にも、第１実施形態の変形例で説明されたように、第１の領域Ａ１に形成された凹部と同様の、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されていてもよい。また、第４の領域Ａ４にも、第２実施形態で説明されたように、第１の領域Ａ１に形成された凹部と同様の、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されていてもよい。

以下、本実施形態の積層セラミックコンデンサ１０１の第１変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図２１は、本実施形態の第１変形例の積層セラミックコンデンサ１０１の外観斜視図であり、図１７に対応する図である。

本変形例においては、外部電極１４０の形状が、上記実施形態とは異なる。

本変形例においては、複数の外部電極１４０が、第１の主面ＴＳ１の一部に配置されている一方、第２の主面ＴＳ２には配置されていない。すなわち、本変形例の複数の外部電極は、その断面形状がＬ字状となっている。

第１の外部電極１４０Ａは、第１の側面ＬＳ１上および第３の側面ＷＳ１上から第１の主面ＴＳ１の一部にまで延びて配置されている。

第２の外部電極１４０Ｂは、第１の側面ＬＳ１上および第４の側面ＷＳ２上から第１の主面ＴＳ１の一部にまで延びて配置されている。

第３の外部電極１４０Ｃは、第２の側面ＬＳ２上および第３の側面ＷＳ１上から第１の主面ＴＳ１の一部にまで延びて配置されている。

第４の外部電極１４０Ｄは、第２の側面ＬＳ２上および第４の側面ＷＳ２上から第１の主面ＴＳ１の一部にまで延びて配置されている。

そして、本変形例においても、積層体１１０の第１の主面ＴＳ１上の複数の第１の領域Ａ１には、第１実施形態に示される、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されている。よって、外部電極１４０と積層体１１０との間のアンカー効果を確保し、外部電極１４０と積層体１１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１０１の耐湿性の低下を抑制することができる。なお、本実施形態においても、第１の領域Ａ１における、複数の凹部８０の開口部が占める面積率Ｒは、５２％以上であること好ましい。なお、凹部８０の深さ等の他の態様についても第１実施形態と同様であることが好ましい。

以下、本実施形態の積層セラミックコンデンサ１０１の第２変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図２２は、本実施形態の第２変形例の積層セラミックコンデンサ１０１の外観斜視図であり、図１７に対応する図である。図２３は、本変形例の積層セラミックコンデンサ１０１を構成する積層体１１０の分解斜視図であり、図１８に対応する図である。

本変形例においては、内部電極層１３０および外部電極１４０の形状が、上記実施形態とは異なる。

複数の内部電極層１３０は、複数の第１の内部電極層１３１および複数の第２の内部電極層１３２を有する。

第１の内部電極層１３１は、第１の引出部１３１Ｂによって積層体１１０の第１の側面ＬＳ１に引き出され、第２の引出部１３１Ｃによって積層体１１０の第２の側面ＬＳ２に引き出される。より詳細には、第１の引出部１３１Ｂは、積層体１１０の第３の側面ＷＳ１側の第１の側面ＬＳ１に引き出され、第２の引出部１３１Ｃは、積層体１１０の第４の側面ＷＳ２側の第２の側面ＬＳ２に引き出される。なお、第１の内部電極層１３１は、積層体１１０の第３の側面ＷＳ１および第４の側面ＷＳ２には露出していない。

第２の内部電極層１３２は、第３の引出部１３２Ｂによって積層体１１０の第１の側面ＬＳ１に引き出され、第４の引出部１３２Ｃによって積層体の第２の側面ＬＳ２に引き出される。より詳細には、第３の引出部１３２Ｂは、積層体１１０の第４の側面ＷＳ２側の第１の側面ＬＳ１に引き出され、第４の引出部１３２Ｃは、積層体１１０の第３の側面ＷＳ１側の第２の側面ＬＳ２に引き出される。なお、第２の内部電極層１３２は、積層体１１０の第３の側面ＷＳ１および第４の側面ＷＳ２には露出していない。

第１の外部電極１４０Ａは、第３の側面ＷＳ１上において切り欠き１４０ＡＳが設けられている。

第２の外部電極１４０Ｂは、第４の側面ＷＳ２上において切り欠き１４０ＢＳが設けられている。

第３の外部電極１４０Ｃは、第３の側面ＷＳ１上において切り欠き１４０ＣＳが設けられている。

第４の外部電極１４０Ｄは、第４の側面ＷＳ２上において切り欠き１４０ＤＳが設けられている。

なお、第１の内部電極層１３１の第１の引出部１３１Ｂは、第１の側面ＬＳ１、第２の側面ＬＳ２、第３の側面ＷＳ１および第４の側面ＷＳ２のうちの１つの側面に引き出されていてもよい。この場合、第１の内部電極層１３１の第２の引出部１３１Ｃは、第１の引出部１３１Ｂが引き出されている側面以外の１つの側面に引き出されていてもよい。

また、第２の内部電極層１３２の第３の引出部１３２Ｂは、第１の側面ＬＳ１、第２の側面ＬＳ２、第３の側面ＷＳ１および第４の側面ＷＳ２のうちの１つの側面に引き出されていてもよい。この場合、第２の内部電極層１３２の第４の引出部１３２Ｃは、第３の引出部１３２Ｂが引き出されている側面以外の１つの側面に引き出されていてもよい。

なお、積層セラミックコンデンサ１を積層方向Ｔから見たとき、第１の内部電極層１３１の第１の引出部１３１Ｂと第２の引出部１３１Ｃとを結ぶ直線と、第２の内部電極層１３２の第３の引出部１３２Ｂと第４の引出部１３２Ｃとを結ぶ直線は、交差することが好ましい。

さらに、積層体１０の４つの側面ＬＳ１、ＬＳ２、ＬＳ３、ＬＳ４において、第１の内部電極層１３１の第１の引出部１３１Ｂと第２の内部電極層１３２の第４の引出部１３２Ｃとは対向する位置に引き出され、第１の内部電極層１３１の第２の引出部１３１Ｃと第２の内部電極層１３２の第３の引出部１３２Ｂとは対向する位置に引き出されることが好ましい。

そして、本変形例においても、積層体１１０の第１の主面ＴＳ１上の複数の第１の領域Ａ１には、第１実施形態に示される、平均入口径が０．３μｍ以上１０．５μｍ以下の、球面状曲面を有する複数の凹部８０が形成されている。よって、外部電極１４０と積層体１１０との間のアンカー効果を確保し、外部電極１４０と積層体１１０との密着強度を高めることができる。その結果、積層セラミックコンデンサ１０１の耐湿性の低下を抑制することができる。なお、本実施形態においても、第１の領域Ａ１における、複数の凹部８０の開口部が占める面積率Ｒは、５２％以上であること好ましい。なお、凹部８０の深さ等の他の態様についても第１実施形態と同様であることが好ましい。

本実施形態の積層セラミックコンデンサ１０１によれば、上記（１）～（１９）に加えて、以下の効果を奏する。

（２０）本実施形態の積層セラミックコンデンサ１０１において、複数の外部電極１４０は、第１の外部電極１４０Ａと、第２の外部電極１４０Ｂと、第３の外部電極１４０Ｃと、第４の外部電極１４０Ｄと、を有し、第１の外部電極１４０Ａは、少なくとも第１の主面ＴＳ１の一部、第１の側面ＬＳ１の一部および第３の側面ＷＳ１の一部に配置され、第２の外部電極１４０Ｂは、少なくとも第１の主面ＴＳ１の一部、第１の側面ＬＳ１の一部および第４の側面ＷＳ２の一部に配置され、第３の外部電極１４０Ｃは、少なくとも第１の主面ＴＳ１の一部、第２の側面ＬＳ２の一部および第３の側面ＷＳ１の一部に配置され、第４の外部電極１４０Ｄは、少なくとも第１の主面ＴＳ１の一部、第２の側面ＬＳ２の一部および第４の側面ＷＳ２の一部に配置され、複数の第１の領域Ａ１は、第１の外部電極１４０Ａに覆われる領域と、第２の外部電極１４０Ｂに覆われる領域と、第３の外部電極１４０Ｃに覆われる領域と、第４の外部電極１４０Ｄに覆われる領域と、を含む。このような４つの外部電極４０を有する積層セラミックコンデンサにおいても、本開示の効果を得ることができる。

＜実験例＞
上述の製造方法にしたがって、実験例のサンプルとして積層セラミックコンデンサを作製し、耐湿信頼性試験および抗折試験を行った。

１．積層セラミックコンデンサの製造
実施例のサンプルとして、第１実施形態の製造方法にしたがって、図１～図７に示す構造で以下の仕様の積層セラミックコンデンサを作製した。

・積層セラミックコンデンサの寸法：Ｌ×Ｗ×Ｔ＝０．６ｍｍ×０．３ｍｍ×０．１１ｍｍ
・誘電体層の材料（主成分）：ＢａＴｉＯ３
・積層体の第１の領域Ａ１には、球面状曲面を有する複数の凹部を形成
・複数の凹部の平均入口径：表１参照
・第１の領域Ａ１における複数の凹部の開口部が占める面積率：表１参照
・内部電極層の材料：Ｎｉ
・外部電極の構造
・下地電極層：Ｎｉ／Ｃｒ合金を主成分とする薄膜層をスパッタリングにより形成
・めっき層：素体側からＣｕめっき層、Ｎｉめっき層、Ｓｎめっき層の３層構造

比較例のサンプルとして、積層体の第１の領域Ａ１に複数の凹部を有さない積層セラミックコンデンサを作製した。複数の凹部を形成しない点以外においては、実施例のサンプルと同じ仕様で作製した。

２．測定および試験
次に、作製したサンプルについて、以下の測定方法および試験方法にしたがって測定および試験を行った。

（１）耐湿信頼性試験
各サンプルを、共晶半田を用いてガラスエポキシ基板に実装した。その後、各サンプルを、１２５℃、相対湿度９５％ＲＨの高温高湿槽内に投入し、３．２Ｖ、７２時間の条件で耐湿加速試験を行った。絶縁抵抗値（ＩＲ値）が２桁以上低下したサンプルを、耐湿性が劣化したサンプルであると判断し、その個数をカウントした。

（２）抗折試験
ステンレス製の支持台およびステンレス製の押し棒を用いて、三点曲げ試験により試験を行った。支持点の間隔は０．５ｍｍとした。先端がＲ＝０．０５ｍｍの半球状の押し棒を用いた。支持台中央部にサンプルを乗せ、サンプルの上面（積層セラミックコンデンサの第２の主面）の中央部に押し棒を接触させた。押し棒に下向きの外力を印可し、サンプルが破断するか否かを確認した。外力の大きさは２．０Ｎ、測定個数は２０個とし、破断したサンプルの個数をカウントした。破断したチップの個数が３個以下だと好ましく、０個だとさらに好ましい。

３．試験結果
表１に試験結果を示す。

表１に示されるように、比較例のサンプルと比較して、サンプル２～６、８～１１の実施例について、良好な結果が得られた。すなわち、凹部の入口径が０．３μｍ以上１０．５μｍ以下であれば、耐湿信頼性試験、抗折試験ともに、良好な結果が得られている。特に、凹部の入口径が０．３μｍ以上３．２μｍ以下であれば、耐湿信頼性試験、抗折試験ともに、バランスの取れた極めて良好な結果が得られている。

また、試験結果より、凹部の面積率、すなわち、第１の領域Ａ１における複数の凹部の開口部が占める面積率が５２％以上であることが好ましいことが分かる。凹部の面積率が２６％の場合、凹部の面積率が５２％以上の場合よりも、耐湿信頼性が劣る。但し、凹部の面積率が２６％のサンプルであっても、比較例よりは耐湿信頼性が向上する効果は得られている。

以上の結果より、本開示のセラミックコンデンサは、外部電極と積層体との間においてアンカー効果が発生し、外部電極と積層体との密着強度を高めることができる。その結果、積層体と外部電極との界面から水分等が浸入を抑制することが可能となり、積層セラミックコンデンサの耐湿性の低下を抑制することができる。

本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、上記実施形態において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。

１、１０１ 積層セラミックコンデンサ
１０、１１０ 積層体
１１ 内層部
１１Ｅ 対向電極部
１２ 第１の主面側外層部
１３ 第２の主面側外層部
ＬＳ１ 第１の側面
ＬＳ２ 第２の側面
ＷＳ１ 第３の側面
ＷＳ２ 第４の側面
ＴＳ１ 第１の主面
ＴＳ２ 第２の主面
２０、１２０ 誘電体層
３０、１３０ 内部電極層
３１、１３１ 第１の内部電極層
３２、１３２ 第２の内部電極層
４０、１４０ 外部電極
４０Ａ、１４０Ａ 第１の外部電極
４０Ｂ、１４０Ｂ 第２の外部電極
５０Ａ 第１の下地電極層
５０Ｂ 第２の下地電極層
５１Ａ 第１の薄膜層
５１Ｂ 第２の薄膜層
５２Ａ 第１の焼き付け層
５２Ｂ 第２の焼き付け層
６０Ａ 第１のめっき層
６０Ｂ 第２のめっき層
６１Ａ 第１のＣｕめっき層
６１Ｂ 第２のＣｕめっき層
６２Ａ 第１のＮｉめっき層
６２Ｂ 第２のＮｉめっき層
６３Ａ 第１のＳｎめっき層
６３Ｂ 第２のＳｎめっき層
８０ 複数の凹部
Ａ１ 第１の領域
Ａ２ 第２の領域
Ａ３ 第３の領域
Ａ４ 第４の領域
Ａ５ 第５の領域
Ａ６ 第６の領域
Ａ７ 第７の領域
Ａ８ 第８の領域
Ｌ 長さ方向
Ｗ 幅方向
Ｔ 積層方向

Claims (19)

1. 積層された複数の誘電体層と、積層された複数の内部電極層とを有し、積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する長さ方向に相対する第１の側面および第２の側面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第３の側面および第４の側面を有する積層体と、
   ４つの前記側面により構成される側面部の一部および前記第１の主面の一部に配置される複数の外部電極と、を備え、
   前記複数の外部電極はそれぞれ、
   前記第１の主面上の少なくとも一部に配置される下地電極層と、
   前記内部電極層が引き出されている前記積層体の前記側面部上に直接配置されるめっき層と、を備え、
   前記第１の主面は、前記複数の外部電極に覆われる複数の第１の領域と、前記複数の外部電極から露出する第２の領域と、を含み、
   前記第１の主面の前記複数の第１の領域にはそれぞれ、複数の凹部が形成されており、
   前記複数の第１の領域に形成された前記凹部の壁面は、球面状曲面であり、
   前記複数の第１の領域に形成された前記凹部の平均入口径は、０．３μｍ以上１０．５μｍ以下である、積層セラミックコンデンサ。
2. 前記第１の領域における、前記複数の凹部の開口部が占める面積率は、５２％以上である、請求項１に記載の積層セラミックコンデンサ。
3. 前記複数の外部電極はそれぞれ、前記第２の主面の一部にも配置され、
   前記第２の主面は、前記複数の外部電極に覆われる複数の第３の領域と、前記複数の外部電極から露出する第４の領域と、を含み、
   前記第２の主面の前記複数の第３の領域にはそれぞれ、複数の凹部が形成されており、
   前記複数の第３の領域に形成された前記凹部の壁面は、球面状曲面であり、
   前記複数の第３の領域に形成された前記凹部の平均入口径は、０．３μｍ以上１０．５μｍ以下である、請求項１または請求項２に記載の積層セラミックコンデンサ。
4. 前記第３の領域における、前記複数の凹部の開口部が占める面積率は、５２％以上である、請求項３に記載の積層セラミックコンデンサ。
5. 前記複数の外部電極はそれぞれ、前記第３の側面の一部にも配置され、
   前記第３の側面は、前記複数の外部電極に覆われる複数の第５の領域と、前記複数の外部電極から露出する第６の領域と、を含み、
   前記第３の側面の前記複数の第５の領域にはそれぞれ、複数の凹部が形成されており、
   前記複数の第５の領域に形成された前記凹部の壁面は、球面状曲面であり、
   前記複数の第５の領域に形成された前記凹部の平均入口径は、０．３μｍ以上１０．５μｍ以下である、請求項１～４のいずれか１項に記載の積層セラミックコンデンサ。
6. 前記第５の領域における、前記複数の凹部の開口部が占める面積率は、５２％以上である、請求項５に記載の積層セラミックコンデンサ。
7. 前記複数の外部電極はそれぞれ、前記第４の側面の一部にも配置され、
   前記第４の側面は、前記複数の外部電極に覆われる複数の第７の領域と、前記複数の外部電極から露出する第８の領域と、を含み、
   前記第４の側面の前記複数の第７の領域にはそれぞれ、複数の凹部が形成されており、
   前記複数の第７の領域に形成された前記凹部の壁面は、球面状曲面であり、
   前記複数の第７の領域に形成された前記凹部の平均入口径は、０．３μｍ以上１０．５μｍ以下である、請求項１～６のいずれか１項に記載の積層セラミックコンデンサ。
8. 前記第７の領域における、前記複数の凹部の開口部が占める面積率は、５２％以上である、請求項７に記載の積層セラミックコンデンサ。
9. 前記複数の外部電極は、第１の外部電極および第２の外部電極を有し、
   前記第１の外部電極は、少なくとも前記第１の側面の一部および前記第１の主面の一部に配置され、
   前記第２の外部電極は、少なくとも前記第２の側面の一部および前記第１の主面の一部に配置され、
   前記複数の第１の領域は、前記第１の外部電極に覆われる第１の側面側の第１の領域と、前記第２の外部電極に覆われる第２の側面側の第１の領域と、を含む、請求項１～８のいずれか１項に記載の積層セラミックコンデンサ。
10. 前記複数の外部電極は、第１の外部電極と、第２の外部電極と、第３の外部電極と、第４の外部電極と、を有し、
    前記第１の外部電極は、少なくとも前記第１の主面の一部、前記第１の側面の一部および第３の側面の一部に配置され、
    前記第２の外部電極は、少なくとも前記第１の主面の一部、前記第１の側面の一部および第４の側面の一部に配置され、
    前記第３の外部電極は、少なくとも前記第１の主面の一部、前記第２の側面の一部および第３の側面の一部に配置され、
    前記第４の外部電極は、少なくとも前記第１の主面の一部、前記第２の側面の一部および第４の側面の一部に配置され、
    前記複数の第１の領域は、前記第１の外部電極に覆われる領域と、前記第２の外部電極に覆われる領域と、前記第３の外部電極に覆われる領域と、前記第４の外部電極に覆われる領域と、を含む、請求項１～４のいずれか１項に記載の積層セラミックコンデンサ。
11. 前記複数の第１の領域に加えて、前記第２の領域にも複数の凹部が形成されており、
    前記第２の領域に形成された前記凹部の壁面は、球面状曲面であり、
    前記第２の領域に形成された前記凹部の平均入口径は、０．３μｍ以上１０．５μｍ以下である、請求項１～１０のいずれか１項に記載の積層セラミックコンデンサ。
12. 前記第２の領域における、前記複数の凹部の開口部が占める面積率は、５２％以上である、請求項１１記載の積層セラミックコンデンサ。
13. 前記複数の第３の領域に加えて、前記第４の領域にも複数の凹部が形成されており、
    前記第４の領域に形成された前記凹部の壁面は、球面状曲面であり、
    前記第４の領域に形成された前記凹部の平均入口径は、０．３μｍ以上１０．５μｍ以下である、請求項３または請求項４に記載の積層セラミックコンデンサ。
14. 前記第４の領域における、前記複数の凹部の開口部が占める面積率は、５２％以上である、請求項１３に記載の積層セラミックコンデンサ。
15. 前記誘電体層を構成するセラミック粒子の平均粒子径は、０．１μｍ以上１μｍ以下である、請求項１～１４のいずれかに記載の積層セラミックコンデンサ。
16. 前記複数の第１の領域における、前記凹部の平均入口径は、前記誘電体層を構成するセラミック粒子の平均粒子径の２倍以上２０倍以下である、請求項１～１５のいずれか１項に記載の積層セラミックコンデンサ。
17. 前記複数の内部電極層は、複数の第１の内部電極層と、複数の第２の内部電極層とを有し、
    前記積層体は、前記第１の内部電極層と前記第２の内部電極層の間に挟まれる複数の前記誘電体層を含み、
    前記複数の第１の領域における、前記凹部の平均入口径は、前記誘電体層の厚みの寸法の０．２倍以上５倍以下である、請求項１～１６のいずれか１項に記載の積層セラミックコンデンサ。
18. 前記複数の第１の領域における、前記凹部の平均深さは、０．１μｍ以上５μｍ以下である、請求項１～１７のいずれか１項に記載の積層セラミックコンデンサ。
19. 前記外部電極は、少なくとも、前記第１の主面の前記複数の第１の領域に密着して配置される下地電極層と、前記下地電極層を覆う外側電極層と、を有し、
    前記複数の第１の領域に形成された前記凹部の平均深さは、前記下地電極層の厚みの寸法よりも大きく、前記外側電極層の厚みの寸法よりも小さい、請求項１～１８のいずれか１項に記載の積層セラミックコンデンサ。

Images