KR20190011219A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20190011219A
KR20190011219A KR1020180085594A KR20180085594A KR20190011219A KR 20190011219 A KR20190011219 A KR 20190011219A KR 1020180085594 A KR1020180085594 A KR 1020180085594A KR 20180085594 A KR20180085594 A KR 20180085594A KR 20190011219 A KR20190011219 A KR 20190011219A
Authority
KR
South Korea
Prior art keywords
multilayer ceramic
electrode
ceramic capacitor
internal electrode
lead portion
Prior art date
Application number
KR1020180085594A
Other languages
English (en)
Other versions
KR102077617B1 (ko
Inventor
사토시 무라마츠
유키 코야마
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018087673A external-priority patent/JP2019024077A/ja
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20190011219A publication Critical patent/KR20190011219A/ko
Application granted granted Critical
Publication of KR102077617B1 publication Critical patent/KR102077617B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Materials Engineering (AREA)

Abstract

비교적 박형화된 적층 세라믹 콘덴서이어도 항절강도를 확보할 수 있는 적층 세라믹 콘덴서를 제공한다.
본 발명에 따른 적층 세라믹 콘덴서(10)는, 적층된 복수개의 유전체층(16)과 복수개의 내부전극(18)을 가지는 적층체(12)와, 적층체(12)의 측면(12c, 12d, 12e, 12f)에 배치되고, 복수개의 내부전극(18)에 접속되는 외부전극(14, 15)을 포함한다. 적층 세라믹 콘덴서(10)는 적층 세라믹 콘덴서(10)의 길이방향(y)의 치수(L)와 폭방향(z)의 치수(W)를 비교했을 때, 0.85≤W/L≤1이면서 L≤750㎛이고, 적층 세라믹 콘덴서(10)의 적층방향의 치수(T)가 70㎛≤T≤110㎛이며, 적층체(12)의 적층방향(x)의 치수(t)와 내부전극(18)이 적층되어 있는 영역의 적층방향(x)의 치수(t')의 비가 t'/t≥0.55인 것을 특징으로 한다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서에 관한 것이다.
최근, 휴대전화기나 휴대 음악 플레이어 등의 전자기기의 소형화와 박형화(薄型化)가 진행되고 있다. 전자기기에는 다수의 적층 세라믹 전자부품이 탑재되어 있는데, 전자기기의 소형화에 따라, 기판에 내장되거나 기판 표면에 실장되어 전자기기에 탑재되는 적층 세라믹 전자부품에 대해서도 소형화와 박형화가 진행되어 왔다. 이와 같은 적층 세라믹 콘덴서의 박형화에 따라, 적층 세라믹 콘덴서의 강도 확보가 과제가 되어 왔다.
따라서, 칩의 강도를 향상시킨 적층 세라믹 전자부품으로서, 특허문헌 1에 기재되는 바와 같은 적층 세라믹 콘덴서가 제안되고 있다. 이 적층 세라믹 콘덴서는, 외부의 배선에 대해 바이어 홀(via hole)을 통해 연결하기 위한 일정 길이 이상의 외부전극의 밴드면(band surface)을 형성하면서 외부전극의 두께를 작게 함으로써, 칩 전체에서의 세라믹 본체의 두께를 향상시켜 균열 등의 파손 발생을 방지할 수 있는 기판내장용 적층 세라믹 콘덴서이다.
일본 공개특허공보 특개2015-65394호
그러나 특허문헌 1에 기재된 적층 세라믹 콘덴서의 적층방향의 두께는 300㎛인 바, 최근의 한층 더한 전자기기의 소형화와 박형화에 따라, 적층 세라믹 콘덴서에 대해서도 한층 더한 박형화가 요구되고 있는데, 이와 같은 박형화에 의한 적층 세라믹 콘덴서의 항절강도의 저하가 문제가 된다.
따라서, 본 발명의 주된 목적은 비교적 박형화된 적층 세라믹 콘덴서이어도 항절강도를 확보할 수 있는 적층 세라믹 콘덴서를 제공하는 것이다.
본 발명에 따른 적층 세라믹 콘덴서는, 적층된 복수개의 유전체층과 복수개의 내부전극을 가지고, 적층방향으로 서로 대향하는 제1 주면(主面) 및 제2 주면과, 적층방향에 직교하는 길이방향으로 서로 대향하는 제1 측면 및 제2 측면과, 적층방향 및 길이방향에 직교하는 폭방향으로 서로 대향하는 제3 측면 및 제4 측면을 가지는 적층체와, 적층체의 측면에 배치되는, 복수개의 외부전극을 구비하는 적층 세라믹 콘덴서로서, 복수개의 내부전극이, 복수개의 제1 내부전극과 복수개의 제2 내부전극을 가지면서 유전체층을 사이에 두고 복수개의 제1 내부전극과 복수개의 제2 내부전극이 교대로 적층되고, 제1 내부전극은, 제1 측면, 제2 측면, 제3 측면 및 제4 측면 중 하나의 측면으로 인출되는 제1 인출부와, 제1 인출부가 인출된 측면 이외의 하나의 측면으로 인출되는 제2 인출부를 가지고, 제2 내부전극은, 제1 측면, 제2 측면, 제3 측면 및 제4 측면 중 하나의 측면으로 인출되는 제3 인출부와, 제3 인출부가 인출된 측면 이외의 하나의 측면으로 인출되는 제4 인출부를 가지고, 복수개의 외부전극은, 제2 주면으로 연장되어 배치되고, 제1 인출부에 접속되는 제1 외부전극과, 제2 인출부에 접속되는 제2 외부전극과, 제3 인출부에 접속되는 제3 외부전극과, 제4 인출부에 접속되는 제4 외부전극을 가지며, 적층 세라믹 콘덴서의 길이방향의 치수(L)와 폭방향의 치수(W)를 비교했을 때, 0.85≤W/L≤1이면서 L≤750㎛이고, 적층 세라믹 콘덴서의 적층방향의 치수(T)가 70㎛≤T≤110㎛이며, 적층체의 적층방향의 치수(t)와 제1 내부전극 및 제2 내부전극이 적층되어 있는 영역의 적층방향의 치수(t')의 비가 t'/t≥0.55인 것을 특징으로 하는 적층 세라믹 콘덴서이다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는, 적층 세라믹 콘덴서를 적층방향에서 보았을 때, 제1 인출부와 제2 인출부를 잇는 직선과, 제3 인출부와 제4 인출부를 잇는 직선은 교차하는 것이 바람직하다.
더욱이, 본 발명에 따른 적층 세라믹 콘덴서는, 적층체의 각 측면에서, 제1 인출부와 제4 인출부는 대향하는 위치로 인출되고, 제2 인출부와 제3 인출부는 대향하는 위치로 인출되는 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는, 적층체의 측면에 배치되는 복수개의 외부전극의 길이의 합계(E)와 적층 세라믹 콘덴서의 바깥둘레 길이(B)의 비(E/B)가 0.33 이상 0.83 이하이고, 제2 주면에 배치되는 복수개의 외부전극에서, 서로 이웃하는 외부전극 간의 거리(G)가 100㎛ 이상인 것이 바람직하다.
더욱이, 본 발명에 따른 적층 세라믹 콘덴서는, 제1 측면 및 제2 측면 중 적어도 어느 한쪽에 내부전극이 인출되어 있는 경우, 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극 간의 거리(g1)와 적층 세라믹 콘덴서의 폭방향의 치수(W)의 관계는 g1/W≤0.42이고, 제3 측면 및 제4 측면 중 적어도 어느 한쪽에 내부전극이 인출되어 있는 경우, 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극 간의 거리(g2)와 적층 세라믹 콘덴서의 길이방향의 치수(L)의 관계는 g2/L≤0.42이며, 제1 측면 및 제2 측면 중 적어도 어느 한쪽에 내부전극이 인출되어 있고, 제3 측면 및 제4 측면 중 적어도 어느 한쪽에 내부전극이 인출되어 있는 경우, 제1 측면 및 제2 측면 중 적어도 어느 한쪽의 내부전극이 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극 간의 거리를 g1로 하고, 제3 측면 및 제4 측면 중 적어도 어느 한쪽의 내부전극이 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극 간의 거리를 g2로 했을 때, g1/W≤0.42이면서 g2/L≤0.42인 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는, 내부전극이 인출되어 있지 않은 측면에 배치되는 외부전극이, 내부전극이 인출되어 있지 않은 측면 중 어느 한쪽의 단변(短邊)과 단변의 단부(端部)로부터 양 장변(長邊)의 중간부까지의 부분을 의 コ자 형상으로 덮도록 형성되는 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는, 내부전극이 인출되어 있지 않은 측면에 배치되는 외부전극에 있어서, 내부전극이 인출되어 있지 않은 측면의 단변을 덮는 외부전극의 양 단변을 잇는 방향의 길이(β)와, 내부전극이 인출되어 있지 않은 측면의 장변을 덮는 외부전극의 양 단변을 잇는 방향의 길이(α)의 비율(β/α)이 0.2 이상 1.0 미만인 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는, 내부전극이 인출되어 있지 않은 측면에 배치되는 외부전극에 있어서, 내부전극이 인출되어 있지 않은 측면의 단변을 덮는 외부전극의 양 단변을 잇는 방향의 길이(β)와, 내부전극이 인출되어 있지 않은 측면의 장변을 덮는 외부전극의 양 단변을 잇는 방향의 길이(α)의 비율(β/α)이 0.2 이상 0.5 이하인 것이 바람직하다.
더욱이, 본 발명에 따른 적층 세라믹 콘덴서는, 복수개의 외부전극이 제1 주면 상에 배치되어 있지 않은 것이 바람직하다.
본 발명에 따른 적층 세라믹 콘덴서에서는, 적층 세라믹 콘덴서의 길이방향의 치수(L)와 폭방향의 치수(W)를 비교했을 때, 0.85≤W/L≤1이면서 L≤750㎛이고, 적층 세라믹 콘덴서의 적층방향의 치수(T)가 70㎛≤T≤110㎛이며, 적층체의 적층방향의 치수(t)와 제1 내부전극 및 제2 내부전극이 적층되어 있는 영역의 적층방향의 치수(t')의 비가 t'/t≥0.55이므로, 비교적 박형화된 적층 세라믹 콘덴서이어도 항절강도를 확보할 수 있는 적층 세라믹 콘덴서를 얻을 수 있다.
또한, 본 발명에 따른 적층 세라믹 콘덴서가, 적층 세라믹 콘덴서를 적층방향에서 보았을 때, 제1 인출부와 제2 인출부를 잇는 직선과, 제3 인출부와 제4 인출부를 잇는 직선은 교차하거나, 적층체의 각 측면에서, 제1 인출부와 제4 인출부는 대향하는 위치로 인출되며, 제2 인출부와 제3 인출부는 대향하는 위치로 인출되면 전압인가 시에 각 인출부에 흐르는 전류의 방향이 서로 역방향을 향하게 되기 때문에 적층 세라믹 콘덴서가 가지는 기생 성분인 ESL(등가직렬 인덕턴스)이 저감되는 효과를 얻을 수 있다.
더욱이, 본 발명에 따른 적층 세라믹 콘덴서가, 적층체의 측면에 배치되는 복수개의 외부전극의 길이의 합계(E)와 적층 세라믹 콘덴서의 바깥둘레 길이(B)의 비(E/B)가 0.33 이상 0.83 이하이고, 제2 주면에 배치되는 복수개의 외부전극에서, 서로 이웃하는 외부전극 간의 거리(G)가 100㎛ 이상이면, 적층 세라믹 콘덴서의 기판에 대한 실장 시의 마이그레이션(migration)에 의한 외부전극 간의 쇼트 발생을 억제할 수 있고, 더욱이 실장 시의 고착 강도를 유지할 수 있다.
또한, 본 발명에 따른 적층 세라믹 콘덴서가, 제1 측면 및 제2 측면 중 적어도 어느 한쪽에 내부전극이 인출되어 있는 경우, 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극 간의 거리(g1)와 적층 세라믹 콘덴서의 폭방향의 치수(W)의 관계는 g1/W≤0.42이고, 제3 측면 및 제4 측면 중 적어도 어느 한쪽에 내부전극이 인출되어 있는 경우, 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극 간의 거리(g2)와 적층 세라믹 콘덴서의 길이방향의 치수(L)의 관계는 g2/L≤0.42이며, 제1 측면 및 제2 측면 중 적어도 어느 한쪽에 내부전극이 인출되어 있고, 제3 측면 및 제4 측면 중 적어도 어느 한쪽에 내부전극이 인출되어 있는 경우, 제1 측면 및 제2 측면 중 적어도 어느 한쪽의 내부전극이 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극 간의 거리를 g1로 하고, 제3 측면 및 제4 측면 중 적어도 어느 한쪽의 내부전극이 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극 간의 거리를 g2로 했을 때, g1/W≤0.42이면서 g2/L≤0.42이면, 적층 세라믹 콘덴서가 가지는 기생 성분인 ESL(등가직렬 인덕턴스)이 저감되는 효과를 얻을 수 있다.
더욱이, 본 발명에 따른 적층 세라믹 콘덴서가, 내부전극이 인출되어 있지 않은 측면에 배치되는 외부전극은, 내부전극이 인출되어 있지 않은 측면 중 어느 한쪽의 단변과 그 단변의 단부로부터 양 장변의 중간부까지의 부분을 コ자 형상으로 덮도록 형성되면, 적층 세라믹 콘덴서의 기판에 대한 실장 시의 마이그레이션에 의한 외부전극 간의 쇼트 발생을 보다 억제할 수 있다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는, 복수개의 외부전극이 제1 주면 상에는 배치되어 있지 않으면, 적층 세라믹 콘덴서의 적층방향(x)의 T 치수를 작게 할 수 있고, 그 결과, 보다 박형화된 적층 세라믹 콘덴서를 얻을 수 있다.
본 발명에 의하면, 비교적 박형화된 적층 세라믹 콘덴서이어도 항절강도를 확보할 수 있는 적층 세라믹 콘덴서를 얻을 수 있다.
본 발명의 상술한 목적, 그 밖의 목적, 특징 및 이점은 도면을 참조하여 실시하는 이하의 발명을 실시하기 위한 형태의 설명으로부터 한층 분명해질 것이다.
도 1은 본 발명에 따른 적층 세라믹 콘덴서의 제1 실시형태를 나타내는 외관사시도이다.
도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 II-II선에서의 단면도이다.
도 3은 도 1에 나타내는 적층 세라믹 콘덴서의 III-III선에서의 단면도이다.
도 4는 도 1에 나타내는 적층 세라믹 콘덴서의 IV-IV선에서의 단면도이다.
도 5는 도 1 내지 도 4에 나타내는 적층체의 분해 사시도이다.
도 6은 도 1에 나타내는 적층 세라믹 콘덴서의 평면도이다.
도 7은 도 1에 나타내는 적층 세라믹 콘덴서의 정면도이다.
도 8은 도 1에 나타내는 적층 세라믹 콘덴서의 우측면도이다.
도 9는, (a)는 적층 세라믹 콘덴서의 외부전극 부분만의 둘레방향의 치수를 나타내고, (b)는 적층 세라믹 콘덴서의 둘레방향의 치수를 나타낸다.
도 10은 도 1에 나타내는 적층 세라믹 콘덴서의 내부전극 패턴을 나타내고, (a)는 제1 내부전극 패턴을 나타내며, (b)는 제2 내부전극 패턴을 나타낸다.
도 11은 도 1의 적층 세라믹 콘덴서의 적층체의 외관 사시도이다.
도 12는 도 11에 나타내는 적층체에 측면용 하부전극층을 형성한 외관 사시도이다.
도 13은 도 12에 나타내는 측면용 하부전극층이 형성된 적층체에 주면용 하부전극층을 형성한 외관 사시도이다.
도 14는 본 발명에 따른 적층 세라믹 콘덴서의 제2 실시형태를 나타내는 외관 사시도이다.
도 15는 도 14에 나타내는 적층 세라믹 콘덴서의 XV-XV선에서의 단면도이다.
도 16은 도 14에 나타내는 적층 세라믹 콘덴서의 XVI-XVI선에서의 단면도이다.
도 17은 도 14에 나타내는 적층 세라믹 콘덴서의 XVII-XVII선에서의 단면도이다.
도 18은 도 14 내지 도 17에 나타내는 적층체의 분해 사시도이다.
도 19는 도 14에 나타내는 적층 세라믹 콘덴서의 내부전극 패턴을 나타내며, (a)는 제1 내부전극 패턴을 나타내고, (b)는 제2 내부전극 패턴을 나타낸다.
도 20은 도 14의 적층 세라믹 콘덴서의 적층체의 외관 사시도이다.
도 21은, (a)는 도 20에 나타내는 적층체에 외부전극 페이스트를 도포하는 상태를 나타내고, (b)는 적층체에 외부전극 페이스트를 도포한 후의 상태를 나타낸다.
도 22는 도 20에 나타내는 적층체에 하부전극층을 형성한 외관 사시도이다.
도 23은 본 발명에 따른 적층 세라믹 콘덴서의 제3 실시형태를 나타내는 외관 사시도이다.
도 24는 도 23에 나타내는 적층 세라믹 콘덴서의 XXIV-XXIV선에서의 단면도이다.
도 25는 도 23에 나타내는 적층 세라믹 콘덴서의 XXV-XXV선에서의 단면도이다.
도 26은 도 23에 나타내는 적층 세라믹 콘덴서의 XXVI-XXVI선에서의 단면도이다.
도 27은 도 23 내지 도 26에 나타내는 적층체의 분해 사시도이다.
도 28은 도 23에 나타내는 적층 세라믹 콘덴서의 내부전극 패턴을 나타내며, (a)는 제1 내부전극 패턴을 나타내고, (b)는 제2 내부전극 패턴을 나타낸다.
도 29는 도 23의 적층 세라믹 콘덴서의 적층체의 외관 사시도이다.
도 30은 도 29에 나타내는 적층체에 주면용 하부전극층을 형성한 외관 사시도이다.
도 31은 도 30에 나타내는 주면용 하부전극층이 형성된 적층체에 측면용 하부전극층을 형성한 외관 사시도이다.
도 32는 본 발명에 따른 제3 실시형태의 변형예에 따른 적층 세라믹 콘덴서이며, (a)는 그 외관 사시도이고, (b)는 그 저면도이다.
도 33은 항절강도 시험의 시험 상태를 설명하기 위한 모식적인 외관 사시도이다.
도 34는 비교예 1 및 비교예 2의 적층 세라믹 콘덴서의 외관 사시도이다.
1. 제1 실시형태
(1) 적층 세라믹 콘덴서
본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서에 대해 설명한다. 도 1은 본 발명에 따른 적층 세라믹 콘덴서의 제1 실시형태를 나타내는 외관 사시도이고, 도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 II-II선에서의 단면도이다. 도 3은 도 1에 나타내는 적층 세라믹 콘덴서의 III-III선에서의 단면도이다. 도 4는 도 1에 나타내는 적층 세라믹 콘덴서의 IV-IV선에서의 단면도이다. 도 5는 도 1 내지 도 4에 나타내는 적층체의 분해 사시도이다. 도 6은 도 1에 나타내는 적층 세라믹 콘덴서의 평면도이고, 도 7은 도 1에 나타내는 적층 세라믹 콘덴서의 정면도이며, 도 8은 도 1에 나타내는 적층 세라믹 콘덴서의 우측면도이다.
적층 세라믹 콘덴서(10)는 직방체상의 적층체(12)와 외부전극(14, 15)을 포함한다.
적층체(12)는 복수개의 유전체층(16) 및 복수개의 내부전극(18)을 포함한다. 적층체(12)는, 적층방향(x)으로 서로 대향하는 제1 주면(12a) 및 제2 주면(12b)과, 적층방향(x)에 직교하는 길이방향(y)으로 서로 대향하는 제1 측면(12c) 및 제2 측면(12d)과, 적층방향(x) 및 길이방향(y)에 직교하는 폭방향(z)으로 서로 대향하는 제3 측면(12e) 및 제4 측면(12f)을 가진다. 제1 주면(12a) 및 제2 주면(12b)은 각각 길이방향(y) 및 폭방향(z)을 따라 연장된다. 제1 측면(12c) 및 제2 측면(12d)은 각각 적층방향(x) 및 폭방향(z)을 따라 연장된다. 제3 측면(12e) 및 제4 측면(12f)은 각각 적층방향(x) 및 길이방향(y)을 따라 연장된다. 따라서, 적층방향(x)이란, 제1 주면(12a)과 제2 주면(12b)을 이은 방향이고, 길이방향(y)이란, 제1 측면(12c)과 제2 측면(12d)을 이은 방향이며, 폭방향(z)이란, 제3 측면(12e)과 제4 측면(12f)을 이은 방향이다.
또한, 적층체(12)는 모서리부 및 능선부에 라운드가 형성되어 있는 것이 바람직하다. 여기서, 모서리부는 적층체(12)의 ３면이 교차하는 부분이고, 능선부는 적층체(12)의 2면이 교차하는 부분이다.
유전체층(16)은, 외층부(16a)와 유효층부(16b)를 포함한다. 외층부(16a)는 적층체(12)의 제1 주면(12a) 및 제2 주면(12b) 측에 위치하고, 제1 주면(12a)과 제1 주면(12a)에 가장 가까운 내부전극(18) 사이에 위치하는 유전체층(16), 및 제2 주면(12b)과 제2 주면(12b)에 가장 가까운 내부전극(18) 사이에 위치하는 유전체층(16)이다. 편측(片側)의 외층부(16a)의 두께는 3㎛ 이상 15㎛ 이하인 것이 바람직하고, 3㎛ 이상 13㎛ 이하인 것이 보다 바람직하며, 3㎛ 이상 9㎛ 이하인 것이 더 바람직하다. 그리고 양 외층부(16a)에 끼인 영역이 유효층부(16b)이다. 즉, 유효층부(16b)는 내부전극(18)이 적층되어 있는 영역이다.
여기서, 적층체(12)의 적층방향(x)의 치수를 t로 하고, 유효층부(16b)의 적층방향(x)의 치수를 t'로 했을 때, t'/t≥0.55를 충족한다.
유전체층(16)은 예를 들면 유전체 재료에 의해 형성할 수 있다. 유전체 재료로는 예를 들면, 티탄산바륨, 티탄산칼슘, 티탄산스트론튬, 티탄산바륨칼슘, 또는 지르콘산칼슘 등의 주성분을 포함하는 유전체 세라믹을 사용할 수 있다. 상기의 유전체 재료를 주성분으로 포함하는 경우, 원하는 적층 세라믹 콘덴서(10)의 특성에 따라, 예를 들면, Mg 화합물, Mn 화합물, Si 화합물, Al 화합물, V 화합물, Ni 화합물, 희토류 화합물 등의 주성분보다도 함유량이 적은 부성분을 첨가한 것을 사용해도 된다.
내부전극(18)에 끼인 유전체층(16)의 평균 두께는 0.4㎛ 이상 1.0㎛ 이하인 것이 바람직하고, 0.4㎛ 이상 0.8㎛ 이하인 것이 보다 바람직하며, 0.4㎛ 이상 0.6㎛ 이하인 것이 더 바람직하다.
적층 세라믹 콘덴서(10)에서는, 도 2 내지 도 5에 나타내는 바와 같이, 적층체(12) 내에서 내부전극(18)이 유전체층(16)을 사이에 두고 교대로 적층되어 있다.
적층체(12)는 복수개의 내부전극(18)으로서 복수개의 제1 내부전극(18a) 및 복수개의 제2 내부전극(18b)을 가진다. 제1 내부전극(18a)과 제2 내부전극(18b)은 유전체층(16)을 사이에 두고 교대로 적층된다.
제1 내부전극(18a)은 유전체층(16)의 표면에 배치된다. 또한, 제1 내부전극(18a)은, 제1 주면(12a) 및 제2 주면(12b)에 대향하는 제1 대향부(20a)를 가지고, 제1 주면(12a)과 제2 주면(12b)을 잇는 방향으로 적층되어 있다.
또한, 제2 내부전극(18b)은, 제1 내부전극(18a)이 배치되는 유전체층(16)과 다른 유전체층(16)의 표면에 배치된다. 제2 내부전극(18b)은, 제1 주면(12a) 및 제2 주면(12b)에 대향하는 제2 대향부(20b)를 가지고, 제1 주면(12a)과 제2 주면(12b)을 잇는 방향으로 적층되어 있다.
제1 내부전극(18a)은, 제1 인출부(22a)에 의해 적층체(12)의 제1 측면(12c)으로 인출되고, 제2 인출부(22b)에 의해 적층체(12)의 제2 측면(12d)으로 인출된다. 제1 인출부(22a)는 적층체(12)의 제3 측면(12e) 측으로 인출되고, 제2 인출부(22b)는 적층체(12)의 제4 측면(12f) 측으로 인출된다.
제2 내부전극(18b)은, 제3 인출부(24a)에 의해 적층체(12)의 제1 측면(12c)으로 인출되고, 제4 인출부(24b)에 의해 적층체(12)의 제2 측면(12d)으로 인출된다. 제2 인출부(24a)는 적층체(12)의 제4 측면(12f) 측으로 인출되고, 제4 인출부(24b)는 적층체(12)의 제3 측면(12e) 측으로 인출된다.
제1 내부전극(18a) 및 제2 내부전극(18b)은 적층체(12)의 제3 측면(12e) 및 제4 측면(12f)에는 노출되어 있지 않다.
한편, 제1 내부전극(18a)의 제1 인출부(22a)는, 제1 측면(12c), 제2 측면(12d), 제3 측면(e) 및 제4 측면(12f) 중 하나의 측면으로 인출되어도 되고, 그 경우, 제1 내부전극(18a)의 제2 인출부(22b)는, 제1 인출부(22a)가 인출된 측면 이외의 하나의 측면으로 인출되어도 된다.
또한, 제2 내부전극(18b)의 제3 인출부(24a)는, 제1 측면(12c), 제2 측면(12d), 제3 측면(12e) 및 제4 측면(12f) 중 하나의 측면으로 인출되어도 되고, 제2 내부전극(18b)의 제4 인출부(24b)는, 제3 인출부(24a)가 인출된 측면 이외의 하나의 측면으로 인출되어도 된다.
또한, 적층 세라믹 콘덴서(10)를 적층방향(x)에서 보았을 때, 제1 내부전극(18a)의 제1 인출부(22a)와 제2 인출부(22b)를 잇는 직선과, 제2 내부전극(18b)의 제3 인출부(24a)와 제4 인출부(24b)를 잇는 직선은 교차하는 것이 바람직하다.
더욱이, 적층체(12)의 측면(12c, 12d, 12e, 12f)에서, 제1 내부전극(18a)의 제1 인출부(22a)와 제2 내부전극(18b)의 제4 인출부(24b)는 대향하는 위치로 인출되고, 제1 내부전극(18a)의 제2 인출부(22b)와 제2 내부전극(18b)의 제3 인출부(24a)는 대향하는 위치로 인출되는 것이 바람직하다.
또한, 적층체(12)는, 제1 대향부(20a)의 길이방향(y)의 일단(一端)과 제1 측면(12c) 사이 및 제2 대향부(20a)의 길이방향(y)의 타단(他端)과 제2 측면(12d) 사이에 형성되는 측부(L갭)(26a)를 포함한다. 적층체(12)의 측부(L갭)(26a)의 길이방향(y)의 평균 길이는 10㎛ 이상 60㎛ 이하인 것이 바람직하고, 10㎛ 이상 30㎛ 이하인 것이 보다 바람직하며, 10㎛ 이상 20㎛ 이하인 것이 더 바람직하다.
더욱이, 적층체(12)는, 제1 대향부(20a)의 폭방향(z)의 일단과 제3 측면(12e) 사이 및 제2 대향부(20a)의 폭방향(z)의 타단과 제4 측면(12f) 사이에 형성되는 측부(W갭)(26b)를 포함한다. 적층체(12)의 측부(W갭)(26b)의 폭방향(z)의 평균 길이는 10㎛ 이상 60㎛ 이하인 것이 바람직하고, 10㎛ 이상 30㎛ 이하인 것이 보다 바람직하며, 10㎛ 이상 20㎛ 이하인 것이 더 바람직하다.
내부전극(18)의 재료로는 예를 들면, Ni, Cu, Ag, Pd, Au 등의 금속이나, 이들 금속의 1종을 포함하는 예를 들면 Ag-Pd 합금 등의 합금에 의해 구성할 수 있다. 내부전극(18)은, 더욱이, 유전체층(16)에 포함되는 세라믹스와 동일 조성계의 유전체 입자를 포함하고 있어도 된다. 내부전극(18)의 적층 매수는 20매 이상 80매 이하인 것이 바람직하다. 내부전극(18)의 평균 두께는 0.3㎛ 이상 1.0㎛ 이하인 것이 바람직하고, 0.6㎛ 이상 1.0㎛ 이하인 것이 더 바람직하다.
적층체(12)의 제1 측면(12c) 및 제2 측면(12d)에는 외부전극(14, 15)이 형성된다.
외부전극(14)은, 제1 내부전극(18a)의 제1 인출부(22a)에 전기적으로 접속되도록 하여 형성되는 제1 외부전극(14a)과, 제2 인출부(22b)에 전기적으로 접속되도록 하여 형성되는 제2 외부전극(14b)을 가진다.
제1 외부전극(14a)은, 제1 측면(12c)에서 제1 인출부(22a)를 덮도록 배치되어 있고, 제1 주면(12a), 제2 주면(12b) 및 제3 측면(12e)의 일부를 덮도록 배치되어 있다. 또한, 제2 외부전극(14b)은, 제2 측면(12d)에서 제2 인출부(22b)를 덮도록 배치되어 있고, 제1 주면(12a), 제2 주면(12b) 및 제4 측면(12f)의 일부를 덮도록 배치되어 있다.
외부전극(15)은, 제2 내부전극(18b)의 제3 인출부(24a)에 전기적으로 접속되도록 하여 형성되는 제3 외부전극(15a)과, 제4 인출부(24b)에 전기적으로 접속되도록 하여 형성되는 제4 외부전극(15b)을 가진다.
제3 외부전극(15a)은, 제1 측면(12c)에서 제3 인출부(24a)를 덮도록 배치되어 있고, 제1 주면(12a), 제2 주면(12b) 및 제4 측면(12f)의 일부를 덮도록 배치되어 있다. 또한, 제4 외부전극(15b)은, 제2 측면(12d)에서 제4 인출부(24b)를 덮도록 배치되어 있고, 제1 주면(12a), 제2 주면(12b) 및 제3 측면(12e)의 일부를 덮도록 배치되어 있다.
여기서, 도 9(a)에 나타내는 바와 같이, 적층체(12)의 측면(12c, 12d, 12e, 12f)에 배치되는 외부전극(14, 15)의 적층방향(x)의 1/2 위치에서의 길이의 합계(E)(=e1+e2+e3+e4)와, 도 9(b)에 나타내는 바와 같이, 적층 세라믹 콘덴서(10)의 적층방향(x)의 1/2 위치에서의 바깔둘레 길이(B)(=b1+b2+b3+b4)의 비율(E/B)은 0.33 이상 0.83 이하인 것이 바람직하다. 이때, 도 6에 나타내는 바와 같이, 적층체(12)의 제2 주면(12b)에 배치되는 외부전극(14, 15)에서, 서로 이웃하는 외부전극(14, 15) 간의 거리(G)가 100㎛ 이상인 것이 바람직하다.
또한, 외부전극(14, 15)은 적층체(12)의 제1 주면(12a)에는 배치되어 있지 않은 것이 바람직하다. 이로써, 적층 세라믹 콘덴서(10)의 적층방향(x)의 T 치수를 작게 할 수 있고, 그 결과, 보다 박형화된 적층 세라믹 콘덴서(10)를 얻을 수 있다.
더욱이, 도 8에 나타내는 바와 같이, 내부전극(18)이 인출되어 있지 않은 제3 측면(12e) 또는 제4 측면(12f)에 배치되는 외부전극(14, 15)은, 내부전극(18)이 인출되어 있지 않은 측면 중 어느 한쪽의 단변과 그 단변의 단부로부터 양 장변의 중간부까지의 부분을 コ자 형상으로 덮는 것이 바람직하다.
이때, 내부전극(18)이 인출되어 있지 않은 제3 측면(12e) 또는 제4 측면(12f)에 배치되는 외부전극(14, 15)에서, 내부전극(18)이 인출되어 있지 않은 측면의 단변의 적층방향(x)의 1/2 위치를 덮는 외부전극의 양 단변을 잇는 방향의 길이(β)와, 내부전극(18)이 인출되어 있지 않은 측면의 장변을 덮는 외부전극의 양 단변을 잇는 방향의 길이(α)의 비율(β/α)이 0.2 이상 1.0 미만인 것이 바람직하고, 0.2 이상 0.5 이하인 것이 보다 바람직하다.
그리하면, 적층 세라믹 콘덴서(10)의 기판에 대한 실장 시의 마이그레이션에 의한 외부전극 간의 쇼트 발생을 보다 억제할 수 있다.
적층체(12) 내에서는, 제1 대향부(20a)와 제2 대향부(20b)가 유전체층(16)을 사이에 두고 대향함으로써 전기 특성(예를 들면, 정전용량)이 발생한다. 그 때문에, 제1 내부전극(18a)이 접속된 제1 외부전극(14a) 및 제2 외부전극(14b)과 제2 내부전극(18b)이 접속된 제3 외부전극(15a) 및 제4 외부전극(15b) 사이에, 정전용량을 얻을 수 있다. 따라서, 이와 같은 구조의 적층 세라믹 콘덴서(10)는 콘덴서로서 기능한다.
외부전극(14, 15)은, 적층체(12) 측에서부터 순서대로 하부전극층(28) 및 도금층(30)을 가지는 것이 바람직하다.
하부전극층(28)은 측면용 하부전극층(32)과 주면용 하부전극층(34)을 포함한다.
제1 측면(12c), 제2 측면(12d), 제3 측면(12e) 및 제4 측면(12f) 상에 형성되는 측면용 하부전극층(32)은 베이킹 전극층인 것이 바람직하다.
베이킹 전극층은 유리 및 금속을 포함한다. 베이킹 전극층의 금속으로는 예를 들면, Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등에서 선택되는 적어도 하나를 포함한다. 베이킹 전극층은 복수층이어도 된다. 베이킹 전극층은 유리 및 금속을 포함하는 도전성 페이스트를 적층체(12)에 도포하여 베이킹함으로써 형성된다. 베이킹 전극층은 유전체층(16) 및 내부전극(18)과 동시에 소성한 것이어도 되고, 유전체층(16) 및 내부전극(18)을 소성한 후에 베이킹한 것이어도 된다. 베이킹 전극층의 두께(적층방향(x)과 직교하는 방향의 두께, 가장 두꺼운 부분의 두께)는 1㎛ 이상 6㎛ 이하인 것이 바람직하다.
제1 주면(12a) 및 제2 주면(12b) 중 적어도 어느 한쪽에 형성되는 주면용 하부전극층(34)은 예를 들면, 스퍼터링에 의해 스퍼터링 전극으로 형성된다. 스퍼터링 전극으로 형성되는 주면용 하부전극층(34)은 Ni, Cr, Cu를 함유한다. 스퍼터링 전극의 적층방향(x)의 두께는 50㎚ 이상 400㎚ 이하인 것이 바람직하고, 50㎚ 이상 130㎚ 이하인 것이 더 바람직하다. 한편, 제1 주면(12a) 및 제2 주면(12b) 상에 형성되는 주면용 하부전극층(34)은 베이킹 전극층이어도 된다. 그 경우, 주면용 하부전극층(34)은 예를 들면, Ni를 주성분으로 하는 외부전극 페이스트를 스크린 인쇄함으로써 형성된다. 주면 상의 베이킹 전극층의 적층방향(x)의 두께는 1㎛ 이상 5㎛ 이하인 것이 바람직하다.
또한, 도금층(30)으로는 예를 들면, Ni, Sn, Cu, Ag, Pd, Ag-Pd 합금, Au 등에서 선택되는 적어도 하나를 포함한다.
도금층(30)은 복수층에 의해 형성되어도 된다. 적층 세라믹 콘덴서가 기판 표면에 실장되는 경우, 바람직하게는 Ni 도금, Sn 도금의 2층 구조이다. Ni 도금층은 하부전극층(28)이 적층 세라믹 콘덴서(10)를 실장할 때의 솔더(solder)에 의해 침식되는 것을 억제할 수 있다. Sn 도금층은 적층 세라믹 콘덴서(10)를 실장할 때의 솔더의 젖음성을 향상시켜 실장을 용이하게 할 수 있다. 한편, 하부전극층(28)과 Ni 도금층 사이에 Cu 도금층을 형성해도 된다.
또한, 적층 세라믹 콘덴서가 기판에 삽입 실장되는 경우, 바람직하게는 Cu 도금의 1층 구조이다.
여기서, Ni 도금층의 평균 두께는 2㎛ 이상 4㎛ 이하인 것이 바람직하다. 또한, Sn 도금층의 평균 두께는 2㎛ 이상 4㎛ 이하인 것이 바람직하다. 또한, Cu 도금층의 평균 두께는 5㎛ 이상 8㎛ 이하인 것이 바람직하다.
한편, 적층 세라믹 콘덴서(10)의 길이방향(y)의 치수를 L 치수로 하고, 적층체(12), 외부전극(14, 15)을 포함하는 적층 세라믹 콘덴서(10)의 적층방향(x)의 치수를 T 치수로 하며, 적층체(12), 외부전극(14, 15)을 포함하는 적층 세라믹 콘덴서(10)의 폭방향(z)의 치수를 W 치수로 한다.
이때, 적층 세라믹 콘덴서(10)의 길이방향(y)의 치수(L)와 폭방향(z)의 치수(W)를 비교했을 때,
0.85≤W/L≤1이면서 L≤750㎛이다. 한편, 이보다 치수(L)가 클수록 항절강도는 저하된다.
또한, 적층 세라믹 콘덴서(10)의 적층방향(x)의 치수(T)는,
70㎛≤T≤110㎛이다. 치수(T)가 70㎛ 미만이면, 소성 시의 적층체의 휘어짐이 커져 항절강도가 저하되기 때문에 바람직하지 않다. 또한, 치수(T)가 110㎛를 초과하면, 박형 적층 세라믹 콘덴서로서 바람직하지 않다.
제1 측면(12c) 및 제2 측면(12d) 중 적어도 어느 한쪽에 내부전극(18)이 인출되어 있는 경우, 도 7에 나타내는 바와 같이, 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극(14, 15) 간의 거리, 예를 들면, 제1 외부전극(14a)과 제3 외부전극(15a) 간의 거리(g1) 혹은, 제2 외부전극(14b)과 제4 외부전극(15b) 간의 거리(g1)와 적층 세라믹 콘덴서(10)의 폭방향(z)의 치수(W)의 관계는 g1/W≤0.42인 것이 바람직하다.
또한, 제3 측면(12e) 및 제4 측면(12f) 중 적어도 어느 한쪽에 내부전극(18)이 인출되어 있는 경우, 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극(14, 15) 간의 거리(g2)와 적층 세라믹 콘덴서(10)의 길이방향(y)의 치수(L)의 관계는 g2/L≤0.42인 것이 바람직하다.
더욱이, 제1 측면(12c) 및 제2 측면(12d) 중 적어도 어느 한쪽에 내부전극(18)이 인출되어 있고, 제3 측면(12e) 및 제4 측면(12f) 중 적어도 어느 한쪽에 내부전극(18)이 인출되어 있는 경우, 제1 측면(12c) 및 제2 측면(12d) 중 적어도 어느 한쪽의 내부전극(18)이 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극(14, 15) 간의 거리를 g1로 하고, 제3 측면(12e) 및 제4 측면(12f) 중 적어도 어느 한쪽의 내부전극(18)이 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극(14, 15) 간의 거리를 g2로 했을 때, g1/W≤0.42이면서 g2/L≤0.42인 것이 바람직하다.
외부전극(14, 15) 간의 거리와 적층 세라믹 콘덴서(10)의 폭방향(z)의 치수(W)의 관계가 상기의 관계이면, 적층 세라믹 콘덴서가 가지는 기생 성분인 ESL(등가직렬 인덕턴스)이 저감되는 효과를 얻을 수 있다.
도 1에 나타내는 적층 세라믹 콘덴서(10)에서는, 적층 세라믹 콘덴서(10)의 길이방향(y)의 치수(L)와 폭방향(z)의 치수(W)를 비교했을 때, 0.85≤W/L≤1이면서 L≤750㎛이고, 적층 세라믹 콘덴서(10)의 적층방향(x)의 치수(T)가 70㎛≤T≤110㎛이며, 적층체(12)의 적층방향(x)의 치수를 t로 하고, 유효층부(16b)의 적층방향(x)의 치수를 t'로 했을 때, t'/t≥0.55이므로, 비교적 박형화된 적층 세라믹 콘덴서이어도 항절강도를 확보할 수 있는 적층 세라믹 콘덴서(10)를 얻을 수 있다.
또한, 도 1에 나타내는 적층 세라믹 콘덴서(10)에서는, 적층체(12)의 측면(12c, 12d, 12e, 12f)에서, 제1 내부전극(18a)의 제1 인출부(22a)와 제2 내부전극(18b)의 제4 인출부(24b)는 대향하는 위치로 인출되고, 제1 내부전극(18a)의 제2 인출부(22b)와 제2 내부전극(18b)의 제3 인출부(24a)는 대향하는 위치로 인출되므로, 전압인가 시에 각 인출부에 흐르는 전류의 방향이 서로 역방향을 향하게 되기 때문에 적층 세라믹 콘덴서가 가지는 기생 성분인 ESL(등가직렬 인덕턴스)이 저감되는 효과를 얻을 수 있다.
더욱이, 도 1에 나타내는 적층 세라믹 콘덴서(10)에서는, 적층체(12)의 측면(12c, 12d, 12e, 12f)에 배치되는 외부전극(14, 15)의 적층방향(x)의 1/2에서의 길이의 합계(E)(=e1+e2+e3+e4)와, 적층 세라믹 콘덴서(10)의 적층방향(x)의 1/2에서의 바깔둘레 길이(B)(=b1+b2+b3+b4)의 비(E/B)는 0.33 이상 0.83 이하이며, 적층체(12)의 제2 주면(12b)에 배치되는 외부전극(14, 15)에서, 서로 이웃하는 외부전극(14, 15) 간의 거리(G)가 100㎛ 이상이면, 적층 세라믹 콘덴서(10)의 기판에 대한 실장 시의 마이그레이션에 의한 외부전극 간의 쇼트 발생을 억제할 수 있고, 더욱이, 실장 시의 고착 강도를 유지할 수 있다.
(2) 적층 세라믹 콘덴서의 제조 방법
다음으로, 이 적층 세라믹 콘덴서(10)의 제조 방법에 대해 설명한다.
우선, 세라믹 그린 시트와 내부전극용 도전성 페이스트를 준비한다. 세라믹 그린 시트나 내부전극용 도전성 페이스트는 바인더(예를 들면, 공지의 유기 바인더 등) 및 용제(예를 들면, 유기 용제 등)를 포함한다.
다음으로, 세라믹 그린 시트 상에, 예를 들면, 그라비어 인쇄 등에 의해 소정 패턴으로 도전성 페이스트를 인쇄하여, 도 10에 나타내는 바와 같은 내부전극 패턴이 형성된다. 구체적으로는 세라믹 그린 시트 상에, 도전성 재료로 이루어지는 페이스트를 그라비어 인쇄법 등의 방법으로 도포함으로써 도전성 페이스트층이 형성된다. 도전성 재료로 이루어지는 페이스트는 예를 들면, 금속분말에 유기 바인더 및 유기 용제가 첨가된 것이다. 또한, 내부전극 패턴이 인쇄되어 있지 않은 외층용 세라믹 그린 시트도 제작한다.
그리고 이들의 내부전극 패턴이 형성된 세라믹 그린 시트를 이용하여 적층 시트가 제작된다. 즉, 내부전극 패턴이 형성되어 있지 않은 세라믹 그린 시트를 적층하고, 그 위에 도 10(a)에 나타내는 바와 같은 제1 내부전극(18a)에 대응하는 내부전극 패턴이 형성된 세라믹 그린 시트와 도 10(b)에 나타내는 바와 같은 제2 내부전극(18b)에 대응하는 내부전극 패턴이 형성된 세라믹 그린 시트를 교대로 적층하고, 더욱이 내부전극 패턴이 형성되어 있지 않은 세라믹 그린 시트를 적층함으로써 적층 시트가 제작된다. 이어서, 이 적층체 시트는 정수압 프레스 등의 수단에 의해 적층방향(x)으로 압착시켜 적층체 블록을 제작한다.
또한, 적층 시트를 정수압 프레스 등의 수단에 의해 적층방향으로 프레스하여 적층 블록을 제작한다.
이어서, 적층 블록을 소정 사이즈로 커팅함으로써 적층 칩을 제작한다. 이때, 배럴 연마 등에 의해 적층 칩의 모서리부 및 능선부에 라운드가 형성되어도 된다.
다음으로, 적층 칩을 소성함으로써 도 11에 나타내는 바와 같은 적층체(12)를 제작한다. 소성온도는 세라믹이나 내부전극의 재료에 따라서도 다르지만, 900℃ 이상 1300℃ 이하인 것이 바람직하다.
이때, 도 11에 나타내는 바와 같이, 적층체(12)의 제1 측면(12c)으로부터는 제1 내부전극(18a)의 제1 인출부(22a) 및 제2 내부전극(18b)의 제3 인출부(24a)가 노출되어 있다. 또한, 적층체(12)의 제2 주면(12d)으로부터는 제1 내부전극(18a)의 제2 인출부(22b) 및 제2 내부전극(18b)의 제4 인출부(24b)가 노출되어 있다.
이어서, 적층체(12)에 외부전극(14, 15)이 형성된다.
즉, 도 12에 나타내는 바와 같이, 적층체(12)의 제1 측면(12c)으로부터 노출되어 있는 제1 내부전극(18a)의 제1 인출부(22a)를 덮도록 하여, 제1 측면(12c) 상에 Ni를 주성분으로 하는 외부전극 페이스트가 롤러 전사(轉寫)에 의해 도포되고, 제1 주면(12a), 제2 주면(12b) 및 제3 측면(12e)의 일부로 돌아 들어가도록 도포된다. 또한, 적층체(12)의 제1 측면(12c)으로부터 노출되어 있는 제2 내부전극(18b)의 제3 인출부(24a)를 덮도록 하여, 제1 측면(12c) 상에 Ni를 주성분으로 하는 외부전극 페이스트가 롤러 전사에 의해 도포되고, 제1 주면(12a), 제2 주면(12b) 및 제4 측면(12f)의 일부로 돌아 들어가도록 도포된다.
마찬가지로, 적층체(12)의 제2 측면(12d)으로부터 노출되어 있는 제1 내부전극(18a)의 제2 인출부(22b)를 덮도록 하여, 제2 측면(12d) 상에 Ni를 주성분으로 하는 외부전극 페이스트가 롤러 전사에 의해 도포되고, 제1 주면(12a), 제2 주면(12b) 및 제4 측면(12f)의 일부로 돌아 들어가도록 도포된다. 또한, 적층체(12)의 제2 측면(12d)으로부터 노출되어 있는 제2 내부전극(18b)의 제4 인출부(24b)를 덮도록 하여, 제2 측면(12d) 상에 Ni를 주성분으로 하는 외부전극 페이스트가 롤러 전사에 의해 도포되고, 제1 주면(12a), 제2 주면(12b) 및 제3 측면(12e)의 일부로 돌아 들어가도록 도포된다.
그 후, 외부전극 페이스트의 베이킹을 위한 소성이 실시되고, 하부전극층(28)을 구성하는 측면용 하부전극층(32)이 형성된다.
이어서, 도 13에 나타내는 바와 같이, 제1 내부전극(18a)의 제1 인출부(22a)를 덮도록 하여 형성된 측면용 하부전극층(32)으로부터 제1 주면(12a) 및 제2 주면(12b)으로 연장되도록, 주면용 하부전극층(34)의 일부를 형성하기 위해 Ni/Cr 합금을 주성분으로 하는 주면용 하부전극층이 스퍼터링에 의해 형성된다. 또한, 제2 내부전극(18b)의 제3 인출부(24a)를 덮도록 하여 형성된 측면용 하부전극층(32)으로부터 제1 주면(12a) 및 제2 주면(12b)으로 연장되도록, 주면용 하부전극층(34)의 일부를 형성하기 위해 Ni/Cr 합금을 주성분으로 하는 주면용 하부전극층이 스퍼터링에 의해 형성된다. 이때, 측면으로 돌아 들어가는 것은 거의 없다.
마찬가지로, 제1 내부전극(18a)의 제2 인출부(22b)를 덮도록 하여 형성된 측면용 하부전극층(32)으로부터 제1 주면(12a) 및 제2 주면(12b)으로 연장되도록, 주면용 하부전극층(34)의 일부를 형성하기 위해 Ni/Cr 합금을 주성분으로 하는 주면용 하부전극층이 스퍼터링에 의해 형성된다. 또한, 제2 내부전극(18b)의 제4 인출부(24b)를 덮도록 하여 형성된 측면용 하부전극층(32)으로부터 제1 주면(12a) 및 제2 주면(12b)으로 연장되도록, 주면용 하부전극층(34)의 일부를 형성하기 위해 Ni/Cr 합금을 주성분으로 하는 주면용 하부전극층이 스퍼터링에 의해 형성된다. 이때, 측면으로 돌아 들어가는 것은 거의 없다.
또한, 주면용 하부전극층(34)으로서, 제1 내부전극(18a)의 제1 인출부(22a)를 덮도록 하여 형성된 Ni/Cr 합금을 주성분으로 하는 주면용 하부전극층의 표면에, Ni/Cu 합금을 주성분으로 하는 주면용 하부전극층이 스퍼터링에 의해 형성된다. 또한, 주면용 하부전극층(34)으로서, 제2 내부전극(18b)의 제3 인출부(24a)를 덮도록 하여 형성된 Ni/Cr 합금을 주성분으로 하는 주면용 하부전극층의 표면에, Ni/Cu 합금을 주성분으로 하는 주면용 하부전극층이 스퍼터링에 의해 형성된다. 이때, 측면으로 돌아 들어가는 것은 거의 없다.
마찬가지로, 주면용 하부전극층(34)으로서, 제1 내부전극(18a)의 제2 인출부(22b)를 덮도록 하여 형성된 Ni/Cr 합금을 주성분으로 하는 주면용 하부전극층의 표면에, Ni/Cu 합금을 주성분으로 하는 주면용 하부전극층이 스퍼터링에 의해 형성된다. 또한, 주면용 하부전극층(34)으로서, 제2 내부전극(18b)의 제4 인출부(24b)를 덮도록 하여 형성된 Ni/Cr 합금을 주성분으로 하는 주면용 하부전극층(28)의 표면에, Ni/Cu 합금을 주성분으로 하는 주면용 하부전극층이 스퍼터링에 의해 형성된다. 이때, 측면으로 돌아 들어가는 것은 거의 없다.
그리고 측면용 하부전극층(32) 및 주면용 하부전극층(34)의 표면을 덮도록 도금층(30)이 형성된다. 이때, 도금층(30)은 예를 들면, Cu 도금층이 형성되고, Cu 도금층의 표면에 Ni 도금층이 형성되며, Ni 도금층의 표면에 Sn 도금층이 형성된다.
그리고 도금층(30)에 의해, 내부전극(18)이 인출되어 있지 않은 측면에 배치되는 외부전극(14, 15)은, 내부전극(18)이 인출되어 있지 않은 측면의 양 단변과 양 단변의 단부로부터 양 장변의 중간부까지의 부분을 덮도록 コ자 형상으로 형성된다.
이상과 같이 하여, 도 1에 나타내는 바와 같은 적층 세라믹 콘덴서(10)가 제조된다.
2. 제2 실시형태
(1) 적층 세라믹 콘덴서
다음으로, 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서에 대해 설명한다. 도 14는 본 발명에 따른 적층 세라믹 콘덴서의 제2 실시형태를 나타내는 외관 사시도이고, 도 15는 도 14에 나타내는 적층 세라믹 콘덴서의 XV-XV선에서의 단면도이다. 도 16은 도 14에 나타내는 적층 세라믹 콘덴서의 XVI-XVI선에서의 단면도이다. 도 17은 도 14에 나타내는 적층 세라믹 콘덴서의 XVII-XVII선에서의 단면도이다. 도 18은 도 14 내지 도 17에 나타내는 적층체의 분해 사시도이다. 한편, 도 14 내지 도 18에 나타내는 적층 세라믹 콘덴서(110)에서, 도 1 내지 도 5에 나타낸 적층 세라믹 콘덴서(10)와 동일한 부분에는 동일한 부호를 붙이고, 그 설명을 생략한다.
도 14 내지 도 18에 나타내는 적층 세라믹 콘덴서(110)의 구성이 도 1 내지 도 5에 나타내는 적층 세라믹 콘덴서(10)의 구성과 다른 점은, 내부전극(118)이, 제1 측면(12c) 및 제2 측면(12d) 측뿐만 아니라 제3 측면(12e) 및 제4 측면(12f) 측에도 인출되어 있는 점이다.
적층 세라믹 콘덴서(110)는 직방체상의 적층체(12)와, 외부전극(14, 15)을 포함한다.
적층체(12)는 복수개의 유전체층(16) 및 복수개의 내부전극(118)을 포함한다.
적층 세라믹 콘덴서(110)에서는, 도 14 및 도 18에 나타내는 바와 같이, 적층체(12) 내에서, 내부전극(118)이 유전체층(16)을 사이에 두고 교대로 적층되어 있다.
적층체(12)는, 복수개의 내부전극(118)으로서 복수개의 제1 내부전극(118a) 및 복수개의 제2 내부전극(118b)을 가진다. 제1 내부전극(118a)과 제2 내부전극(118b)은 유전체층(16)을 사이에 두고 교대로 적층된다.
제1 내부전극(118a)은 유전체층(16)의 표면에 배치된다. 또한, 제1 내부전극(118a)은, 제1 주면(12a) 및 제2 주면(12b)에 대향하는 제1 대향부(20a)를 가지고, 제1 주면(12a)과 제2 주면(12b)을 잇는 방향으로 적층되어 있다.
또한, 제2 내부전극(118b)은, 제1 내부전극(118a)이 배치되는 유전체층(16)과 다른 유전체층(16)의 표면에 배치된다. 제2 내부전극(118b)은, 제1 주면(12a) 및 제2 주면(12b)에 대향하는 제2 대향부(20b)를 가지고, 제1 주면(12a)과 제2 주면(12b)을 잇는 방향으로 적층되어 있다.
제1 내부전극(118a)은, 제1 인출부(22a)에 의해 적층체(12)의 제1 측면(12c) 및 제3 측면(12e)으로 인출되고, 제2 인출부(22b)에 의해 적층체(12)의 제2 측면(12d) 및 제4 측면(12f)으로 인출된다. 즉, 제1 인출부(22a)는 적층체(12)의 제3 측면(12e) 측으로 인출되고, 제2 인출부(22b)는 적층체(12)의 제4 측면(12f) 측으로 인출된다.
제2 내부전극(118b)은, 제3 인출부(24a)에 의해 적층체(12)의 제1 측면(12c) 및 제4 측면(12f)으로 인출되고, 제4 인출부(24b)에 의해 적층체(12)의 제2 측면(12d) 및 제3 측면(12e)으로 인출된다. 즉, 제2 인출부(24a)는 적층체(12)의 제4 측면(12f) 측으로 인출되고, 제4 인출부(24b)는 적층체(12)의 제3 측면(12e) 측으로 인출된다.
적층체(12)에는 외부전극(114, 115)이 형성된다.
외부전극(114)은, 제1 내부전극(118a)의 제1 인출부(22a)에 전기적으로 접속되도록 하여 형성되는 제1 외부전극(114a)과, 제2 인출부(22b)에 전기적으로 접속되도록 하여 형성되는 제2 외부전극(114b)을 가진다.
제1 외부전극(114a)은, 제1 측면(12c) 및 제3 측면(12e)에서 제1 인출부(22a)를 덮도록 배치되어 있고, 제1 주면(12a) 및 제2 주면(12b)의 일부를 덮도록 배치되어 있다. 또한, 제2 외부전극(114b)은, 제2 측면(12d) 및 제4 측면(12f)에서 제2 인출부(22b)를 덮도록 배치되어 있고, 제1 주면(12a) 및 제2 주면(12b)의 일부를 덮도록 배치되어 있다.
외부전극(115)은, 제2 내부전극(118b)의 제3 인출부(24a)에 전기적으로 접속되도록 하여 형성되는 제3 외부전극(115a)과, 제4 인출부(24b)에 전기적으로 접속되도록 하여 형성되는 제4 외부전극(115b)을 가진다.
제3 외부전극(115a)은, 제1 측면(12c) 및 제4 측면(12f)에서 제3 인출부(24a)를 덮도록 배치되어 있고, 제1 주면(12a) 및 제2 주면(12b)의 일부를 덮도록 배치되어 있다. 또한, 제4 외부전극(115b)은, 제2 측면(12d) 및 제3 측면(12e)에서 제4 인출부(24b)를 덮도록 배치되어 있고, 제1 주면(12a) 및 제2 주면(12b)의 일부를 덮도록 배치되어 있다.
외부전극(114, 115)은, 적층체(12) 측에서부터 순서대로 하부전극층 및 도금층을 가지는 것이 바람직하다.
도 14에 나타내는 적층 세라믹 콘덴서(110)에서는 상술한 적층 세라믹 콘덴서(10)와 동일한 효과를 발휘한다.
(2) 적층 세라믹 콘덴서의 제조 방법
다음으로, 이 적층 세라믹 콘덴서(110)의 제조 방법에 대해 설명한다.
우선, 세라믹 그린 시트와 내부전극용 도전성 페이스트를 준비한다. 세라믹 그린 시트나 내부전극용 도전성 페이스트는 바인더(예를 들면, 공지의 유기 바인더 등) 및 용제(예를 들면, 유기 용제 등)를 포함한다.
다음으로, 세라믹 그린 시트 상에, 예를 들면, 그라비어 인쇄 등에 의해 소정 패턴으로 도전성 페이스트를 인쇄하여, 도 19에 나타내는 바와 같은 내부전극 패턴이 형성된다. 구체적으로는 세라믹 그린 시트 상에, 도전성 재료로 이루어지는 페이스트를 그라비어법 등의 방법으로 도포함으로써 도전성 페이스트층이 형성된다. 도전성 재료로 이루어지는 페이스트는 예를 들면, 금속분말에 유기 바인더 및 유기 용제가 첨가된 것이다. 또한, 내부전극 패턴이 인쇄되어 있지 않은 외층용 세라믹 그린 시트도 제작한다.
그리고 이들 내부전극 패턴이 형성된 세라믹 그린 시트를 이용하여 적층 시트가 제작된다. 즉, 내부전극 패턴이 형성되어 있지 않은 세라믹 그린 시트를 적층하고, 그 위에 도 19(a)에 나타내는 바와 같은 제1 내부전극(18a)에 대응하는 내부전극 패턴이 형성된 세라믹 그린 시트와 도 19(b)에 나타내는 바와 같은 제2 내부전극(18b)에 대응하는 내부전극 패턴이 형성된 세라믹 그린 시트를 교대로 적층하고, 더욱이 내부전극 패턴이 형성되어 있지 않은 세라믹 그린 시트를 적층함으로써 적층 시트가 제작된다. 이어서, 이 적층체 시트는 정수압 프레스 등의 수단에 의해 적층방향(x)으로 압착시켜 적층체 블록을 제작한다.
더욱이, 적층 시트를 정수압 프레스 등의 수단에 의해 적층방향으로 프레스하여 적층 블록을 제작한다.
이어서, 적층 블록을 소정 사이즈로 커팅함으로써 적층 칩을 제작한다. 이때, 배럴 연마 등에 의해 적층 칩의 모서리부 및 능선부에 라운드가 형성되어도 된다.
다음으로, 적층 칩을 소성함으로써, 도 20에 나타내는 바와 같은 적층체(12)를 제작한다. 소성 온도는 세라믹이나 내부전극의 재료에 따라서도 다르지만, 900℃ 이상 1300℃ 이하인 것이 바람직하다.
이때, 도 20에 나타내는 바와 같이, 적층체(12)의 제1 측면(12c) 및 제3 측면(12e)으로부터는 제1 내부전극(18a)의 제1 인출부(22a)가 노출되어 있고, 적층체(12)의 제1 측면(12c) 및 제4 측면(12f)으로부터는 제2 내부전극(18b)의 제3 인출부(24a)가 노출되어 있다. 또한, 적층체(12)의 제2 측면(12d) 및 제4 측면(12f)으로부터는 제1 내부전극(18a)의 제2 인출부(22b)가 노출되어 있고, 적층체(12)의 제2 측면(12d) 및 제3 측면(12e)으로부터는 제2 내부전극(18b)의 제4 인출부(24b)가 노출되어 있다.
이어서, 적층체(12)에 외부전극(114, 115)이 형성된다.
즉, 도 21(a)에 나타내는 바와 같이, 적층체(12)의 측면끼리가 접속하는 단변이 아래를 향하도록 적층체(12)를 유지하고, Ni를 주성분으로 하는 외부전극 페이스트(40)가 충전된 외부전극 페이스트 탱크(42)에 담금으로써 외부전극 페이스트(40)를 적층체(12)에 도포하여 베이킹함으로써, 도 21(b)에 나타내는 바와 같이 측면과 주면 상에 하부전극층(28)이 형성된다. 마찬가지로, 그 밖의 3군데의 적층체(12)의 측면끼리가 접속하는 단변에 대하여 담금을 실시하여, 도 22에 나타내는 바와 같이 합계 4군데에 하부전극층(28)이 형성된다. 그 경우, 주면 상의 하부전극층(28)의 적층방향(x)의 두께는 1㎛ 이상 5㎛ 이하인 것이 바람직하다.
그리고 하부전극층(28)을 덮도록 도금층(30)이 형성된다. 이때, 도금층(30)은 예를 들면, Cu 도금층이 형성되고, Cu 도금층의 표면에 Ni 도금층이 형성되며, Ni 도금층의 표면에 Sn 도금층이 형성된다.
이상과 같이 하여, 도 14에 나타내는 바와 같은 적층 세라믹 콘덴서(110)가 제조된다.
3. 제3 실시형태
(1) 적층 세라믹 콘덴서
다음으로, 본 발명의 제3 실시형태에 따른 적층 세라믹 콘덴서에 대해 설명한다. 도 23은 본 발명에 따른 적층 세라믹 콘덴서의 제3 실시형태를 나타내는 외관 사시도이다. 도 24는 도 23에 나타내는 적층 세라믹 콘덴서의 XXIV-XXIV선에서의 단면도이다. 도 25는 도 23에 나타내는 적층 세라믹 콘덴서의 XXV-XXV선에서의 단면도이다. 도 26은 도 23에 나타내는 적층 세라믹 콘덴서의 XXVI-XXVI선에서의 단면도이다. 도 27은 도 23 내지 도 26에 나타내는 적층체의 분해 사시도이다. 또한, 도 23 내지 도 27에 나타내는 적층 세라믹 콘덴서(210)에서, 도 1 내지 도 5에 나타낸 적층 세라믹 콘덴서(10)와 동일한 부분에는 동일한 부호를 붙이고, 그 설명을 생략한다.
도 23 내지 도 27에 나타내는 적층 세라믹 콘덴서(210)의 구성이 도 1 내지 도 5에 나타내는 적층 세라믹 콘덴서(10)의 구성과 다른 점은, 내부전극(218)이, 제1 측면(12c) 및 제2 측면(12d) 측뿐만 아니라 제3 측면(12e) 및 제4 측면(12f) 측에도 인출되어 있는 점이다. 또한, 도 14 내지 도 18에 나타내는 적층 세라믹 콘덴서(110)의 구성과 다른 점은 내부전극(218)의 인출부의 형상 및 외부전극(214, 215)의 형상이다.
적층 세라믹 콘덴서(210)는 직방체상의 적층체(12)와, 외부전극(214, 215)을 포함한다.
적층체(12)는 복수개의 유전체층(16) 및 복수개의 내부전극(218)을 포함한다.
적층 세라믹 콘덴서(210)에서는, 도 14 및 도 18에 나타내는 바와 같이, 적층체(12) 내에서 내부전극(218)이 유전체층(16)을 사이에 두고 교대로 적층되어 있다.
적층체(12)는, 복수개의 내부전극(218)으로서 복수개의 제1 내부전극(218a) 및 복수개의 제2 내부전극(218b)을 가진다. 제1 내부전극(218a)과 제2 내부전극(218b)은 유전체층(16)을 사이에 두고 교대로 적층된다.
제1 내부전극(218a)은 유전체층(16)의 표면에 배치된다. 또한, 제1 내부전극(218a)은, 제1 주면(12a) 및 제2 주면(12b)에 대향하는 제1 대향부(20a)를 가지고, 제1 주면(12a)과 제2 주면(12b)을 잇는 방향으로 적층되어 있다.
또한, 제2 내부전극(218b)은, 제1 내부전극(218a)이 배치되는 유전체층(16)과 다른 유전체층(16)의 표면에 배치된다. 제2 내부전극(218b)은, 제1 주면(12a) 및 제2 주면(12b)에 대향하는 제2 대향부(20b)를 가지고, 제1 주면(12a)과 제2 주면(12b)을 잇는 방향으로 적층되어 있다.
한편, 적층 세라믹 콘덴서(10)에서는, 도 24 내지 도 27에 나타내는 바와 같이, 적층체(12) 내에서 내부전극(218)이 유전체층(16)을 사이에 두고 교대로 적층되어 있어도 된다.
여기서, 도 27은 도 23에 나타내는 적층체의 분해 사시도이고, 도 28(a)는 도 23에 나타내는 적층 세라믹 콘덴서의 제1 내부전극 패턴을 나타내며, 도 28(b)는 제2 내부전극 패턴을 나타내고, 도 32는 본 발명에 따른 제3 실시형태의 한층 더한 변형예인 적층 세라믹 콘덴서의 외관 사시도이다.
즉, 도 24 내지 도 27에 나타내는 바와 같이, 제1 내부전극(218a)은, 제1 인출부(22a)에 의해 적층체(12)의 제1 측면(12c) 및 제3 측면(12e)으로 인출되고, 제2 인출부(22b)에 의해 적층체(12)의 제2 측면(12d) 및 제4 측면(12f)으로 인출되는데, 제1 인출부(22a)가 제1 측면(12c)으로 인출되는 폭은 제3 측면(12e)으로 인출되는 폭과 거의 동일하여도 되고, 제2 인출부(22b)가 제2 측면(12d)으로 인출되는 폭은 제4 측면(12f)으로 인출되는 폭과 거의 동일하여도 된다.
즉, 제1 인출부(22a)는 적층체(12)의 제3 측면(12e) 측으로 인출되고, 제2 인출부(22b)는 적층체(12)의 제4 측면(12f) 측으로 인출된다.
제2 내부전극(218b)은, 제3 인출부(24a)에 의해 적층체(12)의 제1 측면(12c) 및 제4 측면(12f)으로 인출되고, 제4 인출부(24b)에 의해 적층체(12)의 제2 측면(12d) 및 제3 측면(12e)으로 인출되는데, 마찬가지로, 제3 인출부(24a)가 제1 측면(12c)으로 인출되는 폭은 제4 측면(12f)으로 인출되는 폭과 거의 동일하여도 되고, 제4 인출부(24b)가 제2 측면(12d)으로 인출되는 폭은 제3 측면(12e)으로 인출되는 폭과 거의 동일하여도 된다.
즉, 제2 인출부(24a)는 적층체(12)의 제4 측면(12f) 측으로 인출되고, 제4 인출부(24b)는 적층체(12)의 제3 측면(12e) 측으로 인출된다.
적층체(12)에는 외부전극(214, 215)이 형성된다.
외부전극(214)은, 제1 내부전극(218a)의 제1 인출부(22a)에 전기적으로 접속되도록 하여 형성되는 제1 외부전극(214a)과, 제2 인출부(22b)에 전기적으로 접속되도록 하여 형성되는 제2 외부전극(214b)을 가진다.
제1 외부전극(214a)은, 제1 측면(12c) 및 제3 측면(12e)에서 제1 인출부(22a)를 덮도록 배치되어 있고, 제1 주면(12a) 및 제2 주면(12b)의 일부를 덮도록 배치되어 있다. 또한, 제2 외부전극(214b)은, 제2 측면(12d) 및 제4 측면(12f)에서 제2 인출부(22b)를 덮도록 배치되어 있고, 제1 주면(12a) 및 제2 주면(12b)의 일부를 덮도록 배치되어 있다.
외부전극(215)은, 제2 내부전극(218b)의 제3 인출부(24a)에 전기적으로 접속되도록 하여 형성되는 제3 외부전극(215a)과, 제4 인출부(24b)에 전기적으로 접속되도록 하여 형성되는 제4 외부전극(215b)을 가진다.
제3 외부전극(215a)은, 제1 측면(12c) 및 제4 측면(12f)에서 제3 인출부(24a)를 덮도록 배치되어 있고, 제1 주면(12a) 및 제2 주면(12b)의 일부를 덮도록 배치되어 있다. 또한, 제4 외부전극(215b)은, 제2 측면(12d) 및 제3 측면(12e)에서 제4 인출부(24b)를 덮도록 배치되어 있고, 제1 주면(12a) 및 제2 주면(12b)의 일부를 덮도록 배치되어 있다.
외부전극(214, 215)은, 적층체(12) 측에서부터 순서대로 하부전극층 및 도금층을 가지는 것이 바람직하다.
도 23에 나타내는 적층 세라믹 콘덴서(210)에서는 상술한 적층 세라믹 콘덴서(10)와 동일한 효과를 발휘한다.
다음으로, 본 발명에 따른 제3 실시형태의 변형예에 따른 적층 세라믹 콘덴서에 대해 설명한다. 도 32는 본 발명에 따른 제3 실시형태의 변형예에 따른 적층 세라믹 콘덴서이며, (a)는 그 외관 사시도이고, (b)는 그 저면도이다. 도 32에 나타내는 적층 세라믹 콘덴서(210')에서, 도 1 내지 도 5에 나타낸 적층 세라믹 콘덴서(10) 및 도 23 내지 도 28에 나타낸 적층 세라믹 콘덴서(210)와 동일한 부분에는 동일한 부호를 붙이고, 그 설명을 생략한다.
적층 세라믹 콘덴서(210')는 직방체상의 적층체(12)와, 외부전극(214', 215')을 포함한다.
외부전극(214')은, 제1 내부전극(218a)의 제1 인출부(22a)에 전기적으로 접속되도록 하여 형성되는 제1 외부전극(214a')과, 제2 인출부(22b)에 전기적으로 접속되도록 하여 형성되는 제2 외부전극(214b')을 가진다.
제1 외부전극(214a')은, 제1 측면(12c) 및 제3 측면(12e)에서 제1 인출부(22a)를 덮도록 배치되어 있고, 제1 주면(12a)의 일부를 덮도록 배치되어 있다. 또한, 제2 외부전극(214b')은, 제2 측면(12d) 및 제4 측면(12f)에서 제2 인출부(22b)를 덮도록 배치되어 있고, 제1 주면(12a)의 일부를 덮도록 배치되어 있다.
외부전극(215')은, 제2 내부전극(218b)의 제3 인출부(24a)에 전기적으로 접속되도록 하여 형성되는 제3 외부전극(215a')과, 제4 인출부(24b)에 전기적으로 접속되도록 하여 형성되는 제4 외부전극(215b')을 가진다.
제3 외부전극(215a')은, 제1 측면(12c) 및 제4 측면(12f)에서 제3 인출부(24a)를 덮도록 배치되어 있고, 제1 주면(12a)의 일부를 덮도록 배치되어 있다. 또한, 제4 외부전극(215b')은, 제2 측면(12d) 및 제3 측면(12e)에서 제4 인출부(24b)를 덮도록 배치되어 있고, 제1 주면(12a)의 일부를 덮도록 배치되어 있다.
외부전극(214', 215')은, 적층체(12) 측에서부터 순서대로 하부전극층 및 도금층을 가지는 것이 바람직하다.
도 32에 나타내는 적층 세라믹 콘덴서(210')에서는 상술한 적층 세라믹 콘덴서(10)와 동일한 효과를 발휘함과 함께, 이하의 효과를 발휘한다.
즉, 제2 주면(12b)의 표면에 외부전극(214', 215')이 형성되어 있지 않으므로, 그 두께가 없는 만큼 적층체(12)의 두께를 두껍게 할 수 있어, 적층 세라믹 콘덴서(210')의 강도 향상, 및 체적당 정전용량의 향상이 가능해진다. 또한, 실장 시에 솔더가 적층 세라믹 콘덴서(210')의 윗면(제2 주면(12b))으로 젖어 올라가는 것을 억제할 수 있기 때문에 그만큼 적층체(12)의 두께를 더 두껍게 할 수 있다.
(2) 적층 세라믹 콘덴서의 제조방법
다음으로, 이 적층 세라믹 콘덴서(210, 210')의 제조방법에 대해 설명한다.
우선, 세라믹 그린 시트와 내부전극용 도전성 페이스트를 준비한다. 세라믹 그린 시트나 내부전극용 도전성 페이스트는 바인더(예를 들면, 공지의 유기 바인더 등) 및 용제(예를 들면, 유기 용제 등)를 포함한다.
다음으로, 세라믹 그린 시트 상에, 예를 들면, 그라비어 인쇄 등에 의해 소정 패턴으로 도전성 페이스트를 인쇄하여, 도 28에 나타내는 바와 같은 내부전극 패턴이 형성된다. 구체적으로는 세라믹 그린 시트 상에, 도전성 재료로 이루어지는 페이스트를 그라비어법 등의 방법으로 도포함으로써 도전성 페이스트층이 형성된다. 도전성 재료로 이루어지는 페이스트는 예를 들면, 금속분말에 유기 바인더 및 유기 용제가 첨가된 것이다. 또한, 내부전극 패턴이 인쇄되어 있지 않은 외층용 세라믹 그린 시트도 제작한다.
그리고 이들 내부전극 패턴이 형성된 세라믹 그린 시트를 이용하여, 적층 시트가 제작된다. 즉, 내부전극 패턴이 형성되어 있지 않은 세라믹 그린 시트를 적층하고, 그 위에 도 28(a)에 나타내는 바와 같은 제1 내부전극(18a)에 대응하는 내부전극 패턴이 형성된 세라믹 그린 시트와 도 28(b)에 나타내는 바와 같은 제2 내부전극(18b)에 대응하는 내부전극 패턴이 형성된 세라믹 그린 시트를 교대로 적층하고, 또한 내부전극 패턴이 형성되어 있지 않은 세라믹 그린 시트를 적층함으로써, 적층 시트가 제작된다. 이어서, 이 적층체 시트는 정수압 프레스 등의 수단에 의해 적층방향(x)으로 압착시켜 적층체 블록을 제작한다.
또한, 적층 시트를 정수압 프레스 등의 수단에 의해 적층방향으로 프레스하여 적층 블록을 제작한다.
이어서, 적층 블록을 소정 사이즈로 커팅함으로써 적층 칩을 제작한다. 이때, 배럴 연마 등에 의해 적층 칩의 모서리부 및 능선부에 라운드가 형성되어도 된다.
다음으로, 적층 칩을 소성함으로써, 도 29에 나타내는 바와 같은 적층체(12)를 제작한다. 소성 온도는 세라믹이나 내부전극의 재료에 따라서도 다르지만, 900℃ 이상 1300℃ 이하인 것이 바람직하다.
이때, 도 29에 나타내는 바와 같이, 적층체(12)의 제1 측면(12c) 및 제3 측면(12e)으로부터는 제1 내부전극(218a)의 제1 인출부(22a)가 노출되어 있고, 적층체(12)의 제1 측면(12c) 및 제4 측면(12f)으로부터는 제2 내부전극(218b)의 제3 인출부(24a)가 노출되어 있다. 또한, 적층체(12)의 제2 측면(12d) 및 제4 측면(12f)으로부터는 제1 내부전극(218a)의 제2 인출부(22b)가 노출되어 있고, 적층체(12)의 제2 측면(12d) 및 제3 측면(12e)으로부터는 제2 내부전극(218b)의 제4 인출부(24b)가 노출되어 있다.
이어서, 적층체(12)에 외부전극(214, 215)이 형성된다.
즉, 제1 내부전극(218a)의 제1 인출부(22a)를 덮기 위한 측면용 하부전극층(32)을 형성하기 위해, 제1 주면(12a) 및 제2 주면(12b)의 표면에 Ni/Cu 합금을 주성분으로 하는 주면용 하부전극층(34)이 스퍼터링에 의해 형성된다. 또한, 제2 내부전극(218b)의 제3 인출부(24a)를 덮기 위한 측면용 하부전극층(32)을 형성하기 위해, 제1 주면(12a) 및 제2 주면(12b)의 표면에 Ni/Cu 합금을 주성분으로 하는 주면용 하부전극층(34)이 스퍼터링에 의해 형성된다. 이때, 측면으로 돌아 들어가는 것은 거의 없다.
마찬가지로, 제1 내부전극(218a)의 제2 인출부(22b)를 덮기 위한 측면용 하부전극층(32)을 형성하기 위해, 제1 주면(12a) 및 제2 주면(12b)의 표면에 Ni/Cu 합금을 주성분으로 하는 주면용 하부전극층(34)이 스퍼터링에 의해 형성된다. 또한, 제2 내부전극(218b)의 제4 인출부(24b)를 덮기 위한 측면용 하부전극층(32)을 형성하기 위해, 제1 주면(12a) 및 제2 주면(12b)의 표면에 Ni/Cu 합금을 주성분으로 하는 주면용 하부전극층(34)이 스퍼터링에 의해 형성된다. 이때, 측면으로 돌아 들어가는 것은 거의 없다.
이어서, 도 31에 나타내는 바와 같이, 적층체(12)의 제1 측면(12c) 및 제3 측면(12e)으로부터 노출되어 있는 제1 내부전극(218a)의 제1 인출부(22a) 및 주면용 하부전극층(34)을 덮도록 하여, 제1 측면(12c) 및 제3 측면(12e)의 일부, 그리고 제1 주면(12a) 및 제2 주면(12b)의 일부에 연속적으로 Cu 도금 등에 의해 도금전극으로서 측면용 하부전극층(32)이 형성되고, 제1 외부전극(214a)의 하부전극층(28)이 형성된다. 또한, 적층체(12)의 제1 측면(12c) 및 제4 측면(12f)으로부터 노출되어 있는 제2 내부전극(218b)의 제3 인출부(24a)를 덮도록 하여, 제1 측면(12c) 및 제4 측면(12f)의 일부, 그리고 제1 주면(12a) 및 제2 주면(12b)의 일부에 연속적으로 Cu 도금 등에 의해 도금전극으로서 측면용 하부전극층(32)이 형성되고, 제3 외부전극(215a)의 하부전극층(28)이 형성된다.
마찬가지로, 적층체(12)의 제2 측면(12d) 및 제4 측면(12f)으로부터 노출되어 있는 제1 내부전극(218a)의 제2 인출부(22b)를 덮도록 하여, 제2 측면(12d) 및 제4 측면(12f)의 일부의 표면, 그리고 제1 주면(12a) 및 제2 주면(12b)의 일부의 표면에 연속적으로 Cu 도금 등에 의해 도금전극으로서 측면용 하부전극층(32)이 형성되고, 제2 외부전극(214b)의 하부전극층(28)이 형성된다. 또한, 적층체(12)의 제2 측면(12d) 및 제3 측면(12e)으로부터 노출되어 있는 제2 내부전극(218b)의 제4 인출부(24b)를 덮도록 하여, 제2 측면(12d) 및 제3 측면(12e)의 일부의 표면, 그리고 제1 주면(12a) 및 제2 주면(12b)의 일부의 표면에 연속적으로 Cu 도금 등에 의해 도금전극으로서 측면용 하부전극층(32)이 형성되고, 제4 외부전극(215b)의 하부전극층(28)이 형성된다.
한편, 적층 세라믹 콘덴서(210')와 같이, 제2 주면(12b)에 외부전극이 배치되지 않은 바와 같은 외부전극(214', 215')을 형성하는 경우는 제2 주면(12b)에 주면용 하부전극층(34)은 형성되지 않는다.
그리고 각 측면용 하부전극층(32)의 표면을 덮도록 도금층(30)이 형성된다. 이때, 도금층(30)은 예를 들면, Cu 도금층이 형성되고, Cu 도금층의 표면에 Ni 도금층이 형성되며, Ni 도금층의 표면에 Sn 도금층이 형성된다. 또한, 각 도금을 형성하는 공정은 각각 복수회 실시해도 된다.
이상과 같이 하여, 도 23에 나타내는 바와 같은 적층 세라믹 콘덴서(210, 210')가 제조된다.
이상과 같이 하여 얻어진 적층 세라믹 콘덴서의 효과는 다음 실험예에서도 분명해질 것이다.
4. 실험예
이하, 본 발명의 효과를 확인하기 위해 발명자들이 실시한 실험예에 대해 설명한다.
(1) 실험예 1
실험예 1에서는 항절강도의 확인을 위한 시험을 실시했다.
실시예로서, 상술한 제1 실시형태에서 설명한 적층 세라믹 콘덴서의 제조방법에 따라, 이하에 기재하는 바와 같은 사양을 가지는 실시예 1 내지 실시예 13의 적층 세라믹 콘덴서의 샘플을 제작했다.
각 실시예에서의 적층 세라믹 콘덴서의 공통된 사양은 이하와 같다.
· 유전체층의 재료-주성분: 티탄산바륨, 부성분: Mg, V, Dy, Si
· 내부전극의 재료: Ni
· 외부전극의 구조: 양 주면에 형성
외부전극의 적층방향(x)의 두께(적층 세라믹 콘덴서를 적층방향에서 본 외부전극 형성 영역의 중앙부에서의 두께의 평균값): 11.5㎛
양 주면 상의 스퍼터링에 의한 외부전극의 형상: 정방형. 정방형의 한 변의 길이는 제1 측면 혹은 제2 측면에 배치되는 외부전극의 폭방향(z)과 동일한 길이
또한, 각 실시예의 적층 세라믹 콘덴서의 사양은 이하와 같이 했다.
실시예 1 내지 실시예 5의 적층 세라믹 콘덴서의 적층방향(x)에서 본 형상은 정방형이고, 적층 세라믹 콘덴서의 길이방향(y)의 치수(L)와 폭방향(z)의 치수(W)를 변화시키고 있다. 그 밖의 공통된 사양은 이하와 같다.
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.225㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 유전체층의 평균 두께: 0.8㎛
· 내부전극의 평균 두께: 0.5㎛
· 적층체의 적층방향(x)의 치수(t): 67㎛
· 외층부의 두께: 13㎛
· 유효층부의 두께(t'): 41㎛
· 비율(t'/t): 0.61
(실시예 1)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=550㎛×550㎛×90㎛
· 비율(W/L): 1.00
(실시예 2)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=600㎛×600㎛×90㎛
· 비율(W/L): 1.00
(실시예 3)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=650㎛×650㎛×90㎛
· 비율(W/L): 1.00
(실시예 4)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=700㎛×700㎛×90㎛
· 비율(W/L): 1.00
(실시예 5)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=750㎛×750㎛×90㎛
· 비율(W/L): 1.00
실시예 6 내지 실시예 9의 적층 세라믹 콘덴서의 적층방향(x)에서 본 형상은 장방형이고, 적층 세라믹 콘덴서의 길이방향(y)의 치수(L)와 폭방향(z)의 치수(W)를 변화시키고 있다. 그 밖의 사양은 이하와 같다.
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.225㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 유전체층의 평균 두께: 0.8㎛
· 내부전극의 평균 두께: 0.5㎛
· 적층체의 적층방향(x)의 치수(t): 67㎛
· 외층부의 두께: 13㎛
· 유효층부의 두께(t'): 41㎛
· 비율(t'/t): 0.61
(실시예 6)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=630㎛×570㎛×90㎛
· 비율(W/L): 0.90
(실시예 7)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=650㎛×550㎛×90㎛
· 비율(W/L): 0.85
(실시예 8)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=700㎛×600㎛×90㎛
· 비율(W/L): 0.86
(실시예 9)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=750㎛×650㎛×90㎛
· 비율(W/L): 0.87
실시예 10 및 실시예 11의 적층 세라믹 콘덴서는 외층부의 두께를 변화시킨 것이다. 그 밖의 공통된 사양은 이하와 같다.
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=600㎛×600㎛×90㎛
· 비율(W/L): 1.00
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.225㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 유전체층의 평균 두께: 0.8㎛
· 내부전극의 평균 두께: 0.5㎛
· 적층체의 적층방향(x)의 치수(t): 67㎛
(실시예 10)
· 외층부의 두께: 15㎛
· 유효층부의 두께(t'): 37㎛
· 비율(t'/t): 0.55
(실시예 11)
· 외층부의 두께: 5㎛
· 유효층부의 두께(t'): 57㎛
· 비율(t'/t): 0.85
실시예 12 및 실시예 13의 적층 세라믹 콘덴서는 실시예 1 내지 실시예 11과는 적층방향(x)의 치수(T)가 다르고, 또한 외층부 및 유효층부의 두께를 변화시킨 것이다. 그 밖의 공통된 사양은 이하와 같다.
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=600㎛×600㎛×70㎛
· 비율(W/L): 1.00
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.225㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 유전체층의 평균 두께: 0.8㎛
· 내부전극의 평균 두께: 0.5㎛
· 적층체의 적층방향(x)의 치수(t): 47㎛
(실시예 12)
· 외층부의 두께: 8㎛
· 유효층부의 두께(t'): 31㎛
· 비율(t'/t): 0.66
(실시예 13)
· 외층부의 두께: 5㎛
· 유효층부의 두께(t'): 37㎛
· 비율(t'/t): 0.79
또한, 비교예로서, 이하에 기재하는 바와 같은 사양을 가지는 비교예 1 내지 비교예 6의 적층 세라믹 콘덴서의 샘플을 제작했다.
비교예 1 및 비교예 2에서의 적층 세라믹 콘덴서는 도 24에 나타내는 바와 같은 2단자형 적층 세라믹 콘덴서(1)이며, 직방체상의 적층체(2)의 양 단부에 외부전극(3, 3)이 형성되어 있다. 비교예 1 및 비교예 2의 적층 세라믹 콘덴서(1)의 외부전극(3, 3)은 담금에 의해 형성했다. 그 외, 유전체의 재료나 내부전극의 재료 등은 실시예와 공통된다.
또한, 비교예 3 내지 비교예 4에서의 적층 세라믹 콘덴서는 제1 실시형태에서 설명한 적층 세라믹 콘덴서의 제조방법에 따라 제작했다.
각 비교예의 적층 세라믹 콘덴서의 사양은 이하와 같다.
(비교예 1)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=630㎛×270㎛×90㎛
· 비율(W/L): 0.43
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.27㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 유전체층의 평균 두께: 0.8㎛
· 내부전극의 평균 두께: 0.5㎛
· 적층체의 적층방향(x)의 치수(t): 67㎛
· 외층부의 두께: 13㎛
· 유효층부의 두께(t'): 41㎛
· 비율(t'/t): 0.61
(비교예 2)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=1050㎛×450㎛×90㎛
· 비율(W/L): 0.43
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.45㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 유전체층의 평균 두께: 1.1㎛
· 내부전극의 평균 두께: 0.6㎛
· 적층체의 적층방향(x)의 치수(t): 67㎛
· 외층부의 두께: 13㎛
· 유효층부의 두께(t'): 41㎛
· 비율(t'/t): 0.61
(비교예 3)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=750㎛×550㎛×90㎛
· 비율(W/L): 0.73
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.225㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 유전체층의 평균 두께: 0.8㎛
· 내부전극의 평균 두께: 0.5㎛
· 적층체의 적층방향(x)의 치수(t): 67㎛
· 외층부의 두께: 13㎛
· 유효층부의 두께(t'): 41㎛
· 비율(t'/t): 0.61
(비교예 4)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=800㎛×600㎛×90㎛
· 비율(W/L): 0.75
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.225㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 유전체층의 평균 두께: 0.8㎛
· 내부전극의 평균 두께: 0.5㎛
· 적층체의 적층방향(x)의 치수(t): 67㎛
· 외층부의 두께: 13㎛
· 유효층부의 두께(t'): 41㎛
· 비율(t'/t): 0.61
(비교예 5)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=600㎛×600㎛×90㎛
· 비율(W/L): 1.00
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.225㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 유전체층의 평균 두께: 0.8㎛
· 내부전극의 평균 두께: 0.5㎛
· 적층체의 적층방향(x)의 치수(t): 67㎛
· 외층부의 두께: 18㎛
· 유효층부의 두께(t'): 31㎛
· 비율(t'/t): 0.46
(비교예 6)
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=600㎛×600㎛×70㎛
· 비율(W/L): 1.00
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.225㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 유전체층의 평균 두께: 0.8㎛
· 내부전극의 평균 두께: 0.5㎛
· 적층체의 적층방향(x)의 치수(t): 47㎛
· 외층부의 두께: 13㎛
· 유효층부의 두께(t'): 21㎛
· 비율(t'/t): 0.45
(항절강도 시험)
도 33에 나타내는 바와 같이, 칩 유지대(50, 52)의 간격(D)을 400㎛(비교예 2만 700㎛)로 하고, 샘플의 적층 세라믹 콘덴서의 주면 측의 중앙을 직경 50㎛의 푸시 로드(push rod)(54)로 눌렀다. 누르는 힘은 1N이 될 때까지, 서서히 누르는 힘을 상승시켰다.
내부구조의 결함은 LT면을 폭방향(z)의 1/2 위치까지 연마하여 크랙 발생의 유무를 조사했다. 크랙이 발생된 것을 NG품으로 하고, NG품의 발생 수를 조사했다. 각 실시예 및 각 비교예에 대한 평가 수량은 25개로 했다.
이상의, 실시예 및 비교예 각각에 대한 크랙 발생 수의 확인 결과를 표 1 내지 표 3에 나타낸다.
Figure pat00001
Figure pat00002
Figure pat00003
표 1로부터, 실시예 1 내지 실시예 5의 적층 세라믹 콘덴서의 적층방향(x)에서 본 형상은 정방형으로 하고, 적층 세라믹 콘덴서의 길이방향(y)의 치수(L)와 폭방향(z)의 치수(W)를 변화시킨 경우, W/L은 1.00이면서 치수(L)는 750㎛ 이하이며, 치수(T)는 90㎛이고, t'/t는 0.61이므로, 항절강도 시험 결과, 모두 내부구조 결함의 발생은 확인되지 않았다.
또한, 표 2로부터, 실시예 6 내지 실시예 9의 적층 세라믹 콘덴서의 적층방향(x)에서 본 형상은 장방형으로 하고, 적층 세라믹 콘덴서의 길이방향(y)의 치수(L)와 폭방향(z)의 치수(W)를 변화시킨 경우, W/L은 0.85 이상 1 이하이면서 치수(L)는 750㎛ 이하이며, 치수(T)는 90㎛이고, t'/t는 0.61이므로, 항절강도 시험 결과, 모두 내부구조 결함의 발생은 확인되지 않았다.
더욱이, 표 2로부터, 실시예 10 및 실시예 11의 적층 세라믹 콘덴서의 외층부의 두께를 변화시킨 경우, W/L은 1.00이면서 치수(L)는 750㎛ 이하이고, 치수(T)는 70㎛이며, t'/t는 0.55 이상이므로, 항절강도 시험 결과, 모두 내부구조 결함의 발생은 확인되지 않았다.
또한, 표 2로부터, 실시예 12 및 실시예 13의 적층 세라믹 콘덴서는, 실시예 1 내지 실시예 11에서의 치수(T)를, 더욱이 외층부 및 유효층부의 두께를 변화시킨 경우, W/L은 1.00이면서 치수(L)는 750㎛ 이하이고, 치수(T)는 70㎛이며, t'/t는 0.55 이상이므로, 항절강도 시험 결과, 모두 내부구조 결함의 발생은 확인되지 않았다.
한편, 표 3으로부터, 비교예 1은 W/L가 0.43이고, 0.85 이상 1 이하가 아니기 때문에 항절강도 시험에서의 결과 2개의 NG품이 확인되었고, 비교예 2도 W/L가 0.43이고, 0.85 이상 1 이하가 아니기 때문에 항절강도 시험에서의 결과 4개의 NG품이 확인되었다.
또한, 표 3으로부터, 비교예 3은 W/L가 0.73이고, 0.85 이상 1 이하가 아니기 때문에 항절강도 시험에서의 결과 4개의 NG품이 확인되었고, 비교예 4는 W/L가 0.75이고, 0.85 이상 1 이하가 아니며, 게다가 치수(L)가 800㎛이고, 750㎛가 아니기 때문에 항절강도 시험에서의 결과 2개의 NG품이 확인되었다.
게다가, 표 3으로부터, 비교예 5는 t'/t가 0.46이고, 0.55 이상이 아니기 때문에 항절강도 시험에서의 결과 2개의 NG품이 확인되었고, 비교예 6은 t'/t가 0.45이고, 0.55 이상이 아니기 때문에 항절강도 시험에서의 결과 2개의 NG품이 확인되었다.
이상의 결과로부터, 적층 세라믹 콘덴서의 길이방향(y)의 치수(L)와 폭방향(z)의 치수(W)를 비교했을 때, 0.85≤W/L≤1이면서 L≤750이고, 적층 세라믹 콘덴서의 적층방향(x)의 치수(T)가 70㎛≤T≤110㎛이며, 적층체의 적층방향(x)의 치수(t)와 유효층부의 적층방향(x)의 치수(t')의 비가 t'/t≥0.55를 충족함으로써 항절강도가 향상되는 것이 확인되었다. 즉, 적층 세라믹 콘덴서의 적층방향(x)에서 본 형상이 정방형에 가까워짐에 따라, 항절강도를 강하게 할 수 있다. 또한, t'/t가 커지면, 즉, 내부전극에 의한 금속량이 증가하면, 항절강도를 향상시킬 수 있다.
(2) 실험예 2
실험예 2에서는 마이그레이션에 의한 외부전극 간의 쇼트 발생 유무의 평가 및 실장 시의 고착 강도의 평가를 실시했다.
실시예로서, 상술한 제1 실시형태에서 설명한 적층 세라믹 콘덴서의 제조방법에 따라, 이하에 기재하는 바와 같은 사양을 가지는 실시예 2 및 실시예 14 내지 실시예 19의 적층 세라믹 콘덴서의 샘플을 제작했다. 한편, 실시예 16 내지 실시예 18은 제3 측면 및 제4 측면에 대해서도 롤러 전사에 의해 외부전극을 형성했다.
실시예 14 내지 실시예 19는 외부전극의 전체 둘레 길이(E)를 변화시킨 것이다. 그 밖의 공통된 사양은 이하와 같다.
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=0.60㎜×0.60㎜×0.09㎜
· 바깥둘레 길이(B): 2.4㎜
· 유전체층의 평균 두께: 0.8㎛
· 내부전극의 평균 두께: 0.5㎛
(실시예 14)
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.1㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 외부전극의 전체둘레 길이(E): 0.6㎜
· 주면 상에 형성된 외부전극 간의 거리(G): 0.4㎜
· 비율(E/B): 0.25
(실시예 15)
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.15㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 외부전극의 전체둘레 길이(E): 0.8㎜
· 주면 상에 형성된 외부전극 간의 거리(G): 0.3㎜
· 비율(E/B): 0.33
(실시예 2)
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.225㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 외부전극의 전체둘레 길이(E): 1.1㎜
· 주면 상에 형성된 외부전극 간의 거리(G): 0.15㎜
· 비율(E/B): 0.46
(실시예 16)
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.15㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.15㎜
· 외부전극의 전체둘레 길이(E): 1.2㎜
· 주면 상에 형성된 외부전극 간의 거리(G): 0.3㎜
· 비율(E/B): 0.50
(실시예 17)
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.25㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.25㎜
· 외부전극의 전체둘레 길이(E): 2.0㎜
· 주면 상에 형성된 외부전극 간의 거리(G): 0.1㎜
· 비율(E/B): 0.83
(실시예 18)
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.26㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.26㎜
· 외부전극의 전체둘레 길이(E): 2.08㎜
· 주면 상에 형성된 외부전극 간의 거리(G): 0.08㎜
· 비율(E/B): 0.87
(실시예 19)
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.26㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 외부전극의 전체둘레 길이(E): 1.24㎜
· 주면 상에 형성된 외부전극 간의 거리(G): 0.08㎜
· 비율(E/B): 0.52
(마이그레이션 발생 유무의 평가)
샘플을 기판에 솔더 실장하고, 온도 125℃, 습도 95%의 상태에서 3.2V 이하로 72시간 유지하여, 마이그레이션에 의한 외부전극 간의 쇼트 발생의 유무를 평가했다. 각 실시예에 대한 평가 수량은 18개로 했다.
(실장 시의 고착 강도의 평가)
샘플을 기판에 솔더 실장하고, 샘플의 적층 세라믹 콘덴서의 측면을 핀으로 눌렀다. 그때, 적층체가 파괴된 것은 G품으로 하고, 기판과의 고착부가 떨어진 것은 NG품으로 판단했다. 각 실시예에 대한 평가 수량은 10개로 했다.
이상의, 실시예의 각각에 대한 외부전극 간의 쇼트 발생 수 및 실장 시의 고착 강도의 확인 결과를 표 4에 나타낸다.
Figure pat00004
표 4로부터, 실시예 2 및 실시예 15 내지 실시예 17의 적층 세라믹 콘덴서에서, 외부전극의 전체둘레 길이(E)를 변화시킨 경우, 적층 세라믹 콘덴서의 바깥둘레 길이(B)와의 비율(E/B)이 0.33 이상 0.83 이하이며, 주면 상에 형성된 외부전극 간의 거리(G)가 100㎛ 이상이므로, 기판에 실장했을 때의 마이그레이션에 의한 쇼트 발생이 확인되지 않고, 또한, 기판에 실장했을 때의 고착 강도에 대해서도 문제가 없었다.
한편, 표 4로부터, 실시예 14의 적층 세라믹 콘덴서에서는, 주면 상에 형성된 외부전극 간의 거리(G)가 100㎛ 이상이지만, 외부전극의 전체둘레 길이(E)와 적층 세라믹 콘덴서의 바깥둘레 길이(B)의 비율(E/B)이 0.25이고, 0.33 이상 0.83 이하가 아니기 때문에 기판에 실장했을 때의 마이그레이션에 의한 쇼트 발생은 확인되지 않았지만, 기판에 실장했을 때의 고착 강도는 1개의 NG품이 확인되었다. 즉, 이때, 충분한 외부전극 면적을 확보할 수 없어, 실장 시의 기판과의 접합력이 저하되었다.
또한, 표 4로부터, 실시예 18의 적층 세라믹 콘덴서에서는, 외부전극의 전체둘레 길이(E)와 적층 세라믹 콘덴서의 바깥둘레 길이(B)의 비율(E/B)이 0.87이며, 0.33 이상 0.83 이하가 아니고, 게다가 주면 상에 형성된 외부전극 간의 거리(G)가 80㎛이며, 100㎛보다 작기 때문에, 기판에 실장했을 때의 고착 강도에 대해서는 문제 없었지만, 기판에 실장했을 때의 마이그레이션에 의한 쇼트 발생이 2개 확인되었다.
표 4로부터, 실시예 19의 적층 세라믹 콘덴서에서는, 외부전극의 전체둘레 길이(E)와 적층 세라믹 콘덴서의 바깥둘레 길이(B)의 비율(E/B)이 0.52이며, 0.33 이상 0.83 이하이지만, 주면 상에 형성된 외부전극 간의 거리(G)가 80㎛이고, 100㎛보다 작기 때문에 기판에 실장했을 때의 고착 강도에 대해서는 문제없었지만, 기판에 실장했을 때의 마이그레이션의 발생이 2개 확인되었다.
(3) 실험예 3
실험예 3에서는 소정 조건에 기초하는 ESL을 측정하는 실험을 실시했다.
실시예로서, 상술한 제1 실시형태에서 설명한 적층 세라믹 콘덴서의 제조방법에 따라, 이하에 기재하는 바와 같은 사양을 가지는 실시예 2 및 실시예 20 내지 실시예 23의 적층 세라믹 콘덴서의 샘플을 제작했다.
실시예 20 내지 실시예 23은, 내부전극이 인출된 측면에 형성되는 외부전극 간의 거리(g)를 변화시킨 것이다. 그 밖의 공통된 사양은 이하와 같다.
· 적층 세라믹 콘덴서의 사이즈(설계값): L×W×T=0.60㎜×0.60㎜×0.09㎜
· 바깥둘레 길이(B): 2.4㎜
· LT면(제3 측면 혹은 제4 측면)의 적층방향(x)의 1/2 위치에서의 길이방향(y)의 외부전극 길이: 0.050㎜
· 유전체층의 평균 두께: 0.8㎛
· 내부전극의 평균 두께: 0.5㎛
(실시예 20)
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.15㎜
· 내부전극이 인출된 측면에 형성되는 외부전극 간의 거리(g): 0.30㎜
· 비율(g/W): 0.50
(실시예 21)
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.25㎜
· 내부전극이 인출된 측면에 형성되는 외부전극 간의 거리(g): 0.10㎜
· 비율(g/W): 0.17
(실시예 2)
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.225㎜
· 내부전극이 인출된 측면에 형성되는 외부전극 간의 거리(g): 0.15㎜
· 비율(g/W): 0.25
(실시예 22)
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.20㎜
· 내부전극이 인출된 측면에 형성되는 외부전극 간의 거리(g): 0.20㎜
· 비율(g/W): 0.33
(실시예 23)
· WT면(제1 측면 혹은 제2 측면)의 적층방향(x)의 1/2 위치에서의 폭방향(z)의 외부전극 길이: 0.175㎜
· 내부전극이 인출된 측면에 형성되는 외부전극 간의 거리(g): 0.25㎜
· 비율(g/W): 0.42
(ESL의 측정 방법)
ESL의 측정은 네트워크 애널라이저(Agilent Technologies사 제품: E5071B)를 이용하여, 100㎒에서의 임피던스를 측정함으로써 실시했다.
이상의, 실시예의 각각에 대한 ESL의 측정 결과를 표 5에 나타낸다.
Figure pat00005
표 5로부터, 실시예 2 및 실시예 20 내지 실시예 23의 적층 세라믹 콘덴서는 모두 양호한 ESL이 얻어졌지만, 실시예 2 및 실시예 21 내지 실시예 23의 적층 세라믹 콘덴서에서는, 적층 세라믹 콘덴서의 폭방향(z)의 치수(W)와 내부전극이 인출된 측면에 형성되는 외부전극 간의 거리(g)의 비율(g/W)이 0.42 이하이므로, 모두 ESL이 50pH보다 작고, 양호한 것이 확인되었다.
이상의 결과로부터 본 발명이 발휘하는 효과를 확인할 수 있었다.
상술한 실시형태의 설명에서 조합 가능한 구성을 서로 조합해도 된다. 이번 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아닌 특허청구범위에 의해 표현되고, 특허청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
한편, 본 발명은 상기 실시형태에 한정되는 것이 아니고, 그 요지의 범위 내에서 다양하게 변형된다.
10, 110, 210, 210': 적층 세라믹 콘덴서
12: 적층체
14, 15, 114, 115, 214, 215, 214', 215': 외부전극
14a, 114a, 214a, 214a': 제1 외부전극
14b, 114b, 214b, 214b': 제2 외부전극
15a, 115a, 215a, 215a': 제3 외부전극
15b, 115b, 215b, 215b': 제4 외부전극
16: 유전체층
16a: 외층부
16b: 유효층부
18, 118: 내부전극
18a, 118a, 218a: 제1 내부전극
18b, 118b, 218b: 제2 내부전극
20a: 제1 대향부
20b: 제2 대향부
22a: 제1 인출부
22b: 제2 인출부
24a: 제3 인출부
24b: 제4 인출부
26a: 측부(L갭)
26b: 측부(W갭)
28: 하부전극층
34: 도금층
32: 측면용 하부전극층
34: 주면용 하부전극층
40: 외부전극 페이스트
42: 외부전극 페이스트 탱크
50, 52: 칩 유지대
54: 푸시 로드

Claims (9)

  1. 적층된 복수개의 유전체층과 복수개의 내부전극을 가지고, 적층방향으로 서로 대향하는 제1 주면(主面) 및 제2 주면과, 적층방향에 직교하는 길이방향으로 서로 대향하는 제1 측면 및 제2 측면과, 적층방향 및 길이방향에 직교하는 폭방향으로 서로 대향하는 제3 측면 및 제4 측면을 가지는 적층체와,
    상기 적층체의 상기 측면에 배치되는, 복수개의 외부전극을 포함하는 적층 세라믹 콘덴서로서,
    상기 복수개의 내부전극은,
    복수개의 제1 내부전극과 복수개의 제2 내부전극을 가지면서 상기 유전체층을 사이에 두고 복수개의 제1 내부전극과 복수개의 제2 내부전극이 교대로 적층되고,
    상기 제1 내부전극은, 상기 제1 측면, 상기 제2 측면, 상기 제3 측면 및 상기 제4 측면 중 하나의 측면으로 인출되는 제1 인출부와, 상기 제1 인출부가 인출된 측면 이외의 하나의 측면으로 인출되는 제2 인출부를 가지며,
    상기 제2 내부전극은, 상기 제1 측면, 상기 제2 측면, 상기 제3 측면 및 상기 제4 측면 중 하나의 측면으로 인출되는 제3 인출부와, 상기 제3 인출부가 인출된 측면 이외의 하나의 측면으로 인출되는 제4 인출부를 가지고,
    상기 복수개의 외부전극은,
    상기 제2 주면으로 연장되어 배치되고,
    제1 인출부에 접속되는 제1 외부전극과, 제2 인출부에 접속되는 제2 외부전극과, 제3 인출부에 접속되는 제3 외부전극과, 제4 인출부에 접속되는 제4 외부전극을 가지며,
    상기 적층 세라믹 콘덴서의 길이방향의 치수(L)와 폭방향의 치수(W)를 비교했을 때,
    0.85≤W/L≤1이면서 L≤750㎛이고,
    상기 적층 세라믹 콘덴서의 적층방향의 치수(T)가,
    70㎛≤T≤110㎛이고,
    상기 적층체의 적층방향의 치수(t)와 상기 제1 내부전극 및 상기 제2 내부전극이 적층되어 있는 영역의 적층방향의 치수(t')의 비가,
    t'/t≥0.55인 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 적층 세라믹 콘덴서를 적층방향에서 보았을 때,
    상기 제1 인출부와 상기 제2 인출부를 잇는 직선과, 상기 제3 인출부와 상기 제4 인출부를 잇는 직선은 교차하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 적층체의 상기 측면 각각에 있어서,
    상기 제1 인출부와 상기 제4 인출부는 대향하는 위치로 인출되고,
    상기 제2 인출부와 상기 제3 인출부는 대향하는 위치로 인출되는 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항 또는 제2항에 있어서,
    상기 적층체의 상기 측면에 배치되는 상기 복수개의 외부전극의 길이의 합계(E)와 적층 세라믹 콘덴서의 바깥둘레 길이(B)의 비(E/B)가 0.33 이상 0.83 이하이고,
    상기 제2 주면에 배치되는 상기 복수개의 외부전극에서, 서로 이웃하는 상기 외부전극 간의 거리(G)가 100㎛ 이상인 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 제1항 또는 제2항에 있어서,
    상기 제1 측면 및 상기 제2 측면 중 적어도 어느 한쪽에 내부전극이 인출되어 있는 경우, 인출되어 있는 측면에 배치되는 서로 이웃하는 상기 외부전극 간의 거리(g1)와 적층 세라믹 콘덴서의 폭방향의 치수(W)의 관계는 g1/W≤0.42이고,
    상기 제3 측면 및 상기 제4 측면 중 적어도 어느 한쪽에 내부전극이 인출되어 있는 경우, 인출되어 있는 측면에 배치되는 서로 이웃하는 상기 외부전극 간의 거리(g2)와 적층 세라믹 콘덴서의 길이방향의 치수(L)의 관계는 g2/L≤0.42이며,
    상기 제1 측면 및 상기 제2 측면 중 적어도 어느 한쪽에 내부전극이 인출되어 있고, 상기 제3 측면 및 상기 제4 측면 중 적어도 어느 한쪽에 내부전극이 인출되어 있는 경우, 상기 제1 측면 및 상기 제2 측면 중 적어도 어느 한쪽의 내부전극이 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극 간의 거리를 g1로 하고, 상기 제3 측면 및 상기 제4 측면 중 적어도 어느 한쪽의 내부 전극이 인출되어 있는 측면에 배치되는 서로 이웃하는 외부전극 간의 거리를 g2로 했을 때, g1/W≤0.42이면서 g2/L≤0.42인 것을 특징으로 하는 적층 세라믹 콘덴서.
  6. 제1항 또는 제2항에 있어서,
    상기 내부전극이 인출되어 있지 않은 상기 측면에 배치되는 외부전극은,
    상기 내부전극이 인출되어 있지 않은 상기 측면 중 어느 한쪽의 단변(短邊)과 상기 단변의 단부(端部)로부터 양 장변(長邊)의 중간부까지의 부분을 コ자 형상으로 덮도록 형성되는 것을 특징으로 하는 적층 세라믹 콘덴서.
  7. 제6항에 있어서,
    상기 내부전극이 인출되어 있지 않은 상기 측면에 배치되는 외부전극에 있어서,
    상기 내부전극이 인출되어 있지 않은 상기 측면의 단변을 덮는 외부전극의 양 단변을 잇는 방향의 길이(β)와, 상기 내부전극이 인출되어 있지 않은 상기 측면의 장변을 덮는 외부전극의 양 단변을 잇는 방향의 길이(α)의 비율(β/α)이 0.2 이상 1.0 미만인 것을 특징으로 하는 적층 세라믹 콘덴서.
  8. 제6항에 있어서,
    상기 내부전극이 인출되어 있지 않은 상기 측면에 배치되는 외부전극에 있어서,
    상기 내부전극이 인출되어 있지 않은 상기 측면의 단변을 덮는 외부전극의 양 단변을 잇는 방향의 길이(β)와, 상기 내부전극이 인출되어 있지 않은 상기 측면의 장변을 덮는 외부전극의 양 단변을 잇는 방향의 길이(α)의 비율(β/α)이 0.2 이상 0.5 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  9. 제1항 또는 제2항에 있어서,
    상기 복수개의 외부전극은 상기 제1 주면 상에는 배치되어 있지 않은 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020180085594A 2017-07-24 2018-07-23 적층 세라믹 콘덴서 KR102077617B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017143077 2017-07-24
JPJP-P-2017-143077 2017-07-24
JP2018087673A JP2019024077A (ja) 2017-07-24 2018-04-27 積層セラミックコンデンサ
JPJP-P-2018-087673 2018-04-27

Publications (2)

Publication Number Publication Date
KR20190011219A true KR20190011219A (ko) 2019-02-01
KR102077617B1 KR102077617B1 (ko) 2020-02-13

Family

ID=65023441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180085594A KR102077617B1 (ko) 2017-07-24 2018-07-23 적층 세라믹 콘덴서

Country Status (2)

Country Link
US (1) US10930438B2 (ko)
KR (1) KR102077617B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113508444B (zh) * 2019-02-28 2023-03-28 株式会社村田制作所 电子部件的制造方法
KR20190116148A (ko) * 2019-08-08 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 이의 실장 기판
JP7421328B2 (ja) * 2019-12-24 2024-01-24 太陽誘電株式会社 セラミック電子部品
JP2021103730A (ja) * 2019-12-25 2021-07-15 太陽誘電株式会社 セラミック電子部品および実装基板
JP7494436B2 (ja) * 2020-01-21 2024-06-04 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
KR20210095503A (ko) * 2020-01-23 2021-08-02 삼성전기주식회사 적층형 전자 부품
JP2022100741A (ja) * 2020-12-24 2022-07-06 株式会社村田製作所 積層セラミック電子部品
JP2022166463A (ja) * 2021-04-21 2022-11-02 太陽誘電株式会社 セラミック電子部品および実装基板
KR20230039944A (ko) * 2021-09-15 2023-03-22 삼성전기주식회사 적층형 커패시터
KR20230097815A (ko) * 2021-12-24 2023-07-03 삼성전기주식회사 적층형 전자 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150010684A (ko) * 2014-08-13 2015-01-28 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP2015037186A (ja) * 2013-08-09 2015-02-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2015065394A (ja) 2013-09-24 2015-04-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3309813B2 (ja) * 1998-10-06 2002-07-29 株式会社村田製作所 積層コンデンサ
US7145429B1 (en) * 2006-01-26 2006-12-05 Tdk Corporation Multilayer capacitor
JP4475294B2 (ja) * 2007-05-30 2010-06-09 Ｔｄｋ株式会社 積層コンデンサ
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
JP5293379B2 (ja) * 2009-04-24 2013-09-18 株式会社村田製作所 積層セラミック電子部品
JP5799948B2 (ja) * 2012-02-03 2015-10-28 株式会社村田製作所 セラミック電子部品及びその製造方法
KR101862422B1 (ko) * 2013-06-14 2018-05-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101474152B1 (ko) * 2013-07-17 2014-12-23 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20150011268A (ko) * 2013-07-22 2015-01-30 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9396879B2 (en) * 2013-10-29 2016-07-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR101514565B1 (ko) * 2013-11-14 2015-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP2017103377A (ja) * 2015-12-03 2017-06-08 株式会社村田製作所 積層セラミック電子部品
JP2017143130A (ja) * 2016-02-09 2017-08-17 株式会社村田製作所 電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037186A (ja) * 2013-08-09 2015-02-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2015065394A (ja) 2013-09-24 2015-04-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板
KR20150010684A (ko) * 2014-08-13 2015-01-28 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Also Published As

Publication number Publication date
US10930438B2 (en) 2021-02-23
US20190027312A1 (en) 2019-01-24
KR102077617B1 (ko) 2020-02-13

Similar Documents

Publication Publication Date Title
KR20190011219A (ko) 적층 세라믹 콘덴서
US8773840B2 (en) Monolithic ceramic electronic component
KR101482968B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
US9245688B2 (en) Monolithic ceramic capacitor
JP7081543B2 (ja) 積層セラミックコンデンサ
JP7363654B2 (ja) 積層セラミック電子部品
US11735366B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
US10170243B2 (en) Multilayer ceramic capacitor
KR101925286B1 (ko) 적층 세라믹 전자부품
KR101968286B1 (ko) 전자부품
JP2019024077A (ja) 積層セラミックコンデンサ
KR20160094854A (ko) 적층 세라믹 콘덴서, 적층 세라믹 콘덴서의 실장구조 및 테이핑 연속 전자부품
CN111180208A (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
KR20170094487A (ko) 적층 세라믹 콘덴서
US10361032B2 (en) Ceramic capacitor including first, second, and third external electrodes wrapping around side and principal surfaces
US20170345565A1 (en) Ceramic capacitor
KR20190116116A (ko) 적층 세라믹 전자부품
KR102403430B1 (ko) 적층 세라믹 콘덴서
WO2024070337A1 (ja) 積層セラミックコンデンサ
WO2024075402A1 (ja) 積層セラミック電子部品
US11404211B2 (en) Mounting structure of multilayer ceramic capacitor
KR20230143551A (ko) 적층 세라믹 전자부품
JP2023135456A (ja) 積層セラミックコンデンサ
JP2024096025A (ja) 積層型電子部品
JP2023167525A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right