JP2023167525A - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP2023167525A
JP2023167525A JP2022078783A JP2022078783A JP2023167525A JP 2023167525 A JP2023167525 A JP 2023167525A JP 2022078783 A JP2022078783 A JP 2022078783A JP 2022078783 A JP2022078783 A JP 2022078783A JP 2023167525 A JP2023167525 A JP 2023167525A
Authority
JP
Japan
Prior art keywords
plating layer
layer
plating
end surface
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022078783A
Other languages
English (en)
Inventor
吉宏 福田
Yoshihiro Fukuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2022078783A priority Critical patent/JP2023167525A/ja
Priority to US18/138,206 priority patent/US20230368976A1/en
Publication of JP2023167525A publication Critical patent/JP2023167525A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Figure 2023167525000001
【課題】外部電極と積層体との間の固着力を向上することができる積層セラミック電子部品を提供することである。
【解決手段】積層セラミック電子部品１０では、第１の外部電極３０ａは、第１のＣｕめっき層３４ａ及び第３のＣｕめっき層３５ａを有し、第２の外部電極３０ｂは、第２のＣｕめっき層３４ｂ及び第４のＣｕめっき層３５ｂを有し、第１のＣｕめっき層３４ａの端面の任意の２以上の第１正方形領域４０ａ及び第２のＣｕめっき層３４ｂの端面の任意の２以上の第２正方形領域４０ｂそれぞれにおけるＣｕ粒子の平均個数が１．５個以下であり、第３のＣｕめっき層３５ａの端面の任意の２以上の第３正方形領域４１ａ及び第４のＣｕめっき層３５ｂの端面の任意の２以上の第４正方形領域４１ｂそれぞれにおけるＣｕ粒子の平均個数が１．５個よりも多く、第１ないし第４正方形領域４０ａ、４０ｂ、４１ａ、４１ｂはそれぞれ１辺が２μｍの正方形の領域である。
【選択図】図２

Description

この発明は、積層セラミック電子部品に関する。
近年、携帯電話、ノートパソコン、デジタルカメラ等の電子機器の高性能化に伴い、電子機器に用いられる積層セラミック電子部品は小型化が要求されている。一般的に、積層セラミック電子部品は、積層体と外部電極とを含む。積層体は内層部と外層部とを含む。内層部は、複数のセラミック層と複数の内部電極層とが所定の積層方向に交互に積層されることにより形成されている。外層部は、内層部を積層方向に挟み込むように内層部の表面にセラミック層が配置されることにより形成されている。複数の内部電極層は積層方向に直交する幅方向の積層体の両端面において露出している。特許文献１の積層セラミック電子部品では、外部電極は、積層体の端面から露出する内部電極層と電気的に接続されるように端面上に直接にめっきにより形成されている。外部電極を積層体の端面上に直接にめっきにより形成することにより、外部電極の平坦化及び薄膜化を達成することができる。よって、積層セラミック電子部品を小型化することができるため、基板への実装の自由度も向上し、電子機器の小型化を達成することもできる。
特開２００９－２８３５９７号公報
しかしながら、特許文献１のように積層体の端面に直接にめっきにより外部電極を形成する場合、積層体と外部電極であるめっき層との固着力が弱くなる。そのため、めっき層の積層体からの剥がれが生じ、積層セラミック電子部品の信頼性が低下する。
そこで、積層体に直接にめっきにより外部電極を形成した後に熱処理を行う。これにより、内部電極層の金属とめっき層の金属とを相互拡散させることにより、内部電極層とめっき層との固着力を向上させ、積層体と外部電極との固着力を向上させる。しかし、前記熱処理を行うことによりめっき層中の金属成分が粒成長するため、めっき層の機械的強度が低下してしまう。
それゆえに、この発明の主たる目的は、上記の問題点に鑑みてなされたものであり、積層体に直接にめっきにより外部電極を形成した場合でも外部電極と積層体との間の固着力を向上することができる積層セラミック電子部品を提供することである。
この発明にかかる積層セラミック電子部品は、複数の積層されたセラミック層を有し、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する長さ方向に相対する第１の端面および第２の端面と、高さ方向および長さ方向に直交する幅方向に相対する第１の側面および第２の側面とを有する積層体と、複数のセラミック層上に配置され、第１の端面に引き出された複数の第１の内部電極層と、複数のセラミック層上に配置され、第２の端面に引き出された複数の第２の内部電極層と、第１の端面上に配置されており、第１の内部電極層に接続される第１の外部電極と、第２の端面上に配置されており、第２の内部電極層に接続される第２の外部電極と、を備え、第１の外部電極は、第１のＣｕめっき層と、第１のＣｕめっき層上に配置される第３のＣｕめっき層と、を有し、第２の外部電極は、第２のＣｕめっき層と、第２のＣｕめっき層上に配置される第４のＣｕめっき層と、を有し、第１のＣｕめっき層のうちの第１の端面側の任意の２以上の第１正方形領域及び第２のＣｕめっき層のうちの第２の端面側の任意の２以上の第２正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個以下であり、第３のＣｕめっき層のうちの第１の端面側の任意の２以上の第３正方形領域及び第４のＣｕめっき層のうちの第２の端面側の任意の２以上の第４正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個よりも多く、第１ないし第４正方形領域はそれぞれ１辺が２μｍの正方形の領域であることを特徴とする、積層セラミック電子部品である。
この発明にかかる積層セラミック電子部品では、第１のＣｕめっき層の第１正方形領域及び第２のＣｕめっき層の第２正方形領域でのＣｕ粒の平均個数が１．５個以下であるため、第１のＣｕめっき層と第１の内部電極層との固着力及び第２のＣｕめっき層と第２の内部電極層との固着力を向上することができるとともに、当該固着部分を含む領域でのＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ：等価直列抵抗）を低くすることができる。結果として、第１のＣｕめっき層を含む第１の外部電極と第１の内部電極層との固着力及び第２のＣｕめっき層を含む第２の外部電極と第２の内部電極層との固着力の向上を達成できるとともに、ＥＳＲの低下を達成することができる。
また、第３のＣｕめっき層の第３正方形領域及び第４のＣｕめっき層の第４正方形領域のＣｕ粒の個数が１．５個よりも多いため、第３のＣｕめっき層及び第４のＣｕめっき層の機械的強度を向上することができる。よって、第３のＣｕめっき層を含む第１の外部電極の機械的強度及び第４のＣｕめっき層を含む第２の外部電極の機械的強度を向上することができる。
この発明によれば、積層体に直接にめっきにより外部電極を形成した積層セラミック電子部品において、外部電極と積層体との間の固着力を向上することができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の第１の実施の形態に係る積層セラミック電子部品としての２端子型積層セラミックコンデンサの一例を示す外観斜視図である。 図１の線ＩＩ－ＩＩにおける断面図である。 図１の線ＩＩＩ－ＩＩＩにおける断面図である。 図２の線ＩＶ－ＩＶにおける断面図である。 図２の線Ｖ－Ｖにおける断面図である。 図２の線ＶＩ－ＶＩにおける断面図である。 第１、第２正方形領域を示す断面図である。 この発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す外観斜視図である。 この発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す上面図である。 この発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す正面図である。 図８の線ＸＩ－ＸＩにおける断面図である。 図８の線ＸＩＩ－ＸＩＩにおける断面図である。 図１１の線ＸＩＩＩ－ＸＩＩＩにおける断面図である。 図１１の線ＸＩＶ－ＸＩＶにおける断面図である。 図１１の線ＸＶ－ＸＶにおける断面図である。 第１ないし第４正方形領域を示す断面図である。
＜第１の実施の形態＞
１． ２端子型積層セラミックコンデンサ
この発明の第１の実施の形態にかかる積層セラミック電子部品の例として、２端子型積層セラミックコンデンサについて説明する。
図１は、この発明の第１の実施の形態に係る積層セラミック電子部品としての２端子型積層セラミックコンデンサの一例を示す外観斜視図である。図２は、図１の線ＩＩ－ＩＩにおける断面図である。図３は、図１の線ＩＩＩ－ＩＩＩにおける断面図である。図４は、図２の線ＩＶ－ＩＶにおける断面図である。図５は、図２の線Ｖ－Ｖにおける断面図である。図６は、図２の線ＶＩ－ＶＩにおける断面図である。図７は、第１、第２正方形領域を示す断面図である。
図１ないし図３に示すように、２端子型積層セラミックコンデンサ１０は、直方体状の積層体１２と、積層体１２の両端部に配置される外部電極３０を含む。
（１）積層体
積層体１２は、高さ方向ｘ（積層方向）に相対する第１の主面１２ａおよび第２の主面１２ｂと、高さ方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、高さ方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。本実施の形態の積層体１２には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体１２の隣接する３面が交わる部分のことであり、稜線部とは、積層体１２の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。
積層体１２は、複数枚のセラミック層１４とそれらの上に配置される複数枚の補助電極層２９から構成される外層部１４ａと、単数もしくは複数枚のセラミック層１４とそれらの上に配置される複数枚の内部電極層１６及び複数枚の補助電極層２９から構成される内層部１４ｂと、を含む。外層部１４ａは、積層体１２の第１の主面１２ａ側に位置する第１の外層部および第２の主面１２ｂ側に位置する第２の外層部を含む。第１の外層部は、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数枚のセラミック層１４及びそれらの上に配置される複数枚の補助電極層２９の集合体である。第２の外層部は、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数枚のセラミック層１４及びそれらの上に配置される複数枚の補助電極層２９の集合体である。そして、両外層部１４ａに挟まれた領域が内層部１４ｂである。内層部１４ｂでは、セラミック層１４と内部電極層１６及び補助電極層２９とが高さ方向ｘに交互に積層されている。
なお、積層体１２のうち後述の第１の内部電極層１６ａと後述の第２の内部電極層１６ｂとが対向する部分を対向部という。また、対向部と第１の側面１２ｃとの間の部分、及び、対向部と第２の側面１２ｄとの間の部分はＷギャップまたはサイドギャップともいう。また、対向部と第１の端面１２ｅとの間の部分、及び、対向部と第２の端面１２ｆとの間の部分であり、第１の内部電極層１６ａ及び第２の内部電極層１６ｂのいずれか一方の引出電極部を含む部分をＬギャップまたはエンドギャップともいう。
積層体１２の寸法は、特に限定されないが、長さ方向ｚのＬ寸法が０．１８ｍｍ以上９．９５ｍｍ以下、幅方向ｙのＷ寸法が０．０８ｍｍ以上９．９５ｍｍ以下、高さ方向ｘのＴ寸法が０．０８ｍｍ以上４．９５以下であることが好ましい。
セラミック層１４を形成する誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記のセラミック材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
なお、セラミック層１４に、圧電体セラミック材料を用いた場合、積層セラミック電子部品は圧電部品として機能する。圧電体セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、セラミック層１４に、半導体セラミック材料を用いた場合、積層セラミック電子部品は、サーミスタとして機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、セラミック層１４に、磁性体セラミック材料を用いた場合、積層セラミック電子部品は、インダクタとして機能する。また、インダクタとして機能する場合は、内部電極層１６は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
焼成後のセラミック層１４の厚みは、０．３μｍ以上５０μｍ以下であることが好ましい。積層されるセラミック層１４の枚数は、１５枚以上１２００枚以下であることが好ましい。なお、このセラミック層１４の枚数は、内層部１４ｂのセラミック層１４の枚数と、第１の主面１２ａ側の外層部１４ａおよび第２の主面１２ｂ側の外層部１４ａのセラミック層１４の枚数との総数である。
積層体１２は、複数の内部電極層１６として、第１の端面１２ｅに引き出される複数の第１の内部電極層１６ａおよび第２の端面１２ｆに引き出される複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、内層部１４ｂにおいて積層体１２の高さ方向ｘに沿ってセラミック層１４を挟んで等間隔に交互に配置されるように埋設されている。複数の第１の内部電極層１６ａの表面および複数の第２の内部電極層１６ｂの表面は、第１の主面１２ａおよび第２の主面１２ｂと概ね平行であり、平面視においてたとえば略矩形状である。
図４に示すように、第１の内部電極層１６ａは、複数のセラミック層１４上に配置され、積層体１２の内部に位置している。第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部２６ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部２６ａから積層体１２の第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄまでの第１の引出電極部２８ａとを有する。第１の対向電極部２６ａは、図４に示すように、平面視において、第１の引出電極部２８ａと接続される端部以外は積層体１２から露出していない。第１の引出電極部２８ａは、その端部が第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄの表面に引き出され、積層体１２から露出している。第１の対向電極部２６ａの先端部は、第２の端面１２ｆの表面から長さ方向Ｚに後退して位置している。
第１の内部電極層１６ａの第１の対向電極部２６ａの形状は、特に限定されないが平面視矩形状であることが好ましい。
第１の内部電極層１６ａの第１の引出電極部２８ａの形状は、特に限定されないが平面視矩形状であることが好ましい。
図５に示すように、第２の内部電極層１６ｂは、複数のセラミック層１４上に配置され、積層体１２の内部に位置している。第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部２６ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部２６ｂから積層体１２の第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄまでの第２の引出電極部２８ｂを有する。第２の対向電極部２６ｂは、図５に示すように、平面視において、第２の引出電極部２８ｂと接続される端部以外は積層体１２から露出していない。第２の引出電極部２８ｂは、その端部が第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄの表面に引き出され、積層体１２から露出している。第２の対向電極部２６ｂの先端部は、第１の端面１２ｅの表面から長さ方向Ｚに後退して位置している。
第２の内部電極層１６ｂの第２の対向電極部２６ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第２の内部電極層１６ｂの第２の引出電極部２８ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。また、内部電極層１６を含む積層体１２及び積層体１２の表面の外部電極３０を含む一体物を同時に焼成する場合、内部電極層１６を構成する金属は、外部電極３０に含まれる金属と化合物を構成する。
内部電極層１６、すなわち第１の内部電極層１６ａおよび第２の内部電極層１６ｂのそれぞれの厚みは、０．２μｍ以上３．０μｍ以下であることが好ましい。
また、第１の内部電極層１６ａおよび第２の内部電極層１６ｂの枚数は、合わせて１０枚以上１０００枚以下であることが好ましい。
積層体１２は、複数の補助電極層２９として、第１の補助電極層２９ａと第２の補助電極層２９ｂとを有する。
内層部１４ｂにおいて、第１の補助電極層２９ａは、第２の内部電極層１６ｂが配置されるセラミック層１４と同一の平面上に、第２の内部電極層１６ｂとは離れて配置されかつ第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄに露出する。また、内層部１４ｂの第１の補助電極層２９ａは、第１の内部電極層１６ａの第１の引出電極部２８ａとセラミック層１４を介して対向している。
本実施の形態では、第１の補助電極層２９ａは外層部１４ａにも配置されている。外層部１４ａの第１の主面１２ａ表面の第１の補助電極層２９ａは、例えば図２、図６に示すように第１の主面１２ａ、第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄに露出するようにセラミック層１４上に配置されている。外層部１４ａの第２の主面１２ｂ表面の第１の補助電極層２９ａは、第２の主面１２ｂ、第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄに露出するようにセラミック層１４上に配置されている。外層部１４ａ内のその他の第１の補助電極層２９ａは、第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄに露出するようにセラミック層１４上に配置されている。なお、外層部１４ａにおいては第１の補助電極層２９ａを省略することもできる。
このように第１の補助電極層２９ａが内層部１４ｂに配置されていることにより、後述の第１のＣｕめっき層３４ａが第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄに形成されやすい。つまり、第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄにおいては、第１の内部電極層１６ａの第１の引出電極部２８ａだけでなく内層部１４ｂの第１の補助電極層２９ａが露出している。よって、めっき処理により第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄにわたる第１のＣｕめっき層３４ａを形成しやすい。また、本実施の形態では、外層部１４ａには第１の主面１２ａに露出する第１の補助電極層２９ａ及び第２の主面１２ｂに露出する第１の補助電極層２９ａが設けられているため、めっき処理により第１の主面１２ａ及び第２の主面１２ｂに第１のＣｕめっき層３４ａを形成しやすい。
また、第１の補助電極層２９ａが設けられることにより、２端子型積層セラミックコンデンサ１０内において、積層体１２のセラミック層１４よりも靭性が高い金属割合を高めることができる。その結果、２端子型積層セラミックコンデンサ１０の機械的強度を向上させることができ、２端子型積層セラミックコンデンサ１０にクラックや割れが入ることを抑制することができる。
なお、第１の補助電極層２９ａは、第１の端面１２ｅのみに露出するように形成されていてもよい。また、第１の引出電極部２８ａもまた第１の端面１２ｅのみに露出するように形成されていてもよい。この場合、第１の端面１２ｅにおいては、第１の引出電極部２８ａだけでなく第１の補助電極層２９ａが露出している。よって、めっき処理により第１の端面１２ｅのみに第１のＣｕめっき層３４ａを形成しやすい。
また、第１の端面１２ｅから第１の主面１２ａ及び第２の主面１２ｂに回り込むように第１のＣｕめっき層３４ａを形成する場合には、第１の補助電極層２９ａは、第１の主面１２ａ及び第２の主面１２ｂのみに露出するように形成されていてもよい。つまり、外層部１４ａにおいて第１の主面１２ａに露出する第１の補助電極層２９ａ及び第２の主面１２ｂに露出する第１の補助電極層２９ａが設けられていればよい。
さらには、第１の補助電極層２９ａは、第１の側面１２ｃ及び第２の側面１２ｄにおいては露出されていないが、第１の端面１２ｅ、第１の主面１２ａ及び第２の主面１２ｂのみに露出するように形成されていてもよい。この場合、第１の端面１２ｅから第１の主面１２ａ及び第２の主面１２ｂに回り込む第１のＣｕめっき層３４ａを形成しやすい。
第１の補助電極層２９ａの形状は、特に限定されないが平面視矩形状であることが好ましい。
また、内層部１４ｂにおいて、第２の補助電極層２９ｂは、第１の内部電極層１６ａが配置されるセラミック層１４と同一の平面上に、第１の内部電極層１６ａとは離れて配置されかつ第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄに露出する。また、内層部１４ｂの第２の補助電極層２９ｂは、第２の内部電極層１６ｂの第２の引出電極部２８ｂとセラミック層１４を介して対向している。
本実施の形態では、第２の内部電極層１６ｂは外層部１４ａにも配置されている。外層部１４ａの第１の主面１２ａ表面の第２の補助電極層２９ｂは、例えば図２、図６に示すように第１の主面１２ａ、第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄに露出するようにセラミック層１４上に配置されている。外層部１４ａの第２の主面１２ｂ表面の第２の補助電極層２９ｂは、第２の主面１２ｂ、第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄに露出するようにセラミック層１４上に配置されている。外層部１４ａ内のその他の第２の補助電極層２９ｂは、第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄに露出するようにセラミック層１４上に配置されている。なお、外層部１４ａにおいては第２の内部電極層１６ｂを省略することもできる。
このように第２の補助電極層２９ｂが内層部１４ｂに配置されていることにより、後述の第２のＣｕめっき層３４ｂが第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄに形成されやすい。つまり、第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄにおいては、第２の内部電極層１６ｂの第２の引出電極部２８ｂだけでなく内層部１４ｂの第２の補助電極層２９ｂが露出している。よって、めっき処理により第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄにわたる第２のＣｕめっき層３４ｂを形成しやすい。また、本実施の形態では、外層部１４ａには第１の主面１２ａに露出する第２の補助電極層２９ｂ及び第２の主面１２ｂに露出する第２の補助電極層２９ｂが設けられているため、めっき処理により第１の主面１２ａ及び第２の主面１２ｂに第２のＣｕめっき層３４ｂを形成しやすい。
また、第２の補助電極層２９ｂが設けられることにより、２端子型積層セラミックコンデンサ１０内において、積層体１２のセラミック層１４よりも靭性が高い金属割合を高めることができる。その結果、２端子型積層セラミックコンデンサ１０の機械的強度を向上させることができ、２端子型積層セラミックコンデンサ１０にクラックや割れが入ることを抑制することができる。
なお、第２の補助電極層２９ｂは、第２の端面１２ｆのみに露出するように形成されていてもよい。また、第２の引出電極部２８ｂもまた第２の端面１２ｆのみに露出するように形成されていてもよい。この場合、第２の端面１２ｆにおいては、第２の引出電極部２８ｂだけでなく第２の補助電極層２９ｂが露出している。よって、めっき処理により第２の端面１２ｆのみに第２のＣｕめっき層３４ｂを形成しやすい。
また、第２の端面１２ｆから第１の主面１２ａ及び第２の主面１２ｂに回り込むように第２のＣｕめっき層３４ｂが形成する場合には、第２の補助電極層２９ｂは、第１の主面１２ａ及び第２の主面１２ｂのみに露出するように形成されていてもよい。つまり、外層部１４ａにおいて第１の主面１２ａに露出する第２の補助電極層２９ｂ及び第２の主面１２ｂに露出する第２の補助電極層２９ｂが設けられていればよい。
さらには、第２の補助電極層２９ｂは、第１の側面１２ｃ及び第２の側面１２ｄにおいては露出されていないが、第２の端面１２ｆ、第１の主面１２ａ及び第２の主面１２ｂのみに露出するように形成されていてもよい。この場合、第２の端面１２ｆから第１の主面１２ａ及び第２の主面１２ｂに回り込む第２のＣｕめっき層３４ｂを形成しやすい。
第２の補助電極層２９ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。
第１の補助電極層２９ａおよび第２の補助電極層２９ｂは、例えば、内部電極層１６と同様に、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
第１の補助電極層２９ａおよび第２の補助電極層２９ｂのそれぞれの厚みは、例えば、０．２μｍ以上３．０μｍ以下であることが好ましい。
第２の内部電極層１６ｂと第１の補助電極層２９ａとの間隔の長さ方向ｚのＬ寸法が０．０４ｍｍ以上であることが好ましい。同様に、第１の内部電極層１６ａと第２の補助電極層２９ｂとの間隔の長さ方向ｚのＬ寸法が０．０４ｍｍ以上であることが好ましい。
（２）外部電極
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、図１ないし図３に示されるように、外部電極３０が配置される。
外部電極３０は、第１の外部電極３０ａおよび第２の外部電極３０ｂを有する。
第１の外部電極３０ａは、第１の内部電極層１６ａに接続され、少なくとも第１の端面１２ｅの表面に配置されている。この場合、第１の外部電極３０ａは、第１の内部電極層１６ａの第１の引出電極部２８ａ及び第１の補助電極層２９ａと電気的に接続される。これに限定されないが、本実施の形態では、第１の外部電極３０ａは、積層体１２の第１の端面１２ｅから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。
第２の外部電極３０ｂは、第２の内部電極層１６ｂに接続され、少なくとも第２の端面１２ｆの表面に配置されている。この場合、第２の外部電極３０ｂは、第２の内部電極層１６ｂの第２の引出電極部２８ｂ及び第２の補助電極層２９ｂと電気的に接続される。これに限定されないが、本実施の形態では、第２の外部電極３０ｂは、第２の端面１２ｆから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。
積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部２６ａと第２の内部電極層１６ｂの第２の対向電極部２６ｂとがセラミック層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極３０ａと第２の内部電極層１６ｂが接続された第２の外部電極３０ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
第１の外部電極３０ａ及び第２の外部電極３０ｂの厚みは、例えば、６．０μｍ以上６０．０μｍ以下であることが好ましい。
外部電極３０は、めっき層から構成されている。本実施の形態では、外部電極３０は、下層のＣｕめっき層３４と、上層のＣｕめっき層３５と、外側めっき層３６とを含む。なお、外側めっき層３６は省略されてもよい。
第１の外部電極３０ａは、第１のＣｕめっき層３４ａと、第１のＣｕめっき層３４ａの上に配置される第３のＣｕめっき層３５ａと、第３のＣｕめっき層３５ａの上に配置される第１の外側めっき層３６ａとを含む。第１の外部電極３０ａは下地電極層を含まず、第１のＣｕめっき層３４ａは積層体１２上に直接に形成される。
第２の外部電極３０ｂは、第２のＣｕめっき層３４ｂと、第２のＣｕめっき層３４ｂの上に配置される第４のＣｕめっき層３５ｂと、第４のＣｕめっき層３５ｂの上に配置される第２の外側めっき層３６ｂとを含む。第２の外部電極３０ｂは下地電極層を含まず、第２のＣｕめっき層３４ｂは積層体１２上に直接に形成される。
（２－１）第１のＣｕめっき層及び第２のＣｕめっき層
第１のＣｕめっき層３４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａの一部、第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部を覆うように形成される。この場合、第１のＣｕめっき層３４ａは、第１の内部電極層１６ａの第１の引出電極部２８ａ及び第１の補助電極層２９ａと電気的に接続される。
第２のＣｕめっき層３４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａの一部、第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部を覆うように形成される。この場合、第２のＣｕめっき層３４ｂは、第１の内部電極層１６ａの第２の引出電極部２８ｂ及び第２の補助電極層２９ｂと電気的に接続される。
なお、第１のＣｕめっき層３４ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２のＣｕめっき層３４ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
第１のＣｕめっき層３４ａのうちの第１の端面１２ｅ側の任意の２以上の第１正方形領域４０ａ（図７）及び第２のＣｕめっき層３４ｂのうちの第２の端面１２ｆ側の任意の２以上の第２正方形領域４０ｂ（図７）それぞれにおけるＣｕ粒子の平均個数が１．５個以下である。第１正方形領域４０ａ及び第２正方形領域４０ｂはそれぞれ１辺が２μｍの正方形の領域である。
第１正方形領域４０ａにおけるＣｕ粒子の平均個数の算出方法は以下の通りである。
２端子型積層セラミックコンデンサ１０の第１の側面１２ｃおよび第２の側面１２ｄに平行な面方向に沿って、２端子型積層セラミックコンデンサ１０の幅方向ｙのＷ寸法の例えば１／２寸法まで断面研磨を行う。次に、断面研磨された研磨面においてＣｕ粒を計数する任意の位置の周辺をＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ、収束イオンビーム）で加工を行う。その後、当該研磨面をＳＩＭ（Ｓｃａｎｎｉｎｇ Ｉｏｎ Ｍｉｃｒｏｓｃｏｐｅ、走査イオン顕微鏡）により観察する。ＳＩＭによる観察倍率は１００００倍である。前記研磨面のＳＩＭ像において第１のＣｕめっき層３４ａの２以上の箇所、本実施の形態では４箇所の第１正方形領域４０ａを選定する。各第１正方形領域４０ａ内において全部又は一部が観察されるＣｕ粒の個数を計数する。４箇所の第１正方形領域４０ａにおけるＣｕ粒の個数の平均値をＣｕ粒の平均個数とする。なお、計数対象のＣｕ粒の直径は０．０２μｍ以上とする。
また、第１の主面１２ａ及び第２の主面１２ｂに平行な面に沿って２端子型積層セラミックコンデンサ１０の断面研磨を行い、露出した面を前記研磨面としてもよい。また、第１の側面１２ｃ及び第２の側面１２ｄに平行な面に沿って２端子型積層セラミックコンデンサ１０の断面研磨を行い、露出した面を前記研磨面としてもよい。
第２正方形領域４０ｂとしては、前記研磨面において第２のＣｕめっき層３４ｂの４箇所が選定される。第２正方形領域４０ｂにおけるＣｕ粒子の平均個数の算出方法は、前記と同様である。
第１のＣｕめっき層３４ａの第１正方形領域４０ａ及び第２のＣｕめっき層３４ｂの第２正方形領域４０ｂでのＣｕ粒の平均個数が１．５個以下であるため、第１のＣｕめっき層３４ａと第１の内部電極層１６ａとの固着面積及び第２のＣｕめっき層３４ｂと第２の内部電極層１６ｂとの固着面積が増える。そのため、第１のＣｕめっき層３４ａと第１の内部電極層１６ａとの固着力及び第２のＣｕめっき層３４ｂと第２の内部電極層１６ｂとの固着力を向上することができ、結果として、第１のＣｕめっき層３４ａを含む第１の外部電極３０ａと第１の内部電極層１６ａとの固着力及び第２のＣｕめっき層３４ｂを含む第２の外部電極３０ｂと第２の内部電極層１６ｂとの固着力の向上を達成できる。さらに、当該固着部分を含む領域でのＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ：等価直列抵抗）を低くすることができる。
第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂそれぞれのＣｕの含有率は６０％以上であることが好ましい。Ｃｕの含有率が６０％以上であることにより、第１のＣｕめっき層３４ａから第１の内部電極層１６ａへ、さらに第２のＣｕめっき層３４ｂから第２の内部電極層１６ｂへＣｕが十分に拡散しており、第１のＣｕめっき層３４ａと第１の内部電極層１６ａとの固着力及び第２のＣｕめっき層３４ｂと第２の内部電極層１６ｂとの固着力を向上することができる。
第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂそれぞれにおけるＣｕ含有率の算出方法は以下の通りである。
２端子型積層セラミックコンデンサ１０の第１の側面１２ｃおよび第２の側面１２ｄに平行な面方向に沿って、２端子型積層セラミックコンデンサ１０の幅方向ｙのＷ寸法の例えば１／２寸法まで断面研磨を行う。次に、断面研磨された研磨面の任意の位置において、Ｃｕめっき層厚み方向（長さ方向ｚ）で、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂそれぞれにおけるＮｉ金属部の厚みｄ１を測定する。Ｎｉ金属部は、第１の内部電極層１６ａ及び第２の内部電極層１６ｂそれぞれからのＮｉの拡散により形成されている。第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂそれぞれのＣｕめっき層の全体の厚みをｄ２として、（ｄ２－ｄ１）／ｄ２をＣｕの含有率とする。任意の２点で測定した平均値をＣｕの含有率と定義する。
ここで、第１のＣｕめっき層３４ａにおいて、第１の端面１２ｅに隣接してＮｉが拡散している領域を第１Ｎｉ拡散領域とする。第１Ｎｉ拡散領域は、長さ方向ｚにおいて前記第１長さの２／５以下の長さを有することが好ましい。また、第２のＣｕめっき層３４ｂにおいて、第２の端面１２ｆに隣接してＮｉが拡散している領域を第２Ｎｉ拡散領域とする。第２Ｎｉ拡散領域は、長さ方向ｚにおいて前記第２長さの２／５以下の長さを有することが好ましい。
これにより、第１のＣｕめっき層３４ａと第３のＣｕめっき層３５ａとの界面及び第２のＣｕめっき層３４ｂと第４のＣｕめっき層３５ｂとの界面付近においてＣｕ含有率を高めることができるため、第１のＣｕめっき層３４ａと第３のＣｕめっき層３５ａとの固着力及び第２のＣｕめっき層３４ｂと第４のＣｕめっき層３５ｂとの固着力を向上することができる。
第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂそれぞれの厚みは、例えば２μｍ以上１５μｍ以下である。
第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂそれぞれは、ガラス成分を含まないことが好ましい。
第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂそれぞれの単位面積当たりの金属割合は、９９体積％であることが好ましい。
（２－２）第３のＣｕめっき層及び第４のＣｕめっき層
第３のＣｕめっき層３５ａは第１のＣｕめっき層３４ａを覆うように第１のＣｕめっき層３４ａの上に配置される。第４のＣｕめっき層３５ｂは第２のＣｕめっき層３４ｂを覆うように第２のＣｕめっき層３４ｂの上に配置される。
第３のＣｕめっき層３５ａのうちの第１の端面１２ｅ側の任意の２以上の第３正方形領域４１ａ及び第４のＣｕめっき層３５ｂのうちの第２の端面１２ｆ側の任意の２以上の第４正方形領域４１ｂそれぞれにおけるＣｕ粒子の平均個数が１．５個よりも多い。第３正方形領域４１ａ及び第４正方形領域４１ｂはそれぞれ１辺が２μｍの正方形の領域である。
第３正方形領域４１ａ及び第４正方形領域４１ｂそれぞれにおけるＣｕ粒子の平均個数の算出方法は第１正方形領域４０ａの場合と同様である。
第３のＣｕめっき層３５ａの第３正方形領域４１ａ及び第４のＣｕめっき層３５ｂの第４正方形領域４１ｂのＣｕ粒の個数が１．５個よりも多いため、第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂの機械的強度を向上することができる。よって、第３のＣｕめっき層３５ａを含む第１の外部電極３０ａの機械的強度及び第４のＣｕめっき層３５ｂを含む第２の外部電極３０ｂの機械的強度を向上することができる。
このように第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂのＣｕ粒の数を抑制する一方、第３のＣｕめっき層３５ａのＣｕ粒の数及び第４のＣｕめっき層３５ｂのＣｕ粒の数を第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂよりも多くすることにより、第１の外部電極３０ａ及び第２の外部電極３０ｂ全体として第１の内部電極層１６ａ及び第２の内部電極層１６ｂとの固着力の向上及びＥＳＲの低下を達成することができるとともに、機械的強度を高めることができる。
第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂ中のＣｕの含有率は９５％以上であることが好ましい。第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂ中のＣｕの含有率が９５％以上であると、第１のＣｕめっき層３４ａと第３のＣｕめっき層３５ａとの固着力及び第２のＣｕめっき層３４ｂと第４のＣｕめっき層３５ｂとの固着力が向上する。これにより、第３のＣｕめっき層３５ａの第１のＣｕめっき層３４ａからの剥がれの抑制及び第４のＣｕめっき層３５ｂの第２のＣｕめっき層３４ｂからの剥がれの抑制を達成できるとともに、第１の外部電極３０ａ及び第２の外部電極３０ｂの絶縁抵抗の上昇の抑制を達成することができる。
第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂそれぞれの厚みは、例えば２μｍ以上１５μｍ以下である。
第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂそれぞれは、ガラス成分を含まないことが好ましい。
第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂそれぞれの単位面積当たりの金属割合は、９９体積％であることが好ましい。
（２－３）第１の外側めっき層及び第２の外側めっき層
第１の外側めっき層３６ａは第３のＣｕめっき層３５ａの上に配置される。第２の外側めっき層３６ｂは第４のＣｕめっき層３５ｂの上に配置される。
第１の外側めっき層３６ａ及び第２の外側めっき層３６ｂとしては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
第１の外側めっき層３６ａ及び第２の外側めっき層３６ｂは、複数層により形成されていてもよい。この場合、第１の外側めっき層３６ａ及び第２の外側めっき層３６ｂ、Ｎｉめっきによる下層めっき層（Ｎｉめっき層）と、下層めっき層上に形成されるＳｎめっきによる上層めっき層（Ｓｎめっき層）の２層構造であることが好ましい。
すなわち、第１の外側めっき層３６ａは、第１の下層めっき層と、第１の下層めっき層の表面に位置する第１の上層めっき層とを有する。
また、第２の外側めっき層３６ｂは、第２の下層めっき層と、第２の下層めっき層の表面に位置する第２の上層めっき層とを有する。
Ｎｉめっきによる下層めっき層は、第１のＣｕめっき層３４ａ（第２のＣｕめっき層３４ｂ）及び／又は第３のＣｕめっき層３５ａ（第４のＣｕめっき層３５ｂ）が２端子型積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止するために用いられる。また、Ｓｎめっきによる上層めっき層は、２端子型積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。
Ｎｉめっきの厚みは１．０μｍ以上、１５．０μｍ以下であることが好ましい。Ｓｎめっきの厚みは１．０μｍ以上、１５．０μｍ以下であることが好ましい。
なお、第１の外側めっき層３６ａは第１のＣｕめっき層３４ａのみを覆っていてもよいし、第２の外側めっき層３６ｂは第２のＣｕめっき層３４ｂのみを覆っていてもよい。また、第１の外側めっき層３６ａは第１のＣｕめっき層３４ａ及び第３のＣｕめっき層３５ａの両方を覆っていてもよいし、第２の外側めっき層３６ｂは第２のＣｕめっき層３４ｂ及び第４のＣｕめっき層３５ｂの両方を覆っていてもよい。
（３）２端子型積層セラミックコンデンサの寸法
積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む２端子型積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む２端子型積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む２端子型積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
２端子型積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．２ｍｍ以上１０．０ｍｍ以下、幅方向ｙのＷ寸法が０．１ｍｍ以上１０．０ｍｍ以下、高さ方向ｘのＴ寸法が０．１ｍｍ以上５．０ｍｍ以下である。また、２端子型積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
２．２端子型積層セラミックコンデンサの製造方法
次に、２端子型積層セラミックコンデンサ１０の製造方法について説明する。
まず、セラミック層用の誘電体シート、内部電極層用の導電性ペーストおよび補助電極層用の導電性ペーストが準備される。誘電体シート、内部電極層用の導電性ペーストおよび補助電極層用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってよい。
そして、誘電体シート上に、内部電極層用の導電性ペーストおよび補助電極層用の導電性ペーストが、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層のパターンおよび第２の補助電極層のパターンが形成された誘電体シート、および第２の内部電極層のパターンおよび第１の補助電極層のパターンが形成された誘電体シートが準備される。
また、誘電体シートに関しては、外層部に補助電極層を形成する場合には、補助電極層のパターンが印刷されており内部電極層のパターンが印刷されていない外層用の誘電体シートが準備される。また、外層部に補助電極層を形成しない場合には、内部電極層のパターン及び補助電極層のパターンが印刷されていない外層用の誘電体シートが準備される。
続いて、外層用の誘電体シートが所定枚数積層されることにより、第２の主面側の第２の主面側外層部となる部分が形成される。そして、第２の主面側外層部となる部分の上に第１の内部電極層のパターン及び第２の補助電極層のパターンが印刷された誘電体シート、および第２の内部電極層のパターン及び第１の補助電極層のパターンが印刷された誘電体シートを本発明の構造となるように順次積層されることにより、内層部となる部分が形成される。この内層部となる部分の上に、外層用の誘電体シートが所定枚数積層されることにより、第１の主面側の第１の主面側外層部となる部分が形成される。これにより、積層シートが作製される。
次に、積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。
そして、積層ブロックを所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。
次に、積層チップが焼成されることにより、積層体１２が作製される。焼成温度は、誘電体であるセラミック層や内部電極層の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
積層体１２の第１の主面１２ａ、第２の主面１２ｂ、第１の端面１２ｅ、第２の端面１２ｆ、第１の側面１２ｃ、第２の側面１２ｄの所定の部分にめっき処理を施し、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂを形成する。具体的に、めっき処理により、第１の端面１２ｅ、第１の側面１２ｃ、第２の側面１２ｄにおいて露出している第１の内部電極層１６ａ及び第１の主面１２ａ、第２の主面１２ｂ、第１の端面１２ｅ、第１の側面１２ｃ、第２の側面１２ｄに露出している第１の補助電極層２９ａ上に第１のＣｕめっき層３４ａを形成する。また、第２の端面１２ｆ、第１の側面１２ｃ、第２の側面１２ｄにおいて露出している第２の内部電極層１６ｂ及び第１の主面１２ａ、第２の主面１２ｂ、第２の端面１２ｆ、第１の側面１２ｃ、第２の側面１２ｄに露出している第２の補助電極層２９ｂ上に第２のＣｕめっき層３４ｂを形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。但し、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。
第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂを形成した後、積層体１２を６００℃以上９００℃以下で熱処理する。熱処理は、窒素雰囲気において、実測でのピーク温度が７００℃以上８００℃以下に維持された状態で１分以上５分以下で行われる。本実施の形態では、熱処理は連続式の熱処理炉を用いて行われる。
熱処理を行うことにより、第１のＣｕめっき層３４ａの第１正方形領域４０ａ及び第２のＣｕめっき層３４ｂの第２正方形領域４０ｂでのＣｕ粒の平均個数を１．５個以下にすることができる。前記熱処理では、第１のＣｕめっき層３４ａの金属（Ｃｕ等）と第１の内部電極層１６ａの金属（Ｎｉ等）とが相互拡散され、第２のＣｕめっき層３４ｂの金属（Ｃｕ等）と第２の内部電極層１６ｂの金属（Ｎｉ等）とが相互拡散される。これにより、第１のＣｕめっき層３４ａと第１の内部電極層１６ａとの固着力及び第２のＣｕめっき層３４ｂと第２の内部電極層１６ｂとの固着力を向上することができるとともに、当該固着部分を含む領域でのＥＳＲを低くすることができる。
熱処理の温度を６００℃未満とすると、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂと第１の内部電極層１６ａ及び第２の内部電極層１６ｂとの固着力が不十分となり、ＥＳＲが高くなる。また、熱処理の温度を９００℃よりも高くすると、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂから第１の内部電極層１６ａ及び第２の内部電極層１６ｂへのＣｕ原子の拡散が過剰となる。これにより、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂ中に空隙が生じ、当該空隙に水分が入り込み耐湿性が低下する。
次に、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂの表面に、めっき処理により第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂを形成する。ここでのめっき処理は、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂを形成する場合と同様である。ただし、めっき処理後に熱処理は行わない。
さらに、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂと第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂとを覆うように、前述と同様のめっき処理により第１の外側めっき層３６ａ及び第２の外側めっき層３６ｂが形成される。本実施の形態では、Ｎｉめっきによる下層めっき層及びＳｎめっきによる上層めっき層が順に積層されることにより第１の外側めっき層３６ａ及び第２の外側めっき層３６ｂが形成される。
上述のようにして、本実施の形態にかかる２端子型積層セラミックコンデンサ１０が製造される。
本実施の形態において、少なくとも第１の端面１２ｅに露出する第１の引出電極部２８ａにより第１のＣｕめっき層３４ａと第１の内部電極層１６ａとの固着力を確保できるのであれば、第１の補助電極層２９ａを省略することができる。同様に、少なくとも第２の端面１２ｆに露出する第２の引出電極部２８ｂにより第２のＣｕめっき層３４ｂと第１の内部電極層１６ａとの固着力を確保できるのであれば、第２の補助電極層２９ｂを省略することができる。
＜第２の実施の形態＞
１． ３端子型積層セラミックコンデンサ
この発明の第２の実施の形態にかかる積層セラミック電子部品の例として、３端子型積層セラミックコンデンサについて説明する。
図８は、この発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す外観斜視図である。図９は、この発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す上面図である。図１０は、この発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す正面図である。図１１は、図８の線ＸＩ－ＸＩにおける断面図である。図１２は、図８の線ＸＩＩ－ＸＩＩにおける断面図である。図１３は、図１１の線ＸＩＩＩ－ＸＩＩＩにおける断面図である。図１４は、図１１の線ＸＩＶ－ＸＩＶにおける断面図である。図１５は、図１１の線ＸＶ－ＸＶにおける断面図である。図１６は、第１ないし第４正方形領域を示す断面図である。
図８に示すように、３端子型積層セラミックコンデンサ１００は、たとえば、略直方体状の積層体１２と、外部電極３０とを含む。
積層体１２は、積層された複数のセラミック層１４と、セラミック層１４上に積層された複数の内部電極層１６と、複数の補助電極層２９ａ1、２９ａ2、２９ｂ1、２９ｂ2と、を有する。セラミック層１４と内部電極層１６は、高さ方向ｘに積層される。
積層体１２は、高さ方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、高さ方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、高さ方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。
なお、積層体１２の長さ方向ｚの寸法Ｌは、幅方向ｙの寸法Ｗよりも必ずしも長いとは限らない。
積層体１２は、内層部１８と、積層方向において内層部１８を挟み込むように配置された第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂと、を有する。
内層部１８は、複数のセラミック層１４と複数の内部電極層１６とを含む。内層部１８は、積層方向において、最も第１の主面１２ａ側に位置する内部電極層１６から最も第２の主面１２ｂ側に位置する内部電極層１６までを含む。内部電極層１６は、第１の端面１２ｅおよび第２の端面１２ｆに引き出される第１の内部電極層１６ａと第１の側面１２ｃおよび第２の側面１２ｄに引き出される第２の内部電極層１６ｂを有し、内層部１８では、複数枚の第１の内部電極層１６ａおよび第２の内部電極層１６ｂがセラミック層１４を介して対向している。内層部１８は、静電容量を発生させ、実質的にコンデンサとして機能する部分である。
第１の主面側外層部２０ａは、第１の主面１２ａ側に位置し、第１の主面１２ａと第１の主面１２ａ側の内層部１８の最表面とその最表面の一直線上との間に位置する複数のセラミック層１４と、それらの上に配置される複数の第１の補助電極層２９ａ1、複数の第２の補助電極層２９ａ2（図１１）、複数の第３の補助電極層２９ｂ1、複数の第４の補助電極層２９ｂ2（図１２）と、から形成される。第１の主面側外層部２０ａは、第１の主面１２ａと第１の主面１２ａに最も近い内部電極層１６との間に位置する複数のセラミック層１４と、それらの上に配置される複数の第１の補助電極層２９ａ1、複数の第２の補助電極層２９ａ2、複数の第３の補助電極層２９ｂ1、複数の第４の補助電極層２９ｂ2と、の集合体である。第１の主面側外層部２０ａで用いられるセラミック層１４は、内層部１８で用いられるセラミック層１４と同じものであってもよい。
同様に、第２の主面側外層部２０ｂは、第２の主面１２ｂ側に位置し、第２の主面１２ｂと第２の主面１２ｂ側の内層部１８の最表面とその最表面の一直線上との間に位置する複数のセラミック層１４と、それらの上に配置される複数の第１の補助電極層２９ａ1、複数の第２の補助電極層２９ａ2（図１１）、複数の第３の補助電極層２９ｂ1、複数の第４の補助電極層２９ｂ2（図１２）と、から形成される。第２の主面側外層部２０ｂは、第２の主面１２ｂと第２の主面１２ｂに最も近い内部電極層１６との間に位置する複数のセラミック層１４と、それらの上に配置される複数の第１の補助電極層２９ａ1、複数の第２の補助電極層２９ａ2、複数の第３の補助電極層２９ｂ1、複数の第４の補助電極層２９ｂ2と、の集合体である。第２の主面側外層部２０ｂで用いられるセラミック層１４は、内層部１８で用いられるセラミック層１４と同じものであってもよい。
また、積層体１２は、第１の側面１２ｃ側に位置し、第１の側面１２ｃと第１の側面１２ｃ側の内層部１８の最表面との間に位置する複数のセラミック層１４と、それらの上に配置される複数の第３の補助電極層２９ｂ1（図１３）と、から形成される第１の側面側外層部２２ａを有する。
同様に、積層体１２は、第２の側面１２ｄ側に位置し、第２の側面１２ｄと第２の側面１２ｄ側の内層部１８の最表面との間に位置する複数のセラミック層１４と、それらの上に配置される複数の第４の補助電極層２９ｂ2（図１３）と、から形成される第２の側面側外層部２２ｂを有する。
なお、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂは、Ｗギャップまたはサイドギャップともいう。
さらに、積層体１２は、第１の端面１２ｅ側に位置し、第１の端面１２ｅと第１の端面１２ｅ側の内層部１８の最表面との間に位置する複数のセラミック層１４と、それらの上に配置される複数の第１の補助電極層２９ａ1（図１４）と、から形成される第１の端面側外層部２４ａを有する。
同様に、積層体１２は、第２の端面１２ｆ側に位置し、第２の端面１２ｆと第２の端面１２ｆ側の内層部１８の最表面との間に位置する複数のセラミック層１４と、それらの上に配置される複数の第２の補助電極層２９ａ2（図１４）と、から形成される第２の端面側外層部２４ｂを有する。
また、第１の端面側外層部２４ａおよび第２の端面側外層部２４ｂは、Ｌギャップまたはエンドギャップともいう。
積層体１２の寸法は、特に限定されないが、長さ方向ｚのＬ寸法が０．１８ｍｍ以上９．９５ｍｍ以下、幅方向ｙのＷ寸法が０．０８ｍｍ以上９．９５ｍｍ以下、高さ方向ｘのＴ寸法が０．０８ｍｍ以上４．９５ｍｍ以下であることが好ましい。
セラミック層１４は、たとえば、誘電体材料により形成することができる。このようなセラミック材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記のセラミック材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
セラミック層１４の材料を異ならせることにより、第１の実施の形態と同様に積層セラミック電子部品は圧電部品、サーミスタ及びインダクタ等として機能する。
焼成後のセラミック層１４の厚みは、０．３μｍ以上３．０μｍ以下であることが好ましい。積層されるセラミック層１４の枚数は、１５枚以上１２００枚以下であることが好ましい。なお、このセラミック層１４の枚数は、内層部１８のセラミック層１４の枚数と、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂのセラミック層１４の枚数との総数である。
積層体１２は、前述の通り、複数の内部電極層１６として、複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。
図１３に示すように、第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部２６ａ、第１の対向電極部２６ａから積層体１２の第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄの表面に引き出される第１の引出電極部２８ａ1および第１の対向電極部２６ａから積層体１２の第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄの表面に引き出される第２の引出電極部２８ａ2を備える。具体的には、第１の対向電極部２６ａは、図１３に示すように、平面視において、第１の引出電極部２８ａ1および第２の引出電極部２８ａ2と接続される端部以外は積層体１２から露出していない。第１の引出電極部２８ａ1は、積層体１２の第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄの表面に露出し、第２の引出電極部２８ａ2は、積層体１２の第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄの表面に露出している。
第１の対向電極部２６ａの形状ならびに第１の引出電極部２８ａ1および第２の引出電極部２８ａ2の形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部を丸められていてもよい。
図１４に示すように、第２の内部電極層１６ｂは、略十字形状であり、第１の内部電極層１６ａと対向する第２の対向電極部２６ｂ、第２の対向電極部２６ｂから積層体１２の第１の側面１２ｃの表面に引き出される第３の引出電極部２８ｂ1および第２の対向電極部２６ｂから積層体１２の第２の側面１２ｄの表面に引き出される第４の引出電極部２８ｂ2を備える。具体的には、第３の引出電極部２８ｂ1は、積層体１２の第１の側面１２ｃの表面に露出し、第４の引出電極部２８ｂ2は、積層体１２の第２の側面１２ｄの表面に露出している。したがって、第２の内部電極層１６ｂは、積層体１２の第１の端面１２ｅの表面および第２の端面１２ｆの表面には露出していない。
第２の対向電極部２６ｂの形状、ならびに第３の引出電極部２８ｂ1および第４の引出電極部２８ｂ2の形状は、矩形状であることが好ましい。もっとも、コーナー部を丸められていてもよい。
図１４に示すように、第２の対向電極部２６ｂの第１の端面１２ｅ側の辺と第２の端面１２ｆ側の辺とを結ぶ長さ方向ｚの寸法Ａと、第３の引出電極部２８ｂ1および第４の引出電極部２８ｂ2の第１の端面１２ｅ側の辺と第２の端面１２ｆ側の辺とを結ぶ長さ方向ｚの寸法Ｂとの関係は、Ａ≧Ｂとなることが好ましい。
第３の引出電極部２８ｂ1の形状は、第１の側面１２ｃに向かって幅が狭くなるようなテーパ形状であってもよいし、第４の引出電極部２８ｂ2の形状は、第２の側面１２ｄに向かって幅が狭くなるようなテーパ形状であってもよい。
なお、複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、セラミック層１４を介して、交互に積層されていてもよく、第１の内部電極層１６ａが配置されたセラミック層１４が複数枚積層されたのち、第２の内部電極層１６ｂが配置されたセラミック層１４が積層されていてもよい。このように、実現したい容量値に応じて積層パターンを変更することができる。
積層体１２の対向電極部２７は、第１の内部電極層１６ａの第１の対向電極部２６ａと第２の内部電極層１６ｂの第２の対向電極部２６ｂとが対向する部分である。対向電極部２７は、内層部１８の一部として構成されている。なお、対向電極部２７は、コンデンサ有効部ともいう。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂの枚数は、特に限定されないが、合わせて１０枚以上１０００枚以下程度であることが好ましい。第１の内部電極層１６ａおよび第２の内部電極層１６ｂそれぞれの枚数は、特に限定されないが、５枚以上５００枚以下程度であることが好ましい。
第１の内部電極層１６ａの厚みは、たとえば、０．２μｍ以上３．０μｍ以下程度であることが好ましい。
第２の内部電極層１６ｂの厚みは、たとえば、０．２μｍ以上３．０μｍ以下程度であることが好ましい。
積層体１２は、複数の補助電極層として、第１の補助電極層２９ａ1と、第２の補助電極層２９ａ2と、第３の補助電極層２９ｂ1と、第４の補助電極層２９ｂ2と、を有する。
第１の補助電極層２９ａ1は、図１４に示すように第１の端面１２ｅ側において、セラミック層１４上に配置されている。
第１の端面側外層部２４ａの第１の補助電極層２９ａ1は、図１１、図１４に示すように、第２の内部電極層１６ｂが配置されるセラミック層１４と同一の平面上に、第２の内部電極層１６ｂとは離れて配置され、かつ第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄに露出する。第１の端面側外層部２４ａにおいて、第１の補助電極層２９ａ1は、第１の内部電極層１６ａの第１の引出電極部２８ａ1とセラミック層１４を介して対向している。第１の端面側外層部２４ａの第１の補助電極層２９ａ1は、これに限定されないが、例えば平面視Ｃ字状である（図１４）。
第１の主面側外層部２０ａ及び第２の主面側外層部２０ｂの第１の補助電極層２９ａ1は、図１５に示すように第１の端面１２ｅ側においてセラミック層１４上に例えば平面視矩形状に配置され、かつ第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄに露出する（図１５）。なお、第１の主面側外層部２０ａの第１の主面１２ａ表面の第１の補助電極層２９ａ1は、図１１、図１５を参照すると、第１の主面１２ａ、第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄに露出する。第２の主面側外層部２０ｂの第２の主面１２ｂ表面の第１の補助電極層２９ａ1は、図１１、図１５を参照すると、第２の主面１２ｂ、第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄに露出する。なお、第１の主面側外層部２０ａ及び第２の主面側外層部２０ｂにおいては第１の補助電極層２９ａ1を省略することもできる。
また、第２の補助電極層２９ａ2は、図１４に示すように第２の端面１２ｆ側において、セラミック層１４上に配置されている。
第２の端面側外層部２４ｂの第２の補助電極層２９ａ2は、図１１、図１４に示すように、第２の内部電極層１６ｂが配置されるセラミック層１４と同一の平面上に、第２の内部電極層１６ｂとは離れて配置され、かつ第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄに露出する。第２の端面側外層部２４ｂにおいて、第２の補助電極層２９ａ2は、第１の内部電極層１６ａの第２の引出電極部２８ａ2とセラミック層１４を介して対向している。第２の端面側外層部２４ｂの第２の補助電極層２９ａ2は、これに限定されないが、例えば平面視Ｃ字状である（図１４）。
第１の主面側外層部２０ａ及び第２の主面側外層部２０ｂの第２の補助電極層２９ａ2は、図１５に示すように第２の端面１２ｆ側においてセラミック層１４上に例えば平面視矩形状に配置され、かつ第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄに露出する（図１５）。なお、第１の主面側外層部２０ａの第１の主面１２ａ表面の第２の補助電極層２９ａ2は、図１１、図１５を参照すると、第１の主面１２ａ、第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄに露出する。第２の主面側外層部２０ｂの第２の主面１２ｂ表面の第２の補助電極層２９ａ2は、図１１、図１５を参照すると、第２の主面１２ｂ、第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄに露出する。なお、第１の主面側外層部２０ａ及び第２の主面側外層部２０ｂにおいては第２の補助電極層２９ａ2を省略することもできる。
また、第３の補助電極層２９ｂ1は、図１３に示すように第１の側面１２ｃ側において、セラミック層１４上に配置されている。
第１の側面側外層部２２ａの第３の補助電極層２９ｂ1は、図１２、図１３に示すように、第１の内部電極層１６ａが配置されるセラミック層１４と同一の平面上に、第１の内部電極層１６ａとは離れて配置され、かつ第１の側面１２ｃに露出する。第１の側面側外層部２２ａにおいて、第３の補助電極層２９ｂ1は、第２の内部電極層１６ｂの第３の引出電極部２８ｂ1とセラミック層１４を介して対向している。第１の側面側外層部２２ａの第３の補助電極層２９ｂ1は、これに限定されないが、例えば平面視矩形状である（図１３）。
第１の主面側外層部２０ａ及び第２の主面側外層部２０ｂの第３の補助電極層２９ｂ1は、第１の側面１２ｃ側においてセラミック層１４上に配置される。ここでは、第１の主面側外層部２０ａ及び第２の主面側外層部２０ｂの第３の補助電極層２９ｂ1は、第１の側面側外層部２２ａの第３の補助電極層２９ｂ1よりも大きい面積を有する平面視矩形状である（図１３、図１５）。なお、第１の主面側外層部２０ａの第１の主面１２ａ表面の第３の補助電極層２９ｂ1は、図１２、図１５を参照すると、第１の主面１２ａ及び第１の側面１２ｃに露出する。第２の主面側外層部２０ｂの第２の主面１２ｂ表面の第３の補助電極層２９ｂ1は、図１２、図１５を参照すると、第２の主面１２ｂ及び第１の側面１２ｃに露出する。なお、第１の主面側外層部２０ａ及び第２の主面側外層部２０ｂにおいては第３の補助電極層２９ｂ1を省略することもできる。
また、第４の補助電極層２９ｂ2は、図１３に示すように第２の側面１２ｄ側において、セラミック層１４上に配置されている。
第２の側面側外層部２２ｂの第４の補助電極層２９ｂ2は、図１２、図１３に示すように、第１の内部電極層１６ａが配置されるセラミック層１４と同一の平面上に、第１の内部電極層１６ａとは離れて配置され、かつ第２の側面１２ｄに露出する。第２の側面側外層部２２ｂにおいて、第４の補助電極層２９ｂ2は、第２の内部電極層１６ｂの第４の引出電極部２８ｂ2とセラミック層１４を介して対向している。第２の側面側外層部２２ｂの第４の補助電極層２９ｂ2は、これに限定されないが、例えば平面視矩形状である（図１３）。
第１の主面側外層部２０ａ及び第２の主面側外層部２０ｂの第４の補助電極層２９ｂ2は、第２の側面１２ｄ側においてセラミック層１４上に配置される。ここでは、第１の主面側外層部２０ａ及び第２の主面側外層部２０ｂの第４の補助電極層２９ｂ2は、第２の側面側外層部２２ｂの第４の補助電極層２９ｂ2よりも大きい面積を有する平面視矩形状である（図１３、図１５）。なお、第１の主面側外層部２０ａの第１の主面１２ａ表面の第４の補助電極層２９ｂ2は、図１２、図１５を参照すると、第１の主面１２ａ及び第２の側面１２ｄに露出する。第２の主面側外層部２０ｂの第２の主面１２ｂ表面の第４の補助電極層２９ｂ2は、図１２、図１５を参照すると、第２の主面１２ｂ及び第２の側面１２ｄに露出する。なお、第１の主面側外層部２０ａ及び第２の主面側外層部２０ｂにおいては第４の補助電極層２９ｂ2を省略することもできる。
以上のように第１の補助電極層２９ａ1が配置されていることにより、後述の第１のＣｕめっき層３４ａが第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄに形成されやすい。つまり、第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄにおいては、第１の内部電極層１６ａの第１の引出電極部２８ａ1だけでなく第１の補助電極層２９ａ1が露出している。よって、めっき処理により第１の端面１２ｅ、第１の側面１２ｃ及び第２の側面１２ｄにわたる第１のＣｕめっき層３４ａを形成しやすい。また、本実施の形態では、第１の主面１２ａに露出する第１の補助電極層２９ａ1及び第２の主面１２ｂに露出する第１の補助電極層２９ａ1が設けられているため、めっき処理により第１の主面１２ａ及び第２の主面１２ｂに第１のＣｕめっき層３４ａを形成しやすい。
なお、第１の補助電極層２９ａ1は、第１の端面１２ｅのみに露出するように形成されていてもよい。また、第１の引出電極部２８ａ1もまた第１の端面１２ｅのみに露出するように形成されていてもよい。この場合、第１の端面１２ｅにおいては、第１の引出電極部２８ａ1だけでなく第１の補助電極層２９ａ1が露出している。よって、めっき処理により第１の端面１２ｅのみに第１のＣｕめっき層３４ａを形成しやすい。
また、第１の端面１２ｅから第１の主面１２ａ及び第２の主面１２ｂに回り込むように第１のＣｕめっき層３４ａを形成する場合には、第１の補助電極層２９ａ1は、第１の主面１２ａ及び第２の主面１２ｂのみに露出するように形成されていてもよい。つまり、第１の主面側外層部２０ａにおいて第１の主面１２ａに露出する第１の補助電極層２９ａ1及び第２の主面側外層部２０ｂにおいて第２の主面１２ｂに露出する第１の補助電極層２９ａ1が設けられていればよい。
さらには、第１の補助電極層２９ａ1は、第１の側面１２ｃ及び第２の側面１２ｄにおいては露出されていないが、第１の端面１２ｅ、第１の主面１２ａ及び第２の主面１２ｂのみに露出するように形成されていてもよい。この場合、第１の端面１２ｅから第１の主面１２ａ及び第２の主面１２ｂに回り込む第１のＣｕめっき層３４ａを形成しやすい。
同様に、第１の内部電極層１６ａの第２の引出電極部２８ａ2だけでなく第２の補助電極層２９ａ2が、第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄにおいて露出している。よって、めっき処理により第２の端面１２ｆ、第１の側面１２ｃ及び第２の側面１２ｄにわたる第２のＣｕめっき層３４ｂを形成しやすい。また、本実施の形態では、第１の主面１２ａに露出する第２の補助電極層２９ａ2及び第２の主面１２ｂに露出する第２の補助電極層２９ａ2が設けられているため、めっき処理により第１の主面１２ａ及び第２の主面１２ｂに第２のＣｕめっき層３４ｂを形成しやすい。
なお、第２の補助電極層２９ａ2は、第２の端面１２ｆのみに露出するように形成されていてもよい。また、第２の引出電極部２８ａ2もまた第２の端面１２ｆのみに露出するように形成されていてもよい。この場合、第２の端面１２ｆにおいては、第２の引出電極部２８ａ2だけでなく第２の補助電極層２９ａ2が露出している。よって、めっき処理により第２の端面１２ｆのみに第２のＣｕめっき層３４ｂを形成しやすい。
また、第２の端面１２ｆから第１の主面１２ａ及び第２の主面１２ｂに回り込むように第２のＣｕめっき層３４ｂを形成する場合には、第２の補助電極層２９ａ2は、第１の主面１２ａ及び第２の主面１２ｂのみに露出するように形成されていてもよい。つまり、第１の主面側外層部２０ａにおいて第１の主面１２ａに露出する第２の補助電極層２９ａ2及び第２の主面側外層部２０ｂにおいて第２の主面１２ｂに露出する第２の補助電極層２９ａ2が設けられていればよい。
さらには、第２の補助電極層２９ａ2は、第１の側面１２ｃ及び第２の側面１２ｄにおいては露出されていないが、第２の端面１２ｆ、第１の主面１２ａ及び第２の主面１２ｂのみに露出するように形成されていてもよい。この場合、第２の端面１２ｆから第１の主面１２ａ及び第２の主面１２ｂに回り込む第２のＣｕめっき層３４ｂを形成しやすい。
同様に、第２の内部電極層１６ｂの第３の引出電極部２８ｂ1だけでなく第３の補助電極層２９ｂ1が、第１の側面１２ｃにおいて露出している。よって、めっき処理により第１の側面１２ｃにわたる第５のＣｕめっき層３４ｃを形成しやすい。また、本実施の形態では、第１の主面１２ａ及び第２の主面１２ｂに露出する第３の補助電極層２９ｂ1が設けられているため、めっき処理により第１の主面１２ａ及び第２の主面１２ｂに第５のＣｕめっき層３４ｃを形成しやすい。
なお、第３の補助電極層２９ｂ1は、第１の側面１２ｃのみに露出するように形成されていてもよい。この場合、めっき処理により第１の側面１２ｃに第５のＣｕめっき層３４ｃを形成しやすい。
また、第１の側面１２ｃから第１の主面１２ａ及び第２の主面１２ｂに回り込むように第５のＣｕめっき層３４ｃを形成する場合には、第３の補助電極層２９ｂ1は、第１の主面１２ａ及び第２の主面１２ｂのみに露出するように形成されていてもよい。つまり、第１の主面側外層部２０ａにおいて第１の主面１２ａに露出する第３の補助電極層２９ｂ1及び第２の主面側外層部２０ｂにおいて第２の主面１２ｂに露出する第３の補助電極層２９ｂ1が設けられていればよい。
同様に、第２の内部電極層１６ｂの第４の引出電極部２８ｂ2だけでなく第４の補助電極層２９ｂ2が、第２の側面１２ｄにおいて露出している。よって、めっき処理により第２の側面１２ｄにわたる第６のＣｕめっき層３４ｄを形成しやすい。また、本実施の形態では、第１の主面１２ａ及び第２の主面１２ｂに露出する第４の補助電極層２９ｂ2が設けられているため、めっき処理により第１の主面１２ａ及び第２の主面１２ｂに第６のＣｕめっき層３４ｄを形成しやすい。
なお、第４の補助電極層２９ｂ2は、第２の側面１２ｄのみに露出するように形成されていてもよい。この場合、めっき処理により第２の側面１２ｄに第６のＣｕめっき層３４ｄを形成しやすい。
また、第２の側面１２ｄから第１の主面１２ａ及び第２の主面１２ｂに回り込むように第６のＣｕめっき層３４ｄを形成する場合には、第４の補助電極層２９ｂ2は、第１の主面１２ａ及び第２の主面１２ｂのみに露出するように形成されていてもよい。つまり、第１の主面側外層部２０ａにおいて第１の主面１２ａに露出する第４の補助電極層２９ｂ2及び第２の主面側外層部２０ｂにおいて第２の主面１２ｂに露出する第４の補助電極層２９ｂ2が設けられていればよい。
また、補助電極層２９ａ1、２９ａ2、２９ｂ1、２９ｂ2が設けられることにより、３端子型積層セラミックコンデンサ１００内において、積層体１２のセラミック層１４よりも靭性が高い金属割合を高めることができる。その結果、３端子型積層セラミックコンデンサ１００の機械的強度を向上させることができ、３端子型積層セラミックコンデンサ１００にクラックや割れが入ることを抑制することができる。
補助電極層２９ａ1、２９ａ2、２９ｂ1、２９ｂ2は、例えば、内部電極層１６と同様に、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
補助電極層２９ａ1、２９ａ2、２９ｂ1、２９ｂ2のそれぞれの厚みは、例えば、０．２μｍ以上３．０μｍ以下であることが好ましい。
第２の内部電極層１６ｂと第１の補助電極層２９ａ1及び第２の補助電極層２９ａ2それぞれとの間隔の長さ方向ｚのＬ寸法が０．０４ｍｍ以上であることが好ましい。また、第１の内部電極層１６ａと第３の補助電極層２９ｂ1及び第４の補助電極層２９ｂ2それぞれとの間隔の幅方向ｙのＬ寸法が０．０４ｍｍ以上であることが好ましい。
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側、ならびに第１の側面１２ｃ側および第２の側面１２ｄ側には、外部電極３０が配置される。外部電極３０は、第１の外部電極３０ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃおよび第４の外部電極３０ｄを有する。
積層体１２の第１の端面１２ｅには、第１の外部電極３０ａが配置される。第１の外部電極３０ａは、積層体１２の第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように配置される。また、第１の外部電極３０ａは、積層体１２の第１の端面１２ｅにおいて露出している第１の内部電極層１６ａの第１の引出電極部２８ａ1及び第１の補助電極層２９ａ1に電気的に接続されている。なお、第１の外部電極３０ａは、積層体１２の第１の端面１２ｅ上のみに配置されてもよい。
積層体１２の第２の端面１２ｆには、第２の外部電極３０ｂが配置される。第２の外部電極３０ｂは、積層体１２の第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように配置される。また、第２の外部電極３０ｂは、積層体１２の第２の端面１２ｆにおいて露出している第１の内部電極層１６ａの第２の引出電極部２８ａ2及び第２の補助電極層２９ａ2に電気的に接続されている。なお、第２の外部電極３０ｂは、積層体１２の第２の端面１２ｆ上のみに配置されてもよい。
積層体１２の第１の側面１２ｃには、第３の外部電極３０ｃが配置される。第３の外部電極３０ｃは、第１の側面１２ｃから延伸して第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置される。第３の外部電極３０ｃは、積層体１２の第１の側面１２ｃにおいて露出している第２の内部電極層１６ｂの第３の引出電極部２８ｂ1及び第３の補助電極層２９ｂ1に電気的に接続されている。
積層体１２の第２の側面１２ｄには、第４の外部電極３０ｄが配置される。第４の外部電極３０ｄは、第２の側面１２ｄから延伸して第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置される。第４の外部電極３０ｄは、積層体１２の第２の側面１２ｄにおいて露出している第２の内部電極層１６ｂの第４の引出電極部２８ｂ2及び第４の補助電極層２９ｂ2に電気的に接続されている。
具体的に、外部電極３０は、めっき層から構成されている。本実施の形態では、外部電極３０は、下層のＣｕめっき層３４と、上層のＣｕめっき層３５と、外側めっき層３６とを含む。なお、外側めっき層３６は省略されてもよい。
第１の外部電極３０ａは、第１のＣｕめっき層３４ａと、第１のＣｕめっき層３４ａの上に配置される第３のＣｕめっき層３５ａと、第３のＣｕめっき層３５ａの上に配置される第１の外側めっき層３６ａとを含む。第１の外部電極３０ａは下地電極層を含まず、第１のＣｕめっき層３４ａは積層体１２上に直接に形成される。
第２の外部電極３０ｂは、第２のＣｕめっき層３４ｂと、第２のＣｕめっき層３４ｂの上に配置される第４のＣｕめっき層３５ｂと、第４のＣｕめっき層３５ｂの上に配置される第２の外側めっき層３６ｂとを含む。第２の外部電極３０ｂは下地電極層を含まず、第２のＣｕめっき層３４ｂは積層体１２上に直接に形成される。
第３の外部電極３０ｃは、第５のＣｕめっき層３４ｃと、第５のＣｕめっき層３４ｃの上に配置される第７のＣｕめっき層３５ｃと、第７のＣｕめっき層３５ｃの上に配置される第３の外側めっき層３６ｃとを含む。第３の外部電極３０ｃは下地電極層を含まず、第５のＣｕめっき層３４ｃは積層体１２上に直接に形成される。
第４の外部電極３０ｄは、第６のＣｕめっき層３４ｄと、第６のＣｕめっき層３４ｄの上に配置される第８のＣｕめっき層３５ｄと、第８のＣｕめっき層３５ｄの上に配置される第４の外側めっき層３６ｄとを含む。第４の外部電極３０ｄは下地電極層を含まず、第６のＣｕめっき層３４ｄは積層体１２上に直接に形成される。
（２－１）第１のＣｕめっき層及び第２のＣｕめっき層
第１のＣｕめっき層３４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａの一部、第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部を覆うように形成される。この場合、第１のＣｕめっき層３４ａは、第１の内部電極層１６ａの第１の引出電極部２８ａ1及び第１の補助電極層２９ａ1と電気的に接続される。
第２のＣｕめっき層３４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａの一部、第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部を覆うように形成される。この場合、第２のＣｕめっき層３４ｂは、第１の内部電極層１６ａの第２の引出電極部２８ａ2及び第２の補助電極層２９ａ2と電気的に接続される。
なお、第１のＣｕめっき層３４ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２のＣｕめっき層３４ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
第１のＣｕめっき層３４ａのうちの第１の端面１２ｅ側の任意の２以上の第１正方形領域４０ａ（図１６）及び第２のＣｕめっき層３４ｂのうちの第２の端面１２ｆ側の任意の２以上の第２正方形領域４０ｂ（図１６）それぞれにおけるＣｕ粒子の平均個数が１．５個以下である。第１正方形領域４０ａ及び第２正方形領域４０ｂはそれぞれ１辺が２μｍの正方形の領域である。
第１正方形領域４０ａ及び第２正方形領域４０ｂにおけるＣｕ粒子の平均個数の算出方法は第１の実施の形態と同様である。
第１のＣｕめっき層３４ａの第１正方形領域４０ａ及び第２のＣｕめっき層３４ｂの第２正方形領域４０ｂでのＣｕ粒の平均個数が１．５個以下であるため、第１のＣｕめっき層３４ａと第１の内部電極層１６ａとの固着面積及び第２のＣｕめっき層３４ｂと第１の内部電極層１６ａとの固着面積が増える。そのため、第１のＣｕめっき層３４ａと第１の内部電極層１６ａとの固着力及び第２のＣｕめっき層３４ｂと第１の内部電極層１６ａとの固着力を向上することができ、結果として、第１のＣｕめっき層３４ａを含む第１の外部電極３０ａと第１の内部電極層１６ａとの固着力及び第２のＣｕめっき層３４ｂを含む第２の外部電極３０ｂと第１の内部電極層１６ａとの固着力の向上を達成できる。さらに、当該固着部分を含む領域でのＥＳＲを低くすることができる。
第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂそれぞれのＣｕの含有率は６０％以上であることが好ましい。Ｃｕの含有率が６０％以上であることにより、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂから第１の内部電極層１６ａへＣｕが十分に拡散しており、第１のＣｕめっき層３４ａと第１の内部電極層１６ａとの固着力及び第２のＣｕめっき層３４ｂと第１の内部電極層１６ａとの固着力を向上することができる。
第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂそれぞれにおけるＣｕ含有率の算出方法は第１の実施の形態で説明した通りである。
ここで、第１のＣｕめっき層３４ａにおいて、第１の端面１２ｅに隣接してＮｉが拡散している領域を第１Ｎｉ拡散領域とする。第１Ｎｉ拡散領域は、長さ方向ｚにおいて前記第１長さの２／５以下の長さを有することが好ましい。また、第２のＣｕめっき層３４ｂにおいて、第２の端面１２ｆに隣接してＮｉが拡散している領域を第２Ｎｉ拡散領域とする。第２Ｎｉ拡散領域は、長さ方向ｚにおいて前記第２長さの２／５以下の長さを有することが好ましい。
これにより、第１のＣｕめっき層３４ａと第３のＣｕめっき層３５ａとの界面及び第２のＣｕめっき層３４ｂと第４のＣｕめっき層３５ｂとの界面付近においてＣｕ含有率を高めることができるため、第１のＣｕめっき層３４ａと第３のＣｕめっき層３５ａとの固着力及び第２のＣｕめっき層３４ｂと第４のＣｕめっき層３５ｂとの固着力を向上することができる。
第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂそれぞれの厚みは、例えば２μｍ以上１５μｍ以下である。
第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂそれぞれは、ガラス成分を含まないことが好ましい。
第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂそれぞれの単位面積当たりの金属割合は、９９体積％であることが好ましい。
（２－２）第３のＣｕめっき層及び第４のＣｕめっき層
第３のＣｕめっき層３５ａは第１のＣｕめっき層３４ａを覆うように第１のＣｕめっき層３４ａの上に配置される。第４のＣｕめっき層３５ｂは第２のＣｕめっき層３４ｂを覆うように第２のＣｕめっき層３４ｂの上に配置される。
第３のＣｕめっき層３５ａのうちの第１の端面１２ｅ側の任意の２以上の第３正方形領域４１ａ及び第４のＣｕめっき層３５ｂのうちの第２の端面１２ｆ側の任意の２以上の第４正方形領域４１ｂそれぞれにおけるＣｕ粒子の平均個数が１．５個よりも多い。第３正方形領域４１ａ及び第４正方形領域４１ｂはそれぞれ１辺が２μｍの正方形の領域である。
第３正方形領域４１ａ及び第４正方形領域４１ｂそれぞれにおけるＣｕ粒子の平均個数の算出方法は第１正方形領域４０ａの場合と同様である。
第３のＣｕめっき層３５ａの第３正方形領域４１ａ及び第４のＣｕめっき層３５ｂの第４正方形領域４１ｂのＣｕ粒の個数が１．５個よりも多いため、第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂの機械的強度を向上することができる。よって、第３のＣｕめっき層３５ａを含む第１の外部電極３０ａの機械的強度及び第４のＣｕめっき層３５ｂを含む第２の外部電極３０ｂの機械的強度を向上することができる。
このように第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂのＣｕ粒の数を抑制する一方、第３のＣｕめっき層３５ａのＣｕ粒の数及び第４のＣｕめっき層３５ｂのＣｕ粒の数を第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂよりも多くすることにより、第１の外部電極３０ａ及び第２の外部電極３０ｂ全体として第１の内部電極層１６ａとの固着力の向上及びＥＳＲの低下を達成することができるとともに、機械的強度を高めることができる。
第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂ中のＣｕの含有率は９５％以上であることが好ましい。第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂ中のＣｕの含有率が９５％以上であると、第１のＣｕめっき層３４ａと第３のＣｕめっき層３５ａとの固着力及び第２のＣｕめっき層３４ｂと第４のＣｕめっき層３５ｂとの固着力が向上する。これにより、第３のＣｕめっき層３５ａの第１のＣｕめっき層３４ａからの剥がれの抑制及び第４のＣｕめっき層３５ｂの第２のＣｕめっき層３４ｂからの剥がれの抑制を達成できるとともに、第１の外部電極３０ａ及び第２の外部電極３０ｂの絶縁抵抗の上昇の抑制を達成することができる。
第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂそれぞれの厚みは、例えば２μｍ以上１５μｍ以下である。
第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂそれぞれは、ガラス成分を含まないことが好ましい。
第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂそれぞれの単位面積当たりの金属割合は、９９体積％であることが好ましい。
（２－３）第１の外側めっき層及び第２の外側めっき層
第１の外側めっき層３６ａは第３のＣｕめっき層３５ａの上に配置される。第２の外側めっき層３６ｂは第４のＣｕめっき層３５ｂの上に配置される。第１の外側めっき層３６ａ及び第２の外側めっき層３６ｂの構成は第１の実施の形態と同様である。
（２－４）第５のＣｕめっき層及び第６のＣｕめっき層
第５のＣｕめっき層３４ｃは、積層体１２の第１の側面１２ｃの表面に配置され、第１の側面１２ｃから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部を覆うように形成される。この場合、第５のＣｕめっき層３４ｃは、第２の内部電極層１６ｂの第３の引出電極部２８ｂ1及び第３の補助電極層２９ｂ1と電気的に接続される。
第６のＣｕめっき層３４ｄは、積層体１２の第２の側面１２ｄの表面に配置され、第２の側面１２ｄから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部を覆うように形成される。この場合、第６のＣｕめっき層３４ｄは、第２の内部電極層１６ｂの第４の引出電極部２８ｂ2及び第４の補助電極層２９ｂ2と電気的に接続される。
以上のように第１ないし第４の引出電極部２８ａ1、２８ａ2、２８ｂ1、２８ｂ2を設けることにより、低ＥＳＬ（等価直列インダクタンス）を実現することができる。
なお、第５のＣｕめっき層３４ｃは、積層体１２の第１の側面１２ｃの表面のみに配置されてもよいし、第６のＣｕめっき層３４ｄは、積層体１２の第２の側面１２ｄの表面にのみ配置されてもよい。
第５のＣｕめっき層３４ｃのうちの第１の側面１２ｃ側の任意の２以上の第５正方形領域４０ｃ（図１６）及び第６のＣｕめっき層３４ｄのうちの第２の側面１２ｄ側の任意の２以上の第６正方形領域４０ｄ（図１６）それぞれにおけるＣｕ粒子の平均個数が１．５個以下である。第５正方形領域４０ｃ及び第６正方形領域４０ｄはそれぞれ１辺が２μｍの正方形の領域である。
第５正方形領域４０ｃ及び第６正方形領域４０ｄにおけるＣｕ粒子の平均個数の算出方法は第１の実施の形態と同様の趣旨であるので説明を省略する。
第５のＣｕめっき層３４ｃの第５正方形領域４０ｃ及び第６のＣｕめっき層３４ｄの第６正方形領域４０ｄでのＣｕ粒の平均個数が１．５個以下であるため、第５のＣｕめっき層３４ｃと第２の内部電極層１６ｂとの固着面積及び第６のＣｕめっき層３４ｄと第２の内部電極層１６ｂとの固着面積が増える。そのため、第５のＣｕめっき層３４ｃと第２の内部電極層１６ｂとの固着力及び第６のＣｕめっき層３４ｄと第２の内部電極層１６ｂとの固着力を向上することができ、結果として、第５のＣｕめっき層３４ｃを含む第３の外部電極３０ｃと第２の内部電極層１６ｂとの固着力及び第６のＣｕめっき層３４ｄを含む第４の外部電極３０ｄと第２の内部電極層１６ｂとの固着力の向上を達成できる。さらに、当該固着部分を含む領域でのＥＳＲを低くすることができる。
第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄそれぞれのＣｕの含有率は６０％以上であることが好ましい。Ｃｕの含有率が６０％以上であることにより、第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄから第２の内部電極層１６ｂへＣｕが十分に拡散しており、第５のＣｕめっき層３４ｃと第２の内部電極層１６ｂとの固着力及び第６のＣｕめっき層３４ｄと第２の内部電極層１６ｂとの固着力を向上することができる。
第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄそれぞれにおけるＣｕ含有率の算出方法は、第１の実施の形態で説明したものと同様の趣旨であるので説明を省略する。
ここで、第５のＣｕめっき層３４ｃにおいて、第１の側面１２ｃに隣接してＮｉが拡散している領域を第５Ｎｉ拡散領域とする。第５Ｎｉ拡散領域は、幅方向ｙにおいて前記第５長さの２／５以下の長さを有することが好ましい。また、第６のＣｕめっき層３４ｄにおいて、第２の側面１２ｄに隣接してＮｉが拡散している領域を第６Ｎｉ拡散領域とする。第６Ｎｉ拡散領域は、幅方向ｙにおいて前記第６長さの２／５以下の長さを有することが好ましい。
これにより、第５のＣｕめっき層３４ｃと第７のＣｕめっき層３５ｃとの界面及び第６のＣｕめっき層３４ｄと第８のＣｕめっき層３５ｄとの界面付近においてＣｕ含有率を高めることができるため、第５のＣｕめっき層３４ｃと第７のＣｕめっき層３５ｃとの固着力及び第６のＣｕめっき層３４ｄと第８のＣｕめっき層３５ｄとの固着力を向上することができる。
第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄそれぞれの厚みは、例えば２μｍ以上１５μｍ以下である。
第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄそれぞれは、ガラス成分を含まないことが好ましい。
第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄそれぞれの単位面積当たりの金属割合は、９９体積％であることが好ましい。
（２－５）第７のＣｕめっき層及び第８のＣｕめっき層
第７のＣｕめっき層３５ｃは第５のＣｕめっき層３４ｃを覆うように第５のＣｕめっき層３４ｃの上に配置される。第８のＣｕめっき層３５ｄは第６のＣｕめっき層３４ｄを覆うように第６のＣｕめっき層３４ｄの上に配置される。
第７のＣｕめっき層３５ｃのうちの第１の側面１２ｃ側の任意の２以上の第７正方形領域４１ｃ及び第８のＣｕめっき層３５ｄのうちの第２の側面１２ｄ側の任意の２以上の第８正方形領域４１ｄそれぞれにおけるＣｕ粒子の平均個数が１．５個よりも多い。第７正方形領域４１ｃ及び第８正方形領域４１ｄはそれぞれ１辺が２μｍの正方形の領域である。
第７正方形領域４１ｃ及び第８正方形領域４１ｄそれぞれにおけるＣｕ粒子の平均個数の算出方法は第１正方形領域４０ａの場合と同様である。
第７のＣｕめっき層３５ｃの第７正方形領域４１ｃ及び第８のＣｕめっき層３５ｄの第８正方形領域４１ｄのＣｕ粒の個数が１．５個よりも多いため、第７のＣｕめっき層３５ｃ及び第８のＣｕめっき層３５ｄの機械的強度を向上することができる。よって、第７のＣｕめっき層３５ｃを含む第３の外部電極３０ｃの機械的強度及び第８のＣｕめっき層３５ｄを含む第４の外部電極３０ｄの機械的強度を向上することができる。
このように第７のＣｕめっき層３５ｃ及び第８のＣｕめっき層３５ｄのＣｕ粒の数を抑制する一方、第７のＣｕめっき層３５ｃのＣｕ粒の数及び第８のＣｕめっき層３５ｄのＣｕ粒の数を第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄよりも多くすることにより、第３の外部電極３０ｃ及び第４の外部電極３０ｄ全体として第２の内部電極層１６ｂとの固着力の向上及びＥＳＲの低下を達成することができるとともに、機械的強度を高めることができる。
第７のＣｕめっき層３５ｃ及び第８のＣｕめっき層３５ｄ中のＣｕの含有率は９５％以上であることが好ましい。第７のＣｕめっき層３５ｃ及び第８のＣｕめっき層３５ｄ中のＣｕの含有率が９５％以上であると、第５のＣｕめっき層３４ｃと第７のＣｕめっき層３５ｃとの固着力及び第６のＣｕめっき層３４ｄと第８のＣｕめっき層３５ｄとの固着力が向上する。これにより、第７のＣｕめっき層３５ｃの第５のＣｕめっき層３４ｃからの剥がれの抑制及び第８のＣｕめっき層３５ｄの第６のＣｕめっき層３４ｄからの剥がれの抑制を達成できるとともに、第３の外部電極３０ｃ及び第４の外部電極３０ｄの絶縁抵抗の上昇の抑制を達成することができる。
第７のＣｕめっき層３５ｃ及び第８のＣｕめっき層３５ｄそれぞれの厚みは、例えば２μｍ以上１５μｍ以下である。
第７のＣｕめっき層３５ｃ及び第８のＣｕめっき層３５ｄそれぞれは、ガラス成分を含まないことが好ましい。
第７のＣｕめっき層３５ｃ及び第８のＣｕめっき層３５ｄそれぞれの単位面積当たりの金属割合は、９９体積％であることが好ましい。
（２－６）第３の外側めっき層及び第４の外側めっき層
第３の外側めっき層３６ｃは第７のＣｕめっき層３５ｃの上に配置される。第４の外側めっき層３６ｄは第８のＣｕめっき層３５ｄの上に配置される。第３の外側めっき層３６ｃ及び第８のＣｕめっき層３５ｄの構成は第１の実施の形態と同様である。
（３）３端子型積層セラミックコンデンサの寸法
積層体１２、第１の外部電極３０ａないし第４の外部電極３０ｄを含む３端子型積層セラミックコンデンサ１００の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極３０ａないし第４の外部電極３０ｄを含む３端子型積層セラミックコンデンサ１００の高さ方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極３０ａないし第４の外部電極３０ｄを含む３端子型積層セラミックコンデンサ１００の幅方向ｙの寸法をＷ寸法とする。
３端子型積層セラミックコンデンサ１００の寸法は、特に限定されないが、長さ方向ｚのＬ寸法が１．０ｍｍ以上３．２ｍｍ以下、幅方向ｙのＷ寸法が０．５ｍｍ以上２．５ｍｍ以下、高さ方向ｘのＴ寸法が０．３ｍｍ以上２．５ｍｍ以下である。なお、３端子型積層セラミックコンデンサ１００の寸法は、マイクロスコープにより測定することができる。
２． ３端子型積層セラミックコンデンサの製造方法
次に、３端子型積層セラミックコンデンサの製造方法の一例について説明する。
まず、セラミック層用の誘電体シート、内部電極層用の導電性ペーストおよび補助電極層用の導電性ペーストが準備される。誘電体シート、内部電極層用の導電性ペーストおよび補助電極層用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってよい。
そして、誘電体シート上に、内部電極層用の導電性ペーストおよび補助電極層用の導電性ペーストが、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層のパターン、第３の補助電極層及び第４の補助電極層のパターンが形成された誘電体シート、および第２の内部電極層のパターン、第１の補助電極層及び第２の補助電極層のパターンが形成された誘電体シートが準備される。より具体的には、第１の内部電極層を印刷するためのスクリーン版と、第２の内部電極層を印刷するためのスクリーン版を別々に準備し、２種類のスクリーン版をそれぞれ別々に印刷できる印刷機を使用して、各内部電極層のパターンを印刷することができる。
また、誘電体シートに関しては、外層部に補助電極層を形成する場合には、補助電極層のパターンが印刷されており内部電極層のパターンが印刷されていない外層用の誘電体シートが準備される。また、外層部に補助電極層を形成しない場合には、内部電極層のパターン及び補助電極層のパターンが印刷されていない外層用の誘電体シートが準備される。
続いて、外層用の誘電体シートが所定枚数積層されることにより、第２の主面側の第２の主面側外層部となる部分が形成される。そして、第２の主面側外層部となる部分の上に第１の内部電極層のパターン、第３の補助電極層及び第４の補助電極層のパターンが印刷された誘電体シート、および第２の内部電極層のパターン、第３の補助電極層及び第４の補助電極層のパターンが印刷された誘電体シートを本発明の構造となるように順次積層されることにより、内層部となる部分が形成される。この内層部となる部分の上に、外層用の誘電体シートが所定枚数積層されることにより、第１の主面側の第１の主面側外層部となる部分が形成される。これにより、積層シートが作製される。
次に、積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。
そして、積層ブロックを所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。
続いて、切り出された積層チップが焼成されることにより、積層体が作製される。焼成温度は、セラミック層や内部電極層の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
積層体１２の第１の主面１２ａ、第２の主面１２ｂ、第１の端面１２ｅ、第２の端面１２ｆ、第１の側面１２ｃ、第２の側面１２ｄの所定の部分にめっき処理を施し、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂを形成する。具体的に、めっき処理により、第１の端面１２ｅ、第１の側面１２ｃ、第２の側面１２ｄにおいて露出している第１の内部電極層１６ａ及び第１の主面１２ａ、第２の主面１２ｂ、第１の端面１２ｅ、第１の側面１２ｃ、第２の側面１２ｄに露出している第１の補助電極層２９ａ1上に第１のＣｕめっき層３４ａを形成する。また、第２の端面１２ｆ、第１の側面１２ｃ、第２の側面１２ｄにおいて露出している第２の内部電極層１６ｂ及び第１の主面１２ａ、第２の主面１２ｂ、第２の端面１２ｆ、第１の側面１２ｃ、第２の側面１２ｄに露出している第２の補助電極層２９ａ2上に第２のＣｕめっき層３４ｂを形成する。
同様に、積層体１２の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃ及び第２の側面１２ｄの所定の部分にめっき処理を施し、第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄを形成する。具体的に、めっき処理により、第１の側面１２ｃにおいて露出している第２の内部電極層１６ｂ及び第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃに露出している第３の補助電極層２９ｂ1上に第５のＣｕめっき層３４ｃを形成し、第２の側面１２ｄにおいて露出している第２の内部電極層１６ｂ及び第１の主面１２ａ、第２の主面１２ｂ、第２の側面１２ｄに露出している第４の補助電極層２９ｂ2上に第６のＣｕめっき層３４ｄを形成する。
めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。但し、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。
第１のＣｕめっき層３４ａ、第２のＣｕめっき層３４ｂ、第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄを形成した後、積層体１２を６００℃以上９００℃以下で熱処理する。熱処理は、窒素雰囲気において、実測でのピーク温度が７００℃以上８００℃以下に維持された状態で１分以上５分以下で行われる。本実施の形態では、熱処理は連続式の熱処理炉を用いて行われる。
熱処理を行うことにより、第１のＣｕめっき層３４ａの第１正方形領域４０ａ、第２のＣｕめっき層３４ｂの第２正方形領域４０ｂ、第５のＣｕめっき層３４ｃの第５正方形領域４０ｃ及び第６のＣｕめっき層３４ｄの第６正方形領域４０ｄでのＣｕ粒の平均個数を１．５個以下にすることができる。前記熱処理では、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂの金属（Ｃｕ等）と第１の内部電極層１６ａの金属（Ｎｉ等）とが相互拡散され、第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄの金属（Ｃｕ等）と第２の内部電極層１６ｂの金属（Ｎｉ等）とが相互拡散される。これにより、第１のＣｕめっき層３４ａと第１の内部電極層１６ａとの固着力、第２のＣｕめっき層３４ｂと第１の内部電極層１６ａとの固着力、第５のＣｕめっき層３４ｃと第２の内部電極層１６ｂとの固着力、第６のＣｕめっき層３４ｄと第２の内部電極層１６ｂとの固着力を向上することができるとともに、当該固着部分を含む領域でのＥＳＲを低くすることができる。
熱処理の温度を６００℃未満とすると、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂと第１の内部電極層１６ａとの固着力、第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄと第２の内部電極層１６ｂとの固着力が不十分となり、ＥＳＲが高くなる。また、熱処理の温度を９００℃より高くすると、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂから第１の内部電極層１６ａへのＣｕ原子の拡散、第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄから第２の内部電極層１６ｂへのＣｕ原子の拡散が過剰となる。これにより、第１のＣｕめっき層３４ａ、第２のＣｕめっき層３４ｂ、第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄ中に空隙が生じ、当該空隙に水分が入り込み耐湿性が低下する。
次に、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂの表面に、めっき処理により第３のＣｕめっき層３５ａ及び第２のＣｕめっき層３５ｂを形成する。同様に、第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄの表面に、めっき処理により第７のＣｕめっき層３５ｃ及び第８のＣｕめっき層３５ｄを形成する。ここでのめっき処理は、第１のＣｕめっき層３４ａ、第２のＣｕめっき層３４ｂ、第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄを形成する場合と同様である。ただし、めっき処理後に熱処理は行わない。
さらに、第１のＣｕめっき層３４ａ及び第２のＣｕめっき層３４ｂと第３のＣｕめっき層３５ａ及び第４のＣｕめっき層３５ｂとを覆うように、前述と同様のめっき処理により第１の外側めっき層３６ａ及び第２の外側めっき層３６ｂが形成される。また、第５のＣｕめっき層３４ｃ及び第６のＣｕめっき層３４ｄと第７のＣｕめっき層３５ｃ及び第８のＣｕめっき層３５ｄとを覆うように、前述と同様のめっき処理により第３の外側めっき層３６ｃ及び第４の外側めっき層３６ｄが形成される。本実施の形態では、Ｎｉめっきによる下層めっき層及びＳｎめっきによる上層めっき層が順に積層されることにより第１の外側めっき層３６ａ、第２の外側めっき層３６ｂ、第３の外側めっき層３６ｃ及び第４の外側めっき層３６ｄが形成される。
上述のようにして、本実施の形態にかかる３端子型積層セラミックコンデンサ１００が製造される。
本実施の形態において、少なくとも第１の端面１２ｅに露出する第１の引出電極部２８ａ1により第１のＣｕめっき層３４ａと第１の内部電極層１６ａとの固着力を確保できるのであれば、第１の補助電極層２９ａ1を省略することができる。同様に、少なくとも第２の端面１２ｆに露出する第２の引出電極部２８ａ2により第２のＣｕめっき層３４ｂと第１の内部電極層１６ａとの固着力を確保できるのであれば、第２の補助電極層２９ａ2を省略することができる。同様に、少なくとも第１の側面１２ｃに露出する第３の引出電極部２８ｂ1により第５のＣｕめっき層３４ｃと第２の内部電極層１６ｂとの固着力を確保できるのであれば、第３の補助電極層２９ｂ1を省略することができる。同様に、少なくとも第２の側面１２ｄに露出する第４の引出電極部２８ｂ2により第６のＣｕめっき層３４ｄと第２の内部電極層１６ｂとの固着力を確保できるのであれば、第４の補助電極層２９ｂ2を省略することができる。
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想および目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
＜１＞
複数の積層されたセラミック層を有し、高さ方向に相対する第１の主面および第２の主面と、前記高さ方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記高さ方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面とを有する積層体と、
前記複数のセラミック層上に配置され、前記第１の端面に引き出された複数の第１の内部電極層と、
前記複数のセラミック層上に配置され、前記第２の端面に引き出された複数の第２の内部電極層と、
前記第１の端面上に配置されており、前記第１の内部電極層に接続される第１の外部電極と、
前記第２の端面上に配置されており、前記第２の内部電極層に接続される第２の外部電極と、を備え、
前記第１の外部電極は、第１のＣｕめっき層と、前記第１のＣｕめっき層上に配置される第３のＣｕめっき層と、を有し、
前記第２の外部電極は、第２のＣｕめっき層と、前記第２のＣｕめっき層上に配置される第４のＣｕめっき層と、を有し、
前記第１のＣｕめっき層のうちの前記第１の端面側の任意の２以上の第１正方形領域及び前記第２のＣｕめっき層のうちの前記第２の端面側の任意の２以上の第２正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個以下であり、
前記第３のＣｕめっき層のうちの前記第１の端面側の任意の２以上の第３正方形領域及び前記第４のＣｕめっき層のうちの前記第２の端面側の任意の２以上の第４正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個よりも多く、
前記第１ないし第４正方形領域はそれぞれ１辺が２μｍの正方形の領域である、積層セラミック電子部品。
＜２＞
前記第３のＣｕめっき層及び前記第４のＣｕめっき層中のＣｕの含有率は９５％以上である、＜１＞に記載の積層セラミック電子部品。
＜３＞
前記第１のＣｕめっき層及び第２のＣｕめっき層中のＣｕの含有率は６０％以上である、＜１＞又は＜２＞に記載の積層セラミック電子部品。
＜４＞
前記第１のＣｕめっき層の前記第１の端面に隣接してＮｉが拡散している第１Ｎｉ拡散領域は、前記第１のＣｕめっき層の前記第１の端面からの前記長さ方向の厚みである第１長さの２／５以下の長さを有し、
前記第２のＣｕめっき層の前記第２の端面に隣接してＮｉが拡散している第２Ｎｉ拡散領域は、前記第２のＣｕめっき層の前記第２の端面からの前記長さ方向の厚みである第２長さの２／５以下の長さを有する、＜１＞ないし＜３＞のいずれかに記載の積層セラミック電子部品。
＜５＞
複数の積層されたセラミック層を有し、高さ方向に相対する第１の主面および第２の主面と、前記高さ方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記高さ方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面とを有する積層体と、
前記複数のセラミック層上に配置され、前記第１の端面および前記第２の端面に引き出された複数の第１の内部電極層と、
前記複数のセラミック層上に配置され、前記第１の側面および前記第２の側面に引き出された複数の第２の内部電極層と、
前記第１の端面上に配置されており、前記第１の内部電極層に接続される第１の外部電極と、
前記第２の端面上に配置されており、前記第１の内部電極層に接続される第２の外部電極と、
前記第１の側面上に配置され、前記第１の側面から延伸して前記第１の主面の一部および前記第２の主面の一部に配置されており、前記第２の内部電極層に接続される第３の外部電極と、
前記第２の側面上に配置され、前記第２の側面から延伸して前記第１の主面の一部および前記第２の主面の一部に配置されており、前記第２の内部電極層に接続される第４の外部電極と、を備え、
前記第１の外部電極は、第１のＣｕめっき層と、前記第１のＣｕめっき層上に配置される第３のＣｕめっき層と、を有し、
前記第２の外部電極は、第２のＣｕめっき層と、前記第２のＣｕめっき層上に配置される第４のＣｕめっき層と、を有し、
前記第１のＣｕめっき層のうちの前記第１の端面側の任意の２以上の第１正方形領域及び前記第２のＣｕめっき層のうちの前記第２の端面側の任意の２以上の第２正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個以下であり、
前記第３のＣｕめっき層のうちの前記第１の端面側の任意の２以上の第３正方形領域及び前記第４のＣｕめっき層のうちの前記第２の端面側の任意の２以上の第４正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個よりも多く、
前記第３の外部電極は、第５のＣｕめっき層と、前記第５のＣｕめっき層上に配置される第７のＣｕめっき層と、を有し、
前記第４の外部電極は、第６のＣｕめっき層と、前記第６のＣｕめっき層上に配置される第８のＣｕめっき層と、を有し、
前記第５のＣｕめっき層のうちの前記第１の端面側の任意の２以上の第５正方形領域及び前記第６のＣｕめっき層のうちの前記第２の端面側の任意の２以上の第６正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個以下であり、
前記第７のＣｕめっき層のうちの前記第１の端面側の任意の２以上の第７正方形領域及び前記第８のＣｕめっき層のうちの前記第２の端面側の任意の２以上の第８正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個よりも多く、
前記第１ないし第８正方形領域はそれぞれ１辺が２μｍの正方形の領域である、積層セラミック電子部品。
＜６＞
前記第３のＣｕめっき層及び前記第４のＣｕめっき層中のＣｕの含有率は９５％以上である、＜５＞に記載の積層セラミック電子部品。
＜７＞
前記第１のＣｕめっき層及び第２のＣｕめっき層中のＣｕの含有率は６０％以上である、＜５＞または＜６＞に記載の積層セラミック電子部品。
＜８＞
前記第１のＣｕめっき層の前記第１の端面に隣接してＮｉが拡散している第１Ｎｉ拡散領域は、前記第１のＣｕめっき層の前記第１の端面からの前記長さ方向の厚みである第１長さの２／５以下の長さを有し、
前記第２のＣｕめっき層の前記第２の端面に隣接してＮｉが拡散している第２Ｎｉ拡散領域は、前記第２のＣｕめっき層の前記第２の端面からの前記長さ方向の厚みである第２長さの２／５以下の長さを有する、＜５＞ないし＜７＞のいずれかに記載の積層セラミック電子部品。
＜９＞
前記第７のＣｕめっき層及び前記第８のＣｕめっき層中のＣｕの含有率は９５％以上である、＜５＞ないし＜８＞のいずれかに記載の積層セラミック電子部品。
＜１０＞
前記第５のＣｕめっき層及び第６のＣｕめっき層中のＣｕの含有率は６０％以上である、＜５＞ないし＜９＞のいずれかに記載の積層セラミック電子部品。
＜１１＞
前記第５のＣｕめっき層の前記第１の側面に隣接してＮｉが拡散している第５Ｎｉ拡散領域は、前記第５のＣｕめっき層の前記第１の側面からの前記幅方向の厚みである第５長さの２／５以下の長さを有し、
前記第６のＣｕめっき層の前記第２の側面に隣接してＮｉが拡散している第６Ｎｉ拡散領域は、前記第６のＣｕめっき層の前記第２の側面からの前記幅方向の厚みである第６長さの２／５以下の長さを有する、＜５＞ないし＜１０＞のいずれかに記載の積層セラミック電子部品。
１０ ：２端子型積層セラミックコンデンサ
１２ ：積層体
１２ａ ：第１の主面
１２ｂ ：第２の主面
１２ｃ ：第１の側面
１２ｄ ：第２の側面
１２ｅ ：第１の端面
１２ｆ ：第２の端面
１４ ：セラミック層
１４ａ ：外層部
１４ｂ ：内層部
１６ ：内部電極層
１６ａ ：第１の内部電極層
１６ｂ ：第２の内部電極層
１８ ：内層部
２０ａ ：第１の主面側外層部
２０ｂ ：第２の主面側外層部
２２ａ ：第１の側面側外層部
２２ｂ ：第２の側面側外層部
２４ａ ：第１の端面側外層部
２４ｂ ：第２の端面側外層部
２６ａ ：第１の対向電極部
２６ｂ ：第２の対向電極部
２７ ：対向電極部
２８ａ ：第１の引出電極部
２８ｂ ：第２の引出電極部
２８ａ１ ：第１の引出電極部
２８ａ２ ：第２の引出電極部
２８ｂ１ ：第３の引出電極部
２８ｂ２ ：第４の引出電極部
２９ ：補助電極層
２９ａ ：第１の補助電極層
２９ｂ ：第２の補助電極層
２９ａ１ ：第１の補助電極層
２９ａ２ ：第２の補助電極層
２９ｂ１ ：第３の補助電極層
２９ｂ２ ：第４の補助電極層
３０ ：外部電極
３０ａ ：第１の外部電極
３０ｂ ：第２の外部電極
３０ｃ ：第３の外部電極
３０ｄ ：第４の外部電極
３４ ：下層のＣｕめっき層
３４ａ～３４ｄ：第１、第２、第５、第６のＣｕめっき層
３５ ：上層のＣｕめっき層
３５ａ～３５ｄ：第３、第４、第７、第８のＣｕめっき層
３６ ：外側めっき層
３６ａ～３６ｄ：第１～第４の外側めっき層
４０ａ～４０ｄ：第１、第２、第５、第６正方形領域
４１ａ～４１ｄ：第３、第４、第７、第８正方形領域
１００ ：３端子型積層セラミックコンデンサ
ｘ ：高さ方向
ｙ ：幅方向
ｚ ：長さ方向

Claims (11)

  1. 複数の積層されたセラミック層を有し、高さ方向に相対する第１の主面および第２の主面と、前記高さ方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記高さ方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面とを有する積層体と、
    前記複数のセラミック層上に配置され、前記第１の端面に引き出された複数の第１の内部電極層と、
    前記複数のセラミック層上に配置され、前記第２の端面に引き出された複数の第２の内部電極層と、
    前記第１の端面上に配置されており、前記第１の内部電極層に接続される第１の外部電極と、
    前記第２の端面上に配置されており、前記第２の内部電極層に接続される第２の外部電極と、を備え、
    前記第１の外部電極は、第１のＣｕめっき層と、前記第１のＣｕめっき層上に配置される第３のＣｕめっき層と、を有し、
    前記第２の外部電極は、第２のＣｕめっき層と、前記第２のＣｕめっき層上に配置される第４のＣｕめっき層と、を有し、
    前記第１のＣｕめっき層のうちの前記第１の端面側の任意の２以上の第１正方形領域及び前記第２のＣｕめっき層のうちの前記第２の端面側の任意の２以上の第２正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個以下であり、
    前記第３のＣｕめっき層のうちの前記第１の端面側の任意の２以上の第３正方形領域及び前記第４のＣｕめっき層のうちの前記第２の端面側の任意の２以上の第４正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個よりも多く、
    前記第１ないし第４正方形領域はそれぞれ１辺が２μｍの正方形の領域である、積層セラミック電子部品。
  2. 前記第３のＣｕめっき層及び前記第４のＣｕめっき層中のＣｕの含有率は９５％以上である、請求項１に記載の積層セラミック電子部品。
  3. 前記第１のＣｕめっき層及び第２のＣｕめっき層中のＣｕの含有率は６０％以上である、請求項１又は２に記載の積層セラミック電子部品。
  4. 前記第１のＣｕめっき層の前記第１の端面に隣接してＮｉが拡散している第１Ｎｉ拡散領域は、前記第１のＣｕめっき層の前記第１の端面からの前記長さ方向の厚みである第１長さの２／５以下の長さを有し、
    前記第２のＣｕめっき層の前記第２の端面に隣接してＮｉが拡散している第２Ｎｉ拡散領域は、前記第２のＣｕめっき層の前記第２の端面からの前記長さ方向の厚みである第２長さの２／５以下の長さを有する、請求項１又は２に記載の積層セラミック電子部品。
  5. 複数の積層されたセラミック層を有し、高さ方向に相対する第１の主面および第２の主面と、前記高さ方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記高さ方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面とを有する積層体と、
    前記複数のセラミック層上に配置され、前記第１の端面および前記第２の端面に引き出された複数の第１の内部電極層と、
    前記複数のセラミック層上に配置され、前記第１の側面および前記第２の側面に引き出された複数の第２の内部電極層と、
    前記第１の端面上に配置されており、前記第１の内部電極層に接続される第１の外部電極と、
    前記第２の端面上に配置されており、前記第１の内部電極層に接続される第２の外部電極と、
    前記第１の側面上に配置され、前記第１の側面から延伸して前記第１の主面の一部および前記第２の主面の一部に配置されており、前記第２の内部電極層に接続される第３の外部電極と、
    前記第２の側面上に配置され、前記第２の側面から延伸して前記第１の主面の一部および前記第２の主面の一部に配置されており、前記第２の内部電極層に接続される第４の外部電極と、を備え、
    前記第１の外部電極は、第１のＣｕめっき層と、前記第１のＣｕめっき層上に配置される第３のＣｕめっき層と、を有し、
    前記第２の外部電極は、第２のＣｕめっき層と、前記第２のＣｕめっき層上に配置される第４のＣｕめっき層と、を有し、
    前記第１のＣｕめっき層のうちの前記第１の端面側の任意の２以上の第１正方形領域及び前記第２のＣｕめっき層のうちの前記第２の端面側の任意の２以上の第２正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個以下であり、
    前記第３のＣｕめっき層のうちの前記第１の端面側の任意の２以上の第３正方形領域及び前記第４のＣｕめっき層のうちの前記第２の端面側の任意の２以上の第４正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個よりも多く、
    前記第３の外部電極は、第５のＣｕめっき層と、前記第５のＣｕめっき層上に配置される第７のＣｕめっき層と、を有し、
    前記第４の外部電極は、第６のＣｕめっき層と、前記第６のＣｕめっき層上に配置される第８のＣｕめっき層と、を有し、
    前記第５のＣｕめっき層のうちの前記第１の端面側の任意の２以上の第５正方形領域及び前記第６のＣｕめっき層のうちの前記第２の端面側の任意の２以上の第６正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個以下であり、
    前記第７のＣｕめっき層のうちの前記第１の端面側の任意の２以上の第７正方形領域及び前記第８のＣｕめっき層のうちの前記第２の端面側の任意の２以上の第８正方形領域それぞれにおけるＣｕ粒子の平均個数が１．５個よりも多く、
    前記第１ないし第８正方形領域はそれぞれ１辺が２μｍの正方形の領域である、積層セラミック電子部品。
  6. 前記第３のＣｕめっき層及び前記第４のＣｕめっき層中のＣｕの含有率は９５％以上である、請求項５に記載の積層セラミック電子部品。
  7. 前記第１のＣｕめっき層及び第２のＣｕめっき層中のＣｕの含有率は６０％以上である、請求項５又は６に記載の積層セラミック電子部品。
  8. 前記第１のＣｕめっき層の前記第１の端面に隣接してＮｉが拡散している第１Ｎｉ拡散領域は、前記第１のＣｕめっき層の前記第１の端面からの前記長さ方向の厚みである第１長さの２／５以下の長さを有し、
    前記第２のＣｕめっき層の前記第２の端面に隣接してＮｉが拡散している第２Ｎｉ拡散領域は、前記第２のＣｕめっき層の前記第２の端面からの前記長さ方向の厚みである第２長さの２／５以下の長さを有する、請求項５又は６に記載の積層セラミック電子部品。
  9. 前記第７のＣｕめっき層及び前記第８のＣｕめっき層中のＣｕの含有率は９５％以上である、請求項５に記載の積層セラミック電子部品。
  10. 前記第５のＣｕめっき層及び第６のＣｕめっき層中のＣｕの含有率は６０％以上である、請求項５又は９に記載の積層セラミック電子部品。
  11. 前記第５のＣｕめっき層の前記第１の側面に隣接してＮｉが拡散している第５Ｎｉ拡散領域は、前記第５のＣｕめっき層の前記第１の側面からの前記幅方向の厚みである第５長さの２／５以下の長さを有し、
    前記第６のＣｕめっき層の前記第２の側面に隣接してＮｉが拡散している第６Ｎｉ拡散領域は、前記第６のＣｕめっき層の前記第２の側面からの前記幅方向の厚みである第６長さの２／５以下の長さを有する、請求項５又は９に記載の積層セラミック電子部品。
JP2022078783A 2022-05-12 2022-05-12 積層セラミック電子部品 Pending JP2023167525A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022078783A JP2023167525A (ja) 2022-05-12 2022-05-12 積層セラミック電子部品
US18/138,206 US20230368976A1 (en) 2022-05-12 2023-04-24 Multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022078783A JP2023167525A (ja) 2022-05-12 2022-05-12 積層セラミック電子部品

Publications (1)

Publication Number Publication Date
JP2023167525A true JP2023167525A (ja) 2023-11-24

Family

ID=88699432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022078783A Pending JP2023167525A (ja) 2022-05-12 2022-05-12 積層セラミック電子部品

Country Status (2)

Country Link
US (1) US20230368976A1 (ja)
JP (1) JP2023167525A (ja)

Also Published As

Publication number Publication date
US20230368976A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
CN111724991B (zh) 层叠陶瓷电容器
JP7092053B2 (ja) 積層セラミックコンデンサ
KR20190011219A (ko) 적층 세라믹 콘덴서
JP7363654B2 (ja) 積層セラミック電子部品
JP2021103711A (ja) 積層セラミック電子部品
JP2017143129A (ja) 積層セラミックコンデンサ
JP7092052B2 (ja) 積層セラミックコンデンサ
JP2021120977A (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装構造
JP2022142215A (ja) 積層セラミックコンデンサ、実装基板および積層セラミックコンデンサの製造方法
KR102003756B1 (ko) 세라믹 콘덴서
JP2017103377A (ja) 積層セラミック電子部品
JP2021086972A (ja) 積層セラミックコンデンサ
US11501920B2 (en) Multilayer ceramic electronic component
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
JP7273373B2 (ja) 積層セラミック電子部品
JP2023167525A (ja) 積層セラミック電子部品
CN216015095U (zh) 层叠陶瓷电容器
CN216015096U (zh) 层叠陶瓷电容器
WO2024018718A1 (ja) 積層セラミック電子部品および積層セラミック電子部品の実装構造
WO2023038032A1 (ja) 電子部品ならびにその実装方法および実装構造
WO2024018720A1 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
US20230386750A1 (en) Multilayer electronic component
CN217035414U (zh) 层叠陶瓷电容器
CN216773071U (zh) 层叠陶瓷电容器