JP2017143129A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2017143129A
JP2017143129A JP2016022549A JP2016022549A JP2017143129A JP 2017143129 A JP2017143129 A JP 2017143129A JP 2016022549 A JP2016022549 A JP 2016022549A JP 2016022549 A JP2016022549 A JP 2016022549A JP 2017143129 A JP2017143129 A JP 2017143129A
Authority
JP
Japan
Prior art keywords
internal electrode
internal
electrode
laminated
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016022549A
Other languages
English (en)
Inventor
宏隆 中澤
Hirotaka Nakazawa
宏隆 中澤
隆司 澤田
Takashi Sawada
隆司 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016022549A priority Critical patent/JP2017143129A/ja
Priority to KR1020170000163A priority patent/KR101950715B1/ko
Priority to CN201710062608.0A priority patent/CN107045936A/zh
Priority to US15/427,123 priority patent/US20170229244A1/en
Publication of JP2017143129A publication Critical patent/JP2017143129A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】高強度な積層セラミックコンデンサを提供する。【解決手段】コンデンサ本体１０は、第１の内部電極１１が積層方向に沿って連続して３枚以上積層された第１の内部電極積層部１１ａと、第２の内部電極１２が積層方向に沿って連続して３枚以上積層された第２の内部電極積層部１２ａとを含む。第２の内部電極積層部１２ａは、積層方向Ｔにおいて第１の内部電極積層部１１ａと対向している。【選択図】図５

Description

本発明は、積層セラミックコンデンサに関する。
従来、種々の電子機器にコンデンサが使用されている。例えば、特許文献１には、内部電極が積層方向Ｔに沿って積層された積層セラミックコンデンサが開示されている。
特開２０１５−１５３７６４号公報
用途によっては、大容量の積層セラミックコンデンサが要求される場合もあるし、小容量の積層セラミックコンデンサが要求される場合もある。積層セラミックコンデンサの容量の調節方法としては、内部電極の積層数を少なくする方法が考えられる。内部電極の積層数を少なくすると、積層セラミックコンデンサの強度が低くなるなどの問題がある。
本発明の主な目的は、高強度な積層セラミックコンデンサを提供することにある。
本発明に係る積層セラミックコンデンサは、コンデンサ本体と、第１の外部電極と、第２の外部電極と、第１の内部電極と、第２の内部電極とを備える。コンデンサ本体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びている。第１及び第２の側面は、長さ方向及び積層方向に沿って延びている。第１及び第２の端面は、幅方向及び積層方向に沿って延びている。第１の外部電極は、第１及び第２の側面並びに第１及び第２の端面の少なくとも一面の上に設けられている。第２の外部電極は、第１及び第２の側面並びに第１及び第２の端面の少なくとも一面の上であって、第１の外部電極が設けられた位置とは異なる位置に設けられている。第１の内部電極は、コンデンサ本体内に配されており、第１の外部電極に接続されている。第２の内部電極は、コンデンサ本体内に配されており、第２の外部電極に接続されている。コンデンサ本体は、第１の内部電極が積層方向に沿って連続して３枚以上積層された第１の内部電極積層部と、第２の内部電極が積層方向に沿って連続して３枚以上積層された第２の内部電極積層部とを含む。第２の内部電極積層部は、積層方向において第１の内部電極積層部と対向している。
本発明に係る積層セラミックコンデンサでは、第１及び第２の内部電極積層部が設けられている。このため、内部電極の層数を少なくすることなく、低容量化することができる。従って、高強度でありつつ、低容量な積層セラミックコンデンサを実現することができる。
本発明に係る積層セラミックコンデンサでは、積層方向において隣り合う第１の内部電極積層部間の距離を第２の内部電極の厚みと積層方向において隣り合う第２の内部電極間の距離との和で除算した値（（積層方向において隣り合う第１の内部電極積層部間の距離）／｛（第２の内部電極の厚み）＋（積層方向において隣り合う第２の内部電極間の距離）｝）が２５以下であることが好ましい。積層方向において隣り合う第２の内部電極積層部間の距離を第１の内部電極の厚みと積層方向において隣り合う第１の内部電極間の距離との和で除算した値（（積層方向において隣り合う第２の内部電極積層部間の距離）／｛（第１の内部電極の厚み）＋（積層方向において隣り合う第１の内部電極間の距離）｝）が２５以下であることが好ましい。この場合、積層セラミックコンデンサ内に構造欠陥が生じることを抑制することができる。
本発明に係る積層セラミックコンデンサでは、積層方向において隣り合う第１の内部電極積層部間の距離と、積層方向において隣り合う第２の内部電極積層部間の距離とが、それぞれ、３１μｍ以下であることが好ましい。この場合、積層セラミックコンデンサ内に構造欠陥が生じることを抑制することができる。
本発明に係る積層セラミックコンデンサでは、コンデンサ本体が、第１の内部電極と第２の内部電極とが積層方向に沿って交互に積層された交互積層部を有することが好ましい。
なお、本発明における交互積層部とは、第１の内部電極積層部と第２の内部電極積層部とが積層方向に沿って隣り合って積層されることにより形成される部分を意味する。本発明における交互積層部には、第１の内部電極と第２の内部電極とが積層方向に沿って隣り合って積層された部分は含まれない。
本発明に係る積層セラミックコンデンサでは、コンデンサ本体の最も第１の主面側に配された内部電極が接続される外部電極は、積層方向において隣り合う内部電極が接続される外部電極と異なっていることが好ましい。この場合、コンデンサ本体の最も第１の主面側に配された内部電極と積層方向において隣り合う内部電極との間で容量が形成される。この積層セラミックコンデンサを第１の主面側を実装面として実装した際は、積層セラミックコンデンサの等価直列インダクタンス（ＥＳＬ）を低くすることができる。
本発明に係る積層セラミックコンデンサでは、コンデンサ本体の最も第２の主面側に配された内部電極が接続される外部電極は、積層方向において隣り合う内部電極が接続される外部電極と異なっていることが好ましい。この場合、コンデンサ本体の最も第２の主面側に配された内部電極と積層方向において隣り合う内部電極との間で容量が形成される。この積層セラミックコンデンサを第２の主面側を実装面として実装した際は、積層セラミックコンデンサの等価直列インダクタンス（ＥＳＬ）を低くすることができる。
本発明に係る積層セラミックコンデンサでは、コンデンサ本体が、第１の内部電極積層部と第２の内部電極積層部とが交互に１１層以上積層された部分を有することが好ましい。
本発明によれば、高強度な積層セラミックコンデンサを提供することができる。
第１の実施形態に係るコンデンサの模式的斜視図である。 図１の線ＩＩ−ＩＩ部分の模式的断面図である。 第１の実施形態に係るコンデンサの模式的断面図である。 第１の実施形態に係るコンデンサの模式的断面図である。 図１の線Ｖ−Ｖ部分の模式的断面図である。 第２の実施形態に係るコンデンサの模式的断面図である。 第３の実施形態に係るコンデンサの模式的断面図である。 第４の実施形態に係るコンデンサの模式的断面図である。 第５の実施形態に係るコンデンサの模式的断面図である。 第６の実施形態に係るコンデンサの模式的断面図である。 第７の実施形態に係るコンデンサの模式的断面図である。 第７の実施形態に係るコンデンサの模式的断面図である。 誘電体層および内部電極の厚み測定法を説明するための模式的断面図である。
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
（第１の実施形態）
図１は、第１の実施形態に係るコンデンサの模式的斜視図である。図２は、図１の線ＩＩ−ＩＩ部分の模式的断面図である。図３は、第１の実施形態に係るコンデンサの模式的断面図である。図４は、第１の実施形態に係るコンデンサの模式的断面図である。図５は、図１の線Ｖ−Ｖ部分の模式的断面図である。
図１〜図５に示すように、コンデンサ１は、コンデンサ本体１０を備えている。コンデンサ本体１０は、略直方体状である。コンデンサ本体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを備えている。第１及び第２の主面１０ａ、１０ｂは、それぞれ、長さ方向Ｌ及び幅方向Ｗに沿って延びている。幅方向Ｗは、長さ方向Ｌに対して垂直である。第１及び第２の側面１０ｃ、１０ｄは、それぞれ、長さ方向Ｌ及び積層方向Ｔに沿って延びている。積層方向Ｔは、長さ方向Ｌ及び幅方向Ｗのそれぞれに対して垂直である。第１及び第２の端面１０ｅ、１０ｆは、それぞれ、幅方向Ｗ及び積層方向Ｔに沿って延びている。コンデンサ本体１０の稜線部及び角部は、面取り状とされていてもよいし、丸められた形状とされていてもよいが、クラックが発生することを抑制する観点からは、丸められた形状を有することが好ましい。
コンデンサ本体１０は、例えば、適宜の誘電体セラミックスにより構成することができる。コンデンサ本体１０は、具体的には、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などを含む誘電体セラミックスにより構成されていてもよい。コンデンサ本体１０には、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などが添加されていてもよい。
コンデンサ本体１０の寸法は、特に限定されないが、コンデンサ本体１０の高さ寸法をＤＴ、長さ寸法をＤＬ、幅寸法をＤＷとしたときに、ＤＴ＜ＤＷ＜ＤＬであることが好ましい。また、ＤＴ＜０．７ｍｍが満たされることが好ましく、０．０５ｍｍ≦ＤＴ＜０．５ｍｍが満たされることがより好ましい。また、０．４ｍｍ≦ＤＬ≦１．２ｍｍであることが好ましい。また、０．３ｍｍ≦ＤＷ≦０．７ｍｍであることが好ましい。
図１、図３及び図４に示すように、コンデンサ１は、第１の外部電極２１，２２，２３と、第２の外部電極２４，２５，２６とを備えている。第１の外部電極２１，２２，２３と、第２の外部電極２４，２５，２６とは、それぞれ、コンデンサ本体１０の第１及び第２の側面１０ｃ、１０ｄ並びに第１の端面１０ｅ、１０ｆの少なくとも一面の上に設けられている。
図３に示すように、本実施形態では、第１の外部電極２１は、第１の側面１０ｃの長さ方向Ｌにおける中央部の上に設けられている。図１に示すように、第１の外部電極２１は、第１の側面１０ｃの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上に跨がって設けられている。図３に示すように、この第１の外部電極２１により、第１の内部電極１１の第１の引き出し部の露出部が覆われている。
第１の外部電極２３は、第２の側面１０ｄの長さ方向ＬのＬ２側の部分の上に設けられている。図１、図３及び図４に示すように、第１の外部電極２３は、第２の側面１０ｄの上から、第１及び第２の主面１０ａ、１０ｂと第２の端面１０ｆのそれぞれの上に跨がって設けられている。図３に示すように、この第１の外部電極２３により、第１の内部電極１１の第３の引き出し部の露出部が覆われている。図１に示すように、本実施形態においては、第１の外部電極２３の第２の端面１０ｆ上に位置する部分は、Ｕの字状に形成されているが、これに限定されるものではない。第１の外部電極２３の第２の端面１０ｆ上に位置する部分は、例えば、矩形状に形成されていてもよい。第１の外部電極２３は第２の端面１０ｆ上に配置されていなくてもよいが、配置されていることが好ましい。
第１の外部電極２２は、第２の側面１０ｄの長さ方向ＬのＬ１側の部分の上に設けられている。図１、図３、図４及び図５に示すように、第１の外部電極２２は、第２の側面１０ｄの上から、第１及び第２の主面１０ａ、１０ｂと第１の端面１０ｅのそれぞれの上に跨がって設けられている。図３に示すように、この第１の外部電極２２により、第１の内部電極１１の第２の引き出し部の露出部が覆われている。本実施形態においては、第１の外部電極２２の第１の端面１０ｅ上に位置する部分は、第１の外部電極２３と同様にＵの字状に形成されているが、これに限定されるものではない。第１の外部電極２２の第１の端面１０ｅ上に位置する部分は、例えば、矩形状に形成されていてもよい。第１の外部電極２２は第１の端面１０ｅ上に配置されていなくてもよいが、配置されていることが好ましい。
図４に示すように、第２の外部電極２４は、第２の側面１０ｄの長さ方向Ｌにおける中央部の上に設けられている。図１に示すように、第２の外部電極２４は、第２の側面１０ｄの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上に跨がって設けられている。図４に示すように、この第２の外部電極２４により、第２の内部電極１２の第１の引き出し部の露出部が覆われている。
第２の外部電極２５は、第１の側面１０ｃの長さ方向ＬのＬ１側の部分の上に設けられている。図１、図３、図４及び図５に示すように、第２の外部電極２５は、第１の側面１０ｃの上から、第１及び第２の主面１０ａ、１０ｂと第１の端面１０ｅのそれぞれの上に跨がって設けられている。図４に示すように、この第２の外部電極２５により、第２の内部電極１２の第２の引き出し部の露出部が覆われている。本実施形態においては、第２の外部電極２５の第１の端面１０ｅ上に位置する部分は、第１の外部電極２３と同様にＵの字状に形成されているが、これに限定されるものではない。第２の外部電極２５の第１の端面１０ｅ上に位置する部分は、例えば、矩形状に形成されていてもよい。第２の外部電極２５は第１の端面１０ｅ上に配置されていなくてもよいが、配置されていることが好ましい。
第２の外部電極２６は、第１の側面１０ｃの長さ方向ＬのＬ２側の部分の上に設けられている。図１、図３及び図４に示すように、第２の外部電極２６は、第１の側面１０ｃの上から、第１及び第２の主面１０ａ、１０ｂと第２の端面１０ｆのそれぞれの上に跨がって設けられている。図４に示すように、この第２の外部電極２６により、第２の内部電極１２の第３の引き出し部の露出部が覆われている。図１に示すように、本実施形態においては、第２の外部電極２６の第２の端面１０ｆ上に位置する部分は、第１の外部電極２３と同様にＵの字状に形成されているが、これに限定されるものではない。第２の外部電極２６の第２の端面１０ｆ上に位置する部分は、例えば、矩形状に形成されていてもよい。第２の外部電極２６は第２の端面１０ｆ上に配置されていなくてもよいが、配置されていることが好ましい。
第１及び第２の外部電極２１〜２６は、それぞれ、適宜の導電材料により構成することができる。第１及び第２の外部電極２１〜２６は、例えば、それぞれ、コンデンサ本体１０の上に設けらた下地電極層と、下地電極層の上に設けられたＮｉめっき層と、Ｎｉめっき層の上に設けられたＳｎめっき層との積層体により構成されていてもよい。
下地電極層は、例えば、焼成電極層、めっき層、導電性樹脂層等により構成されていてもよい。焼成電極層は、導電性ペーストを塗布した後に焼き付けることにより形成した電極である。下地電極層は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどからなる群より選ばれる少なくとも１種の金属を含むことが好ましい。下地電極層は、ガラスを含んでいることが好ましい。下地電極層に含まれるガラスは、Ｓｉ、Ｚｎを含むことが好ましい。
Ｎｉめっき層は、下地電極層の上に設けられている。このＮｉめっき層を設けることにより、例えば、半田を用いてコンデンサ１を実装基板に実装する際に下地電極層が半田によって浸食されることを効果的に抑制することができる。
なお、本実施形態では、外部電極２１〜２６が、それぞれ、第１及び第２の主面１０ａ、１０ｂ上にまで延びている例について説明した。但し、本発明は、この構成に限定されない。外部電極は、例えば、側面又は端面の上にのみ設けられていてもよい。また、一つの側面の上に、四つ以上の外部電極が設けられていてもよい。
コンデンサ本体１０に割れや欠けが発生することを抑制する観点からは、コンデンサ本体１０の稜線部の少なくとも一部が外部電極２１〜２６により覆われていることが好ましい。
図２〜図５に示すように、コンデンサ本体１０の内部には、第１の内部電極１１と、第２の内部電極１２とが設けられている。第１の内部電極１１は、第１の外部電極２１〜２３のそれぞれに接続されている。第２の内部電極１２は、第２の外部電極２４〜２６のそれぞれに接続されている。
第１及び第２の内部電極１１、１２は、適宜の導電材料により構成することができる。第１及び第２の内部電極は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む例えばＡｇ−Ｐｄ合金などの合金により構成することができる。第１及び第２の内部電極１１、１２は、Ｎｉを含有していることがより好ましい。また、第１及び第２の内部電極１１、１２は、コンデンサ本体１０に含まれるセラミックスと同種の組成系の誘電体粒子（共材）を含んでいてもよい。
ところで、容量を形成するためには、第１の内部電極と第２の内部電極とを誘電体層を介して対向させる必要がある。このため、通常、積層セラミックコンデンサでは、第１の内部電極と第２の内部電極とが積層方向に沿って交互に設けられている。積層セラミックコンデンサの静電容量は、この第１及び第２の内部電極の積層数を調節することにより調節することができる。具体的には、例えば、大きな静電容量を有する積層セラミックコンデンサを得るためには、第１及び第２の内部電極の積層数を多くする必要がある。逆に、小さな静電容量の積層セラミックコンデンサを得るためには、第１及び第２の内部電極の積層数を少なくする必要がある。しかしながら、積層セラミックコンデンサの静電容量を小さくすべく、第１及び第２の内部電極の積層数を少なくすると、コンデンサ本体が薄くなる。このため、積層セラミックコンデンサの強度が低下するという問題が生じる。
ここで、図５に示すように、積層セラミックコンデンサ１では、コンデンサ本体１０が、第１の内部電極１１が積層方向Ｔに沿って連続して３枚以上積層された第１の内部電極積層部１１ａと、第２の内部電極１２が積層方向Ｔに沿って連続して３枚以上積層された第２の内部電極積層部１２ａとを含む。第１の内部電極積層部１１ａと第２の内部電極積層部１２ａとが積層方向Ｔにおいて誘電体層を介して対向することにより容量が形成されている。
積層セラミックコンデンサ１では、第１の内部電極積層部１１ａにおいて、積層方向Ｔの両側に第１の内部電極１１が位置している第１の内部電極１１は、容量形成に実質的に寄与しない。同様に、第２の内部電極積層部１２ａにおいて、積層方向Ｔの両側に第２の内部電極１２が位置している第２の内部電極１２は、容量形成に実質的に寄与しない。従って、第１の内部電極１１が積層方向に沿って連続して３枚以上積層された第１の内部電極積層部１１ａ及び第２の内部電極１２が積層方向に沿って連続して３枚以上積層された第２の内部電極積層部１２ａを設けることにより、内部電極１１，１２の積層数を減らすことなく、小さな静電容量を有する積層セラミックコンデンサ１を実現することができる。すなわち、第１及び第２の内部電極積層部１１ａ、１２ａを設けることにより、高強度かつ小さな静電容量を有する積層セラミックコンデンサ１を実現することができる。
低容量を取得しつつ積層セラミックコンデンサ１の強度をさらに高める観点からは、各内部電極積層部１１ａ、１２ａにおいて、内部電極１１，１２が５層以上積層されていることが好ましく、７層以上積層されていることがより好ましい。
同様の観点から、コンデンサ本体１０が、第１の内部電極積層部１１ａと第２の内部電極積層部１２ａとが交互に１１層以上積層された部分を有することが好ましい。
但し、各内部電極積層部における内部電極の積層数が多くなりすぎたり、内部電極積層部１１ａ、１２ａにおける内部電極１１，１２の積層数が多くなりすぎたりすると、積層方向Ｔにおいて隣り合う第１の内部電極積層部１１ａ間の距離や積層方向Ｔにおいて隣り合う第２の内部電極積層部１２ａ間の距離が大きくなる。このとき、例えば、図５における第１の外部電極２２と第２の内部電極積層部１２ａと積層方向において隣り合う第１の内部電極積層部１１ａとで囲まれた、内部電極１１，１２が設けらていない誘電体層の部分と、内部電極１１，１２が設けられた部分とで、周囲の温度が変化した際や焼成時、焼き付け時などに熱膨張率が大きく異なることとなる。このため、内部電極１１，１２が設けらていない誘電体層の部分に応力がかかり、コンデンサ本体１０内に内部欠損が発生する場合がある。コンデンサ本体１０内に内部欠損が発生すると、積層セラミックコンデンサ１の信頼性が低くなる虞がある。従って、積層セラミックコンデンサ１の信頼性の低下を抑制する観点から、積層方向Ｔにおいて隣り合う第１の内部電極積層部１１ａ間の距離を第２の内部電極１２の厚みと積層方向Ｔにおいて隣り合う第２の内部電極１２間の距離との和で除算した値（（積層方向Ｔにおいて隣り合う第１の内部電極積層部１１ａ間の距離）／｛（第２の内部電極１２の厚み）＋（積層方向Ｔにおいて隣り合う第２の内部電極１２間の距離）｝）が２５以下であることが好ましく、８以下であることがより好ましい。積層方向Ｔにおいて隣り合う第２の内部電極積層部１２ａ間の距離を第１の内部電極１１の厚みと積層方向Ｔにおいて隣り合う第１の内部電極１１間の距離との和で除算した値（（積層方向Ｔにおいて隣り合う第２の内部電極積層部１２ａ間の距離）／｛（第１の内部電極１１の厚み）＋（積層方向Ｔにおいて隣り合う第１の内部電極１１間の距離）｝）が２５以下であることが好ましく、８以下であることがより好ましい。
具体的には、積層方向において隣り合う第１の内部電極積層部１１ａ間の距離と、積層方向において隣り合う第２の内部電極積層部１２ａ間の距離とが、それぞれ、３１μｍ以下であることが好ましく、２６μｍ以下であることがより好ましく、１８μｍ以下であることがさらに好ましい。
高強度かつ優れた信頼性を有する積層セラミックコンデンサ１を得る観点から、内部電極１１，１２の平均厚みは、０．４μｍ以上１．０μｍ以下であることが好ましい。積層方向Ｔにおいて隣接する内部電極間に位置する誘電体層１０ｇは、０．５μｍ以上３μｍ以下であることが好ましい。
なお、内部電極１１，１２は、コンデンサ本体１０の側面１０ｃ、１０ｄの長さ方向Ｌの両端に位置する外部電極２２，２３，２５，２６以外の外部電極２１，２４にも接続されていることが好ましい。そうすることにより、内部電極と外部電極との接続信頼性を高めることができる。
コンデンサ本体１０内への水分等の侵入を抑制する観点から、内部電極１１，１２は、コンデンサ本体１０の端面１０ｅ、１０ｆに露出していないことが好ましい。
（積層セラミックコンデンサ１の製造方法の一例）
次に、積層セラミックコンデンサ１の製造方法の一例について説明する。
まず、セラミックグリーンシート、内部電極用導電性ペースト及び外部端子電極用導電性ペーストをそれぞれ準備する。セラミックグリーンシート及び導電性ペーストは、バインダ及び溶剤を含有していてもよい。セラミックグリーンシート及び導電性ペーストに用いられるバインダ及び溶媒は、例えば、公知のものを用いることができる。
次に、セラミックグリーンシート上に、例えば、スクリーン印刷法やグラビア印刷法などにより所定のパターンに導電性ペーストを印刷し、内部電極パターンを形成する。
次に、内部電極パターンが印刷されていない外層用セラミックグリーンシートを所定枚数積層し、その上に内部電極パターンが印刷されたセラミックグリーンシートを順次積層し、その上に外層用セラミックグリーンシートを所定枚数積層し、マザー積層体を作製する。その後、マザー積層体を静水圧プレスなどの手段により積層方向にプレスする。
次に、マザー積層体を所定のサイズにカットし、生のセラミック積層体を切り出す。このとき、バレル研磨などにより生のセラミック積層体の稜線部や角部に丸みをつけてもよい。
所定のサイズにカットされた生のセラミック積層体の側面に露出する内部電極露出部上に、下地電極層を形成するための電極ペーストを塗布する。電極ペーストの塗布方法は、限定されない。電極ペーストの塗布方法としては、例えば、ローラ転写法等が挙げられる。
次に、生のセラミック積層体を焼成することによりコンデンサ本体１０を得る。焼成温度は、用いられるセラミック材料や導電材料にもよるが、例えば、９００℃以上１３００℃以下であることが好ましい。この後に、コンデンサ本体１０をバレル研磨するなどしてコンデンサ本体１０の稜線部や角部に丸みをつけてもよい。
本実施形態に係る積層セラミックコンデンサ１では、第１及び第２の内部電極積層部１１ａ、１２ａが設けられている。このため、内部電極１１，１２の層数を少なくすることなく、低容量化することができる。内部電極１１，１２の層数が少なくなると、コンデンサ本体１０に占める内部電極１１，１２の体積割合が減少する。この場合、内部電極１１，１２の層数を減らす前と比較して、生のセラミック積層体の焼成時における収縮挙動が大きく変化する。このため、内部電極１１，１２の層数を減らす前と同じ焼成条件で焼成した場合、焼成時にクラック等の不具合が発生する場合がある。特に、より低容量を取得するために内部電極１１，１２の層数を大きく減らした場合、コンデンサ本体１０内の内部電極１１，１２の体積割合が大きい部分と小さい部分の焼成時における収縮挙動の差がより大きくなり、不具合は拡大する。従って、本実施形態に係る積層セラミックコンデンサ１が低容量な積層セラミックコンデンサである場合も、効率良く製造することができる。
次に、Ｎｉめっき層２１ｂ〜２６ｂを形成し、その後、Ｓｎめっき層２１ｃ〜２６ｃを形成することにより積層セラミックコンデンサ１を完成させることができる。 以下、本発明の好ましい実施形態の他の例について説明する。以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
（第２〜第５の実施形態）
図６は、第２の実施形態に係るコンデンサ１ａの模式的断面図である。図７は、第３の実施形態に係るコンデンサ１ｂの模式的断面図である。図８は、第４の実施形態に係るコンデンサ１ｃの模式的断面図である。図９は、第５の実施形態に係るコンデンサ１ｄの模式的断面図である。図１０は、第６の実施形態に係るコンデンサ１ｅの模式的断面図である。
第１の実施形態に係るコンデンサ１では、第１の内部電極１１の全てが第１の内部電極積層部１１ａを構成しており、第２の内部電極１２の全てが第２の内部電極積層部１２ａを構成している例について説明した。但し、本発明は、この構成に限定されない。図６及び図７に示す積層セラミックコンデンサ１ａ、１ｂのように、コンデンサ本体１０が、第１の内部電極１１と第２の内部電極１２とが積層方向Ｔに沿って交互に積層された交互積層部１３を有していてもよい。具体的には、図６に示す積層セラミックコンデンサ１ａでは、積層方向Ｔにおいて第１及び第２の内部電極１１，１２が設けられた領域のうち、最も第１の主面１０ａ側の部分に交互積層部１３が設けられている。図７に示す積層セラミックコンデンサ１ｂでは、積層方向Ｔにおいて第１及び第２の内部電極１１，１２が設けられた領域のうち、最も第１の主面１０ａ側に位置する部分と、最も第２の主面１０ｂ側に位置する部分との両方に交互積層部１３が設けられている。このように、積層方向Ｔにおいて第１及び第２の内部電極１１，１２が設けられた領域のうち、最も主面１０ａ、１０ｂ側に位置する部分に交互積層部１３を設けることにより、当該主面１０ａ、１０ｂのどちらを実装面として積層セラミックコンデンサ１ａ、１ｂを実装しても、積層セラミックコンデンサ１ａ、１ｂ内において電流の流れる経路長を短くすることができる。従って、積層セラミックコンデンサ１ａ、１ｂの等価直列インダクタンス（ＥＳＬ）を低くすることができる。
同様に、図８に示す積層セラミックコンデンサ１ｃのように、コンデンサ本体１０の最も主面１０ａ側に配された内部電極１２が積層方向Ｔにおいて隣り合う内部電極１１と容量を形成するように設けられている場合や、図９に示す積層セラミックコンデンサ１ｄのように、コンデンサ本体１０の最も主面１０ａ、１０ｂ側に配された内部電極１２，１１が積層方向Ｔにおいて隣り合う内部電極１１，１２と容量を形成するように設けられている場合も、積層セラミックコンデンサ１ｃ、１ｄ内において電流の流れる経路長を短くすることができる。従って、積層セラミックコンデンサ１ｃ、１ｄのＥＳＬを低くすることができる。
なお、図８に示す積層セラミックコンデンサ１ｃにおいて、コンデンサ本体１０の最も主面１０ａ側に配された内部電極１２が積層方向Ｔにおいて連続して２層積層されている場合もある。このように、連続して２層積層された内部電極１２のうち、コンデンサ本体１０の内側に配された内部電極１２をコンデンサ本体１０の外側に配された内部電極１２で保護することにより、耐湿性などの信頼性を向上させることができる。
同様に、図９に示す積層セラミックコンデンサ１ｄにおいて、コンデンサ本体１０の最も主面１０ａ側に配された内部電極１２が積層方向Ｔにおいて連続して２層積層され、コンデンサ本体１０の最も主面１０ｂ側に配された内部電極１１が積層方向Ｔにおいて連続して２層積層されている場合もある。
また、図１０に示す積層セラミックコンデンサ１ｅのように、第１の内部電極積層部１１ａと第２の内部電極積層部１２ａとの間に交互積層部１３を設けてもよい。
（第７の実施形態）
図１１は、第７の実施形態に係るコンデンサの模式的断面図である。図１２は、第７の実施形態に係るコンデンサの模式的断面図である。
本実施形態に係る積層セラミックコンデンサ１ｆは、内部電極１１，１２と外部電極２１〜２６との接続態様において第１の実施形態に係る積層セラミックコンデンサ１と異なる。本発明においては、内部電極と外部電極との接続態様は、特に限定されない。本実施形態に係る積層セラミックコンデンサ１ｆでは、第１の内部電極１１が外部電極２２，２３，２５，２６に接続されており、第２の内部電極１２が外部電極２１，２４に接続されている。
もっとも、ＥＳＬを低くする観点からは、第１の実施形態のように内部電極１１，１２と外部電極２１〜２６を接続することが好ましい。この場合、長さ方向Ｌにおいて隣り合う外部電極や幅方向Ｗにおいて対向する外部電極の極性が相互に異なるため、発生する磁界が打ち消し合うためである。 以下、本発明について、具体的な実施例に基づいて、さらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではなく、その要旨を変更しない範囲において適宜変更して実施することが可能である。
（実施例１）
下記の条件で、第１の実施形態に係る積層セラミックコンデンサ１と実質的に同様の構成を有するコンデンサを作製した。
コンデンサ本体の主成分：Ｍｇ、Ｖ、Ｄｙ、Ｓｉを添加したチタン酸バリウム
誘電体層の厚み：平均０．７４μｍ
内部電極の厚み：平均０．５２μｍ
（誘電体層および内部電極の厚み測定法）
まず、試料を３個用意し、各試料を垂直になるように立てて、各試料の周りを樹脂で固めた。
このとき、各試料の長さ方向Ｌ及び積層方向Ｔに沿った側面が露出するようにした。研磨機により、側面を研磨し、コンデンサ本体のＷ方向の１／２の深さで研磨を終了し、研磨面を露出させた。この研磨面に対しイオンミリングリミングを行い、研磨によるダレを除去した。このようにして、観察用の断面を得た。
図１３に示す通り、長さ方向Ｌ及び積層方向Ｔに沿った断面のＬ方向の１／２の位置において、内部電極と直交する垂線を引いた。次に、試料の内部電極が積層されている領域を積層方向に３等分に分割し、上側部Ｕ、中間部Ｍ、下側部Ｄの３つの領域に分けた。そして、各領域のそれぞれの積層方向中央部から１０層の誘電体層を選定し、これらの誘電体層の上記垂線上における厚みを測定した。ただし、上記垂線上で内部電極が欠損し、該内部電極を挟むセラミックス層がつながっている等により測定が不可能なものは除いた。
以上より、各試料につき、３０箇所で誘電体層の厚みを測定し、これらの平均値を求めた。したがって、試料数３個×３つの領域×１０層＝９０箇所における誘電体層の厚みの平均値が求められた。
同様にして、各試料につき、３０箇所で内部電極の厚みを測定し、これらの平均値を求めた。実施例１においては、第１の内部電極の厚みと第２の内部電極の厚みは実質的に同じである。したがって、試料数３個×３つの領域×１０層＝９０箇所における内部電極の厚みの平均値が求められた。ただし、内部電極が欠落している等により測定できない部分は測定対象から除いた。
誘電体層の厚みと内部電極の厚みは、走査型電子顕微鏡を用いて測定した。 最も主面側に位置する内部電極と主面との間の距離：平均３０μｍ
第１〜第６の外部電極の厚み（Ｗ方向における最も厚い部分）：平均２０μｍ
第１〜第６の外部電極のＮｉめっき層の厚み：４μｍ
第１〜第６の外部電極のＳｎめっき層の厚み：４μｍ
コンデンサ本体の長さ寸法：１．１４ｍｍ
コンデンサ本体の幅寸法：０．５７ｍｍ
コンデンサ本体の高さ寸法：０．４ｍｍ
第１の内部電極と第２の内部電極とが対向している部分と端面との間の距離：平均５０μｍ
第１の内部電極と第２の内部電極とが対向している部分と側面との間の距離：平均５０μｍ
焼成温度：１２００℃
焼付け温度：９２０℃
各内部電極積層部における内部電極の積層数：３層
内部電極積層部の積層数：９０層
積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離：５μｍ
積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離：５μｍ
なお、積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離と、積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離とは、以下の要領で測定した。
まず、作製した積層セラミックコンデンサを第１の側面が露出するように樹脂で固め、第１の側面を、第１の側面と平行に、コンデンサ本体のＷ方向の幅寸法が１／２となるまで研磨した。露出した研磨面に対してイオンミリングを行い、研磨によるダレを除去した。次に、この断面における内部電極が積層されている領域を積層方向Ｔに３等分した各領域における積層方向Ｔにおける中央付近において、積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離及び積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離を測定した。この測定は、第１の内部電極積層部間の距離を測定する場合、長さ方向Ｌにおいて複数の第２の内部電極１２のうち最も突出した内部電極の先端が位置している部分において行った。また、第２の内部電極積層部間の距離を測定する場合、長さ方向Ｌにおいて複数の第１の内部電極１１のうち最も突出した内部電極の先端が位置している部分において行った。上記測定を４個のサンプルにつき行い、測定された１２箇所の距離を平均することにより、積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離と、積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離とをそれぞれ測定した。
（実施例２）
以下の条件としたこと以外は、実施例１と同様にして積層セラミックコンデンサを作製した。
各内部電極積層部における内部電極の積層数：６層
内部電極積層部の積層数：４５層
積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離：８μｍ
積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離：８μｍ
（実施例３）
以下の条件としたこと以外は、実施例１と同様にして積層セラミックコンデンサを作製した。
各内部電極積層部における内部電極の積層数：１２層
内部電極積層部の積層数：２２層
積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離：１６μｍ
積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離：１６μｍ
（実施例４）
以下の条件としたこと以外は、実施例１と同様にして積層セラミックコンデンサを作製した。
各内部電極積層部における内部電極の積層数：１４層
内部電極積層部の積層数：２０層
積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離：１８μｍ
積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離：１８μｍ
（実施例５）
以下の条件としたこと以外は、実施例１と同様にして積層セラミックコンデンサを作製した。
各内部電極積層部における内部電極の積層数：２０層
内部電極積層部の積層数：１４層
積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離：２６μｍ
積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離：２６μｍ
（実施例６）
以下の条件としたこと以外は、実施例１と同様にして積層セラミックコンデンサを作製した。
各内部電極積層部における内部電極の積層数：２４層
内部電極積層部の積層数：１１層
積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離：３１μｍ
積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離：３１μｍ
（比較例１）
以下の条件としたこと以外は、実施例１と同様にして積層セラミックコンデンサを作製した。
各内部電極積層部における内部電極の積層数：３０層
内部電極積層部の積層数：９層
積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離：３９μｍ
積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離：３９μｍ
（比較例２）
以下の条件としたこと以外は、実施例１と同様にして積層セラミックコンデンサを作製した。
各内部電極積層部における内部電極の積層数：４０層
内部電極積層部の積層数：７層
積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離：５１μｍ
積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離：５１μｍ
なお、比較例２においては、４個のサンプルにつき、積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離を全て測定し、これらの平均値を求めた。また、４個のサンプルにつき、積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離を全て測定し、これらの平均値を求めた。
（比較例３）
以下の条件としたこと以外は、実施例１と同様にして積層セラミックコンデンサを作製した。
各内部電極積層部における内部電極の積層数：７８層
内部電極積層部の積層数：４層
積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離：９９μｍ
積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離：９９μｍ
なお、比較例３においては、１０個のサンプルにつき、積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離を全て測定し、これらの平均値を求めた。また、１０個のサンプルにつき、積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離を全て測定し、これらの平均値を求めた。
（割れ、欠けの有無の確認）
各実施例及び比較例において作製した１００個のサンプルにつき、以下の要領で、割れ、欠けの有無を確認した。結果を表１に示す。
（割れ、欠けの確認法）
まず、各試料を垂直になるように立てて、各試料の周りを樹脂で固めた。
このとき、各試料の端面が露出するようにした。研磨機により、端面を研磨し、コンデンサ本体の長さ方向Ｌの１／２の深さで研磨を終了し、幅方向Ｗ及び積層方向Ｔに沿った断面を露出させた。この断面において、第１の外部電極と、第２の内部電極積層部と、積層方向において隣り合う第１の内部電極積層部とで囲まれた部分の誘電体層、および、第２の外部電極と、第１の内部電極積層部と、積層方向において隣り合う第２の内部電極積層部とで囲まれた部分の誘電体層を観察した。誘電体層に割れ、欠けが確認されたものを割れ、欠け発生有りとしてカウントした。なお、観察は、光学顕微鏡を用いた。
（ＥＳＬの測定）
各実施例及び比較例において作製した５個のサンプルを実装基板上に実装し、ネットワークアナライザ（アジレント社製Ｅ５０７１Ｂ）を用いて、ＥＳＬを測定し、平均値を算出した。測定周波数帯域は０．５ＧＨｚ以上８．５ＧＨｚ以下とした。結果を表１に示す。
なお、表１に示すＡ，Ｂ，Ｃは以下の通りである。
Ａ：各内部電極積層部における内部電極の積層数
Ｂ：内部電極積層部の積層数
Ｃ：積層方向Ｔにおいて隣り合う第１の内部電極積層部間の距離（＝積層方向Ｔにおいて隣り合う第２の内部電極積層部間の距離）
（実施例７）
図９に示すように、最も第１の主面側に第２の内部電極を１枚追加し、最も第２の主面側に第１の内部電極を１枚追加したこと以外は、実施例１と同様にして積層セラミックコンデンサを作製した。
（実施例８）
図１０に示すように、第１の主面側から数えて４５番目の内部電極積層部と４６番目の内部電極積層部との間に、第１の主面側から第２の内部電極と第１の内部電極とを１枚ずつ追加したこと以外は、実施例１と同様にして積層セラミックコンデンサを作製した。
（実施例９）
図９に示すように、最も第１の主面側に第２の内部電極を１枚追加し、最も第２の主面側に第１の内部電極を１枚追加したこと以外は、実施例３と同様にして積層セラミックコンデンサを作製した。
（実施例１０）
図１０に示すように、第１の主面側から数えて１１番目の内部電極積層部と１２番目の内部電極積層部との間に、第１の主面側から第２の内部電極と第１の内部電極とを１枚ずつ追加したこと以外は、実施例３と同様にして積層セラミックコンデンサを作製した。
実施例７〜１０において作製したサンプルについても、割れ、欠けの有無の確認と、ＥＳＬの測定を上述の方法と同様の方法で行った。結果を表２に示す。
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ 積層セラミックコンデンサ
１０ コンデンサ本体
１０ａ 第１の主面
１０ｂ 第２の主面
１０ｃ 第１の側面
１０ｄ 第２の側面
１０ｅ 第１の端面
１０ｆ 第２の端面
１０ｇ 誘電体層
１１ 第１の内部電極
１１ａ 第１の内部電極積層部
１２ 第２の内部電極
１２ａ 第２の内部電極積層部
１３ 交互積層部
２１〜２３ 第１の外部電極
２４〜２６ 第２の外部電極

Claims (7)

  1. 長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び積層方向に沿って延びる第１及び第２の側面と、幅方向及び積層方向に沿って延びる第１及び第２の端面とを有するコンデンサ本体と、
    前記第１及び第２の側面並びに前記第１及び第２の端面の少なくとも一面の上に設けられた第１の外部電極と、
    前記第１及び第２の側面並びに前記第１及び第２の端面の少なくとも一面の上であって、前記第１の外部電極が設けられた位置とは異なる位置に設けられた第２の外部電極と、
    前記コンデンサ本体内に配されており、前記第１の外部電極に接続された第１の内部電極と、
    前記コンデンサ本体内に配されており、前記第２の外部電極に接続された第２の内部電極と、
    を備え、
    前記コンデンサ本体は、
    前記第１の内部電極が積層方向に沿って連続して３枚以上積層された第１の内部電極積層部と、
    前記第２の内部電極が積層方向に沿って連続して３枚以上積層されており、積層方向において前記第１の内部電極積層部と対向する第２の内部電極積層部と、
    を含む、積層セラミックコンデンサ。
  2. 積層方向において隣り合う前記第１の内部電極積層部間の距離を前記第２の内部電極の厚みと積層方向において隣り合う前記第２の内部電極間の距離との和で除算した値（（積層方向において隣り合う前記第１の内部電極積層部間の距離）／｛（前記第２の内部電極の厚み）＋（積層方向において隣り合う前記第２の内部電極間の距離）｝）が２５以下であり、
    積層方向において隣り合う前記第２の内部電極積層部間の距離を前記第１の内部電極の厚みと積層方向において隣り合う前記第１の内部電極間の距離との和で除算した値（（積層方向において隣り合う前記第２の内部電極積層部間の距離）／｛（前記第１の内部電極の厚み）＋（積層方向において隣り合う前記第１の内部電極間の距離）｝）が２５以下である、請求項１に記載の積層セラミックコンデンサ。
  3. 積層方向において隣り合う前記第１の内部電極積層部間の距離と、積層方向において隣り合う前記第２の内部電極積層部間の距離とが、それぞれ、３１μｍ以下である、請求項１又は２に記載の積層セラミックコンデンサ。
  4. 前記コンデンサ本体は、前記第１の内部電極と前記第２の内部電極とが積層方向に沿って交互に積層された交互積層部を有する、請求項１〜３のいずれか一項に記載の積層セラミックコンデンサ。
  5. 前記コンデンサ本体の最も前記第１の主面側に配された内部電極が接続される外部電極は、積層方向において隣り合う内部電極が接続される外部電極と異なっている、請求項１〜４のいずれか一項に記載の積層セラミックコンデンサ。
  6. 前記コンデンサ本体の最も前記第２の主面側に配された内部電極が接続される外部電極は、積層方向において隣り合う内部電極が接続される外部電極と異なっている、請求項１〜５のいずれか一項に記載の積層セラミックコンデンサ。
  7. 前記コンデンサ本体が、前記第１の内部電極積層部と前記第２の内部電極積層部とが交互に１１層以上積層された部分を有する、請求項１〜６のいずれか一項に記載の積層セラミックコンデンサ。
JP2016022549A 2016-02-09 2016-02-09 積層セラミックコンデンサ Pending JP2017143129A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016022549A JP2017143129A (ja) 2016-02-09 2016-02-09 積層セラミックコンデンサ
KR1020170000163A KR101950715B1 (ko) 2016-02-09 2017-01-02 적층 세라믹 콘덴서
CN201710062608.0A CN107045936A (zh) 2016-02-09 2017-01-23 层叠陶瓷电容器
US15/427,123 US20170229244A1 (en) 2016-02-09 2017-02-08 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016022549A JP2017143129A (ja) 2016-02-09 2016-02-09 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2017143129A true JP2017143129A (ja) 2017-08-17

Family

ID=59498051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016022549A Pending JP2017143129A (ja) 2016-02-09 2016-02-09 積層セラミックコンデンサ

Country Status (4)

Country Link
US (1) US20170229244A1 (ja)
JP (1) JP2017143129A (ja)
KR (1) KR101950715B1 (ja)
CN (1) CN107045936A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200053405A (ko) * 2018-11-08 2020-05-18 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US11127531B2 (en) 2018-11-07 2021-09-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component having dummy electrodes in cover layer of body thereof
JP7477011B2 (ja) 2018-12-12 2024-05-01 Jsr株式会社 感光性樹脂組成物、レジストパターン膜の製造方法、およびメッキ造形物の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM527148U (zh) * 2016-03-29 2016-08-11 Yageo Corp 具有多個端電極的積層電容器
EP3863098A4 (en) * 2018-10-02 2022-08-31 Murata Manufacturing Co., Ltd. SOLID STATE BATTERY

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137210A (ja) * 1988-11-17 1990-05-25 Nec Corp 積層セラミックコンデンサおよびその製造方法
JP2004342846A (ja) * 2003-05-15 2004-12-02 Tdk Corp 積層セラミックコンデンサ
DE112005001022B4 (de) * 2005-01-06 2014-08-21 Murata Manufacturing Co., Ltd. Verfahren zur Herstellung eines piezoelektrischen Aktuators und piezoelektrischer Aktuator
KR100925603B1 (ko) * 2007-09-28 2009-11-06 삼성전기주식회사 적층형 캐패시터
KR101079464B1 (ko) * 2009-12-22 2011-11-03 삼성전기주식회사 적층 세라믹 커패시터
KR101197980B1 (ko) * 2010-11-24 2012-11-05 삼성전기주식회사 적층 세라믹 커패시터용 세라믹 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
JP2015153764A (ja) 2014-02-10 2015-08-24 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体
KR20140039016A (ko) * 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102097323B1 (ko) * 2014-08-14 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6550737B2 (ja) * 2014-12-09 2019-07-31 Tdk株式会社 積層セラミックコンデンサ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11127531B2 (en) 2018-11-07 2021-09-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component having dummy electrodes in cover layer of body thereof
KR20200053405A (ko) * 2018-11-08 2020-05-18 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP2020077793A (ja) * 2018-11-08 2020-05-21 株式会社村田製作所 積層セラミックコンデンサ
KR102403430B1 (ko) * 2018-11-08 2022-05-30 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US11462359B2 (en) 2018-11-08 2022-10-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP7361465B2 (ja) 2018-11-08 2023-10-16 株式会社村田製作所 積層セラミックコンデンサ
JP7477011B2 (ja) 2018-12-12 2024-05-01 Jsr株式会社 感光性樹脂組成物、レジストパターン膜の製造方法、およびメッキ造形物の製造方法

Also Published As

Publication number Publication date
KR101950715B1 (ko) 2019-02-21
KR20170094487A (ko) 2017-08-18
CN107045936A (zh) 2017-08-15
US20170229244A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101533411B1 (ko) 적층형 세라믹 전자부품
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
EP2410538A1 (en) Ceramic electronic component
CN111724991B (zh) 层叠陶瓷电容器
KR101950715B1 (ko) 적층 세라믹 콘덴서
KR20190011219A (ko) 적층 세라믹 콘덴서
KR20120133716A (ko) 적층 세라믹 커패시터
KR20130093034A (ko) 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서
JP2015029158A (ja) 積層セラミックコンデンサ
JP2020053577A (ja) 電子部品
JP2018067568A (ja) 積層セラミックコンデンサの製造方法
CN107045938B (zh) 电子部件
JP2019212727A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2021086972A (ja) 積層セラミックコンデンサ
US11049651B2 (en) Electronic component and method for manufacturing same
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
KR102003756B1 (ko) 세라믹 콘덴서
KR101434103B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
US20140285946A1 (en) Multilayer ceramic electronic component and manufacturing method thereof
US9947475B2 (en) Ceramic capacitor and method for manufacturing same
KR102403430B1 (ko) 적층 세라믹 콘덴서
JP2022073617A (ja) 積層セラミックコンデンサ
CN216015096U (zh) 层叠陶瓷电容器
JP2023167525A (ja) 積層セラミック電子部品