CN216015096U - 层叠陶瓷电容器 - Google Patents

层叠陶瓷电容器 Download PDF

Info

Publication number
CN216015096U
CN216015096U CN202122283168.6U CN202122283168U CN216015096U CN 216015096 U CN216015096 U CN 216015096U CN 202122283168 U CN202122283168 U CN 202122283168U CN 216015096 U CN216015096 U CN 216015096U
Authority
CN
China
Prior art keywords
layer
laminate
electrode
electrode layer
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122283168.6U
Other languages
English (en)
Inventor
池田充
粟田浩季
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202122283168.6U priority Critical patent/CN216015096U/zh
Application granted granted Critical
Publication of CN216015096U publication Critical patent/CN216015096U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本实用新型提供一种提高外部电极和层叠体的密接性的层叠陶瓷电容器。层叠陶瓷电容器(1)具备:层叠体(10),层叠了由陶瓷材料构成的多个电介质层(20)和多个内部电极层(30);以及两个外部电极(41及42),分别配置在层叠体(10)的两个端面(LS1及LS2)。两个外部电极(41及42)各自具有:基底电极层(415或425),配置在层叠体(10)的端面上;以及镀敷层(416或426),配置在基底电极层(415或425)上,基底电极层(415或425)具有不存在金属的多个空隙,多个空隙的平均圆度为0.8以上。

Description

层叠陶瓷电容器
技术领域
本实用新型涉及层叠陶瓷电容器。
背景技术
在专利文献1公开了层叠陶瓷电容器。这样的层叠陶瓷电容器具备:层叠体,层叠了由陶瓷材料构成的多个电介质层和多个内部电极层;以及外部电极,设置在层叠体的端面。
在先技术文献
专利文献
专利文献1:日本特开2016-76582号公报
在这样的层叠陶瓷电容器中,会在外部电极产生空隙。若在外部电极产生空隙,则外部电极和层叠体的密接性会下降,层叠陶瓷电容器的可靠性有时会下降。
例如,若外部电极和层叠体的密接性下降,则水分会从外部电极的端部浸入并经由外部电极与层叠体之间而浸入到层叠体,层叠陶瓷电容器的可靠性有时会下降。
实用新型内容
实用新型要解决的课题
本实用新型的目的在于,提供一种提高外部电极和层叠体的密接性的层叠陶瓷电容器。
用于解决课题的技术方案
本申请的发明人(们)经过精心研究,结果得到了如下的新的见解,即,外部电极和层叠体的密接性依赖于外部电极的空隙的圆度。具体地,若空隙的圆度低,即,若空隙的形状是具有陡峭的凹凸的形状,则外部电极和层叠体的密接性会下降。另一方面,若空隙的圆度高,即,若空隙的形状是不具有陡峭的凹凸的形状,则外部电极和层叠体的密接性提高。
关于在外部电极产生的空隙的圆度高,可预测在制造工艺中的将外部电极用的导电性膏涂敷到层叠体时,导电性膏的表面张力恒定且稳定。由此,可认为外部电极和层叠体的密接性提高。
本实用新型涉及的层叠陶瓷电容器,具备:层叠体,层叠了由陶瓷材料构成的多个电介质层和多个内部电极层,且该层叠体具有在层叠方向上相对的两个主面、在与所述层叠方向交叉的宽度方向上相对的两个侧面、和在与所述层叠方向以及所述宽度方向交叉的长度方向上相对的两个端面;以及两个外部电极,分别配置在所述层叠体的所述两个端面。所述两个外部电极各自具有:基底电极层,配置在所述层叠体的所述端面上;以及镀敷层,配置在所述基底电极层上。所述基底电极层具有不存在金属的多个空隙,所述多个空隙的平均圆度为0.8以上。
实用新型效果
根据本实用新型,能够提高层叠陶瓷电容器的外部电极和层叠体的密接性。由此,例如能够抑制水分从外部电极的端部浸入并经由外部电极与层叠体之间而浸入到层叠体,其结果是,能够提高电容器的可靠性。
附图说明
图1是示出本实施方式涉及的层叠陶瓷电容器的立体图。
图2是图1所示的层叠陶瓷电容器的II-II线剖视图(LT剖面)。
图3是图1所示的层叠陶瓷电容器的III-III线剖视图(WT剖面)。
图4是图2所示的层叠陶瓷电容器的IV部分的放大剖视图。
附图标记说明
1:层叠陶瓷电容器;
10:层叠体;
20:电介质层;
30:内部电极层;
31:第1内部电极层;
311:第1对置电极部;
312:第1引出电极部;
313:扩散层;
32:第2内部电极层;
321:第2对置电极部;
322:第2引出电极部;
323:扩散层;
40:外部电极;
41:第1外部电极;
415:第1基底电极层;
416:第1镀敷层;
42:第2外部电极;
425:第2基底电极层;
426:第2镀敷层;
40A:空隙;
100:内层部;
101:第1外层部;
102:第2外层部;
L30:电极对置部;
LG1:第1端部间隔部;
LG2:第2端部间隔部;
W30:电极对置部;
WG1:第1侧方间隔部;
WG2:第2侧方间隔部;
L:长度方向;
T:层叠方向;
W:宽度方向;
LS1:第1端面;
LS2:第2端面;
TS1:第1主面;
TS2:第2主面;
WS1:第1侧面;
WS2:第2侧面。
具体实施方式
以下,参照添加的附图对本实用新型的实施方式的一个例子进行说明。另外,在各图中,对于相同或相当的部分标注相同的附图标记。
<层叠陶瓷电容器>
图1是示出本实施方式涉及的层叠陶瓷电容器的立体图,图2是图1所示的层叠陶瓷电容器的II-II线剖视图,图3是图1所示的层叠陶瓷电容器的III-III线剖视图。图1~图3所示的层叠陶瓷电容器1具备层叠体10和外部电极40。外部电极40包含第1外部电极41和第2外部电极42。
在图1~图3中示出了XYZ正交坐标系。X方向是层叠陶瓷电容器1以及层叠体10的长度方向L,Y方向是层叠陶瓷电容器1以及层叠体10的宽度方向W,Z方向是层叠陶瓷电容器1以及层叠体10的层叠方向T。由此,图2所示的剖面也被称为LT剖面,图3所示的剖面也被称为WT剖面。
另外,长度方向L、宽度方向W以及层叠方向T未必一定要成为相互正交的关系,也可以是相互交叉的关系。
层叠体10是大致长方体形状,具有在层叠方向T上相对的第1主面TS1以及第2主面TS2、在宽度方向W上相对的第1侧面WS1以及第2侧面WS2、和在长度方向L上相对的第1端面LS1以及第2端面LS2。
优选为,在层叠体10的角部以及棱线部带有圆角。角部是层叠体10的三个面相交的部分,棱线部是层叠体10的两个面相交的部分。
如图2以及图3所示,层叠体10具有在层叠方向T上层叠的多个电介质层20和多个内部电极层30。此外,层叠体10在层叠方向T上具有内层部100和配置为夹着内层部100的第1外层部101以及第2外层部102。
内层部100包含多个电介质层20的一部分和多个内部电极层30。在内层部100中,多个内部电极层30隔着电介质层20对置地配置。内层部100是产生静电电容而实质上作为电容器发挥功能的部分。
第1外层部101配置在层叠体10的第1主面TS1侧,第2外层部102配置在层叠体10的第2主面TS2侧。更具体地,第1外层部101配置在多个内部电极层30之中最靠近第1主面TS1的内部电极层30与第1主面TS1之间,第2外层部102配置在多个内部电极层30之中最靠近第2主面TS2的内部电极层30与第2主面TS2之间。第1外层部101以及第2外层部102不包含内部电极层30而分别包含多个电介质层20之中用于内层部100的一部分以外的部分。第1外层部101以及第2外层部102是作为内层部100的保护层而发挥功能的部分。
作为电介质层20的材料,例如,能够使用包含BaTiO3、CaTiO3、SrTiO3或CaZrO3等作为主成分的介电陶瓷。此外,作为电介质层20的材料,也可以添加Mn化合物、Fe化合物、Cr化合物、Co化合物或Ni化合物等作为副成分。
电介质层20的厚度没有特别限定,但例如优选为1.1μm以上且3.0μm以下。电介质层20的片数没有特别限定,但例如优选为20片以上且100片以下。另外,该电介质层20的片数是内层部的电介质层的片数和外层部的电介质层的片数的总数。
多个内部电极层30包含多个第1内部电极层31以及多个第2内部电极层32。多个第1内部电极层31以及多个第2内部电极层32在层叠体10的层叠方向T上交替地配置。
第1内部电极层31包含对置电极部311和引出电极部312,第2内部电极层32包含对置电极部321和引出电极部322。
对置电极部311和对置电极部321在层叠体10的层叠方向T上隔着电介质层20相互对置。对置电极部311以及对置电极部321的形状没有特别限定,例如只要是大致矩形即可。对置电极部311和对置电极部321是产生静电电容而实质上作为电容器发挥功能的部分。
引出电极部312从对置电极部311朝向层叠体10的第1端面LS1延伸,并在第1端面LS1露出。引出电极部322从对置电极部321朝向层叠体10的第2端面LS2延伸,并在第2端面LS2露出。引出电极部312以及引出电极部322的形状没有特别限定,例如只要是大致矩形即可。
由此,第1内部电极层31与第1外部电极41连接,在第1内部电极层31与层叠体10的第2端面LS2即第2外部电极42之间存在间隔。此外,第2内部电极层32与第2外部电极42连接,在第2内部电极层32与层叠体10的第1端面LS1即第1外部电极41之间存在间隔。
第1内部电极层31以及第2内部电极层32包含金属Ni作为主成分。此外,第1内部电极层31以及第2内部电极层32例如既可以包含从Cu、Ag、Pd或Au等金属、或者Ag-Pd合金等包含这些金属的至少一种的合金中选择的至少一者作为主成分,还可以作为主成分以外的成分来包含。进而,第1内部电极层31以及第2内部电极层32也可以包含与电介质层20所包含的陶瓷为相同组成系的电介质的粒子作为主成分以外的成分。另外,在本说明书中,所谓主成分的金属,规定为重量%最高的金属成分。
第1内部电极层31在第1外部电极41侧,更具体地在引出电极部312的第1外部电极41侧具有扩散层313。此外,第2内部电极层32在第2外部电极42侧,更具体地在引出电极部322的第2外部电极42侧具有扩散层323。
扩散层313是后述的第1外部电极41中的金属的一部分从第1外部电极41向第1内部电极层31扩散而成的部分。更具体地,扩散层313是后述的第1基底电极层415中的金属的一部分从第1基底电极层415向第1内部电极层31扩散而成的部分。扩散层323是后述的第2外部电极42中的金属的一部分从第2外部电极42向第2内部电极层32扩散而成的部分。更具体地,扩散层323是后述的第2基底电极层425中的金属的一部分从第2基底电极层425向第2内部电极层32扩散而成的部分。
扩散层313以及扩散层323各自的长度方向L的长度短,为1μm以上且3μm以下。
像这样,关于内部电极层在外部电极侧具有扩散层,可认为外部电极和层叠体的密接性提高。
第1内部电极层31以及第2内部电极层32的厚度没有特别限定,但例如优选为0.8μm以上且1.2μm以下。第1内部电极层31以及第2内部电极层32的片数没有特别限定,但例如优选为20片以上且100片以下。
如图3所示,层叠体10在宽度方向W上具有内部电极层30对置的电极对置部W30和配置为夹着电极对置部W30的第1侧方间隔部WG1以及第2侧方间隔部WG2。第1侧方间隔部WG1位于电极对置部W30与第1侧面WS1之间,第2侧方间隔部WG2位于电极对置部W30与第2侧面WS2之间。更具体地,第1侧方间隔部WG1位于内部电极层30的第1侧面WS1侧的一端与第1侧面WS1之间,第2侧方间隔部WG2位于内部电极层30的第2侧面WS2侧的一端与第2侧面WS2之间。第1侧方间隔部WG1以及第2侧方间隔部WG2不包含内部电极层30而仅包含电介质层20。第1侧方间隔部WG1以及第2侧方间隔部WG2是作为内部电极层30的保护层而发挥功能的部分。另外,第1侧方间隔部WG1以及第2侧方间隔部WG2也称为W间隔。
如图2所示,层叠体10在长度方向L上具有内部电极层30的第1内部电极层31和第2内部电极层32对置的电极对置部L30、第1端部间隔部LG1、以及第2端部间隔部LG2。第1端部间隔部LG1位于电极对置部L30与第1端面LS1之间,第2端部间隔部LG2位于电极对置部L30与第2端面LS2之间。更具体地,第1端部间隔部LG1位于第2内部电极层32的第1端面LS1侧的一端与第1端面LS1之间,第2端部间隔部LG2位于第1内部电极层31的第2端面LS2侧的一端与第2端面LS2之间。第1端部间隔部LG1不包含第2内部电极层32而包含第1内部电极层31以及电介质层20,第2端部间隔部LG2不包含第1内部电极层31而包含第2内部电极层32以及电介质层20。第1端部间隔部LG1是作为第1内部电极层31的向第1端面LS1的引出电极部而发挥功能的部分,第2端部间隔部LG2是作为第2内部电极层32的向第2端面LS2的引出电极部而发挥功能的部分。第1端部间隔部LG1以及第2端部间隔部LG2也称为L间隔。
另外,上述的第1内部电极层31的对置电极部311以及第2内部电极层32的对置电极部321位于电极对置部L30。此外,上述的第1内部电极层31的引出电极部312位于第1端部间隔部LG1,上述的第2内部电极层32的引出电极部322位于第2端部间隔部LG2。
上述的层叠体10的尺寸没有特别限定,但例如优选为,长度方向L的长度为1.55mm以上且1.65mm以下,宽度方向W的宽度为0.75mm以上且0.85mm以下,层叠方向T的厚度为0.75mm以上且0.85mm以下。
另外,作为电介质层20以及内部电极层30的厚度的测定方法,例如可列举用扫描型电子显微镜对通过研磨而使其露出的层叠体的宽度方向中央附近的LT剖面进行观察的方法。此外,各值既可以是长度方向的多个部位的测定值的平均值,进而也可以是层叠方向的多个部位的测定值的平均值。
此外,作为内部电极层30的扩散层313以及323的长度的测定方法,例如可列举用扫描型电子显微镜对通过研磨而使其露出的层叠体的宽度方向中央附近的LT剖面进行观察的方法。此外,各值也可以是多个扩散层的测定值的平均值。
同样地,作为层叠体10的厚度的测定方法,例如可列举用扫描型电子显微镜对通过研磨而使其露出的层叠体的宽度方向中央附近的LT剖面或通过研磨而使其露出的层叠体的长度方向中央附近的WT剖面进行观察的方法。此外,各值也可以是长度方向或宽度方向的多个部位的测定值的平均值。
同样地,作为层叠体10的长度的测定方法,例如可列举用扫描型电子显微镜对通过研磨而使其露出的层叠体的宽度方向中央附近的LT剖面进行观察的方法。此外,各值也可以是层叠方向的多个部位的测定值的平均值。
同样地,作为层叠体10的宽度的测定方法,例如可列举用扫描型电子显微镜对通过研磨而使其露出的层叠体的长度方向中央附近的WT剖面进行观察的方法。此外,各值也可以是层叠方向的多个部位的测定值的平均值。
外部电极40包含第1外部电极41和第2外部电极42。
第1外部电极41配置在层叠体10的第1端面LS1,并与第1内部电极层31连接。第1外部电极41也可以从第1端面LS1延伸到第1主面TS1的一部分以及第2主面TS2的一部分。此外,第1外部电极41也可以从第1端面LS1延伸到第1侧面WS1的一部分以及第2侧面WS2的一部分。
第2外部电极42配置在层叠体10的第2端面LS2,并与第2内部电极层32连接。第2外部电极42也可以从第2端面LS2延伸到第1主面TS1的一部分以及第2主面TS2的一部分。此外,第2外部电极42也可以从第2端面LS2延伸到第1侧面WS1的一部分以及第2侧面WS2的一部分。
第1外部电极41具有第1基底电极层415和第1镀敷层416,第2外部电极42具有第2基底电极层425和第2镀敷层426。
第1基底电极层415配置在层叠体10的第1端面LS1上。第1基底电极层415也可以从第1端面LS1延伸到第1主面TS1的一部分、第2主面TS2的一部分、第1侧面WS1的一部分以及第2侧面WS2的一部分。第2基底电极层425配置在层叠体10的第2端面LS2上。第2基底电极层425也可以从第2端面LS2延伸到第1主面TS1的一部分、第2主面TS2的一部分、第1侧面WS1的一部分以及第2侧面WS2的一部分。
第1基底电极层415以及第2基底电极层425也可以是包含金属和玻璃的烧成层。作为玻璃,可列举包含从B、Si、Ba、Mg、Al或Li等中选择的至少一者的玻璃成分。作为具体例,能够使用硼硅酸盐玻璃。作为金属,包含Cu作为主成分。此外,作为金属,例如既可以包含从Ni、Ag、Pd或Au等金属、或者Ag-Pd合金等合金中选择的至少一者作为主成分,也可以作为主成分以外的成分来包含。
烧成层是通过浸渍法将包含金属以及玻璃的导电性膏涂敷到层叠体并进行了烧成而得到的层。另外,既可以在内部电极层的烧成后被烧成,也可以与内部电极层同时被烧成。此外,烧成层也可以是多个层。
或者,第1基底电极层415以及第2基底电极层425也可以是包含导电性粒子和热固化性树脂的树脂层。树脂层既可以形成在上述的烧成层上,也可以不形成烧成层而直接形成于层叠体。
树脂层是通过涂敷法将包含导电性粒子和热固化性树脂的导电性膏涂敷到层叠体并进行了烧成而得到的层。另外,既可以在内部电极层的烧成后被烧成,也可以与内部电极层同时被烧成。此外,树脂层也可以是多个层。
关于作为烧成层或树脂层的第1基底电极层415以及第2基底电极层425各自的每一层的厚度,没有特别限定,也可以是1μm以上且10μm以下。
在此,图4是图2所示的层叠陶瓷电容器的IV部分的放大剖视图。如图4所示,第1基底电极层415以及第2基底电极层425各自具有不存在金属的多个空隙40A。空隙40A既可以是连金属以外的其它物质也不存在的空洞,也可以是存在玻璃等树脂的空隙。
这些空隙40A的圆度高。圆度是用公知的下述式子表示的值。
圆度={4×π×(面积)}/{(周长)2}
即,“圆度高”在图形上意味着是如下形状,即,不具有陡峭的凹凸,换言之,不具有角度为锐角的凹凸。
具体地,多个空隙40A的平均圆度为0.8以上。
作为求出基底电极层的空隙40A的平均圆度的方法,没有特别限定,但例如可列举用扫描型电子显微镜对通过研磨而使其露出的基底电极层的宽度方向中央附近的LT剖面或通过研磨而使其露出的基底电极层的长度方向中央附近的WT剖面进行观察的方法。此时,例如拍摄图像并进行以下的图像处理。
·对拍摄到的图像进行存在金属的区域和不存在金属的区域、即金属的区域和空隙40A的区域的二值化图像处理。
·在二值化图像中,通过上述式子计算出空隙40A各自的圆度,并将全部空隙40A的圆度平均化,求出平均圆度。
第1镀敷层416配置在第1基底电极层415上,并覆盖第1基底电极层415的至少一部分。第2镀敷层426配置在第2基底电极层425上,并覆盖第2基底电极层425的至少一部分。作为第1镀敷层416以及第2镀敷层426,例如,包含从Cu、Ni、Ag、Pd或Au等金属、或者Ag-Pd合金等合金中选择的至少一者。
第1镀敷层416以及第2镀敷层426各自也可以由多个层形成。优选地,是Ni镀敷层以及Sn镀敷层的两层构造。Ni镀敷层能够防止基底电极层被安装陶瓷电子部件时的焊料所侵蚀,Sn镀敷层能够使安装陶瓷电子部件时的焊料的润湿性提高而容易地进行安装。
作为第1镀敷层416以及第2镀敷层426各自的每一层的厚度,没有特别限定,也可以是1μm以上且10μm以下。
<制造方法>
接着,对上述的层叠陶瓷电容器1的制造方法的一个例子进行说明。首先,准备电介质层20用的电介质片以及内部电极层30用的导电性膏。电介质片以及导电性膏包含粘合剂以及溶剂。作为粘合剂以及溶剂,能够使用公知的材料。
接着,在电介质片上例如以给定的图案印刷导电性膏,从而在电介质片上形成内部电极图案。作为内部电极图案的形成方法,能够使用丝网印刷或凹版印刷等。
接着,层叠给定片数的未印刷内部电极图案的第2外层部102用的电介质片。在其上依次层叠印刷了内部电极图案的内层部100用的电介质片。在其上层叠给定片数的未印刷内部电极图案的第1外层部101用的电介质片。由此,制作层叠片。
接着,通过等静压压制等方法在层叠方向上对层叠片进行压制,制作层叠块。接着,将层叠块切割为给定的尺寸,切出层叠芯片。此时,通过滚筒研磨等使层叠芯片的角部以及棱线部带有圆角。接着,对层叠芯片进行烧成,制作层叠体10。虽然烧成温度还依赖于电介质、内部电极的材料,但是优选为900℃以上且1400℃以下。
接着,使用浸渍法将层叠体10的第1端面LS1浸渍于作为基底电极层用的电极材料的导电性膏,由此在第1端面LS1涂敷第1基底电极层415用的导电性膏。同样地,使用浸渍法将层叠体10的第2端面LS2浸渍于作为基底电极层用的电极材料的导电性膏,由此在第2端面LS2涂敷第2基底电极层425用的导电性膏。然后,通过对这些导电性膏进行烧成,从而形成作为烧成层的第1基底电极层415以及第2基底电极层425。烧成温度优选为600℃以上且900℃以下。
此时,使基底电极层中的金属和球状的树脂混合,并使金属烧结,由此包含于基底电极层的球状的树脂消失,能够形成在外部电极形成的圆度高的空隙40A。
另外,如上所述,也可以通过涂敷法涂敷包含导电性粒子和热固化性树脂的导电性膏并进行烧成,由此形成作为树脂层的第1基底电极层415以及第2基底电极层425。
然后,在第1基底电极层415的表面形成第1镀敷层416而形成第1外部电极41,在第2基底电极层425的表面形成第2镀敷层426而形成第2外部电极42。通过以上的工序,可得到上述的层叠陶瓷电容器1。
像以上说明的那样,本申请的发明人(们)经过精心研究,结果得到了如下的新的见解,即,外部电极和层叠体的密接性依赖于外部电极的空隙的圆度。具体地,若空隙的圆度低,即,若空隙的形状是具有陡峭的凹凸的形状,则外部电极和层叠体的密接性会下降。另一方面,若空隙的圆度高,即,若空隙的形状是不具有陡峭的凹凸的形状,则外部电极和层叠体的密接性提高。
关于在外部电极产生的空隙的圆度高,可预测在制造工艺中的将外部电极用的导电性膏涂敷到层叠体时,导电性膏的表面张力恒定且稳定。由此,可认为外部电极和层叠体的密接性提高。
关于这一点,根据本实施方式的层叠陶瓷电容器1,第1外部电极41的第1基底电极层415以及第2外部电极42的第2基底电极层425具有不存在金属的多个空隙40A,多个空隙40A的平均圆度高,为0.8以上。由此,能够提高第1外部电极41以及第2外部电极42和层叠体10的密接性。由此,例如能够抑制水分从第1外部电极41的端部浸入并经由第1外部电极41与层叠体10之间而浸入到层叠体10。此外,例如能够抑制水分从第2外部电极42的端部浸入并经由第2外部电极42与层叠体10之间而浸入到层叠体10。其结果是,能够提高层叠陶瓷电容器1的可靠性。
以上,对本实用新型的实施方式进行了说明,但是本实用新型并不限定于上述的实施方式,能够进行各种变更以及变形。

Claims (4)

1.一种层叠陶瓷电容器,其特征在于,具备:
层叠体,层叠了由陶瓷材料构成的多个电介质层和多个内部电极层,且该层叠体具有在层叠方向上相对的两个主面、在与所述层叠方向交叉的宽度方向上相对的两个侧面、和在与所述层叠方向以及所述宽度方向交叉的长度方向上相对的两个端面;以及
两个外部电极,分别配置在所述层叠体的所述两个端面,
所述两个外部电极各自具有:
基底电极层,配置在所述层叠体的所述端面上;以及
镀敷层,配置在所述基底电极层上,
所述基底电极层具有不存在金属的多个空隙,
所述多个空隙的平均圆度为0.8以上。
2.根据权利要求1所述的层叠陶瓷电容器,其特征在于,
所述内部电极层在所述外部电极侧具有所述外部电极的金属的一部分从所述外部电极向所述内部电极层扩散而成的扩散层,
所述扩散层的所述长度方向的长度为1μm以上且3μm以下。
3.根据权利要求1或2所述的层叠陶瓷电容器,其特征在于,
所述电介质层的厚度为1.1μm以上且3.0μm以下。
4.根据权利要求1或2所述的层叠陶瓷电容器,其特征在于,
所述层叠体的所述长度方向的长度为1.55mm以上且1.65mm以下,
所述层叠体的所述宽度方向的宽度为0.75mm以上且0.85mm以下,
所述层叠体的所述层叠方向的厚度为0.75mm以上且0.85mm以下。
CN202122283168.6U 2021-09-18 2021-09-18 层叠陶瓷电容器 Active CN216015096U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122283168.6U CN216015096U (zh) 2021-09-18 2021-09-18 层叠陶瓷电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122283168.6U CN216015096U (zh) 2021-09-18 2021-09-18 层叠陶瓷电容器

Publications (1)

Publication Number Publication Date
CN216015096U true CN216015096U (zh) 2022-03-11

Family

ID=80530317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122283168.6U Active CN216015096U (zh) 2021-09-18 2021-09-18 层叠陶瓷电容器

Country Status (1)

Country Link
CN (1) CN216015096U (zh)

Similar Documents

Publication Publication Date Title
US11610736B2 (en) Electronic component
CN111724991B (zh) 层叠陶瓷电容器
KR101925286B1 (ko) 적층 세라믹 전자부품
JP7234951B2 (ja) 積層セラミックコンデンサ
JP2017195329A (ja) 積層セラミック電子部品
CN114334442A (zh) 层叠陶瓷电容器
CN111755245B (zh) 层叠陶瓷电容器
CN114334441A (zh) 层叠陶瓷电容器
CN114334443A (zh) 层叠陶瓷电容器
KR20170094487A (ko) 적층 세라믹 콘덴서
JP2021086972A (ja) 積層セラミックコンデンサ
US11894198B2 (en) Multilayer ceramic capacitor
CN216015096U (zh) 层叠陶瓷电容器
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
CN217061783U (zh) 层叠陶瓷电容器
CN216015095U (zh) 层叠陶瓷电容器
CN216773068U (zh) 层叠陶瓷电容器
CN216773069U (zh) 层叠陶瓷电容器
CN216773071U (zh) 层叠陶瓷电容器
CN217035414U (zh) 层叠陶瓷电容器
CN216749609U (zh) 层叠陶瓷电容器
CN217214474U (zh) 层叠陶瓷电容器
CN216119933U (zh) 层叠陶瓷电容器
WO2023189749A1 (ja) 積層セラミックコンデンサ
JP7459858B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant