WO2023189749A1 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
WO2023189749A1
WO2023189749A1 PCT/JP2023/010658 JP2023010658W WO2023189749A1 WO 2023189749 A1 WO2023189749 A1 WO 2023189749A1 JP 2023010658 W JP2023010658 W JP 2023010658W WO 2023189749 A1 WO2023189749 A1 WO 2023189749A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin
multilayer ceramic
layer
thickness
ceramic capacitor
Prior art date
Application number
PCT/JP2023/010658
Other languages
English (en)
French (fr)
Inventor
真史 大谷
和彦 東出
大智 谷口
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202380018378.1A priority Critical patent/CN118613887A/zh
Priority to JP2024511834A priority patent/JPWO2023189749A1/ja
Publication of WO2023189749A1 publication Critical patent/WO2023189749A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a multilayer ceramic capacitor.
  • Patent Document 1 includes A multilayer ceramic capacitor having a plurality of first and a plurality of second internal electrodes connected to first and second external electrodes, respectively, The sum of the length of the first internal electrode in the direction of the second external electrode and the length of the second lower surface external electrode in the direction of the first external electrode is the distance between the first and second external electrodes.
  • a multilayer ceramic capacitor has been proposed in which the distance between the two external electrodes is shorter than the distance between the two external electrodes.
  • Patent Document 1 does not take into account cracks that occur during firing. Recently, there has been a demand for higher capacity multilayer ceramic capacitors. In order to cope with this, the internal electrodes included in the laminate are maximized, and as a result, the dielectric layer covering the internal electrodes is minimized. Therefore, during firing, cracks may occur in the miniaturized dielectric layer covering the internal electrodes. This crack causes a decrease in reliability such as moisture resistance reliability. SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a multilayer ceramic capacitor that is less likely to develop cracks due to firing.
  • the multilayer ceramic capacitor according to the present invention includes: Comprising a laminate in which dielectric layers and internal electrodes are alternately stacked,
  • the laminate has a first main surface and a second main surface facing the stacking direction, and a first side surface and a second side surface facing the width direction, which are perpendicular to the stacking direction.
  • the laminate includes an external electrode connected to the internal electrode on the first end surface and the second end surface,
  • the internal electrode has a main opposing part and a thin part, The thickness of the thin part is thinner than the thickness of the main opposing part,
  • the thin portion is a multilayer ceramic capacitor that extends from the widthwise end of the main opposing portion to the first side surface or the second side surface.
  • such a multilayer ceramic capacitor can be easily provided.
  • FIG. 1 is a perspective view showing a multilayer ceramic capacitor according to the present embodiment.
  • 2 is a sectional view taken along line II of the multilayer ceramic capacitor shown in FIG. 1.
  • FIG. 2 is a sectional view taken along line II-II of the multilayer ceramic capacitor shown in FIG. 1.
  • FIG. 2 is a cross-sectional photograph corresponding to a part of a cross-sectional view taken along line II-II of the multilayer ceramic capacitor according to the present embodiment. It is a figure which shows the content of an Example and a comparative example.
  • FIG. 1 is a perspective view showing the multilayer ceramic capacitor according to the present embodiment
  • FIG. 2 is a sectional view taken along the line II of the multilayer ceramic capacitor shown in FIG. 1
  • FIG. 3 is a perspective view showing the multilayer ceramic capacitor shown in FIG. FIG. 2 is a sectional view taken along the line II-II of the capacitor.
  • a multilayer ceramic capacitor 1 shown in FIGS. 1 to 3 includes a multilayer body 10 and an external electrode 40.
  • External electrode 40 includes a first external electrode 41 and a second external electrode 42 .
  • FIGS. 1 to 3 An XYZ orthogonal coordinate system is shown in FIGS. 1 to 3.
  • the X direction is the length direction L of the multilayer ceramic capacitor 1 and the laminate 10
  • the Y direction is the width direction W of the multilayer ceramic capacitor 1 and the laminate 10
  • the Z direction is the length direction L of the multilayer ceramic capacitor 1 and the laminate 10.
  • the direction is T.
  • the cross section shown in FIG. 2 is also referred to as the LT cross section
  • the cross section shown in FIG. 3 is also referred to as the WT cross section.
  • the length direction L, width direction W, and lamination direction T are not necessarily orthogonal to each other, but may be intersecting with each other.
  • the laminate 10 has a substantially rectangular parallelepiped shape, and has a first main surface TS1 and a second main surface TS2 facing in the stacking direction T, and a first side surface WS1 facing in the width direction W. and a second side surface WS2, and a first end surface LS1 and a second end surface LS2 facing each other in the length direction L. It is preferable that the corners and ridges of the laminate 10 be rounded. A corner is a part where three sides of the laminate 10 intersect, and a ridgeline is a part where two sides of the laminate 10 intersect.
  • the stacked body 10 includes a plurality of dielectric layers 20 and a plurality of internal electrodes 30 stacked in the stacking direction T.
  • the internal electrode 30 includes a first internal electrode 31 connected to a first external electrode 41 and a second internal electrode 32 connected to a second external electrode 42 .
  • the laminate 10 includes, in the stacking direction T, an inner layer portion 100 and two outer layer portions 110 arranged to sandwich the inner layer portion 100.
  • the inner layer section 100 includes a portion of the plurality of dielectric layers 20 and a plurality of internal electrodes 30. In the inner layer portion 100, a plurality of internal electrodes 30 are arranged facing each other with the dielectric layer 20 interposed therebetween.
  • the inner layer portion 100 is a portion that generates capacitance and essentially functions as a capacitor.
  • the outer layer part 110 arranged on the first main surface TS1 side is the first outer layer part 111
  • the outer layer part 110 arranged on the second main surface TS2 side is the first outer layer part 111.
  • the first outer layer portion 111 is arranged between the internal electrode 30 that is closest to the first main surface TS1 among the plurality of internal electrodes 30 and the first main surface TS1.
  • the second outer layer portion 112 is arranged between the internal electrode 30 closest to the second main surface TS2 among the plurality of internal electrodes 30 and the second main surface TS2.
  • the first outer layer section 111 and the second outer layer section 112 do not include the internal electrode 30 and are other dielectric layers other than the dielectric layer 20 disposed in the inner layer section 100 among the plurality of dielectric layers 20. Contains 20.
  • the first outer layer section 111 and the second outer layer section 112 function as a protective layer for the inner layer section 100.
  • the laminate 10 can be divided into a capacitance generating portion L30, a first end gap portion LG1, and a second end gap portion LG2 in the length direction L.
  • the capacitance generating portion L30 is a portion where capacitance is generated by the internal electrodes 30 facing each other.
  • the first end gap portion LG1 is a portion between the capacitance generation portion L30 and the first end surface LS1.
  • the second end gap portion LG2 is a portion between the capacitance generation portion L30 and the second end surface LS2.
  • the first end gap part LG1 functions as a lead-out electrode part to the first end surface LS1 of the first internal electrode 31, and the second end gap part LG2 functions as a lead-out electrode part to the second end surface LS2 of the second internal electrode 32. Functions as an electrode part.
  • the first end gap portion LG1 and the second end gap portion LG2 are also referred to as an L gap.
  • the internal electrode 30 has a main opposing portion 301 and a thin wall portion 302.
  • both the first internal electrode 31 and the second internal electrode 32 have a main opposing part 301 and a thin part 302.
  • the main opposing portion 301 is a portion that faces other internal electrodes 30 in the stacking direction T via the dielectric layer 20 and mainly generates capacitance.
  • the thin portion 302 extends from the main opposing portion 301 and is thinner than the main opposing portion 301 .
  • the thin portion 302 is a peripheral portion of the internal electrode 30, that is, a portion located outside the main opposing portion 301 in plan view.
  • the thickness of the thin portion 302 is 40% or less of the thickness of the main opposing portion 301.
  • the planar view refers to viewing the internal electrodes 30 from the stacking direction L.
  • the thickness of the internal electrodes 30 can be determined by exposing the cross section of the laminate 10 by polishing and scanning the length of the exposed internal electrodes 30 in the stacking direction T, as described in the ⁇ Measurement method> paragraph below. This is done by measuring using an electron microscope. More specifically, the thickness of the internal electrode 30 is the average value of the thicknesses of the 10 layers of internal electrodes 30 adjacent to each other in the stacking direction T at the central portion of the stacking direction T at the location where the thickness is to be determined. do.
  • the thickness of the main opposing portion 301 is measured at the center position of the internal electrode 30 in the length direction L and width direction W using the above-mentioned measuring method. That is, the thickness of the main opposing portion 301 is equal to the thickness of the internal electrodes 30 of 10 layers adjacent to each other in the stacking direction T at the central position in the length direction L and width direction W of the internal electrode 30 in the center portion in the stacking direction T.
  • the end portion of the main opposing portion 301 is referred to as a main opposing portion end portion 301E.
  • the thin portion 302 extends from each of the two main opposing portion ends 301E in the direction of the adjacent side surface WS.
  • ⁇ Division in width direction W> Based on FIG. 3, the division of the laminate 10 in the width direction W will be explained.
  • a portion of the internal electrode 30 in which the main opposing portions 301 face each other in the stacking direction T is a capacitance generating portion W30.
  • the portion between the capacitance generating portion W30 and the first side surface WS1 is the first side gap portion WG1.
  • a portion between the capacitance generating portion W30 and the second side surface WS2 is a second side gap portion WG2.
  • the capacitance generating portion W30 is a portion where capacitance is generated when the main opposing portions 301 of the internal electrodes 30 face each other.
  • the first side gap portion WG1 and the second side gap portion WG2 do not include the internal electrode 30 but only include the dielectric layer 20.
  • the first side gap portion WG1 and the second side gap portion WG2 function as a protective layer for the internal electrode 30. Note that the first side gap portion WG1 and the second side gap portion WG2 are also referred to as a W gap.
  • a portion of the internal electrode 30 where the thin portions 302 face each other in the stacking direction T is defined as a thin portion overlapping portion W302.
  • the starting point of the thin section 302 is defined as a thin section starting point 302S
  • the end point of the thin section 302 is defined as a thin section ending point 302E.
  • the starting point of the thin part 302 is the point where the thin part 302 and the main opposing part end 301E touch.
  • the end point of the thin wall portion 302 is the end of the thin wall portion 302 opposite to the starting point, and is a point facing the first side surface WS1 or the second side surface WS2.
  • the thin portion overlapping portion W302 extends from the two main opposing portion ends 301E, that is, the thin portion starting point 302S, to the respective thin portion ending points 302E in accordance with the arrangement of the thin portions 302.
  • the length of the capacitance generating portion W30 in the width direction W is assumed to be W1
  • the length of the thin portion overlapping portion W302 is assumed to be W2.
  • the length of the side gap portion WG in the width direction W is assumed to be W3.
  • the first side gap portion WG1, and the second side gap portion WG2 are , and a configuration in which the lengths are the same will be explained as an example.
  • FIG. 4 shows an example of the thin portion 302. As shown in the thin-walled portion overlapping portion W302 in FIG. 4, the thin-walled portion 302 extends like a thread from the main opposing portion end portion 301E.
  • the thickness of the thin portion 302 will be explained.
  • the thickness of the thin portion 302 is thinner than the thickness of the main opposing portion 301.
  • the thickness of the thin portion 302 is 40% or less of the thickness of the main opposing portion 301.
  • the thickness of the thin portion 302 is 30% or less, more preferably 20% or less of the thickness of the main opposing portion 301.
  • a thin wall portion 302 that is thinner than the main opposing portion 301 is provided. Therefore, it is possible to provide a multilayer ceramic capacitor in which cracks are less likely to occur due to firing. As explained above, cracks may occur in the dielectric layer 20 during sintering due to the difference in properties between ceramic and metal. Cracks are likely to occur when the number of stacked internal electrodes 30 is large and the dielectric layer 20 surrounding the internal electrodes 30 is thin. Regarding this, the multilayer ceramic capacitor 1 of this embodiment is provided with a thin section 302 that is thinner than the main opposing section 301 .
  • the shrinkage behavior of the dielectric layer 20 surrounding the thin portion can be controlled. For example, during firing, stress may occur between the dielectric layer and the internal electrodes.
  • the materials of the dielectric layer and the internal electrodes are different between ceramic and metal. Furthermore, ceramics and metals have different thermal shrinkage rates. Therefore, the dielectric layer and the internal electrode may have different degrees of shrinkage during sintering.
  • stress generated due to shrinkage can be alleviated. As a result, it is possible to suppress the occurrence of cracks and the occurrence of structural defects that may later cause cracks to occur.
  • the multilayer ceramic capacitor 1 of this embodiment can provide a multilayer ceramic capacitor 1 that is less prone to cracking due to firing.
  • the length of the thin portion 302 will be explained.
  • the thin part 302 extends from the main opposing part end 301E toward the first side surface WS1 or the second side surface WS2. However, it does not extend until it touches the first side surface WS1 or the second side surface WS2.
  • the length W2, which is the length in the width direction W of the thin wall portion 302 shown in FIG. 3, is 10% or more of the length W3, which is the length of the side gap portion WG.
  • the length W2 is 20% or more, more preferably 30% or more, and even more preferably 40% or more of the length W3.
  • the length W2 By setting the length W2 within the above range, it is possible to more reliably provide the multilayer ceramic capacitor 1 in which cracks are less likely to occur due to firing.
  • the length of the thin portion 302 described above means the average length of the plurality of thin portions 302.
  • the average length can be, for example, the average value of ten adjacent thin parts 302.
  • the thin portion 302 does not necessarily extend linearly in the width direction W.
  • the thin portion 302 may be curved in the direction of the first main surface TS1.
  • the main opposing portion 301 extends substantially linearly in the width direction W. That is, the main opposing portion 301 has higher linearity than the thin portion 302.
  • the length of the thin portion 302 in the width direction W from the thin portion starting point 302S to the thin portion ending point 302E is defined as a.
  • the length of the existing range of the internal electrode 30 in the stacking direction T is defined as b.
  • the length a is a value indicating the length of the thin portion 302 in the width direction W, and is the same value as the length W2 described above.
  • length a/length b is the amount of bending.
  • the amount of bending is preferably 0.5 or more and 9.0 or less. More preferably, it is 1.0 or more and 5.0 or less. If the amount of bending exceeds 9.0, it will come into contact with other internal electrodes 30 adjacent in the stacking direction T, making it easy to cause a short circuit. On the other hand, if it is less than 0.5, the shrinkage behavior of the dielectric layer 20 surrounding the internal electrodes 30 will not be sufficiently controlled. As a result, the occurrence of cracks caused by firing cannot be sufficiently suppressed.
  • the length b can be appropriately set depending on the size of the multilayer ceramic capacitor 1 and the like. For example, the length b can be 10 ⁇ m.
  • Continuity is the ratio of the length of the portion where the conductive material actually exists per unit length in the internal electrode 30.
  • the conductive material constituting the internal electrode 30 is shown as a conductive material 30M.
  • the dielectric material is shown as dielectric material 20M.
  • the conductive material 30M does not exist continuously.
  • the dielectric material 20M is sandwiched between the conductive materials 30M, so that they extend intermittently. Therefore, the proportion of the conductive material 30M in the net length of the internal electrode 30 is defined as continuity.
  • the continuity of the thin portion 302 is lower than the continuity of the main opposing portion 301. In the main opposing portion 301, the conductive material 30M occupies most of the portion, whereas in the thin portion 302, the dielectric material 20M occupies a larger proportion than the conductive material 30M.
  • the continuity of the thin wall portion 302 is lower than the continuity of the main opposing portion 301. Therefore, the shrinkage behavior of the dielectric layer 20 surrounding the internal electrodes 30 can be easily controlled. Therefore, it is possible to effectively suppress the occurrence of cracks and the occurrence of structural defects that may later become a cause of crack occurrence.
  • the continuity of the internal electrodes 30 described above can be evaluated by averaging the plurality of internal electrodes 30. For example, the evaluation can be made using the average of 10 adjacent main opposing parts 301 or 10 adjacent thin parts 302.
  • a method for forming the thin portion 302 will be explained. Note that the method for manufacturing the entire multilayer ceramic capacitor will be explained later.
  • a method for forming the thin portion 302 for example, when printing an electrode material on a dielectric sheet, there is a method in which a conductive material corresponding to the thin portion is also printed. Alternatively, there is a method of adding a conductive material to a dielectric paste for thickness correction and applying it to the laminate before sintering.
  • the former method of printing at the same time as printing the electrode material will be explained.
  • the pattern of the thin portion 302 is printed.
  • the printing method is not particularly limited, and may be screen printing, gravure printing, or the like.
  • a printing plate is formed so that the electrode included in the thin portion 302 has a desired length and desired continuity. Such a plate is used to print a conductive material onto a dielectric sheet. After that, firing and the like are performed based on a normal manufacturing method for multilayer ceramic capacitors. Thereby, the multilayer ceramic capacitor 1 having the thin wall portion 302 can be obtained.
  • the thickness of the laminate may differ depending on where the internal electrodes overlap and where no internal electrodes are present.
  • the thickness of the laminate before firing may be thinner in the portion corresponding to the first side gap portion WG1 than in the portion corresponding to the capacitance generation portion W30 shown in FIG.
  • the thickness of the laminate can be adjusted by applying dielectric paste to the portion corresponding to the first side gap WG1. A conductive material is added to this dielectric paste.
  • the dielectric paste to which this conductive material is added is applied to a thin portion of the laminate corresponding to the first side gap portion WG1.
  • This first side gap portion WG1 corresponds to a portion where the thin wall portion 302 is formed.
  • Application can be performed by a printing method such as screen printing.
  • the coating position, coating amount, and amount of conductive material added are adjusted so that the electrode included in the thin portion 302 has a desired length and desired continuity.
  • firing and the like are performed based on a normal manufacturing method for multilayer ceramic capacitors. Thereby, the multilayer ceramic capacitor 1 having the thin wall portion 302 can be obtained.
  • the thin portion 302 can be given a desired curvature by adjusting the thickness distribution of the dielectric sheet and the amount of dielectric paste applied.
  • the internal electrode 30 contains, for example, metal Ni as a main component. Further, the internal electrode 30 may include as a main component at least one selected from metals such as Cu, Ag, Pd, or Au, or alloys containing at least one of these metals, such as an Ag-Pd alloy. It may also be included as a component other than the main component. Further, the internal electrode 30 may include dielectric particles having the same composition as the ceramic contained in the dielectric layer 20 as a component other than the main component. Note that in this specification, the main component metal is defined as the metal component with the highest mass %.
  • Solid solution layer when Ni is used as the first metal component, a second metal component different from the first metal component is present at the interface with the dielectric layer 20 or the outer layer portion 110 on both sides of the stacking direction T of the internal electrode 30.
  • a solid solution layer (not shown) containing solid solution may be provided.
  • the solid solution layer includes a central solid solution layer (not shown) and an outer solid solution layer (not shown).
  • the second metal component is preferably Sn, In, Ga, Zn, Bi, Pb, Fe, V, Y or Cu, with Sn being particularly preferred.
  • the second metal component will be explained as Sn.
  • the solid solution layer is a layer in which Sn atoms are randomly substituted for Ni in the Ni atomic arrangement structure while maintaining the Ni atomic arrangement structure.
  • the thickness of the solid solution layer is preferably 1 nm or more and 20 nm or less.
  • the solid solution layer may be provided on both interfaces of the internal electrode 30 in the stacking direction T, but the solid solution layer is not limited to this, and the solid solution layer may be provided only on one interface of the internal electrode 30 in the stacking direction T. may be provided. Further, although the solid solution layer is provided on all the internal electrodes 30, the solid solution layer is not limited to this, and the solid solution layer may be provided only on some of the internal electrodes 30.
  • the central solid solution layer is provided at the interface between the internal electrode 30 and the dielectric layer 20 or the outer layer portion 110 in the central region of the laminate 10 in the length direction L and width direction W.
  • Sn is dissolved in Ni in a larger proportion than in the outer solid solution layer.
  • the interface not only indicates a boundary, but also a region that may include the internal electrode 30 and a part of the dielectric layer 20 or the outer layer portion 110.
  • the central solid solution layer can be a region approximately 10 ⁇ m inside from the end of the main opposing portion 301 in the length direction L and the end of the main opposing portion 301 in the width direction W.
  • Sn is dissolved in a solid solution in a molar amount of 0.008 or more and 0.025 or less, preferably about 0.02, that is, 2 mol% with respect to the sum of Ni and Sn. is preferred.
  • the ratio of Sn to Ni is the value obtained by measuring the interfaces at 10 points at the center in the stacking direction T, the center in the width direction W, and the center in the length direction L by TEM analysis and averaging them.
  • the outer solid solution layer is provided in a region surrounding the central solid solution layer in the main opposing portion 301. That is, the outer solid solution layer is a region extending approximately 10 ⁇ m inward from the end of the main opposing portion 301 in the length direction L and the end of the main opposing portion 301 in the width direction W.
  • Sn is dissolved in a solid solution in a molar amount of 0.001 or more and 0.005 or less, preferably about 0.005, that is, 0.5 mol% with respect to the sum of Ni and Sn.
  • a molar amount of 0.001 or more and 0.005 or less, preferably about 0.005
  • the thickness of the internal electrode 30 is not particularly limited, but may be, for example, 0.4 ⁇ m or more and 1.5 ⁇ m or less. Further, the number of internal electrodes 30 is not particularly limited, but is preferably, for example, 20 or more and 1000 or less.
  • the plurality of dielectric layers 20 are made of dielectric material.
  • the dielectric material may be, for example, a dielectric ceramic containing components such as BaTiO 3 , CaTiO 3 , SrTiO 3 or CaZrO 3 . Further, the dielectric material may be one in which subcomponents such as Mn compounds, Fe compounds, Cr compounds, Co compounds, and Ni compounds are added to these main components.
  • the thickness of the dielectric layer 20 is not particularly limited, but is preferably, for example, 0.5 ⁇ m or more and 3.0 ⁇ m or less. Further, the number of dielectric layers 20 is not particularly limited, but is preferably 20 or more and 1000 or less, for example. Note that the number of dielectric layers 20 is the total number of dielectric layers 20 in the inner layer section 100 and the number of dielectric layers 20 in the outer layer section 110.
  • the dimensions of the above-mentioned laminate 10 are not particularly limited, but for example, the length in the length direction L is 1.55 mm or more and 1.65 mm or less, and the width in the width direction W is 0.75 mm or more and 0.85 mm or less.
  • the thickness in the stacking direction T is preferably 0.75 mm or more and 0.85 mm or less.
  • External electrode 40 includes a first external electrode 41 and a second external electrode 42 .
  • the first external electrode 41 is arranged on the first end surface LS1 of the stacked body 10 and is connected to the first internal electrode 31.
  • the first external electrode 41 may extend from the first end surface LS1 to a part of the first main surface TS1 and a part of the second main surface TS2. Further, the first external electrode 41 may extend from the first end surface LS1 to a portion of the first side surface WS1 and a portion of the second side surface WS2.
  • the second external electrode 42 is arranged on the second end surface LS2 of the stacked body 10 and is connected to the second internal electrode 32.
  • the second external electrode 42 may extend from the second end surface LS2 to a part of the first main surface TS1 and a part of the second main surface TS2. Further, the second external electrode 42 may extend from the second end surface LS2 to a portion of the first side surface WS1 and a portion of the second side surface WS2.
  • the first external electrode 41 has a first base electrode 415, a first inner plating layer 416, and a first surface plating layer 417
  • the second external electrode 42 has a second base electrode 415. 425, a second inner plating layer 426, and a second surface plating layer 427.
  • the first base electrode 415 is disposed on the first end surface LS1 of the stacked body 10 and covers the first end surface LS1 of the stacked body 10.
  • the first base electrode 415 extends from the first end surface LS1 to a portion of the first main surface TS1, a portion of the second main surface TS2, a portion of the first side surface WS1, and a portion of the second side surface WS2. It may extend partially.
  • the second base electrode 425 is arranged on the second end surface LS2 of the laminate 10 and covers the second end surface LS2 of the laminate 10.
  • the second base electrode 425 extends from the second end surface LS2 to a portion of the first main surface TS1, a portion of the second main surface TS2, a portion of the first side surface WS1, and a portion of the second side surface WS2. It may extend partially.
  • the first base electrode 415 and the second base electrode 425 may be fired layers containing metal and glass.
  • the glass include glass components containing at least one selected from B, Si, Ba, Mg, Al, Li, and the like.
  • borosilicate glass can be used.
  • the metal includes Cu as a main component. Further, the metal may include at least one selected from Ni, Ag, Pd, or Au, or an alloy such as Ag-Pd alloy as a main component, or may contain as a component other than the main component. But that's fine.
  • the fired layer is a layer obtained by applying a conductive paste containing metal and glass to the laminate using a dipping method and firing the applied conductive paste. Note that the firing may be performed after the internal electrodes are fired, or the firing may be performed simultaneously with the internal electrodes. Moreover, the fired layer may be a plurality of layers. Alternatively, the first base electrode 415 and the second base electrode 425 may be resin layers containing conductive particles and a thermosetting resin. The resin layer may be formed on the above-mentioned fired layer, or may be formed directly on the laminate without forming the fired layer. The resin layer is a layer obtained by applying a conductive paste containing conductive particles and a thermosetting resin to the laminate by a coating method and baking the layer.
  • the firing may be performed after the internal electrodes are fired, or the firing may be performed simultaneously with the internal electrodes.
  • the resin layer may be a plurality of layers.
  • the thickness of each of the first base electrode 415 and the second base electrode 425 as a fired layer or resin layer is not particularly limited, and may be 1 ⁇ m or more and 10 ⁇ m or less.
  • the first base electrode 415 and the second base electrode 425 may be formed by a thin film forming method such as a sputtering method or a vapor deposition method, and may be a thin film layer with a thickness of 1 ⁇ m or less on which metal particles are deposited.
  • the first inner plating layer 416 is disposed on the first base electrode 415 and covers at least a portion of the first base electrode 415.
  • the second inner plating layer 426 is disposed on the second base electrode 425 and covers at least a portion of the second base electrode 425.
  • the first inner plating layer 416 and the second inner plating layer 426 include, for example, at least one selected from metals such as Cu, Ni, Ag, Pd, or Au, or alloys such as Ag-Pd alloy. .
  • the first surface plating layer 417 is disposed on the first inner plating layer 416 and covers at least a portion of the first inner plating layer 416.
  • the second surface plating layer 427 is disposed on the second inner plating layer 426 and covers at least a portion of the second inner plating layer 426.
  • the first surface plating layer 417 and the second surface plating layer 427 contain, for example, a metal such as Sn.
  • the first inner plating layer 416 and the second inner plating layer 426 are Ni plating layers
  • the first surface plating layer 417 and the second surface plating layer 427 are Sn plating layers.
  • the Ni plating layer can prevent the base electrode from being eroded by solder when mounting ceramic electronic components
  • the Sn plating layer can improve the wettability of solder when mounting ceramic electronic components. Can be easily implemented.
  • the first inner plating layer 416 and the second inner plating layer 426 have lower solder wettability than the first surface plating layer 417 and the second surface plating layer 427.
  • the thickness of the first plating layers 416 and 417 composed of the first inner plating layer 416 and the first surface plating layer 417 is not particularly limited, and may be 1 ⁇ m or more and 10 ⁇ m or less.
  • the thickness of the second plating layers 426 and 427 composed of the second inner plating layer 426 and the second front plating layer 427 is not particularly limited, and may be 1 ⁇ m or more and 10 ⁇ m or less.
  • the maximum value of the total length of the laminate 10 and the two external electrodes 41 and 42 in the longitudinal direction L may be 1.75 mm or more and 1.85 mm or less.
  • ⁇ Measurement method> Next, the measurement method will be explained in order.
  • a method for measuring the thickness of the dielectric layer 20 and the electrodes for example, a method of observing an LT cross section near the center in the width direction of the laminate exposed by polishing using a scanning electron microscope can be mentioned. Further, each value may be an average value of measured values at a plurality of locations in the length direction, or may be an average value of measured values at a plurality of locations in the lamination direction.
  • the measurement of the film thickness of the internal electrode 30 is evaluated based on the average in the above-mentioned measurement range.
  • the thickness of the laminate 10 can be measured using, for example, an LT section near the center in the width direction of the laminate exposed by polishing, or a WT section near the center in the length direction of the laminate exposed by polishing.
  • An example of this method is to observe using a scanning electron microscope.
  • each value may be an average value of measured values at a plurality of locations in the length direction or width direction.
  • a method for measuring the length of the laminate 10 includes, for example, a method of observing the LT cross section of the laminate exposed by polishing near the center in the width direction using a scanning electron microscope. Further, each value may be an average value of measured values at a plurality of locations in the stacking direction.
  • a method for measuring the width of the laminate 10 includes, for example, a method of observing a WT cross section near the longitudinal center of the laminate exposed by polishing using a scanning electron microscope. Further, each value may be an average value of measured values at a plurality of locations in the stacking direction.
  • a dielectric sheet for the dielectric layer 20 and a conductive paste for the internal electrodes 30 are prepared.
  • the dielectric sheet and conductive paste contain a binder and a solvent. Known materials can be used as the binder and solvent.
  • an internal electrode pattern is formed on the dielectric sheet by printing a conductive paste in a predetermined pattern, for example, on the dielectric sheet. As a method for forming the internal electrode pattern, screen printing, gravure printing, or the like can be used.
  • a predetermined number of dielectric sheets for the second outer layer portion 112 on which no internal electrode pattern is printed are laminated.
  • dielectric sheets for the inner layer portion 100 on which internal electrode patterns are printed are sequentially laminated.
  • a dielectric paste for thickness correction may be appropriately applied to positions corresponding to each side gap portion.
  • a conductive material for forming the thin portion 302 may be added to the dielectric paste for thickness correction.
  • a predetermined number of dielectric sheets for the first outer layer portion 111 on which internal electrode patterns are not printed are laminated thereon. In this way, a laminated sheet is produced.
  • the laminated sheet is pressed in the lamination direction by means such as a hydrostatic press to produce a laminated block.
  • the laminated block is cut to a predetermined size, and laminated chips are cut out. At this time, the corners and ridges of the stacked chips are rounded by barrel polishing or the like.
  • the stacked chips are fired to produce the stacked body 10.
  • the firing temperature is preferably 900° C. or more and 1400° C. or less, although it depends on the materials of the dielectric and internal electrodes.
  • the first end surface LS1 of the laminate 10 is dipped in a conductive paste that is an electrode material for the base electrode. Apply conductive paste.
  • first base electrode 415 and second base electrode 425 which are fired layers, are formed.
  • the firing temperature is preferably 600°C or higher and 900°C or lower.
  • the first base electrode 415 and the second base electrode 425 which are resin layers, are formed by applying a conductive paste containing conductive particles and a thermosetting resin by a coating method and baking it.
  • the first base electrode 415 and the second base electrode 425 which are thin films, may be formed by a thin film forming method such as a sputtering method or a vapor deposition method. Thereafter, a first inner plating layer 416 is formed on the surface of the first base electrode 415, and a second inner plating layer 426 is formed on the surface of the second base electrode 425.
  • a first surface plating layer 417 is formed on the surface of the first inner plating layer 416, and a second surface plating layer 427 is formed on the surface of the second inner plating layer 426.
  • Example> Examples and comparative examples will be described based on FIG. 5.
  • the following multilayer ceramic capacitors were created as examples and comparative examples.
  • average thickness and average length were the average of 10 adjacent points.
  • criteria were used for quality evaluation.
  • Insulation resistance IR was measured for 100 chips after firing, and LogIR ⁇ 5 was counted as a short-circuit defective chip. A chip in which one or more chips out of 100 were defective was defined as “defective.” Others were rated as “good.”
  • Structural defect occurrence rate after firing The appearance of the 100 chips after firing was observed on 6 sides using a stereomicroscope to confirm the presence or absence of cracks around the outer layer, and chips with cracks in the outer layer were counted as defective chips. A chip in which one or more chips out of 100 were defective was defined as “defective.” Others were rated as “good.”
  • Multilayer Ceramic Capacitor 10 Laminated Body 20 Dielectric Layer 20M Dielectric Material 30 Internal Electrode 30M Conductive Material 301 Main Opposing Part 301E Main Opposing Part End 302 Thin Part 302S Thin Part Start Point 302E Thin Part End Point 31 First Internal Electrode 32 Second internal electrode 40 External electrode 100 Inner layer portion 110 Outer layer portion L30 Capacitance generating portion W30 Capacitance generating portion W302 Thin portion overlapping portion WG1 First side gap portion WG2 Second side gap portion L Length direction T Lamination direction W Width Direction a Length in the width direction from the start point of the thin wall part to the end point of the thin wall part b Length of the existing range of the internal electrode in the stacking direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

焼成に起因するクラックが発生しにくい、積層セラミックコンデンサ（１）を提供することを目的とする。積層セラミックコンデンサ（１）は、誘電体層（２０）と内部電極（３０）とが交互に積層された積層体（１０）を備え、前記積層体（２０）は、前記積層方向（Ｔ）に相対する第１の主面および第２の主面と、前記積層方向（Ｔ）に直交する方向である、幅方向（Ｗ）に相対する第１の側面および第２の側面と、積層方向（Ｔ）および幅方向（Ｗ）に直交する方向である、長さ方向（Ｌ）に相対する第１の端面および第２の端面とを有し、前記積層体（１０）は、前記第１の端面および第２の端面に、前記内部電極（３０）に接続された外部電極（４０）を備え、前記内部電極（３０）は、主対向部（３０１）と、薄肉部（３０２）とを有し、前記薄肉部（３０２）の厚さは、前記主対向部（３０１）の厚さよりも薄く、前記薄肉部（３０２）は、前記主対向部（３０１）の前記幅方向（Ｗ）の端部から、前記第１の側面または前記第２の側面へ延びる。

Description

積層セラミックコンデンサ
　本発明は、積層セラミックコンデンサに関する。
　近年、積層セラミックコンデンサの小型化が求められている。このような小型の積層セラミックコンデンサに機械的な力が加わったとき、誘電体にクラックが発生し、内部電極間が短絡する恐れがある。
　このような問題に対して、特許文献１には、
第１のおよび第２の外部電極にそれぞれ接続された複数の第１のおよび複数の第２の内部電極を有する積層セラミックコンデンサであって、
前記第１の内部電極の第２の外部電極方向への長さと、第２の下面外部電極の第１の外部電極方向への長さとの和は、前記第１のおよび第２の外部電極間の距離より短く、および
第２の内部電極の第１の外部電極方向への長さと、第１の下面外部電極の第２の外部電極方向への長さとの和は、前記第１の、第２の外部電極間の距離より短い積層セラミックコンデンサが提案されている。
特開平６－１６３３１１号公報
　しかし、特許文献１では、焼成時に発生するクラックは考慮されていない。
　昨今、積層セラミックコンデンサの大容量化が求められている。これに対応すべく、積層体に含まれる内部電極の極大化が行われ、その結果、内部電極を覆う誘電体層が極小化している。
　そのため、焼成時に、内部電極を覆う極小化された誘電体層にクラックが発生する場合がある。このクラックは、耐湿信頼性などの信頼性の低下を招く。
　そこで、本発明は、焼成に起因するクラックが発生しにくい、積層セラミックコンデンサを提供することを目的とする。
　本発明に係る積層セラミックコンデンサは、
　誘電体層と内部電極とが交互に積層された積層体を備え、
　前記積層体は、前記積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する方向である、幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する方向である、長さ方向に相対する第１の端面および第２の端面とを有し、
　前記積層体は、前記第１の端面および第２の端面に、前記内部電極に接続された外部電極を備え、
　前記内部電極は、主対向部と、薄肉部とを有し、
　前記薄肉部の厚さは、前記主対向部の厚さよりも薄く、
　前記薄肉部は、前記主対向部の前記幅方向の端部から、前記第１の側面または前記第２の側面へ延びる、積層セラミックコンデンサである。
　本発明によれば、このような積層セラミックコンデンサを容易に提供することができる。
本実施形態に係る積層セラミックコンデンサを示す斜視図である。 図１に示す積層セラミックコンデンサのＩ－Ｉ線断面図である。 図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線断面図である。 本実施形態に係る積層セラミックコンデンサのＩＩ－ＩＩ線断面図の一部に相当する断面写真である。 実施例および比較例の内容を示す図である。
　以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を付すこととする。
＜積層構造の概要＞
　図１は、本実施形態に係る積層セラミックコンデンサを示す斜視図であり、図２は、図１に示す積層セラミックコンデンサのＩ－Ｉ線断面図であり、図３は、図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線断面図である。図１から図３に示す積層セラミックコンデンサ１は、積層体１０と外部電極４０とを備える。外部電極４０は、第１の外部電極４１と第２の外部電極４２とを含む。
＜方向の定義＞
　図１から図３には、ＸＹＺ直交座標系が示されている。Ｘ方向は積層セラミックコンデンサ１および積層体１０の長さ方向Ｌであり、Ｙ方向は積層セラミックコンデンサ１および積層体１０の幅方向Ｗであり、Ｚ方向は積層セラミックコンデンサ１および積層体１０の積層方向Ｔである。これにより、図２に示す断面はＬＴ断面とも称され、図３に示す断面はＷＴ断面とも称される。
　なお、長さ方向Ｌ、幅方向Ｗおよび積層方向Ｔは、必ずしも互いに直交する関係になるとは限らず、互いに交差する関係であってもよい。
＜積層体＞
　図１に示すように、積層体１０は、略直方体形状であり、積層方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２とを有する。
　積層体１０の角部および稜線部には、丸みがつけられていることが好ましい。角部とは、積層体１０の３面が交る部分であり、稜線部とは、積層体１０の２面が交る部分である。
　図２に示すように、積層体１０は、積層方向Ｔに積層された複数の誘電体層２０と複数の内部電極３０とを有する。
　内部電極３０は、第１の外部電極４１に接続された第１の内部電極３１と、第２の外部電極４２に接続された第２の内部電極３２とを包含する。
　また、積層体１０は、積層方向Ｔにおいて、内層部１００と、内層部１００を挟み込むように配置された２つの外層部１１０とを有する。
＜内層部＞
　内層部１００は、複数の誘電体層２０のうちの一部と、複数の内部電極３０と、を含む。内層部１００では、複数の内部電極３０が誘電体層２０を介して対向して配置されている。内層部１００は、静電容量を発生させ実質的にコンデンサとして機能する部分である。
＜外層部＞
　上述の２つの外層部１１０のうち、第１の主面ＴＳ１側に配置された外層部１１０が第１の外層部１１１であり、第２の主面ＴＳ２側に配置された外層部１１０が第２の外層部１１２である。
　具体的には、第１の外層部１１１は、複数の内部電極３０のうち第１の主面ＴＳ１に最も近い内部電極３０と第１の主面ＴＳ１との間に配置されている。一方、第２の外層部１１２は、複数の内部電極３０のうち第２の主面ＴＳ２に最も近い内部電極３０と第２の主面ＴＳ２との間に配置されている。
　第１の外層部１１１および第２の外層部１１２は、内部電極３０を含まず、複数の誘電体層２０のうち、内層部１００に配置された誘電体層２０を除く、他の誘電体層２０を含む。第１の外層部１１１および第２の外層部１１２は、内層部１００の保護層として機能する。
＜長さ方向Ｌの区分＞
　図２に示すように、積層体１０は、長さ方向Ｌにおいて、容量発生部Ｌ３０と、第１のエンドギャップ部ＬＧ１と、第２のエンドギャップ部ＬＧ２とに区分することができる。
＜容量発生部＞
　容量発生部Ｌ３０は、内部電極３０が対向することで、容量が発生する部分である。
＜エンドギャップ部＞
　第１のエンドギャップ部ＬＧ１は、容量発生部Ｌ３０と第１の端面ＬＳ１との間の部分である。一方、第２のエンドギャップ部ＬＧ２は、容量発生部Ｌ３０と第２の端面ＬＳ２との間の部分である。
　第１エンドギャップ部ＬＧ１は、第１の内部電極３１の第１端面ＬＳ１への引出電極部として機能し、第２エンドギャップ部ＬＧ２は、第２の内部電極３２の第２端面ＬＳ２への引出電極部として機能する。第１エンドギャップ部ＬＧ１および第２エンドギャップ部ＬＧ２は、Ｌギャップともいう。
＜内部電極の主対向部と薄肉部＞
　図３に示すように、内部電極３０は、主対向部３０１と薄肉部３０２とを有する。詳しくは、第１の内部電極３１および第２の内部電極３２のいずれも、主対向部３０１と薄肉部３０２とを有する。
　主対向部３０１とは、誘電体層２０を介して、他の内部電極３０と、積層方向Ｔにおいて対向し、容量を主に発生する部分である。
　一方、薄肉部３０２は、主対向部３０１から延在し、主対向部３０１よりも、膜厚が薄い部分である。
　具体的には、薄肉部３０２は、平面視において、内部電極３０の周辺部分、すなわち、主対向部３０１の外側に位置する部分である。かつ、薄肉部３０２は、その厚さが、主対向部３０１の厚さの４０％以下の部分である。
　ここで、平面視とは、内部電極３０を、積層方向Ｌから見ることをいう。
　また、内部電極３０の厚さは、後述する＜測定方法＞の段落に記載のように、積層体１０の断面を研磨により露出させ、露出した内部電極３０の積層方向Ｔの長さを、走査型電子顕微鏡を用いて測定することにより行う。
　より具体的には、内部電極３０の厚さは、厚さを求めたい箇所での、積層方向Ｔの中央部分における、積層方向Ｔに隣接する１０層の内部電極３０の厚さの平均値とする。
　また、主対向部３０１の厚さは、内部電極３０の、長さ方向Ｌ及び幅方向Ｗの中央位置において、上述の測定方法により測定する。すなわち、主対向部３０１の厚さは、内部電極３０の、長さ方向Ｌ及び幅方向Ｗの中央位置における、積層方向Ｔの中央部分での、積層方向Ｔに隣接する１０層の内部電極３０の厚さの平均値とする。
　主対向部３０１の端部を、主対向部端部３０１Ｅとする。
　図３に示すように薄肉部３０２は、２つの主対向部端部３０１Ｅのそれぞれから、それぞれが近接する側面ＷＳの方向に延在している。
＜幅方向Ｗの区分＞
　図３に基づいて、積層体１０の幅方向Ｗの区分について説明する。
　内部電極３０のうちの主対向部３０１が、積層方向Ｔにおいて互いに対向する部分が、容量発生部Ｗ３０である。
　容量発生部Ｗ３０と、第１の側面ＷＳ１との間の部分が、第１のサイドギャップ部ＷＧ１である。また、容量発生部Ｗ３０と、第２の側面ＷＳ２との間の部分が、第２のサイドギャップ部ＷＧ２である。
＜容量発生部＞
　容量発生部Ｗ３０は、内部電極３０の主対向部３０１が対向することで、容量が発生する部分である。
＜サイドギャップ部＞
　第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、内部電極３０を含まず、誘電体層２０のみを含む。第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、内部電極３０の保護層として機能する。なお、第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、Ｗギャップとも称される。
＜薄肉部重畳部＞
　内部電極３０のうちの薄肉部３０２が、積層方向Ｔにおいて互いに対向する部分を、薄肉部重畳部Ｗ３０２とする。
　ここで、薄肉部３０２の始点を薄肉部始点３０２Ｓとし、薄肉部３０２の終点を薄肉部終点３０２Ｅとする。薄肉部３０２の始点とは、薄肉部３０２と主対向部端部３０１Ｅとが接する点である。一方、薄肉部３０２の終点とは、薄肉部３０２において、始点とは反対側の端部であり、第１の側面ＷＳ１または第２の側面ＷＳ２に面する点である。
　薄肉部重畳部Ｗ３０２は、薄肉部３０２の配置に合わせて、２つの主対向部端部３０１Ｅ、すなわち、薄肉部始点３０２Ｓから、それぞれの薄肉部終点３０２Ｅまで、延在している。
＜長さの定義＞
　ここで、容量発生部Ｗ３０の幅方向Ｗの長さをＷ１とし、薄肉部重畳部Ｗ３０２の長さをＷ２とする。また、サイドギャップ部ＷＧの幅方向Ｗの長さをＷ３とする。
　なお、以下の説明では、薄肉部重畳部Ｗ３０２と、第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２とに関して、第１の側面ＷＳ１の側と、第２の側面ＷＳ２の側とで、それらの長さが同じである構成を例にして説明する。ただし、第１の側面ＷＳ１の側と、第２の側面ＷＳ２の側とで、それらの長さを異ならせることも可能である。
　以下、薄肉部３０２について具体的に説明する。図４に、薄肉部３０２の一例を示す。図４の薄肉部重畳部Ｗ３０２に示すように、薄肉部３０２は、主対向部端部３０１Ｅから、糸状に延在している。
＜薄肉部の厚さ＞
　薄肉部３０２の厚さについて説明する。
　薄肉部３０２の厚さは、主対向部３０１の厚さよりも薄い。例えば、薄肉部３０２の厚さは、主対向部３０１の厚さの４０％以下である。好ましくは、薄肉部３０２の厚さは、主対向部３０１の厚さの３０％以下、より好ましくは、２０％以下である。
＜効果＞
　本実施形態の積層セラミックコンデンサ１では、主対向部３０１よりも厚さの薄い、薄肉部３０２が設けられている。
　そのため、焼成に起因するクラックの発生しにくい積層セラミックコンデンサを提供することができる。
　先に説明した通り、セラミックと金属との特性の相違により、焼結の際に、誘電体層２０にクラックが発生する場合がある。クラックは、内部電極３０の積層枚数が多く、また、内部電極３０を取り囲む誘電体層２０の厚さが薄い場合に生じやすい。
　これに関し、本実施形態の積層セラミックコンデンサ１では、主対向部３０１よりも厚さの薄い、薄肉部３０２が設けられている。
　厚さの薄い部分を、内部電極３０の端部近傍に配置することで、そのまわりを覆う誘電体層２０の収縮挙動をコントロールすることができる。
　例えば、焼成の際、誘電体層と内部電極との間に応力が発生する場合がある。誘電体層と内部電極とでは、各々の材料が、セラミックと金属とで異なる。そして、セラミックと金属とでは熱収縮率が異なる。そのため、誘電体層と内部電極とでは、焼結の際の収縮度合いが異なる場合があるからである。
　これに関し、本実施形態の積層セラミックコンデンサ１では、収縮により発生する応力を緩和することができる。その結果、クラックの発生や、後にクラックの発生原因となりうる、構造欠陥の発生を抑制することができる。
　以上のように、本実施形態の積層セラミックコンデンサ１は、焼成に起因するクラックの発生しにくい積層セラミックコンデンサ１を提供することができる。
＜薄肉部の長さ＞
　薄肉部３０２の長さについて説明する。
　薄肉部３０２は、主対向部端部３０１Ｅから、第１の側面ＷＳ１または第２の側面ＷＳ２に向けて延在する。ただ、第１の側面ＷＳ１または第２の側面ＷＳ２に接するまで延在はしない。
　図３に示す、薄肉部３０２の幅方向Ｗの長さである長さＷ２は、サイドギャップ部ＷＧの長さである長さＷ３の１０％以上である。好ましくは、長さＷ２は、長さＷ３の２０％以上、より好ましくは、３０％以上、さらに好ましくは４０％以上である。
　Ｗ２の長さを上述の範囲にすることにより、より確実に、焼成に起因するクラックの発生しにくい積層セラミックコンデンサ１を提供することができる。
　なお、上述の薄肉部３０２の長さは、複数の薄肉部３０２の平均の長さを意味する。平均の長さは、例えば、近接する１０個の薄肉部３０２の平均値とすることができる。
＜薄肉部の直線性＞
　薄肉部３０２の直線性について説明する。
　図３および図４に示すように、薄肉部３０２は、必ずしも幅方向Ｗに直線的には延在していない。薄肉部３０２は、例えば、第１の主面ＴＳ１の方向に湾曲している場合がある。
　一方、主対向部３０１は、幅方向Ｗに、ほぼ直線的には延在している。すなわち、主対向部３０１は、薄肉部３０２よりも直線性が高い。
　ここで、図３に示すように、薄肉部３０２について、薄肉部始点３０２Ｓから薄肉部終点３０２Ｅまでの、幅方向Ｗの長さをａとする。また、主対向部３０１および薄肉部３０２を含めて、内部電極３０の、積層方向Ｔにおける存在範囲の長さをｂとする。なお、長さａは、薄肉部３０２の幅方向Ｗの長さを示す値であり、先に説明した長さＷ２と同じ値である。
＜曲がり量＞
　ここで、長さａ／長さｂを、曲がり量とする。
　曲がり量は、０．５以上、９．０以下であることが好ましい。より好ましくは、１．０以上、５．０以下である。
　曲がり量が９．０を超えると、積層方向Ｔにおいて隣接する他の内部電極３０と接触し、短絡を生じやすくなる。
　一方、０．５未満であると、内部電極３０のまわりを覆う誘電体層２０の収縮挙動のコントロールが十分ではなくなる。その結果、焼成に起因するクラックの発生を十分に抑制できなくなる。
　なお、長さｂは、積層セラミックコンデンサ１の大きさ等により、適宜設定することができる。例えば、長さｂは、１０μｍとすることができる。
＜連続性＞
　次に連続性について説明する。
　連続性とは、内部電極３０において、単位長さあたりの、実際に導電性材料が存在している部分の長さの割合である。
　図４に、内部電極３０を構成する導電性材料を、導電性材料３０Ｍとして示す。また、誘電体の材料を、誘電体材料２０Ｍとして示す。
　図４に示すように、内部電極３０において、導電性材料３０Ｍは、連続して存在はしていない。導電性材料３０Ｍの間に誘電体材料２０Ｍをはさんで、いわば、とぎれとぎれに延在している。
　そこで、内部電極３０の正味の長さにおける、導電性材料３０Ｍが占める割合を連続性とする。
　図４に示すように、内部電極３０において、薄肉部３０２の連続性は、主対向部３０１の連続性よりも低い。
　主対向部３０１では、導電性材料３０Ｍが大部分を占めるのに対して、薄肉部３０２では、導電性材料３０Ｍよりも誘電体材料２０Ｍが占める割合が大きくなっている。
＜効果＞
　本実施形態の積層セラミックコンデンサ１では、薄肉部３０２の連続性は、主対向部３０１の連続性よりも低い。
　そのため、内部電極３０のまわりを覆う誘電体層２０の収縮挙動を、コントロールしやすい。よって、効果的に、クラックの発生や、後にクラックの発生原因となりうる構造欠陥の発生を抑制することができる。
　なお、上述の内部電極３０の連続性は、複数の内部電極３０における平均で評価することができる。例えば、近接する１０個の主対向部３０１、または、近接する１０個の薄肉部３０２の平均で、評価することができる。
＜薄肉部の形成方法＞
　薄肉部３０２を形成する方法を説明する。なお、積層セラミックコンデンサ全体の製造方法については、追って説明する。
　薄肉部３０２を形成する方法としては、例えば、電極材料を誘電体シートに印刷する際に、薄肉部に対応する導電性材料を併せて印刷する方法がある。
　または、厚さ補正用の誘電体ペーストに導電性材料を添加し、それを焼結前の積層体に塗布する方法がある。
　まず、前者の、電極材料を印刷する際に併せて印刷する方法について説明する。
　例えば、内層部１００用の誘電体シートに内部電極のパターンを印刷する際に、主対向部３０１のパターンに加えて、薄肉部３０２のパターンを印刷する。印刷方法は、スクリーン印刷やグラビア印刷等、特には限定されない。
　薄肉部３０２に含まれる電極が、所望の長さや、所望の連続性を有するように、印刷用の版を形成する。このような版を用いて、導電性材料を誘電体シートに印刷する。その後は、通常の積層セラミックコンデンサの製造方法に基づいて、焼成等を行う。
　これにより、薄肉部３０２を有する積層セラミックコンデンサ１を得ることができる。
　次に、厚さ補正用の誘電体ペーストに導電性材料を添加して、それを焼結前の積層体に塗布する方法について説明する。
　内部電極のパターンが印刷された誘電体シートを積層した際、内部電極が重畳する箇所と、内部電極が存在しない箇所とで、積層物の厚さか異なる場合がある。
　例えば、図３に示す容量発生部Ｗ３０に対応する部分より、第１のサイドギャップ部ＷＧ１に対応する部分の方が、焼成前の積層体の厚さが薄くなる場合がある。この場合、第１のサイドギャップ部ＷＧ１に対応する部分に、誘電体ペーストを塗布することで、積層物の厚さを調節することができる。
　この誘電体ペーストに導電性材料を添加する。そして、この導電性材料が添加された誘電体ペーストを、厚さが薄い、積層体の第１のサイドギャップ部ＷＧ１に対応する部分に塗布する。この第１のサイドギャップ部ＷＧ１は、薄肉部３０２が形成される部分に対応する。
　塗布は、スクリーン印刷などの印刷方法等で行うことができる。その際、薄肉部３０２に含まれる電極が、所望の長さや、所望の連続性を有するように、塗布位置や塗布量や導電性材料の添加量などを調節する。
　その後は、通常の積層セラミックコンデンサの製造方法に基づいて、焼成等を行う。
　これにより、薄肉部３０２を有する積層セラミックコンデンサ１を得ることができる。
　また、上述のいずれの方法においても、誘電体シートの厚み分布や、誘電体ペーストの塗布量を調節することにより、薄肉部３０２に、所望の湾曲を持たせることができる。
　以下、各部の材料等を説明する。
＜内部電極の材料＞
　内部電極３０は、例えば、金属Ｎｉを主成分として含む。また、内部電極３０は、例えば、Ｃｕ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金から選ばれる少なくとも１つを主成分として含んでもよいし、主成分以外の成分として含んでもよい。更に、内部電極３０は、誘電体層２０に含まれるセラミックと同一組成系の誘電体の粒子を主成分以外の成分として含んでいてもよい。なお、本明細書において、主成分の金属とは、最も質量％が高い金属成分であると定める。
＜固溶層＞
　なお、内部電極３０の積層方向Ｔの両側の、誘電体層２０又は外層部１１０との界面には、Ｎｉを第１金属成分とした場合に、この第１金属成分とは異なる第２金属成分が固溶した固溶層（不図示）が設けられてもよい。固溶層は、中央固溶層（不図示）と外側固溶層（不図示）とを含む。
　第２金属成分は、Ｓｎ、Ｉｎ、Ｇａ、Ｚｎ、Ｂｉ、Ｐｂ、Ｆｅ、Ｖ、Ｙ又はＣｕであることが好ましく、特には、Ｓｎが好ましい。以下、第２金属成分をＳｎとして説明する。
　なお、固溶層とは、Ｎｉの原子配列構造を保持しながら、Ｓｎの原子がＮｉの原子配列構造内においてランダムにＮｉから置換している層である。固溶層の厚みは１ｎｍ以上、２０ｎｍ以下であることが好ましい。
　なお、固溶層は、内部電極３０の積層方向Ｔの両側の界面に設けられてもよいが、これに限らず、固溶層は、内部電極３０の積層方向Ｔの一側の界面のみに設けられてもよい。また、固溶層は、全ての内部電極３０に設けられているが、これに限らず、固溶層は、一部の内部電極３０のみに設けられてもよい。
＜中央固溶層＞
　中央固溶層は、積層体１０の長さ方向Ｌ及び幅方向Ｗの中央領域における、内部電極３０と誘電体層２０又は外層部１１０との界面に設けられる。中央固溶層は、Ｎｉに対して、外側固溶層よりも大きい割合でＳｎが固溶している。ここで、界面とは境界を示すだけでなく、内部電極３０と誘電体層２０又は外層部１１０の一部を含んでもよい領域である。
　中央固溶層は、主対向部３０１の長さ方向Ｌの端部及び主対向部３０１の幅方向Ｗの端部から、約１０μｍ内側の領域とすることができる。
　中央固溶層においてＳｎは、ＮｉとＳｎとを足したモル量に対して、０．００８以上０．０２５以下、好ましくは０．０２程度のモル量、すなわち２ｍｏｌ％で固溶していることが好ましい。なお、Ｎｉ対するＳｎの割合は、積層方向Ｔの中央部、幅方向Ｗの中央部及び長さ方向Ｌの中央部の界面をＴＥＭ分析にて１０点測定し、平均値化した値である。
＜外側固溶層＞
　外側固溶層は、主対向部３０１における中央固溶層を囲む領域に設けられている。すなわち外側固溶層は、主対向部３０１の長さ方向Ｌの端部及び主対向部３０１の幅方向Ｗの端部から、内側約１０μｍまでの領域である。
　外側固溶層においてＳｎは、ＮｉとＳｎとを足したモル量に対して、０．００１以上０．００５以下、好ましくは０．００５程度のモル量、すなわち０．５ｍｏｌ％で固溶していることが好ましい。
＜内部電極の厚さと枚数＞
　内部電極３０の厚さは、特に限定されないが、例えば０．４μｍ以上、１．５μｍ以下とすることができる。また、内部電極３０の枚数は、特に限定されないが、例えば２０枚以上、１０００枚以下であることが好ましい。
＜誘電体の材料＞
　複数の誘電体層２０は、誘電体材料により構成される。誘電体材料は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、またはＣａＺｒＯ３などの成分を含む誘電体セラミックであってもよい。また、誘電体材料は、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものであってもよい。
＜誘電体層の厚さと材料＞
　誘電体層２０の厚さは、特に限定されないが、例えば０．５μｍ以上、３．０μｍ以下であることが好ましい。
　また、誘電体層２０の枚数は、特に限定されないが、例えば２０枚以上１０００枚以下であることが好ましい。なお、この誘電体層２０の枚数は、内層部１００の誘電体層２０の枚数と、外層部１１０の誘電体層２０の枚数との総数である。
＜積層体の寸法＞
　上述した積層体１０の寸法は、特に限定されないが、例えば長さ方向Ｌの長さが１．５５ｍｍ以上、１．６５ｍｍ以下であり、幅方向Ｗの幅が０．７５ｍｍ以上、０．８５ｍｍ以下であり、積層方向Ｔの厚さが０．７５ｍｍ以上、０．８５ｍｍ以下であることが好ましい。
＜外部電極＞
　次に、外部電極４０について説明する。
　外部電極４０は、第１の外部電極４１と第２の外部電極４２とを含む。
　第１の外部電極４１は、積層体１０の第１の端面ＬＳ１に配置されており、第１の内部電極３１に接続されている。第１の外部電極４１は、第１の端面ＬＳ１から、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に延びていてもよい。また、第１の外部電極４１は、第１の端面ＬＳ１から、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。
　第２の外部電極４２は、積層体１０の第２の端面ＬＳ２に配置されており、第２の内部電極３２に接続されている。第２の外部電極４２は、第２の端面ＬＳ２から、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に延びていてもよい。また、第２の外部電極４２は、第２の端面ＬＳ２から、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。
　第１の外部電極４１は、第１の下地電極４１５と、第１の内めっき層４１６と、第１の表めっき層４１７とを有し、第２の外部電極４２は、第２の下地電極４２５と、第２の内めっき層４２６と、第２の表めっき層４２７とを有する。
＜下地電極＞
　第１の下地電極４１５は、積層体１０の第１の端面ＬＳ１上に配置されており、積層体１０の第１の端面ＬＳ１を覆う。第１の下地電極４１５は、第１の端面ＬＳ１から、第１の主面ＴＳ１の一部、第２の主面ＴＳ２の一部、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。
　第２の下地電極４２５は、積層体１０の第２の端面ＬＳ２上に配置されており、積層体１０の第２の端面ＬＳ２を覆う。第２の下地電極４２５は、第２の端面ＬＳ２から、第１の主面ＴＳ１の一部、第２の主面ＴＳ２の一部、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。
　第１の下地電極４１５および第２の下地電極４２５は、金属とガラスとを含む焼成層であってもよい。ガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、またはＬｉ等から選ばれる少なくとも１つを含むガラス成分が挙げられる。具体例として、ホウケイ酸ガラスを用いることができる。金属としては、Ｃｕを主成分として含む。また、金属としては、例えばＮｉ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の合金、から選ばれる少なくとも１つを主成分として含んでもよいし、主成分以外の成分として含んでもよい。
　焼成層は、金属およびガラスを含む導電性ペーストをディップ法によって積層体に塗布して焼成した層である。なお、内部電極の焼成後に焼成されてもよく、内部電極と同時に焼成されてもよい。また、焼成層は、複数層であってもよい。
　あるいは、第１の下地電極４１５および第２の下地電極４２５は、導電性粒子と熱硬化性樹脂とを含む樹脂層であってもよい。樹脂層は、上述した焼成層上に形成されてもよいし、焼成層を形成せずに積層体に直接形成されてもよい。
　樹脂層は、導電性粒子と熱硬化性樹脂とを含む導電性ペーストを塗布法によって積層体に塗布して焼成した層である。なお、内部電極の焼成後に焼成されてもよく、内部電極と同時に焼成されてもよい。また、樹脂層は、複数層であってもよい。
　焼成層または樹脂層としての第１の下地電極４１５および第２の下地電極４２５の各々の一層あたりの厚さとしては、特に限定されず、１μｍ以上１０μｍ以下であってもよい。
　あるいは、第１の下地電極４１５および第２の下地電極４２５は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の薄膜層であってもよい。
＜内めっき層＞
　第１の内めっき層４１６は、第１の下地電極４１５上に配置されており、第１の下地電極４１５の少なくとも一部を覆う。第２の内めっき層４２６は、第２の下地電極４２５上に配置されており、第２の下地電極４２５の少なくとも一部を覆う。　第１の内めっき層４１６および第２の内めっき層４２６としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の合金から選ばれる少なくとも１つを含む。
＜表めっき層＞
　第１の表めっき層４１７は、第１の内めっき層４１６上に配置されており、第１の内めっき層４１６の少なくとも一部を覆う。第２の表めっき層４２７は、第２の内めっき層４２６上に配置されており、第２の内めっき層４２６の少なくとも一部を覆う。第１の表めっき層４１７および第２の表めっき層４２７としては、例えば、Ｓｎ等の金属を含む。
＜内めっき層と表めっき層の役割＞
　好ましくは、第１の内めっき層４１６および第２の内めっき層４２６はＮｉめっき層であり、第１の表めっき層４１７および第２の表めっき層４２７はＳｎめっき層である。Ｎｉめっき層は、下地電極がセラミック電子部品を実装する際のはんだによって侵食されることを防止することができ、Ｓｎめっき層は、セラミック電子部品を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。
　換言すれば、第１の内めっき層４１６および第２の内めっき層４２６は、第１の表めっき層４１７および第２の表めっき層４２７よりも、はんだ濡れ性が低い特性を有する。
＜めっき層の厚さ＞
　第１の内めっき層４１６および第１の表めっき層４１７で構成される第１のめっき層４１６および４１７の厚さとしては、特に限定されず、１μｍ以上１０μｍ以下であってもよい。第２の内めっき層４２６および第２の表めっき層４２７で構成される第２のめっき層４２６および４２７の厚さとしては、特に限定されず、１μｍ以上１０μｍ以下であってもよい。
　これにより、積層体１０および２つの外部電極４１および４２の長さ方向Ｌの総長さの最大値は、１．７５ｍｍ以上１．８５ｍｍ以下であってもよい。
＜測定方法＞
　次に、測定方法について順に説明する。
　誘電体層２０および電極の厚さの測定方法としては、例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、長さ方向の複数個所の測定値の平均値であってもよいし、さらに積層方向の複数個所の測定値の平均値であってもよい。特に内部電極３０の膜厚の測定は、上述の測定範囲における平均により評価する。
　同様に、積層体１０の厚さの測定方法としては、例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面、または、研磨により露出させた積層体の長さ方向中央近傍のＷＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、長さ方向または幅方向の複数個所の測定値の平均値であってもよい。
　同様に、積層体１０の長さの測定方法としては、例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、積層方向の複数個所の測定値の平均値であってもよい。
　同様に、積層体１０の幅の測定方法としては、例えば研磨により露出させた積層体の長さ方向中央近傍のＷＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、積層方向の複数個所の測定値の平均値であってもよい。
＜製造方法＞
　次に、上述した積層セラミックコンデンサ１の一般的な製造方法の一例について説明する。まず、誘電体層２０用の誘電体シートおよび内部電極３０用の導電性ペーストを準備する。誘電体シートおよび導電性ペーストには、バインダおよび溶剤が含まれる。バインダおよび溶剤としては公知の材料を用いることができる。
　次に、誘電体シート上に導電性ペーストを、例えば所定のパターンで印刷することにより、誘電体シート上に内部電極パターンを形成する。内部電極パターンの形成方法としては、スクリーン印刷またはグラビア印刷等を用いることができる。
　次に、内部電極パターンが印刷されていない第２の外層部１１２用の誘電体シートを所定枚数積層する。
　その上に、内部電極パターンが印刷された内層部１００用の誘電体シートを順次積層する。
　その際、必要に応じて、適宜、厚さ補正用の誘電体ペーストを、各サイドギャップ部に対応する位置に塗布しても良い。
　また、厚さ補正用の誘電体ペーストに、薄肉部３０２を形成するための導電性材料を添加してもよい。
　その上に、内部電極パターンが印刷されていない第１の外層部１１１用の誘電体シートを所定枚数積層する。これにより、積層シートが作製される。
　次に、静水圧プレス等の手段により、積層シートを積層方向にプレスし、積層ブロックを作製する。次に、積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨等により積層チップの角部および稜線部に丸みをつける。次に、積層チップを焼成し、積層体１０を作製する。焼成温度は、誘電体や内部電極の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
　次に、ディップ法を用いて、積層体１０の第１の端面ＬＳ１を下地電極用の電極材料である導電性ペーストに浸漬することによって、第１の端面ＬＳ１に第１の下地電極４１５用の導電性ペーストを塗布する。同様に、ディップ法を用いて、積層体１０の第２の端面ＬＳ２を下地電極用の電極材料である導電性ペーストに浸漬することによって、第２の端面ＬＳ２に第２の下地電極４２５用の導電性ペーストを塗布する。その後、これらの導電性ペーストを焼成することにより、焼成層である第１の下地電極４１５および第２の下地電極４２５が形成される。焼成温度は、６００℃以上９００℃以下であることが好ましい。
　なお、上述したように、導電性粒子と熱硬化性樹脂とを含む導電性ペーストを塗布法によって塗布して焼成することによって、樹脂層である第１の下地電極４１５および第２の下地電極４２５を形成してもよいし、スパッタ法または蒸着法等の薄膜形成法により、薄膜である第１の下地電極４１５および第２の下地電極４２５を形成してもよい。
　その後、第１の下地電極４１５の表面に第１の内めっき層４１６を形成し、第２の下地電極４２５の表面に第２の内めっき層４２６を形成する。その後、第１の内めっき層４１６の表面に第１の表めっき層４１７を形成し、第２の内めっき層４２６の表面に第２の表めっき層４２７を形成する。
以上の工程により、上述した積層セラミックコンデンサ１が得られる。
＜実施例＞
　図５に基づいて、実施例および比較例について説明する。
　実施例および比較例として、以下の積層セラミックコンデンサを作成した。
　　チップサイズ：１．６ｍｍ（Ｌ）×０．８ｍｍ（Ｗ）×０．８ｍｍ（Ｔ）
　　内部電極の主対向部の厚さ：０．６μｍ
　　内部電極の枚数：５００枚
　　誘電体層の厚さ：０．８μｍ
　　誘電体層の枚数：５００枚
　　薄肉部の厚さ：０．２μｍ
　図５に、実施例または比較例として、
　・サイドギャップ部に対応する位置への厚さ補正用の誘電体ペーストの塗布の有無
　・内部電極３０の曲がり量（図３の長さａ／ｂ）
　・薄肉部３０２の存否
　・薄肉部３０２が存在する場合の、平均厚さ（薄肉部の厚さ／主対向部の厚さ）
　・薄肉部３０２が存在する場合の、平均長さ（図３のＷ２／Ｗ３）
　・品質の評価結果
をまとめた。
　なお、平均厚さおよび平均長さは近接する１０点の平均とした。
　また、品質の評価については、以下の基準とした。
　電気特性不良発生率：
　焼成後のチップ１００個について絶縁抵抗（ＩＲ）の測定を行い、ＬｏｇＩＲ＜５をショート不良チップとして計数した。
　１００個中１個以上のチップで不良が発生したものを「不良」とした。その他のものを「良好」とした。
　焼成後の構造欠陥発生率：
　焼成後のチップ１００個の外観を６面において実体顕微鏡で観察し、外層回りのひび割れの有無を確認し、外層にひび割れが発生しているものを不良チップとして計数した。
　１００個中１個以上のチップで不良が発生したものを「不良」とした。その他のものを「良好」とした。
　図５に示すように、厚さ補正用の誘電体ペーストの塗布の有無にかかわらず、薄肉部が存在しないチップでは、電気特性不良または焼成後の構造欠陥が発生した。
　これに対し、薄肉部が存在するチップでは、電気特性不良および焼成後の構造欠陥は、いずれも、発生しなかった。
　なお、チップサイズが、例えば、１．６×０．８ｍｍ以上のように大きく、かつサイドギャップ部の幅が、例えば、７５μｍ以下のように狭いほど、電気特性不良または焼成後の構造欠陥が発生しやすい。このようなチップサイズの積層セラミックコンデンサでは、本実施形態の構成の効果が、顕著に表れやすいと言える。
　以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。
　１　積層セラミックコンデンサ
　１０　積層体
　２０　誘電体層
　２０Ｍ　誘電体材料
　３０　内部電極
　３０Ｍ　導電性材料
　３０１　主対向部
　３０１Ｅ　主対向部端部
　３０２　薄肉部
　３０２Ｓ　薄肉部始点
　３０２Ｅ　薄肉部終点
　３１　第１の内部電極
　３２　第２の内部電極
　４０　外部電極
　１００　内層部
　１１０　外層部
　Ｌ３０　容量発生部
　Ｗ３０　容量発生部
　Ｗ３０２　薄肉部重畳部
　ＷＧ１　第１のサイドギャップ部
　ＷＧ２　第２のサイドギャップ部
　Ｌ　長さ方向
　Ｔ　積層方向
　Ｗ　幅方向
　ａ　薄肉部始点から薄肉部終点までの幅方向の長さ
　ｂ　内部電極の、積層方向における存在範囲の長さ

Claims (6)

  1. 　積層セラミックコンデンサであって、
    　誘電体層と内部電極とが交互に積層された積層体を備え、
    　前記積層体は、前記積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する方向である、幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する方向である、長さ方向に相対する第１の端面および第２の端面とを有し、
    　前記積層体は、前記第１の端面および第２の端面に、前記内部電極に接続された外部電極を備え、
    　前記内部電極は、主対向部と、薄肉部とを有し、
    　前記薄肉部の厚さは、前記主対向部の厚さよりも薄く、
    　前記薄肉部は、前記主対向部の前記幅方向の端部から、前記第１の側面または前記第２の側面へ延びることを特徴とする、
    　積層セラミックコンデンサ。
  2. 　前記薄肉部の厚さは、前記主対向部の厚さの４０％以下であることを特徴とする、
    　請求項１に記載の積層セラミックコンデンサ。
  3. 　前記薄肉部は、前記端部から、当該端部と隣接する前記側面までの長さの、１０％以上の長さを有することを特徴とする、
    　請求項１または２に記載の積層セラミックコンデンサ。
  4. 　前記薄肉部の厚さは、前記主対向部の厚さの３０％以下であることを特徴とする、
    　請求項１から３のいずれか１項に記載の積層セラミックコンデンサ。
  5. 　前記薄肉部は、前記端部から、当該端部と隣接する前記側面までの長さの、２０％以上の長さを有することを特徴とする、
    　請求項１から４のいずれか１項に記載の積層セラミックコンデンサ。
  6. 　前記薄肉部の連続性は、前記主対向部の連続性よりも低いことを特徴とする、
    　請求項１から５のいずれか１項に記載の積層セラミックコンデンサ。
PCT/JP2023/010658 2022-03-28 2023-03-17 積層セラミックコンデンサ WO2023189749A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202380018378.1A CN118613887A (zh) 2022-03-28 2023-03-17 层叠陶瓷电容器
JP2024511834A JPWO2023189749A1 (ja) 2022-03-28 2023-03-17

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-052046 2022-03-28
JP2022052046 2022-03-28

Publications (1)

Publication Number Publication Date
WO2023189749A1 true WO2023189749A1 (ja) 2023-10-05

Family

ID=88201106

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/010658 WO2023189749A1 (ja) 2022-03-28 2023-03-17 積層セラミックコンデンサ

Country Status (3)

Country Link
JP (1) JPWO2023189749A1 (ja)
CN (1) CN118613887A (ja)
WO (1) WO2023189749A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329638A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 積層型電子部品およびその製法
JP2009164446A (ja) * 2008-01-09 2009-07-23 Panasonic Corp 積層セラミックコンデンサおよびその製造方法
JP2011129917A (ja) * 2009-12-15 2011-06-30 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2018046086A (ja) * 2016-09-13 2018-03-22 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329638A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 積層型電子部品およびその製法
JP2009164446A (ja) * 2008-01-09 2009-07-23 Panasonic Corp 積層セラミックコンデンサおよびその製造方法
JP2011129917A (ja) * 2009-12-15 2011-06-30 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2018046086A (ja) * 2016-09-13 2018-03-22 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
CN118613887A (zh) 2024-09-06
JPWO2023189749A1 (ja) 2023-10-05

Similar Documents

Publication Publication Date Title
US10366838B2 (en) Laminated ceramic electronic component and method for manufacturing same
CN111724991A (zh) 层叠陶瓷电容器
CN111755245B (zh) 层叠陶瓷电容器
JP2024069636A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
US20240194411A1 (en) Multilayer ceramic capacitor
WO2023189749A1 (ja) 積層セラミックコンデンサ
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
JP2023119110A (ja) 積層セラミックコンデンサ
CN216015095U (zh) 层叠陶瓷电容器
CN216773068U (zh) 层叠陶瓷电容器
WO2024062684A1 (ja) 積層セラミックコンデンサ
CN218351295U (zh) 层叠陶瓷电容器
CN217061783U (zh) 层叠陶瓷电容器
CN217562409U (zh) 层叠陶瓷电容器
CN217544377U (zh) 层叠陶瓷电容器
CN217881193U (zh) 层叠陶瓷电容器
CN216749609U (zh) 层叠陶瓷电容器
CN216015096U (zh) 层叠陶瓷电容器
CN216773071U (zh) 层叠陶瓷电容器
US20240013980A1 (en) Multilayer ceramic capacitor
CN217214474U (zh) 层叠陶瓷电容器
CN217544375U (zh) 层叠陶瓷电容器
CN216773069U (zh) 层叠陶瓷电容器
US20240249881A1 (en) Multilayer ceramic capacitor
CN216119933U (zh) 层叠陶瓷电容器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23779765

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024511834

Country of ref document: JP

Kind code of ref document: A