CN216773069U - 层叠陶瓷电容器 - Google Patents

层叠陶瓷电容器 Download PDF

Info

Publication number
CN216773069U
CN216773069U CN202123360154.6U CN202123360154U CN216773069U CN 216773069 U CN216773069 U CN 216773069U CN 202123360154 U CN202123360154 U CN 202123360154U CN 216773069 U CN216773069 U CN 216773069U
Authority
CN
China
Prior art keywords
main surface
laminate
electrode layer
ceramic capacitor
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202123360154.6U
Other languages
English (en)
Inventor
池田充
吉田明弘
河野麻美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202123360154.6U priority Critical patent/CN216773069U/zh
Application granted granted Critical
Publication of CN216773069U publication Critical patent/CN216773069U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

提供一种层叠陶瓷电容器,抑制可靠性的下降。层叠陶瓷电容器具备将多个电介质层与内部电极层层叠的层叠体以及外部电极。在WT剖面中,将层叠体的两个主面设为一个主面和另一个主面,将与一个主面形成的层叠体的内角为锐角的侧面设为一个侧面,将最靠近一个主面和另一个主面的内部电极层分别设为一个主面侧内部电极层和另一个主面侧内部电极层,将沿着一个主面的线段与沿着一个侧面的线段所成的角度设为θ1,将沿着一个主面侧内部电极层的线段与连结一个主面侧内部电极层和另一个主面侧内部电极层的一个侧面侧的端部彼此的线段所成的角度设为θ2时,角度θ1为85度以上且88度以下,角度θ2比角度θ1大。

Description

层叠陶瓷电容器
技术领域
本实用新型涉及层叠陶瓷电容器。
背景技术
已知有一种层叠陶瓷电容器,该层叠陶瓷电容器具备将由陶瓷材料构成的多个电介质层与多个内部电极层层叠的层叠体、以及配置在层叠体的端面的外部电极。作为这样的层叠陶瓷电容器的制造方法,已知如下方法:
·层叠形成有内部电极图案的多个电介质片而得到层叠片,
·将层叠片(层叠块)切断为规定的尺寸而得到层叠芯片,
·对层叠芯片进行烧制而得到层叠体,
·在层叠体的端面形成外部电极而得到层叠陶瓷电容器(例如参照专利文献1和2)。
在先技术文献
专利文献
专利文献1:日本特开2019-140374号公报
专利文献2:日本特开2017-204627号公报
实用新型内容
实用新型要解决的课题
在这样的层叠陶瓷电容器中,要求进一步的小型化,例如0402尺寸(L=0.4mm,W=0.2mm,T=0.2mm)。但是,当小型化至这样的尺寸时,由于加工精度的局限,例如由于内部电极层的层叠偏移(层叠形变)、层叠体的切断形变(切断偏移),在层叠体的表面有时会露出内部电极层。当在层叠体中露出内部电极层时,层叠陶瓷电容器的可靠性有时下降。
本实用新型的目的在于,提供一种抑制可靠性的下降的层叠陶瓷电容器。
用于解决课题的手段
本实用新型的层叠陶瓷电容器具备:
层叠体,其是将由陶瓷材料构成的多个电介质层与多个内部电极层层叠的层叠体,具有在层叠方向上相对的两个主面、在与所述层叠方向交叉的宽度方向上相对的两个侧面、以及在与所述层叠方向及所述宽度方向交叉的长度方向上相对的两个端面;以及两个外部电极,其分别配置在所述层叠体的所述两个端面。在所述层叠体的所述长度方向的中央部的沿着所述层叠方向和所述宽度方向的剖面中,将所述层叠体的所述两个主面设为一个主面和另一个主面,将所述层叠体的所述两个侧面中的与所述一个主面形成的所述层叠体的内角为锐角的侧面设为一个侧面,将所述多个内部电极层中的最靠近所述一个主面的内部电极层设为一个主面侧内部电极层,将所述多个内部电极层中的最靠近所述另一个主面的内部电极层设为另一个主面侧内部电极层,将沿着所述一个主面的所述宽度方向的线段A1与沿着所述一个侧面的所述层叠方向的线段B1所成的角度设为θ1,将沿着所述一个主面侧内部电极层的所述宽度方向的线段A2与连结所述一个主面侧内部电极层的所述一个侧面侧的端部和所述另一个主面侧内部电极层的所述一个侧面侧的端部的线段B2所成的角度设为θ2时,所述角度θ1为85度以上且88度以下,所述角度θ2比所述角度θ1大。
实用新型效果
根据本实用新型,能够抑制层叠陶瓷电容器的可靠性的下降。
附图说明
图1是示出本实施方式的层叠陶瓷电容器的立体图。
图2是图1所示的层叠陶瓷电容器的II-II线剖视图(LT剖面)。
图3是图1所示的层叠陶瓷电容器的III-III线剖视图(WT剖面)的一例。
图4是在图3所示的层叠陶瓷电容器的剖视图(WT剖面)中示出层叠体与内部电极层的关系的图。
图5是在图3所示的层叠陶瓷电容器的剖视图(WT剖面)中示出层叠体与内部电极层的关系的图。
图6是图1所示的层叠陶瓷电容器的III-III线剖视图(WT剖面)的另一例。
附图标记说明
1 层叠陶瓷电容器;
10 层叠体;
20 电介质层;
30 内部电极层;
31 第一内部电极层;
311 第一对置电极部;
312 第一引出电极部;
32 第二内部电极层;
321 第二对置电极部;
322 第二引出电极部;
40 外部电极;
41 第一外部电极;
415 第一基底电极层;
416 第一镀敷层;
42 第二外部电极;
425 第二基底电极层;
426 第二镀敷层;
100 内层部;
101 第一外层部;
102 第二外层部;
L30 电极对置部;
LG1 第一端隙部;
LG2 第二端隙部;
W30 电极对置部;
WG1 第一侧隙部;
WG2 第二侧隙部;
L 长度方向;
T 层叠方向;
W 宽度方向;
LS1 第一端面;
LS2 第二端面;
TS1 第一主面;
TS2 第二主面;
WS1 第一侧面;
WS2 第二侧面;
A1、A2、B1、B2 线段;
θ1、θ2 角度。
具体实施方式
以下,参照附图对本实用新型的实施方式的一例进行说明。需要说明的是,在各图中针对相同或相当的部分标注相同的标记。
<层叠陶瓷电容器>
图1是示出本实施方式的层叠陶瓷电容器的立体图,图2是图1所示的层叠陶瓷电容器的II-II线剖视图,图3是图1所示的层叠陶瓷电容器的III-III线剖视图的一例。图1~图3所示的层叠陶瓷电容器1具备层叠体10和外部电极40。外部电极40包括第一外部电极41和第二外部电极42。
在图1~图3中示出XYZ正交坐标系。
X方向是层叠陶瓷电容器1和层叠体10的长度方向L,Y方向是层叠陶瓷电容器1和层叠体10的宽度方向W,Z方向是层叠陶瓷电容器1和层叠体10的层叠方向T。由此,图2所示的剖面也被称为LT剖面,图3所示的剖面也被称为WT剖面
需要说明的是,长度方向L、宽度方向W及层叠方向T不一定限定于相互正交的关系,也可以为相互交叉的关系。
层叠体10为大致长方体形状,具有在层叠方向T上相对的第一主面TS1和第二主面TS2、在宽度方向W上相对的第一侧面WS1和第二侧面WS2、以及在长度方向L上相对的第一端面LS1和第二端面LS2。
层叠体10的角部和棱线部优选带圆度。角部是层叠体10的三个面相交的部分,棱线部是层叠体10的两个面相交的部分。
如图2和图3所示,层叠体10具有在层叠方向T上层叠的多个电介质层20和多个内部电极层30。另外,层叠体10在层叠方向T上具有内层部100以及配置为夹着内层部100的第一外层部101和第二外层部102。
内层部100包括多个电介质层20的一部分和多个内部电极层30。在内层部100中,多个内部电极层30隔着电介质层20对置配置。内层部100是产生静电电容且实质上作为电容器发挥功能的部分。
第一外层部101配置在层叠体10的第一主面TS1侧,第二外层部102配置在层叠体10的第二主面TS2侧。更具体而言,第一外层部101配置在多个内部电极层30中的最靠近第一主面TS1的内部电极层30与第一主面TS1之间,第二外层部102配置在多个内部电极层30中的最靠近第二主面TS2的内部电极层30与第二主面TS2之间。第一外层部101和第二外层部102不包括内部电极层30,分别包括多个电介质层20中的内层部100用的一部分以外的部分。第一外层部101和第二外层部102是作为内层部100的保护层发挥功能的部分。
作为电介质层20的材料,例如能够使用包含BaTiO3、CaTiO3、SrTiO3或者CaZrO3等作为主成分的电介质陶瓷。另外,作为电介质层20的材料,也可以添加Mn化合物、Fe化合物、Cr化合物、Co化合物或者Ni化合物等作为副成分。
电介质层20的厚度没有特别限定,但例如优选为15μm以上且22μm以下。电介质层20的张数没有特别限定,但例如优选为5张以上且50张以下。需要说明的是,该电介质层20的张数是内层部的电介质层的张数与外层部的电介质层的张数的总数。
多个内部电极层30包括多个第一内部电极层31和多个第二内部电极层32。多个第一内部电极层31和多个第二内部电极层32在层叠体10的层叠方向T上交替地配置。
第一内部电极层31包括对置电极部311和引出电极部312,第二内部电极层32包括对置电极部321和引出电极部322。
对置电极部311与对置电极部321在层叠体10的层叠方向T上隔着电介质层20相互对置。对置电极部311和对置电极部321的形状没有特别限定,例如为大致矩形即可。对置电极部311和对置电极部321是产生静电电容且实质上作为电容器发挥功能的部分。
引出电极部312从对置电极部311朝向层叠体10的第一端面LS1延伸,在第一端面LS1露出。引出电极部322从对置电极部321朝向层叠体10的第二端面LS2延伸,在第二端面LS2露出。引出电极部312和引出电极部322的形状没有特别限定,例如为大致矩形即可。
由此,第一内部电极层31与第一外部电极41连接,在第一内部电极层31与层叠体10的第二端面LS2即第二外部电极42之间存在间隙。另外,第二内部电极层32与第二外部电极42连接,在第二内部电极层32与层叠体10的第一端面LS1即第一外部电极41之间存在间隙。
第一内部电极层31和第二内部电极层32包含金属Ni作为主成分。另外,第一内部电极层31和第二内部电极层32例如也可以包含从Cu、Ag、Pd或Au等金属或者Ag-Pd合金等的包含至少一种这些金属的合金中选择的至少一种作为主成分或者作为主成分以外的成分。此外,第一内部电极层31和第二内部电极层32也可以包含与电介质层20所包含的陶瓷同一组成系的电介质的粒子作为主成分以外的成分。需要说明的是,在本说明书中,主成分的金属定义为重量%最高的金属成分。
第一内部电极层31和第二内部电极层32的厚度没有特别限定,但例如优选为10μm以上且30μm以下。第一内部电极层31和第二内部电极层32的张数没有特别限定,但例如优选为5张以上且50张以下。
如图3所示,层叠体10在宽度方向W上具有内部电极层30对置的电极对置部W30、以及配置为夹着电极对置部W30的第一侧隙部WG1和第二侧隙部WG2。第一侧隙部WG1位于电极对置部W30与第一侧面WS1之间,第二侧隙部WG2位于电极对置部W30与第二侧面WS2之间。更具体而言,第一侧隙部WG1位于内部电极层30的第一侧面WS1侧的端部与第一侧面WS1之间,第二侧隙部WG2位于内部电极层30的第二侧面WS2侧的端部与第二侧面WS2之间。第一侧隙部WG1和第二侧隙部WG2不包括内部电极层30,仅包括电介质层20。第一侧隙部WG1和第二侧隙部WG2是作为内部电极层30的保护层发挥功能的部分。需要说明的是,第一侧隙部WG1和第二侧隙部WG2也称为W间隙。
如图2所示,层叠体10在长度方向L上具有内部电极层30的第一内部电极层31与第二内部电极层32对置的电极对置部L30、第一端隙部LG1、以及第二端隙部LG2。第一端隙部LG1位于电极对置部L30与第一端面LS1之间,第二端隙部LG2位于电极对置部L30与第二端面LS2之间。更具体而言,第一端隙部LG1位于第二内部电极层32的第一端面LS1侧的端部与第一端面LS1之间,第二端隙部LG2位于第一内部电极层31的第二端面LS2侧的端部与第二端面LS2之间。第一端隙部LG1不包括第二内部电极层32,包括第一内部电极层31和电介质层20,第二端隙部LG2不包括第一内部电极层31,包括第二内部电极层32和电介质层20。第一端隙部LG1是作为向第一端面LS1引出第一内部电极层31的引出电极部发挥功能的部分,第二端隙部LG2是作为向第二端面LS2引出第二内部电极层32的引出电极部发挥功能的部分。第一端隙部LG1和第二端隙部LG2也称为L间隙。
需要说明的是,上述的第一内部电极层31的对置电极部311和第二内部电极层32的对置电极部321位于电极对置部L3 0。另外,上述的第一内部电极层31的引出电极部312位于第一端隙部LG1,上述的第二内部电极层32的引出电极部322位于第二端隙部LG2。
上述的层叠体10的尺寸没有特别限定,但例如优选为,长度方向L的长度为0.34mm以上且0.38mm以下,宽度方向W的宽度为0.14mm以上且0.18mm以下,层叠方向T的厚度为0.17mm以上且0.19mm以下。需要说明的是,后述的包括外部电极40的层叠陶瓷电容器1的长度方向L的长度例如优选为0.40mm以上且0.44mm以下。
需要说明的是,作为电介质层20和内部电极层30的厚度的测定方法,例如举出利用扫描型电子显微镜对通过研磨而露出的层叠体的宽度方向中央附近的LT剖面进行观察的方法。另外,各值可以是长度方向的多个部位的测定值的平均值,也可以是层叠方向的多个部位的测定值的平均值。
同样地,作为层叠体10的厚度的测定方法,例如举出利用扫描型电子显微镜对通过研磨而露出的层叠体的宽度方向中央附近的LT剖面或者通过研磨而露出的层叠体的长度方向中央附近的WT剖面进行观察的方法。另外,各值也可以是长度方向或宽度方向的多个部位的测定值的平均值。
同样地,作为层叠体10的长度的测定方法,例如举出利用扫描型电子显微镜对通过研磨而露出的层叠体的宽度方向中央附近的LT剖面进行观察的方法。另外,各值也可以是层叠方向的多个部位的测定值的平均值。
同样地,作为层叠体10的宽度的测定方法,例如举出利用扫描型电子显微镜对通过研磨而露出的层叠体的长度方向中央附近的WT剖面进行观察的方法。另外,各值也可以是层叠方向的多个部位的测定值的平均值。
外部电极40包括第一外部电极41和第二外部电极42。
第一外部电极41配置在层叠体10的第一端面LS1,与第一内部电极层31连接。第一外部电极41也可以从第一端面LS1向第一主面TS1的一部分和第二主面TS2的一部分延伸。另外,第一外部电极41也可以从第一端面LS1向第一侧面WS1的一部分和第二侧面WS2的一部分延伸。
第二外部电极42配置在层叠体10的第二端面LS2,与第二内部电极层32连接。第二外部电极42也可以从第二端面LS2向第一主面TS1的一部分和第二主面TS2的一部分延伸。另外,第二外部电极42也可以从第二端面LS2向第一侧面WS1的一部分和第二侧面WS2的一部分延伸。
第一外部电极41具有第一基底电极层415和第一镀敷层416,第二外部电极42具有第二基底电极层425和第二镀敷层426。需要说明的是,第一外部电极41也可以仅包括第一镀敷层416,第二外部电极42也可以仅包括第二镀敷层426。
第一基底电极层415和第二基底电极层425也可以是包含金属和玻璃的烧制层。作为玻璃,举出包含从B、Si、Ba、Mg、Al或Li等中选择的至少一种的玻璃成分。作为具体例,能够使用硼硅酸玻璃。作为金属,包含Cu作为主成分。另外,作为金属,例如也可以包含从Ni、Ag、Pd或Au等金属或者Ag-Pd合金等合金中选择的至少一种作为主成分或者作为主成分以外的成分。
烧制层是通过浸渍法将包含金属和玻璃的导电性糊剂涂敷到层叠体上并进行烧制而成的层。需要说明的是,可以在烧制内部电极层之后进行烧制,也可以与内部电极层同时进行烧制。另外,烧制层也可以是多个层。
或者,第一基底电极层415和第二基底电极层425也可以是包含导电性粒子和热固化性树脂的树脂层。树脂层可以形成在上述的烧制层上,也可以不形成烧制层而直接形成于层叠体。
树脂层是通过涂敷法将包含导电性粒子和热固化性树脂的导电性糊剂涂敷到层叠体上并进行烧制而成的层。需要说明的是,可以在烧制内部电极层之后进行烧制,也可以与内部电极层同时进行烧制。另外,树脂层也可以是多个层。
作为烧制层或树脂层的第一基底电极层415和第二基底电极层425的每一层的厚度没有特别限定,也可以为1μm以上且10μm以下。
或者,第一基底电极层415和第二基底电极层425也可以是通过溅射法或蒸镀法等薄膜形成法而形成的、堆积有金属粒子的1μm以下的薄膜层。
第一镀敷层416覆盖第一基底电极层415的至少一部分,第二镀敷层426覆盖第二基底电极层425的至少一部分。作为第一镀敷层416和第二镀敷层426,例如包含从Cu、Ni、Ag、Pd或Au等金属或者Ag-Pd合金等合金中选择的至少一种。
第一镀敷层416和第二镀敷层426分别也可以由多个层形成。优选的是Ni镀敷和Sn镀敷的双层构造。Ni镀敷层能够防止基底电极层被安装陶瓷电子部件时的焊料侵蚀,Sn镀敷层能够提高安装陶瓷电子部件时的焊料的润湿性,能够容易安装。
第一镀敷层416和第二镀敷层426的每一层的厚度没有特别限定,也可以为1μm以上且10μm以下。
《层叠体与内部电极层的关系》
接着,参照图4和图5对层叠体10与内部电极层30的关系进行说明。
首先,在图4中,第一主面TS1相当于权利要求中的一个主面,第二主面TS2相当于权利要求中的另一个主面,第二侧面WS2相当于权利要求中的一个侧面。在图4中,在层叠体10的长度方向L的中央部的沿着层叠方向T和宽度方向W的WT剖面中,第一主面TS1与第二侧面WS2所成的层叠体10的内角为锐角。
在图4中,将多个内部电极层30中的最靠近第一主面TS1的内部电极层设为第一主面侧内部电极层(相当于权利要求中的一个主面侧内部电极层)30,将多个内部电极层30中的最靠近第二主面TS2的内部电极层设为第二主面侧内部电极层(相当于权利要求中的另一个主面侧内部电极层)30。
另外,将沿着第一主面TS1的宽度方向W的线段设为A1,将沿着第二侧面WS2的层叠方向T的线段设为B1,将这些线段A1与线段B1所成的角度设为θ1。另外,将沿着第一主面侧内部电极层30的宽度方向W的线段设为A2,将连结第一主面侧内部电极层30的第二侧面WS2侧的端部与第二主面侧内部电极层30的第二侧面WS2侧的端部的线段设为B2,将这些线段A2与线段B2所成的角度设为θ2。需要说明的是,在不是直线而是曲线的情况下,通过近似而设为直线。
这样,角度θ1为85度以上且88度以下。另外,角度θ2比角度θ1大。角度θ2也可以大于90度,优选为105度以下。作为角度的测定方法,例如举出利用光学显微镜对通过研磨而露出的层叠体的长度方向附近的WT剖面进行观察的方法。在曲线的情况下,近似为直线进行测定。
或者如图6所示,角度θ2也可以为角度θ1以上且90度以下。图6是图1所示的层叠陶瓷电容器的III-III线剖视图(WT剖面)的另一例。
接着,在图5中,第二主面TS2相当于权利要求中的一个主面,第一主面TS1相当于权利要求中的另一个主面,第一侧面WS1相当于权利要求中的一个侧面。在图5中,在层叠体10的长度方向L的中央部的沿着层叠方向T和宽度方向W的WT剖面中,第二主面TS2与第一侧面WS1所成的层叠体10的内角为锐角。
在图5中,将多个内部电极层30中的最靠近第二主面TS2的内部电极层设为第二主面侧内部电极层(相当于权利要求中的一个主面侧内部电极层)30,将多个内部电极层30中的最靠近第一主面TS1的内部电极层设为第一主面侧内部电极层(相当于权利要求中的另一个主面侧内部电极层)30。
另外,将沿着第二主面TS2的宽度方向W的线段设为A1,将沿着第一侧面WS1的层叠方向T的线段设为B1,将这些线段A1与线段B1所成的角度设为θ1。另外,将沿着第二主面侧内部电极层30的宽度方向W的线段设为A2,将连结第二主面侧内部电极层30的第一侧面WS1侧的端部与第一主面侧内部电极层30的第一侧面WS1侧的端部的线段设为B2,将这些线段A2与线段B2所成的角度设为θ2。
这样,角度θ1为85度以上且88度以下。另外,角度θ2比角度θ1大。角度θ2也可以大于90度,优选为105度以下。或者与上述同样地,角度θ2也可以为角度θ1以上且90度以下(参照图6)。
另外,内部电极层30的宽度方向W的宽度优选为层叠体10的第一主面TS1或第二主面TS2的宽度方向W的宽度的30%以上且50%以下。例如,在如上述那样层叠体10的宽度方向W的宽度为0.14mm以上且0.18mm以下的情况下,内部电极层30的宽度方向W的宽度优选为层叠体10的宽度方向尺寸的50%以上且80%以下。
<制造方法>
接着,对上述的层叠陶瓷电容器1的制造方法进行说明。首先,准备电介质层20用的电介质片和内部电极层30用的导电性糊剂。另外,在电介质片和导电性糊剂中包含粘合剂和溶剂。作为粘合剂和溶剂,能够使用公知的材料。
接着,在电介质片上例如以规定的图案印刷导电性糊剂,由此,在电介质片上形成内部电极图案。作为内部电极图案的形成方法,能够使用丝网印刷或凹版印刷等。
接着,将未印刷内部电极图案的第二外层部102用的电介质片层叠规定张数。在此之上依次层叠印刷了内部电极图案的内层部100用的电介质片。在此之上将未印刷内部电极图案的第一外层部101用的电介质片层叠规定张数。由此,制作出层叠片。
接着,通过流体静压加压等方式,在层叠方向上对层叠片进行加压,制作出层叠块。接着,将层叠块切割为规定的尺寸,切出层叠芯片。此时,通过滚筒研磨等,使层叠芯片的角部和棱线部带圆度。接着,烧制层叠芯片,制作出层叠体10。烧制温度虽然也基于电介质、内部电极的材料来决定,但优选为900℃以上且1400℃以下。
接着,使用浸渍法,将层叠体10的第一端面LS1浸渍于作为基底电极层用的电极材料的导电性糊剂,由此,在第一端面LS1涂敷第一基底电极层415用的导电性糊剂。同样地,使用浸渍法,将层叠体10的第二端面LS2浸渍于作为基底电极层用的电极材料的导电性糊剂,由此,在第二端面LS2涂敷第二基底电极层425用的导电性糊剂。之后,通过对这些导电性糊剂进行烧制,形成作为烧制层的第一基底电极层415和第二基底电极层425。烧制温度优选为600℃以上且900℃以下。
需要说明的是,如上所述,也可以通过涂敷法涂敷包含导电性粒子和热固化性树脂的导电性糊剂并进行烧制,由此形成作为树脂层的第一基底电极层415和第二基底电极层425,还可以通过溅射法或蒸镀法等薄膜形成法,形成作为薄膜的第一基底电极层415和第二基底电极层425。
之后,在第一基底电极层415的表面形成第一镀敷层416而形成第一外部电极41,在第二基底电极层425的表面形成第二镀敷层426而形成第二外部电极42。通过以上的工序,得到上述的层叠陶瓷电容器1。
如以上说明的那样,根据本实施方式的层叠陶瓷电容器1,能够实现例如0402尺寸(L=0.4mm,W=0.2mm,T=0.2mm)这样的小型化。当小型化至这样的尺寸时,由于加工精度的局限,例如由于内部电极层30的层叠偏移(层叠形变)、层叠体10的切断形变(切断偏移),内部电极层30有时会在层叠体10的表面例如侧面WS1和WS2露出。当内部电极层30在层叠体10露出时,层叠陶瓷电容器1的可靠性有时下降。
关于这一点,根据本实施方式的层叠陶瓷电容器1,如图4和图5所示,在WT剖面中,由于层叠体10的切断形变而使层叠体10形成的角度θ1为85度以上且88度以下,由于内部电极层30的层叠偏移而使内部电极层30形成的角度θ2比角度θ1大,为105度以下。由此,能够针对层叠体10的切断形变而抑制内部电极层30的层叠偏移,能够抑制内部电极层30在层叠体10的侧面WS1和WS2中的露出。因此,能够抑制层叠陶瓷电容器1的可靠性的下降。
另外,根据本实施方式的层叠陶瓷电容器1,内部电极层30的宽度方向W的宽度为层叠体10的第一主面TS1或第二主面TS2的宽度方向W的宽度的30%以上且50%以下。由此,能够进一步抑制内部电极层30在层叠体10的侧面WS1和WS2中的露出。尤其是如图4和图5所示,在WT剖面中,即便在由于层叠体10的切断形变而使层叠体10形成的角度θ1为85度以上且88度以下、并且由于内部电极层30的层叠偏移而使内部电极层30形成的角度θ2大于90度的情况下,也能够抑制内部电极层30在层叠体10的侧面WS1和WS2中的露出。因此,能够进一步抑制层叠陶瓷电容器1的可靠性的下降。
以上,对本实用新型的实施方式进行了说明,但本实用新型不限定于上述实施方式,能够进行各种变更和变形。

Claims (7)

1.一种层叠陶瓷电容器,其特征在于,
所述层叠陶瓷电容器具备:
层叠体,其是将由陶瓷材料构成的多个电介质层与多个内部电极层层叠的层叠体,具有在层叠方向上相对的两个主面、在与所述层叠方向交叉的宽度方向上相对的两个侧面以及在与所述层叠方向及所述宽度方向交叉的长度方向上相对的两个端面;以及
两个外部电极,其分别配置在所述层叠体的所述两个端面,
在所述层叠体的所述长度方向的中央部的沿着所述层叠方向和所述宽度方向的剖面中,
将所述层叠体的所述两个主面设为一个主面和另一个主面,将所述层叠体的所述两个侧面中的与所述一个主面形成的所述层叠体的内角为锐角的侧面设为一个侧面,
将所述多个内部电极层中的最靠近所述一个主面的内部电极层设为一个主面侧内部电极层,将所述多个内部电极层中的最靠近所述另一个主面的内部电极层设为另一个主面侧内部电极层,
将沿着所述一个主面的所述宽度方向的线段A1与沿着所述一个侧面的所述层叠方向的线段B1所成的角度设为θ1,
将沿着所述一个主面侧内部电极层的所述宽度方向的线段A2与连结所述一个主面侧内部电极层的所述一个侧面侧的端部和所述另一个主面侧内部电极层的所述一个侧面侧的端部的线段B2所成的角度设为θ2时,
所述角度θ1为85度以上且88度以下,
所述角度θ2比所述角度θ1大。
2.根据权利要求1所述的层叠陶瓷电容器,其特征在于,
所述角度θ2大于90度。
3.根据权利要求1或2所述的层叠陶瓷电容器,其特征在于,
所述内部电极层的所述宽度方向的宽度为所述层叠体的所述一个主面或所述另一个主面的所述宽度方向的宽度的30%以上且50%以下。
4.根据权利要求1或2所述的层叠陶瓷电容器,其特征在于,
所述电介质层的所述层叠方向的厚度为15μm以上且22μm以下。
5.根据权利要求3所述的层叠陶瓷电容器,其特征在于,
所述电介质层的所述层叠方向的厚度为15μm以上且22μm以下。
6.根据权利要求1或2所述的层叠陶瓷电容器,其特征在于,
所述层叠体的所述层叠方向的厚度为0.17mm以上且0.19mm以下,
所述层叠体和所述外部电极的所述长度方向的长度的总和为0.40mm以上且0.44mm以下。
7.根据权利要求3所述的层叠陶瓷电容器,其特征在于,
所述层叠体的所述层叠方向的厚度为0.17mm以上且0.19mm以下,
所述层叠体和所述外部电极的所述长度方向的长度的总和为0.40mm以上且0.44mm以下。
CN202123360154.6U 2021-12-28 2021-12-28 层叠陶瓷电容器 Active CN216773069U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202123360154.6U CN216773069U (zh) 2021-12-28 2021-12-28 层叠陶瓷电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202123360154.6U CN216773069U (zh) 2021-12-28 2021-12-28 层叠陶瓷电容器

Publications (1)

Publication Number Publication Date
CN216773069U true CN216773069U (zh) 2022-06-17

Family

ID=81971994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202123360154.6U Active CN216773069U (zh) 2021-12-28 2021-12-28 层叠陶瓷电容器

Country Status (1)

Country Link
CN (1) CN216773069U (zh)

Similar Documents

Publication Publication Date Title
CN111724991B (zh) 层叠陶瓷电容器
US11257619B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
CN113140405B (zh) 层叠陶瓷电容器
US11476046B2 (en) Multilayer ceramic capacitor
JP2024069636A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
US11894198B2 (en) Multilayer ceramic capacitor
CN216773069U (zh) 层叠陶瓷电容器
CN216749609U (zh) 层叠陶瓷电容器
CN216773068U (zh) 层叠陶瓷电容器
CN217035414U (zh) 层叠陶瓷电容器
CN216015095U (zh) 层叠陶瓷电容器
CN217214474U (zh) 层叠陶瓷电容器
CN217061783U (zh) 层叠陶瓷电容器
CN216119933U (zh) 层叠陶瓷电容器
CN216773071U (zh) 层叠陶瓷电容器
CN216015096U (zh) 层叠陶瓷电容器
CN217544377U (zh) 层叠陶瓷电容器
CN217562409U (zh) 层叠陶瓷电容器
CN217881193U (zh) 层叠陶瓷电容器
CN217544375U (zh) 层叠陶瓷电容器
WO2023189749A1 (ja) 積層セラミックコンデンサ
WO2024062684A1 (ja) 積層セラミックコンデンサ
CN218351295U (zh) 层叠陶瓷电容器
US20240170221A1 (en) Multilayer ceramic capacitor, circuit module, and method of manufacturing circuit module
US20240013980A1 (en) Multilayer ceramic capacitor

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant