JP5632046B2 - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP5632046B2
JP5632046B2 JP2013126325A JP2013126325A JP5632046B2 JP 5632046 B2 JP5632046 B2 JP 5632046B2 JP 2013126325 A JP2013126325 A JP 2013126325A JP 2013126325 A JP2013126325 A JP 2013126325A JP 5632046 B2 JP5632046 B2 JP 5632046B2
Authority
JP
Japan
Prior art keywords
internal electrode
ceramic
side margin
green sheet
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013126325A
Other languages
English (en)
Other versions
JP2014204114A (ja
Inventor
キム・ヒュン・ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014204114A publication Critical patent/JP2014204114A/ja
Application granted granted Critical
Publication of JP5632046B2 publication Critical patent/JP5632046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making

Description

本発明は、積層セラミックキャパシタ及びその製造方法に関し、より詳細には、信頼性に優れた高容量積層セラミックキャパシタ及びその製造方法に関する。
一般に、キャパシタ、インダクター、圧電体素子、バリスター又はサーミスターなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体、本体の内部に形成された内部電極、及び上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極を備える。
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層、一つの誘電体層を介して対向配置される内部電極、上記内部電極に電気的に接続された外部電極を含む。
積層セラミックキャパシタは、小型であり且つ高容量が保障され実装が容易であるという長所によって、コンピューター、PDA、携帯電話などの移動通信装置の部品として広く用いられている。
最近では、電子製品の小型化及び多機能化につれ、チップ部品も小型化及び高機能化されているため、積層セラミックキャパシタに対してもサイズが小さくて容量が大きい高容量製品が求められている。
積層セラミックキャパシタの容量を高めるために、誘電体層を薄膜化する方法、薄膜化された誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考えられている。また、容量を形成する内部電極の重なり面積を向上させる方法が考えられている。
一般に、積層セラミックキャパシタは、下記のように製造されることができる。まず、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極を形成する。内部電極が形成されたセラミックグリーンシートを数十層から数百層積み重ねてグリーンセラミック積層体を製造する。その後、グリーンセラミック積層体を高温及び高圧で圧着して硬いグリーンセラミック積層体を製造し、切断工程を経てグリーンチップを製造する。次いで、グリーンチップをか焼及び焼成した後、外部電極を形成して積層セラミックキャパシタを完成する。
上記のような製造方法により積層セラミックキャパシタを形成する場合、内部電極が形成されない誘電体層のマージン部領域を最小化するのが困難であるため、内部電極の重なり面積を増やすのに限界がある。また、積層セラミックキャパシタのコーナー部のマージン部が他の領域のマージン部よりも厚く形成されて、か焼及び焼成時に炭素の除去が容易ではないという問題がある。
上記の問題を解決するために内部電極が形成されないマージン部領域を既製作されたセラミック積層体に形成する方法が考えられているが、セラミック積層体のカバー領域と上記マージン部の境界面に生じる気孔により衝撃に弱いという問題がある。
下記の特許文献1は、セラミック積層体のカバー領域の気孔率を調節しているが、上記の問題を解決してはいない。
日本特開2005−159056号公報
本発明は、信頼性に優れた高容量積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
本発明の一実施形態は、対向する第1の側面及び第2の側面、上記第1の側面及び第2の側面を連結する第3の端面及び第4の端面を有するセラミック本体と、上記セラミック本体の内部に形成され、上記第3の端面又は第4の端面に一端が露出する複数の内部電極と、上記第1の側面及び第2の側面から上記内部電極の端部までの平均厚さが18μm以下で形成された第1のサイドマージン部及び第2のサイドマージン部と、を含み、上記セラミック本体の内部のカバー層と上記サイドマージン部の境界面を厚さ方向に二つの領域に区分したとき、上記内部電極に隣接する領域をS1、上記S1の気孔率をP1とすると、1≦P1≦20を満たす積層セラミックキャパシタを提供する。
上記第1のサイドマージン部及び第2のサイドマージン部は、セラミックスラリーで形成されることができる。
上記内部電極は、一端が上記第3の端面に露出し、他端が上記第4の端面から所定の間隔をおいて形成される第1の内部電極、及び一端が第4の端面に露出し、他端が上記第3の端面から所定の間隔をおいて形成される第2の内部電極で構成されることができる。
本発明の他の実施形態は、対向する第1の側面及び第2の側面、上記第1の側面及び第2の側面を連結する第3の端面及び第4の端面を有するセラミック本体と、上記セラミック本体の内部に形成され、上記第3の端面又は第4の端面に一端が露出する複数の内部電極と、上記第1の側面及び第2の側面から上記内部電極の端部までの平均厚さが18μm以下で形成された第1のサイドマージン部及び第2のサイドマージン部と、を含み、上記セラミック本体の内部のカバー層と上記サイドマージン部の境界面を厚さ方向に二つの領域に区分したとき、上記内部電極に隣接する領域をS1、上記セラミック本体の上面又は下面に隣接する領域をS2、上記S1の気孔率をP1、上記S2の気孔率をP2とすると、P1/P2>2を満たす積層セラミックキャパシタを提供する。
上記第1のサイドマージン部及び第2のサイドマージン部は、セラミックスラリーで形成されることができる。
上記内部電極は、一端が上記第3の端面に露出し、他端が上記第4の端面から所定の間隔をおいて形成される第1の内部電極、及び一端が第4の端面に露出し、他端が上記第3の端面から所定の間隔をおいて形成される第2の内部電極で構成されることができる。
本発明の他の実施形態は、複数のストライプ形の第1の内部電極パターンが所定の間隔をおいて形成された第1のセラミックグリーンシート及び複数のストライプ形の第2の内部電極パターンが所定の間隔をおいて形成された第2のセラミックグリーンシートを製造する段階と、上記ストライプ形の第1の内部電極パターンと上記ストライプ形の第2の内部電極パターンが交差するように上記第1のセラミックグリーンシートと上記第2のセラミックグリーンシートを積層してセラミックグリーンシート積層体を形成し、且つ上記積層体の上面及び下面のうち少なくとも一面に複数のセラミックグリーンシートを積層してカバー層を形成する段階と、上記ストライプ形の第1の内部電極パターン及び第2の内部電極パターンを横切って第1の内部電極及び第2の内部電極が一定幅を有し、上記幅方向に上記第1の内部電極及び第2の内部電極の末端が露出した側面を有するように上記セラミックグリーンシート積層体を切断する段階と、上記第1の内部電極及び第2の内部電極の末端が露出した側面にセラミックスラリーで第1のサイドマージン部及び第2のサイドマージン部を形成する段階と、を含み、上記第1のサイドマージン部及び第2のサイドマージン部は上記第1の側面及び第2の側面から上記内部電極の端部までの平均厚さが18μm以下で形成され、上記積層体の内部のカバー層と上記サイドマージン部の境界面を厚さ方向に二つの領域に区分したとき、上記内部電極に隣接する領域をS1、上記S1の気孔率をP1とすると、1≦P1≦20を満たす積層セラミックキャパシタの製造方法を提供する。
上記セラミックグリーンシート積層体を形成する段階は、上記ストライプ形の第1の内部電極パターンの中心部と上記ストライプ形の第2の内部電極パターンの間の所定の間隔が重なるように積層されることができる。
上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシート積層体が上記第1の内部電極及び第2の内部電極の末端が露出した側面を有する棒形の積層体となるように行われ、上記第1及び第2のサイドマージン部を形成する段階の後に、上記第1の内部電極の中心部及び第2の内部電極の間の所定の間隔を同一切断線で切断して第1の内部電極又は第2の内部電極の一端がそれぞれ露出した第3の端面又は第4の端面を有する積層体に切断する段階が行われることができる。
上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシートを上記第1の内部電極及び第2の内部電極の末端が露出した側面を有する棒形の積層体に切断する段階、及び上記棒形の積層体を上記第1の内部電極の中心部及び上記第2の内部電極の間の所定の間隔を同一切断線で切断して第1の内部電極又は第2の内部電極の一端がそれぞれ露出した第3の端面又は第4の端面を有する積層体に切断する段階で行われ、上記第1及び第2のサイドマージン部を形成する段階は、上記積層体に対して行われることができる。
上記第1のサイドマージン部及び第2のサイドマージン部を形成する段階は、上記第1の内部電極及び第2の内部電極の末端が露出した側面にセラミックスラリーを塗布して行われることができる。
上記第1のサイドマージン部及び第2のサイドマージン部を形成する段階は、上記第1の内部電極及び第2の内部電極の末端が露出した側面をセラミックスラリーにディッピングして行われることができる。
上記セラミックグリーンシート積層体の内部のカバー層と上記サイドマージン部の境界面を厚さ方向に二つの領域に区分したとき、上記セラミックグリーンシート積層体の上面又は下面に隣接する領域をS2、上記S2の気孔率をP2とすると、P1/P2>2を満たすことができる。
本発明の一実施形態によれば、積層セラミックキャパシタにおいて、セラミック本体の内部のカバー層とサイドマージン部の境界面の気孔率を調節することにより、熱衝撃、電解衝撃などの外部衝撃を緩和することができるため、高信頼性・高容量の積層セラミックキャパシタを具現することができる。
また、積層セラミックキャパシタにおいて、内部電極の末端から第1の側面又は第2の側面までの距離は短く形成されることができる。これにより、セラミック本体内に形成される内部電極の重なり面積を相対的に広く形成することができる。
また、残留炭素の除去が相対的に困難なコーナー部である最外郭に配置される内部電極の末端から第1の側面又は第2の側面までの距離が非常に短く形成されるため、残留炭素の除去が容易に行われることができる。これにより、残留炭素の濃度のバラツキが小さくなって同一の微細構造を維持することができ、内部電極の連結性を向上させることができる。
また、最外郭に配置される内部電極の末端から上記第1の側面又は第2の側面までの最短距離を一定の厚さで確保することにより、耐湿特性を確保し、内部欠陥を減らすことができる。また、外部電極の形成時に放射クラックが発生する可能性を減らし、外部衝撃に対する機械的強度を確保することができる。
本発明の一実施例によれば、積層された複数の第1及び第2の内部電極とセラミックグリーンシートが同時に切断されて上記内部電極の末端が一直線上に並ぶことができる。その後、内部電極の末端が露出する面に第1及び第2のサイドマージン部が形成されることができる。上記サイドマージン部の厚さは、セラミックスラリーの量によって容易に調節されることができる。
上記内部電極が誘電体層の幅方向に対して全体的に形成されることができるため、内部電極間の重なり面積を形成するのが容易になり、内部電極による段差の発生を減らすことができる。
本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。 図1に示されている積層セラミックキャパシタのセラミック本体を示す概略的な斜視図である。 図2のQ領域の拡大図である。 図1のA−A’線に沿う断面図である。 図1のB−B’線に沿う断面図である。 図1に示されている積層セラミックキャパシタを構成する一つの誘電体層を示す上部平面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
図1は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図2は図1に示されている積層セラミックキャパシタのセラミック本体を示す概略的な斜視図であり、図3は図2のQ領域の拡大図であり、図4は図1のA−A’線に沿う断面図であり、図5は図1のB−B’線に沿う断面図であり、図6は図1に示されている積層セラミックキャパシタを構成する一つの誘電体層を示す上部平面図である。
図1〜図6を参照すると、本実施形態による積層セラミックキャパシタは、セラミック本体110と、上記セラミック本体の内部に形成される複数の内部電極121、122と、上記セラミック本体の外表面に形成される外部電極131、132と、を含む。
上記セラミック本体110は、対向する第1の側面1及び第2の側面2と、上記第1の側面及び第2の側面を連結する第3の端面3及び第4の端面4と、を有することができる。
上記セラミック本体110は、その形状に特別な制限はなく、図示されているように直方体形状であることができる。
上記セラミック本体110の内部に形成された複数の内部電極121、122は、セラミック本体の第3の端面3又は第4の端面4に一端が露出する。
上記内部電極121、122は、相違する極性を有する第1の内部電極121及び第2の内部電極122を一対とすることができる。第1の内部電極121の一端は第3の端面3に露出し、第2の内部電極122の一端は第4の端面4に露出することができる。上記第1の内部電極121及び第2の内部電極122の他端は、第3の端面3又は第4の端面4から一定間隔をおいて形成される。より詳細な内容は後述する。
上記セラミック本体の第3の端面3及び第4の端面4には第1及び第2の外部電極131、132が形成されて上記内部電極と電気的に連結されることができる。
上記セラミック本体の内部には複数の内部電極が形成されており、上記複数の内部電極の各末端から上記第1の側面又は第2の側面までの距離d1は18μm以下であることができる。これは、複数の内部電極の末端から上記第1の側面又は第2の側面までの平均距離d1が平均18μm以下であることを意味することができる。
上記内部電極の末端は、上記セラミック本体の第1の側面1又は第2の側面2に向かう内部電極の一領域を意味する。上記内部電極の末端から第1の側面又は第2の側面までの領域を第1のサイドマージン部113又は第2のサイドマージン部114と称することができる。
内部電極の末端から第1の側面1又は第2の側面2までの距離d1は、複数の内部電極間で多少差異があり得るが、本発明の一実施形態によれば、その偏差はないか小さい。このような特徴は、本発明の一実施形態による積層セラミックキャパシタの製造方法でより明確に理解されることができる。
本発明の一実施形態によれば、上記セラミック本体110は、複数の誘電体層112が積層された積層体111と、上記積層体の両側面に形成される第1のサイドマージン部113及び第2のサイドマージン部114で構成されることができる。この場合、上記複数の内部電極の各末端から上記第1の側面又は第2の側面までの距離d1は、第1のサイドマージン部113及び第2のサイドマージン部114によって形成される。これは、上記第1のサイドマージン部113又は第2のサイドマージン部114の厚さに該当する。
上記積層体111を構成する複数の誘電体層112は焼結された状態で、隣接する誘電体層間の境界は確認できない程度に一体化されている。
上記積層体111の長さは上記セラミック本体110の長さに該当し、上記セラミック本体110の長さはセラミック本体の第3の端面3から第4の端面4までの距離に該当する。即ち、セラミック本体110の第3及び第4の端面は積層体111の第3の端面及び第4の端面と理解されることができる。
上記積層体111は複数の誘電体層112の積層によって形成されるもので、上記誘電体層112の長さはセラミック本体の第3の端面3と第4の端面4の間の距離を形成する。
本発明の一実施形態によれば、セラミック本体の長さは400〜1400μmであることができるが、これに制限されるものではない。より具体的には、セラミック本体の長さは400〜800μm、又は600〜1400μmであることができる。
上記誘電体層上には内部電極121、122が形成され、内部電極121、122は焼結によって一つの誘電体層を介して上記セラミック本体の内部に形成されることができる。
図6を参照すると、誘電体層112に第1の内部電極121が形成されている。上記第1の内部電極121は、誘電体層の長さ方向に対して全体的に形成されない。即ち、第1の内部電極121の一端はセラミック本体の第4の端面4から所定の間隔d2をおいて形成され、第1の内部電極121の他端は第3の端面3まで形成されて第3の端面3に露出することができる。
積層体の第3の端面3に露出した第1の内部電極の他端は、第1の外部電極131と連結される。
第1の内部電極とは逆に、第2の内部電極122の一端は第3の端面3から所定の間隔をおいて形成され、第2の内部電極122の他端は第4の端面4に露出して第2の外部電極132と連結される。
上記誘電体層112は、第1の内部電極121の幅と同じ幅を有することができる。即ち、上記第1の内部電極121は、誘電体層112の幅方向に対して全体的に形成されることができる。誘電体層の幅及び内部電極の幅は、セラミック本体の第1の側面及び第2の側面を基準とする。
本発明の一実施形態によれば、誘電体層の幅及び内部電極の幅は100〜900μmであることができるが、これに制限されるものではない。より具体的には、誘電体層の幅及び内部電極の幅は100〜500μm、又は100〜900μmであることができる。
セラミック本体が小型化するほど、サイドマージン部の厚さが積層セラミックキャパシタの電気的特性に影響を及ぼす。本発明の一実施形態によれば、サイドマージン部の厚さが18μm以下で形成されるため、小型化した積層セラミックキャパシタの特性を向上させることができる。
本発明の一実施形態において、内部電極と誘電体層は同時に切断されて形成されるものであり、内部電極の幅と誘電体層の幅は同一に形成されることができる。より具体的な内容は後述する。
本実施形態において、誘電体層の幅は内部電極の幅と同一であり、積層体の第1及び第2の側面に内部電極の末端が露出することができる。上記内部電極の末端が露出した積層体の両側面には、第1のサイドマージン部113及び第2のサイドマージン部114が形成されることができる。
上述したように、上記複数の内部電極の各末端から上記第1の側面又は第2の側面までの距離d1は、上記第1のサイドマージン部113又は第2のサイドマージン部114の厚さに該当する。
上記第1のサイドマージン部113及び第2のサイドマージン部114の厚さは18μm以下であることができる。上記第1のサイドマージン部113及び第2のサイドマージン部114の厚さが小さいほど、セラミック本体内に形成される内部電極の重なり面積が相対的に広くなる。
上記第1のサイドマージン部113及び第2のサイドマージン部114の厚さは、積層体111の側面に露出する内部電極の短絡を防止できる厚さであれば特に制限されず、例えば、2μm以上であることができる。
上記第1及び第2のサイドマージン部の厚さが2μm未満の場合は外部衝撃に対する機械的強度が低下する恐れがあり、上記第1及び第2のサイドマージン部の厚さが18μmを超える場合は内部電極の重なり面積が相対的に減少して積層セラミックキャパシタの高容量を確保するのが困難になる可能性がある。
本発明の一実施形態によれば、上記第1のサイドマージン部113及び第2のサイドマージン部114は、セラミックスラリーで形成されることができる。上記セラミックスラリーの量を調節することにより、上記第1のサイドマージン部113及び第2のサイドマージン部114の厚さを容易に調節することができ、18μm以下で薄く形成することができる。
上記第1のサイドマージン部113及び第2のサイドマージン部114の厚さは、上記マージン部それぞれの平均厚さを意味することができる。
上記第1のサイドマージン部113及び第2のサイドマージン部114の平均厚さは、図5のようにセラミック本体110の幅方向の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でイメージスキャンして測定されることができる。
例えば、図5のように、セラミック本体110の長さ方向(L方向)の中央部に沿う幅及び厚さ方向(W−T方向)の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージから抽出された任意の第1のサイドマージン部113及び第2のサイドマージン部114に対してセラミック本体の厚さ方向の上・中・下の任意の3個の地点の厚さを測定して平均値を得ることができる。
積層セラミックキャパシタの容量を極大化するために、誘電体層を薄膜化する方法、薄膜化された誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考えられている。また、容量を形成する内部電極の重なり面積を向上させる方法が考えられている。内部電極の重なり面積を増やすためには、内部電極が形成されていないマージン部領域が最小化されなければならない。特に、積層セラミックキャパシタが小型化するほど、内部電極の重なり領域を増やすためにはマージン部領域が最小化されなければならない。
本実施形態によれば、誘電体層の幅方向全体に内部電極が形成され、サイドマージン部の厚さが18μm以下に設定されるため、内部電極の重なり面積が広くなる。
一般に、誘電体層が高積層化するほど、誘電体層及び内部電極の厚さは薄くなる。したがって、内部電極が短絡される現象が頻繁に発生する可能性がある。また、誘電体層の一部のみに内部電極が形成される場合、内部電極による段差が発生して絶縁抵抗の加速寿命や信頼性が低下する可能性がある。
しかしながら、本実施形態によれば、薄膜の内部電極及び誘電体層を形成しても、内部電極が誘電体層の幅方向に対して全体的に形成されるため、内部電極の重なり面積が大きくなり、積層セラミックキャパシタの容量を大きくすることができる。
また、内部電極による段差を減少させて絶縁抵抗の加速寿命が向上するため、容量特性に優れ且つ信頼性に優れた積層セラミックキャパシタを提供することができる。
一方、上記セラミック本体110の内部では、上記積層体111と上記第1のサイドマージン部113及び第2のサイドマージン部114の境界面に気孔pが生じる可能性がある。
特に、上記セラミック本体110の内部のカバー層Cと上記サイドマージン部の境界面に生じる気孔pによって、積層セラミックキャパシタが衝撃に弱くなるという問題がある。
本発明の一実施形態によれば、上記セラミック本体110の内部のカバー層Cと上記サイドマージン部113、114の境界面を厚さ方向に二つの領域に区分したとき、上記内部電極に隣接する領域をS1、上記S1の気孔率をP1とすると、1≦P1≦20を満たすことができる。
上記S1の気孔率(P1)が1≦P1≦20を満たすように調節することにより、熱衝撃、電解衝撃などの外部衝撃を緩和することができるため、高信頼性・高容量の積層セラミックキャパシタを具現することができる。
上記S1の気孔率(P1)が1≦P1≦20を満たすように調節する方法としては、特に制限されず、例えば、カバー層Cを形成するセラミックグリーンシートの製造時に用いるセラミックペースト内に添加されるガラス(glass)の含量を調節する方法がある。
上記S1の気孔率(P1)は、上記内部電極に隣接する領域S1の面積当たりの気孔の面積の比で定義されることができる。
上記S1の気孔率(P1)は、図2のようにセラミック本体110の長さ方向の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でイメージスキャンして測定されることができる。
例えば、図2のように、セラミック本体110の幅方向における積層体111とサイドマージン部113、114の境界面に沿う長さ及び厚さ方向(L−T方向)の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージから抽出された任意のカバー層に対し、厚さ方向に二つの領域に区分したときに上記内部電極に隣接する領域S1を長さ方向に等間隔の30個の領域に分けて任意の一つの領域の気孔率を測定することができる。
上記任意の一つの領域は、上記セラミック本体の長さ方向の中央部領域であることができるが、これに制限されるものではない。
上記S1の気孔率(P1)が1未満の場合は熱衝撃及び焼成クラックが発生し、20を超える場合は耐湿特性が低下してセラミック本体の強度が低下する可能性がある。
本発明の他の実施形態による積層セラミックキャパシタは、上述した本発明の一実施形態による積層セラミックキャパシタにおいて、上記セラミック本体110の内部のカバー層Cと上記サイドマージン部113、114の境界面を厚さ方向に二つの領域に区分したとき、上記内部電極に隣接する領域をS1、上記セラミック本体の上面5又は下面6に隣接する領域をS2、上記S1の気孔率をP1、上記S2の気孔率をP2とすると、P1/P2>2を満たすことができる。
上記S2の気孔率(P2)は、上記セラミック本体110の上面5又は下面6に隣接する領域S2の面積当たりの気孔の面積の比で定義されることができる。
上記S1の気孔率(P1)及び上記S2の気孔率(P2)がP1/P2>2を満たすように調節することにより、熱衝撃、電解衝撃などの外部衝撃を緩和することができるため、高信頼性・高容量の積層セラミックキャパシタを具現することができる。
上記P1/P2の値が2以下の場合、熱衝撃及び焼成クラックの問題が発生する可能性がある。
本発明の他の実施形態による積層セラミックキャパシタの特徴は、上記の特徴を除いて、上述した本発明の一実施形態による積層セラミックキャパシタの特徴と同一であるため、ここではその説明を省略する。
以下、本発明の他の実施形態による積層セラミックキャパシタの製造方法を説明する。
図7a〜図7fは、本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図及び斜視図である。
図7aに示されているように、セラミックグリーンシート212a上に所定の間隔d4をおいて複数のストライプ形の第1の内部電極パターン221aを形成する。上記複数のストライプ形の第1の内部電極パターン221aは、互いに平行に形成されることができる。
上記所定の間隔d4は、内部電極が相違する極性を有する外部電極と絶縁されるための距離であり、図5に示されているd1×2の距離と理解されることができる。
上記セラミックグリーンシート212aは、セラミックパウダー、有機溶剤及び有機バインダーを含むセラミックペーストで形成されることができる。
上記セラミックパウダーは、高誘電率を有する物質であり、上記セラミックパウダーとしては、特に制限されず、チタン酸バリウム(BaTiO)系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム(SrTiO)系材料などを用いることができ、好ましくは、チタン酸バリウム(BaTiO)パウダーを用いることができる。上記セラミックグリーンシート212aが焼成されると、セラミック本体を構成する誘電体層112となる。
ストライプ形の第1の内部電極パターン221aは、導電性金属を含む内部電極ペーストによって形成されることができる。上記導電性金属は、特に制限されず、Ni、Cu、Pd又はこれらの合金であることができる。
上記セラミックグリーンシート212a上にストライプ形の第1の内部電極パターン221aを形成する方法としては、特に制限されず、例えば、スクリーン印刷法又はグラビア印刷法などの印刷法を用いることができる。
また、図示されてはいないが、さらに他のセラミックグリーンシート212a上に所定の間隔をおいて複数のストライプ形の第2の内部電極パターン222aを形成することができる。
以下、第1の内部電極パターン221aが形成されたセラミックグリーンシートを第1のセラミックグリーンシート、第2の内部電極パターン222aが形成されたセラミックグリーンシートを第2のセラミックグリーンシートと称する。
次に、図7bに示されているように、ストライプ形の第1の内部電極パターン221aとストライプ形の第2の内部電極パターン222aが交差して積層されるように第1及び第2のセラミックグリーンシートを交互に積層することができる。
その後、上記ストライプ形の第1の内部電極パターン221aは第1の内部電極121を形成し、ストライプ形の第2の内部電極パターン222aは第2の内部電極122を形成することができる。
図7cは本発明の一実施例による第1及び第2のセラミックグリーンシートが積層されたセラミックグリーンシート積層体210を示す断面図であり、図7dは第1及び第2のセラミックグリーンシートが積層されたセラミックグリーンシート積層体210を示す斜視図である。
図7c及び図7dを参照すると、平行な複数のストライプ形の第1の内部電極パターン221aが印刷された第1のセラミックグリーンシートと、平行な複数のストライプ形の第2の内部電極パターン222aが印刷された第2のセラミックグリーンシートは、互いに交互に積層されている。
より具体的には、第1のセラミックグリーンシートに印刷されたストライプ形の第1の内部電極パターン221aの中央部と第2のセラミックグリーンシートに印刷されたストライプ形の第2の内部電極パターン222aの間の間隔d4が重なるように積層されることができる。
次に、図7dに示されているように、上記セラミックグリーンシート積層体210は、複数のストライプ形の第1の内部電極パターン221a及びストライプ形の第2の内部電極パターン222aを横切るように切断されることができる。即ち、上記セラミックグリーンシート積層体210は、C1−C1切断線に沿って棒形の積層体220に切断されることができる。
より具体的には、ストライプ形の第1の内部電極パターン221a及びストライプ形の第2の内部電極パターン222aは、長さ方向に切断されて一定幅を有する複数の内部電極に分割されることができる。この際、積層されたセラミックグリーンシートも内部電極パターンと一緒に切断される。これにより、誘電体層は、内部電極の幅と同じ幅を有するように形成されることができる。
上記棒形の積層体220の切断面に第1及び第2の内部電極の末端が露出することができる。上記棒形の積層体の切断面をそれぞれ棒形の積層体の第1の側面及び第2の側面と称することができる。
上記セラミックグリーンシート積層体を焼成した後に棒形の積層体に切断されることができる。また、上記セラミックグリーンシートを棒形の積層体に切断した後に焼成することができる。上記焼成は、1100℃〜1300℃のN−H雰囲気で行われることができるが、これに制限されるものではない。
次に、図7eに示されているように、上記棒形の積層体220の第1及び第2の側面それぞれに第1のサイドマージン部213a及び第2のサイドマージン部214aを形成することができる。なお、第2のサイドマージン部214aはその輪郭が図面に点線で表されている。
上記棒形の積層体220の第1及び第2の側面は、図5に示した積層体111の第1の側面1及び第2の側面2に対応するものと理解されることができる。
上記第1及び第2のサイドマージン部213a、214aは、棒形の積層体220にセラミック粉末を含むセラミックスラリーを塗布して形成されることができる。
上記セラミックスラリーは、セラミックパウダー、有機バインダー及び有機溶剤を含むもので、第1及び第2のサイドマージン部213a、214aが所望の厚さを有するようにセラミックスラリーの量を調節することができる。
上記棒形の積層体220の第1及び第2の側面にセラミックスラリーを塗布して第1及び第2のサイドマージン部213a、214aを形成することができる。上記セラミックスラリーの塗布方法は特に制限されず、例えばスプレー方式で噴射するかローラを用いて塗布することができる。
また、上記棒形の積層体をセラミックスラリーにディッピング(dipping)して棒形の積層体の第1及び第2の側面に第1及び第2のサイドマージン部213a、214aを形成することができる。
上述したように、上記第1及び第2のサイドマージン部の厚さは、18μm以下で形成されることができる。上記第1及び第2のサイドマージン部の厚さは、上記内部電極の末端が露出する棒形の積層体の第1の側面又は第2の側面から定義されることができる。
次に、図7e及び図7fに示されているように、第1及び第2のサイドマージン部213a、214aが形成された上記棒形の積層体220をC2−C2切断線に沿って個別のチップのサイズに合わせて切断することができる。図7cを参照して上記C2−C2切断線の位置を把握することができる。
棒形の積層体220をチップのサイズに切断することにより、積層体211と積層体の両側面に形成された第1及び第2のサイドマージン部213、214を有するセラミック本体が形成されることができる。
上記棒形の積層体220をC2−C2切断線に沿って切断することにより、重なる第1の内部電極の中央部と第2の内部電極間に形成された所定の間隔d4が同一切断線によって切断されることができる。或いは、第2の内部電極の中央部と第1の内部電極間に形成された所定の間隔が同一切断線によって切断されることができる。
これにより、第1の内部電極及び第2の内部電極の一端は、C2−C2切断線による切断面に交互に露出することができる。上記第1の内部電極が露出した面は図6に示されている積層体の第3の端面3と理解され、上記第2の内部電極が露出した面は図6に示されている積層体の第4の端面4と理解されることができる。
上記棒形の積層体220をC2−C2切断線に沿って切断することによりストライプ形の第1の内部電極パターン221a間の所定の間隔d4は半分に切断され、第1の内部電極121の一端が第4の端面から所定の間隔d2を形成するようにし、第2の内部電極122が第3の端面から所定の間隔を形成するようにする。
その後、上記第1及び第2の内部電極の一端と連結されるように上記第3の端面及び第4の端面それぞれに外部電極を形成することができる。
本実施形態のように、棒形の積層体220に第1及び第2のサイドマージン部を形成し、チップのサイズに切断する場合、一回の工程で複数の積層体211にサイドマージン部を形成することができる。
また、図示されてはいないが、第1のサイドマージン部及び第2のサイドマージン部を形成する前に棒形の積層体をチップのサイズに切断して複数の積層体を形成することができる。
即ち、棒形の積層体を、重なる第1の内部電極の中央部と第2の内部電極間に形成された所定の間隔が同一切断線によって切断されるように切断することができる。これにより、第1の内部電極及び第2の内部電極の一端は、切断面に交互に露出することができる。
その後、上記積層体の第1及び第2の側面に第1のサイドマージン部及び第2のサイドマージン部を形成することができる。第1及び第2のサイドマージン部の形成方法は上述と同様である。
また、上記第1の内部電極が露出した積層体の第3の端面と上記第2の内部電極が露出した積層体の第4の端面にそれぞれ外部電極を形成することができる。
本発明の他の実施形態によれば、積層体の第1及び第2の側面から第1及び第2の内部電極の末端が露出する。積層された複数の第1及び第2の内部電極が同時に切断されて上記内部電極の末端が一直線上に並ぶことができる。その後、上記積層体の第1及び第2の側面に第1及び第2のサイドマージン部が一括して形成される。上記積層体及び上記第1及び第2のサイドマージン部によってセラミック本体が形成される。即ち、上記第1及び第2のサイドマージン部は、セラミック本体の第1及び第2の側面を形成する。
これにより、本実施形態によれば、上記複数の内部電極の末端からセラミック本体の第1及び第2の側面までの距離は一定に形成されることができる。また、上記第1及び第2のサイドマージン部は、セラミックペーストによって形成されるもので、厚さが薄く形成されることができる。
また、セラミックキャパシタのカバー層Cを形成するセラミックグリーンシートの製造時に用いられるセラミックペースト内に添加されるガラス(glass)の含量を調節することにより、S1の気孔率(P1)が1≦P1≦20を満たし、上記S1の気孔率(P1)及び上記S2の気孔率(P2)がP1/P2>2を満たすことができる。
これにより、本発明の一実施形態によれば、熱衝撃、電解衝撃などの外部衝撃を緩和することができるため、高信頼性・高容量の積層セラミックキャパシタを具現することができる。
下記の表1は、積層セラミックキャパシタのサイドマージン部の平均厚さ別のS1の気孔率(P1)及びS1の気孔率(P1)とS2の気孔率(P2)の比(P1/P2)による信頼性を比較した表である。
Figure 0005632046
上記表1を参照すると、試料1〜3は、サイドマージン部の平均厚さが18μm以下であり、S1の気孔率(P1)及びS1の気孔率(P1)とS2の気孔率(P2)の比(P1/P2)が本発明の数値範囲を外れる場合に信頼性評価において問題が生じる可能性がある。
試料4〜6は、サイドマージン部の平均厚さが18μm以上であり、S1の気孔率(P1)及びS1の気孔率(P1)とS2の気孔率(P2)の比(P1/P2)が本発明の数値範囲を外れる場合にも信頼性評価において良好である。
したがって、後述するように、本発明の一実施形態による積層セラミックキャパシタは、サイドマージン部の平均厚さが18μm以下のときに信頼性が向上することが分かる。
下記の表2は、サイドマージン部の平均厚さが18μm以下の場合のS1の気孔率(P1)及びS1の気孔率(P1)とS2の気孔率(P2)の比(P1/P2)による耐湿特性及び信頼性を比較した表である。
Figure 0005632046
*:比較例
表2中、耐湿特性評価は200個のチップを基板に実装した後に湿度条件8585(85℃、85%の湿度)で行われ、信頼性評価はチップを研磨した後に破壊分析の際にクラックが発生したか否かで行われ、具体的には、320℃の鉛槽に2秒間浸漬させた後に熱衝撃クラックが発生したか否かの試験で行われた。
上記表2の耐湿特性評価については、良好な場合を○、不良な場合を×で表示した。
上記の表2を参照すると、上記S1の気孔率(P1)が1≦P1≦20を満たし、S1の気孔率(P1)とS2の気孔率(P2)の比(P1/P2)がP1/P2>2を満たす場合、耐湿特性も向上し、信頼性も向上することが分かる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
110 セラミック本体
111 積層体
112 誘電体層
113、114 第1及び第2のサイドマージン部
121、122 第1及び第2の内部電極
131、132 第1及び第2の外部電極
112a セラミックグリーンシート
221a、222a ストライプ形の第1及び第2の内部電極パターン
210 セラミックグリーンシート積層体
220 棒形の積層体
C カバー層
p 気孔
S1 カバー層とサイドマージン部の境界面において内部電極に隣接する領域
S1 カバー層とサイドマージン部の境界面においてセラミック本体の上面又は下面に隣接する領域
P1 S1領域の気孔率
P2 S2領域の気孔率

Claims (9)

  1. 対向する第1の側面及び第2の側面、前記第1の側面及び第2の側面を連結する第3の端面及び第4の端面を有するセラミック本体と、
    前記セラミック本体の内部に形成され、前記第3の端面又は第4の端面に一端が露出する複数の内部電極と、
    前記セラミック本体における前記内部電極が形成された部分の上部及び下部のうち少なくとも一つに形成されるカバー層と、
    前記第1の側面及び第2の側面から前記内部電極の端部までの平均厚さが18μm以下で形成された第1のサイドマージン部及び第2のサイドマージン部と、を含み、
    記カバー層と前記サイドマージン部の境界面を厚さ方向に二つの領域に区分したとき、前記カバー層の境界面における前記内部電極に隣接する領域をS1、前記カバー層の境界面における前記セラミック本体の上面又は下面に隣接する領域をS2、前記S1の気孔率をP1、前記S2の気孔率をP2とすると、1≦P1≦20及びP1/P2>2を満たす、積層セラミックキャパシタ。
  2. 前記第1のサイドマージン部及び第2のサイドマージン部はセラミックスラリーで形成される、請求項1に記載の積層セラミックキャパシタ。
  3. 前記内部電極は、一端が前記第3の端面に露出し、他端が前記第4の端面から所定の間隔をおいて形成される第1の内部電極、及び一端が第4の端面に露出し、他端が前記第3の端面から所定の間隔をおいて形成される第2の内部電極で構成される、請求項1に記載の積層セラミックキャパシタ。
  4. 複数のストライプ形の第1の内部電極パターンが所定の間隔をおいて形成された第1のセラミックグリーンシート及び複数のストライプ形の第2の内部電極パターンが所定の間隔をおいて形成された第2のセラミックグリーンシートを製造する段階と、
    前記ストライプ形の第1の内部電極パターンと前記ストライプ形の第2の内部電極パターンが交差するように前記第1のセラミックグリーンシートと前記第2のセラミックグリーンシートを積層してセラミックグリーンシート積層体を形成し、且つ前記積層体の上面及び下面のうち少なくとも一面に複数のセラミックグリーンシートを積層してカバー層を形成する段階と、
    前記ストライプ形の第1の内部電極パターン及び第2の内部電極パターンを横切って第1の内部電極及び第2の内部電極が一定幅を有し、前記幅方向に前記第1の内部電極及び第2の内部電極の末端が露出した側面を有するように前記セラミックグリーンシート積層体を切断する段階と、
    前記第1の内部電極及び第2の内部電極の末端が露出した側面にセラミックスラリーで第1のサイドマージン部及び第2のサイドマージン部を形成する段階と、を含み、
    前記第1のサイドマージン部及び第2のサイドマージン部は前記第1の側面及び第2の側面から前記内部電極の端部までの平均厚さが18μm以下で形成され、前記カバー層と前記サイドマージン部の境界面を厚さ方向に二つの領域に区分したとき、前記カバー層の境界面における前記内部電極に隣接する領域をS1、前記カバー層の境界面における前記セラミックグリーンシート積層体の上面又は下面に隣接する領域をS2、前記S1の気孔率をP1、前記S2の気孔率をP2とすると、1≦P1≦20及びP1/P2>2を満たす、積層セラミックキャパシタの製造方法。
  5. 前記セラミックグリーンシート積層体を形成する段階は、
    前記ストライプ形の第1の内部電極パターンの中心部と前記ストライプ形の第2の内部電極パターンの間の所定の間隔が重なるように積層される、請求項4に記載の積層セラミックキャパシタの製造方法。
  6. 前記セラミックグリーンシート積層体を切断する段階は、
    前記セラミックグリーンシート積層体が前記第1の内部電極及び第2の内部電極の末端が露出した側面を有する棒形の積層体となるように行われ、
    前記第1及び第2のサイドマージン部を形成する段階の後に、前記第1の内部電極の中心部及び第2の内部電極の間の所定の間隔を同一切断線で切断して第1の内部電極又は第2の内部電極の一端がそれぞれ露出した第3の端面又は第4の端面を有する積層体に切断する段階が行われる、請求項4に記載の積層セラミックキャパシタの製造方法。
  7. 前記セラミックグリーンシート積層体を切断する段階は、
    前記セラミックグリーンシートを前記第1の内部電極及び第2の内部電極の末端が露出した側面を有する棒形の積層体に切断する段階、及び前記棒形の積層体を前記第1の内部電極の中心部及び前記第2の内部電極の間の所定の間隔を同一切断線で切断して第1の内部電極又は第2の内部電極の一端がそれぞれ露出した第3の端面又は第4の端面を有する積層体に切断する段階で行われ、
    前記第1及び第2のサイドマージン部を形成する段階は前記積層体に対して行われる、請求項4に記載の積層セラミックキャパシタの製造方法。
  8. 前記第1のサイドマージン部及び第2のサイドマージン部を形成する段階は前記第1の内部電極及び第2の内部電極の末端が露出した側面にセラミックスラリーを塗布して行われる、請求項4に記載の積層セラミックキャパシタの製造方法。
  9. 前記第1のサイドマージン部及び第2のサイドマージン部を形成する段階は前記第1の内部電極及び第2の内部電極の末端が露出した側面をセラミックスラリーにディッピングして行われる、請求項4に記載の積層セラミックキャパシタの製造方法。
JP2013126325A 2013-04-08 2013-06-17 積層セラミックキャパシタ及びその製造方法 Active JP5632046B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0038319 2013-04-08
KR1020130038319A KR101565640B1 (ko) 2013-04-08 2013-04-08 적층 세라믹 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2014204114A JP2014204114A (ja) 2014-10-27
JP5632046B2 true JP5632046B2 (ja) 2014-11-26

Family

ID=51654279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013126325A Active JP5632046B2 (ja) 2013-04-08 2013-06-17 積層セラミックキャパシタ及びその製造方法

Country Status (4)

Country Link
US (1) US9042081B2 (ja)
JP (1) JP5632046B2 (ja)
KR (1) KR101565640B1 (ja)
CN (1) CN104103423B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106133860B (zh) * 2014-04-02 2019-09-17 株式会社村田制作所 芯片型电子部件
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
US9934906B2 (en) * 2014-12-05 2018-04-03 Biotronik Se & Co. Kg Electrical device
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6436921B2 (ja) * 2015-03-30 2018-12-12 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6745700B2 (ja) 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6909011B2 (ja) * 2017-02-21 2021-07-28 太陽誘電株式会社 積層セラミックコンデンサ
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
JP7044534B2 (ja) * 2017-12-11 2022-03-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7028416B2 (ja) 2018-05-25 2022-03-02 太陽誘電株式会社 積層セラミック電子部品
KR102609156B1 (ko) * 2018-08-29 2023-12-04 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102597153B1 (ko) * 2018-08-03 2023-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121141A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102543977B1 (ko) 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102550163B1 (ko) 2018-08-14 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102551219B1 (ko) 2018-08-29 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2020035991A (ja) 2018-08-29 2020-03-05 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその製造方法
US11276526B2 (en) * 2018-08-29 2022-03-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR102149962B1 (ko) * 2018-09-05 2020-08-31 삼성전기주식회사 적층형 커패시터
US11145463B2 (en) 2018-09-05 2021-10-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11094469B2 (en) * 2018-09-05 2021-08-17 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR102217289B1 (ko) 2018-11-22 2021-02-19 삼성전기주식회사 커패시터 부품 및 그 제조 방법
KR20200075287A (ko) * 2018-12-18 2020-06-26 삼성전기주식회사 커패시터 부품
JP6858217B2 (ja) * 2019-04-26 2021-04-14 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP7292101B2 (ja) * 2019-05-20 2023-06-16 太陽誘電株式会社 積層セラミック電子部品及び積層セラミック電子部品の製造方法
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN112242245A (zh) * 2019-07-16 2021-01-19 太阳诱电株式会社 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法
JP2022114762A (ja) * 2021-01-27 2022-08-08 太陽誘電株式会社 セラミック電子部品、回路基板およびセラミック電子部品の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124529A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2011124530A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2012191165A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2012191163A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002265261A (ja) * 2001-03-07 2002-09-18 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2002289433A (ja) 2001-03-23 2002-10-04 Matsushita Electric Ind Co Ltd 電子部品
JP2003309039A (ja) 2002-04-17 2003-10-31 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2005159056A (ja) 2003-11-26 2005-06-16 Kyocera Corp 積層セラミック電子部品
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7545626B1 (en) * 2008-03-12 2009-06-09 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic capacitor
KR101079408B1 (ko) * 2009-12-24 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101101530B1 (ko) * 2010-06-24 2012-01-04 삼성전기주식회사 적층형 세라믹 캐패시터
US9368281B2 (en) 2010-08-18 2016-06-14 Taiyo Yuden Co., Ltd. Laminated ceramic electronic component
US8644000B2 (en) * 2011-09-13 2014-02-04 Fatih Dogan Nanostructured dielectric materials for high energy density multilayer ceramic capacitors
KR20130049295A (ko) 2011-11-04 2013-05-14 삼성전기주식회사 적층 세라믹 커패시터
KR101792268B1 (ko) * 2012-03-13 2017-11-01 삼성전기주식회사 적층 세라믹 전자 부품
KR101751079B1 (ko) * 2012-06-28 2017-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124529A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2011124530A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2012191165A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2012191163A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
US20140301012A1 (en) 2014-10-09
KR101565640B1 (ko) 2015-11-03
KR20140121725A (ko) 2014-10-16
CN104103423B (zh) 2017-04-12
US9042081B2 (en) 2015-05-26
CN104103423A (zh) 2014-10-15
JP2014204114A (ja) 2014-10-27

Similar Documents

Publication Publication Date Title
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
JP5654102B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5653886B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US9030801B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP5512625B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP2018139312A (ja) 積層セラミックキャパシタ及びその製造方法
JP5825322B2 (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
KR20190116113A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
KR20150125335A (ko) 적층 세라믹 전자부품
KR101939083B1 (ko) 적층형 커패시터 및 그 제조방법
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
KR101565725B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR102345117B1 (ko) 적층형 커패시터
KR101240738B1 (ko) 적층 세라믹 커패시터

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141008

R150 Certificate of patent or registration of utility model

Ref document number: 5632046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250