JP2003309039A - 積層セラミック電子部品の製造方法および積層セラミック電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 内部電極が形成される内層部と内層部を挟む
ように位置し内部電極が形成されない外層部とに区分さ
れる電子部品本体を得るための焼成工程において、内層
部と外層部との間の収縮度合いの差により、デラミネー
ションが発生したり、クラックが生じたりすることがあ
る。 【解決手段】 焼成されるべき生の電子部品本体２３の
外層部２５において、焼成工程の後にバインダの焼失の
結果として残されるポア３２の存在率が、内層部２４側
ほどより高くなるように、内層部２４側ほどバインダを
より多く含有するようにする。この場合、外層部２５に
おける内層部２４に接する生のセラミック層２２ａでの
バインダの含有率は、内層部２４でのセラミック層２２
のバインダの含有率より高くなるようにされることが好
ましい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数のセラミッ
ク層からなる積層構造を有する電子部品本体を備える積
層セラミック電子部品の製造方法およびこの製造方法に
よって得られた積層セラミック電子部品に関するもの
で、特に、電子部品本体でのデラミネーション防止を図
るための改良に関するものである。

【０００２】

【従来の技術】この発明にとって興味ある積層セラミッ
ク電子部品として、たとえば、積層セラミックコンデン
サがある。図２には、この積層セラミックコンデンサの
一般的な構造が図解的に断面図で示されている。

【０００３】図２を参照して、積層セラミックコンデン
サ１は、複数のセラミック層２からなる積層構造を有す
る電子部品本体３を備えている。電子部品本体３は、積
層方向に関して中間部に位置する内層部４と内層部４を
挟むように位置する外層部５とに区分される。

【０００４】内層部４には、セラミック層２間の各界面
に沿って内部電極６および７が形成されている。内部電
極６および７は、電子部品本体３の第１の端面８にまで
引き出される第１の内部電極６と第１の端面８に対向す
る第２の端面９にまで引き出される第２の内部電極７と
に分類され、これら第１および第２の内部電極６および
７は、積層方向に関して交互に配置されている。

【０００５】他方、外層部５には、内部電極が形成され
ていない。

【０００６】また、電子部品本体３の第１および第２の
端面８および９上には、それぞれ、第１および第２の外
部電極１０および１１が形成されている。したがって、
第１の外部電極１０は第１の内部電極６に接続され、第
２の外部電極１１は第２の内部電極７に接続される。

【０００７】このような積層セラミックコンデンサ１
は、通常、次のようにして製造される。

【０００８】まず、セラミック層２となる複数枚のセラ
ミックグリーンシートが作製される。セラミックグリー
ンシートは、たとえばチタン酸バリウム系誘電体セラミ
ック材料の粉末、バインダおよび有機溶剤を少なくとも
含んでいる。

【０００９】次に、特定のセラミックグリーンシート上
には、導電性ペーストが印刷により付与され、それによ
って、内部電極６または７となる導電性ペースト膜が形
成される。

【００１０】次に、一方の外層部５を与えるように、導
電性ペースト膜が形成されていない適当枚数のセラミッ
クグリーンシートが積層され、次いで、内層部４を与え
るように、導電性ペースト膜によって内部電極６および
７が与えられるように位置合わせされた状態で、導電性
ペースト膜が形成された適当枚数のセラミックグリーン
シートが積層され、さらにその後、他方の外層部５を与
えるように、導電性ペースト膜が形成されていない適当
枚数のセラミックグリーンシートが積層される。

【００１１】次いで、上述の積層構造物を積層方向にプ
レスした後、必要に応じて、カットし、それによって、
電子部品本体３の生の状態のものが得られる。

【００１２】次に、生の電子部品本体３を脱脂し、次い
で本焼成する焼成工程が実施され、それによって、焼結
後の電子部品本体３が得られる。

【００１３】次に、電子部品本体３の端面８および９上
に、導電性ペーストが付与され、焼付けられることによ
って、外部電極１０および１１が形成される。外部電極
１０および１１には、その後、必要に応じて、めっきが
施される。

【００１４】

【発明が解決しようとする課題】上述した積層セラミッ
クコンデンサ１を製造するための焼成工程では、誘電体
セラミック材料の絶縁性を損なわないようにするため、
１２００℃以上の温度で焼成されるのが通常である。ま
た、不均一な焼結が生じることを防止するため、焼成工
程において、最高温度にて一定時間保持することが行な
われている。

【００１５】他方、近年の積層セラミックコンデンサ１
に対する高容量化の要求に応じて、セラミック層２なら
びに内部電極６および７の多層化が進んでいる。このよ
うな多層化の下で、焼成工程において、前述したような
高温が適用され、しかも最高温度にて一定時間保持され
た場合、内部電極６および７が存在する内層部４と内部
電極が存在しない外層部５との間での収縮度合いの差が
原因となって、内層部４と外層部５との界面にデラミネ
ーションが生じやすいという問題に遭遇することがあ
る。

【００１６】また、上述のようなデラミネーションに至
らないまでも、焼成後の電子部品本体３には、無視でき
ない残留歪みがもたらされていることになるので、たと
えば、外部電極１０および１１を形成するための焼付け
工程やその後のめっき工程といった外的要因により、内
層部４と外層部５との境界部分においてクラックのよう
な構造欠陥が発生しやすいという問題に遭遇することも
ある。

【００１７】上述のような問題は、積層セラミックコン
デンサに限らず、内部電極が存在する内層部と内部電極
が存在しない外層部とを有する電子部品本体を備える他
の積層セラミック電子部品においても、同様に遭遇し得
るものである。

【００１８】そこで、この発明の目的は、上述したよう
な問題を解決し得る、積層セラミック電子部品の製造方
法およびこの製造方法によって得られた積層セラミック
電子部品を提供しようとすることである。

【００１９】

【課題を解決するための手段】この発明は、各々バイン
ダを含む複数の生のセラミック層からなる積層構造を有
し、積層方向に関して中間部に位置する内層部と内層部
を挟むように位置する外層部とに区分され、内層部に
は、生のセラミック層間の各界面に沿って内部電極が形
成され、外層部には、内部電極が形成されていない、生
の電子部品本体を作製する工程と、生の電子部品本体を
焼成する、焼成工程とを備える、積層セラミック電子部
品の製造方法にまず向けられるものであって、上述した
技術的課題を解決するため、次のような構成を備えるこ
とを特徴としている。

【００２０】すなわち、生の電子部品本体は、その外層
部において、焼成工程の後にバインダの焼失の結果とし
て残されるポアの存在率が内層部側ほどより高くなるよ
うに、内層部側ほどバインダを多く含有するように作製
されることを特徴としている。

【００２１】上述のような構成を採用することにより、
焼成工程において、内層部と外層部との間での収縮度合
いの差を緩和することができる。

【００２２】好ましくは、各外層部における内層部に接
する部分でのバインダの含有率は、内層部でのバインダ
の含有率より高くなるようにされる。これによって、上
述の収縮度合いの差の緩和作用をより確実に発揮させる
ことができる。

【００２３】また、各外層部が、複数の積層された生の
セラミック層から構成される場合、各外層部を構成する
複数の生のセラミック層に含有されるバインダの含有率
が、内層部側の生のセラミック層ほどより高くなるよう
にされる。このような構成を採用すれば、外層部におけ
るバインダの含有率を、内層部側ほどより高くすること
が容易である。

【００２４】この発明に係る製造方法は、特に積層セラ
ミックコンデンサの製造方法に有利に適用される。この
場合、電子部品本体には、第１の端面にまで引き出され
る第１の内部電極と第１の端面に対向する第２の端面に
まで引き出される第２の内部電極とが積層方向に関して
交互に配置され、電子部品本体の第１および第２の端面
上に、それぞれ、第１および第２の内部電極のいずれか
に接続されるように、外部電極を形成する工程がさらに
実施される。

【００２５】この発明は、また、上述したような製造方
法によって得られた、積層セラミック電子部品にも向け
られる。この積層セラミック電子部品においては、各外
層部におけるポアの存在率は、内層部側ほどより高くな
っている。

【００２６】

【発明の実施の形態】図１には、この発明の一実施形態
による積層セラミック電子部品としての積層セラミック
コンデンサ２１の一部が拡大されて断面図で示されてい
る。

【００２７】図１は、図２の一部を拡大して示したもの
と理解すればよく、図１に示した積層セラミックコンデ
ンサ２１は、図２に示した積層セラミックコンデンサ１
と基本的な構成を共通にしている。

【００２８】積層セラミックコンデンサ２１は、複数の
セラミック層からなる積層構造を有する、電子部品本体
２３を備えている。図１では、セラミック層の代表的な
ものとして、セラミック層２２および２２ａ〜２２ｅが
図示されている。

【００２９】電子部品本体２３は、積層方向に関して中
間部に位置する内層部２４とこの内層部２４を挟むよう
に位置する外層部２５（一方の外層部２５のみが図示さ
れている。）とに区分される。前述したセラミック層２
２は内層部２４に位置し、セラミック層２２ａ〜２２ｅ
は外層部２５に位置している。

【００３０】内層部２４には、セラミック層２２および
２２ａ間の各界面に沿って内部電極２６および２７が形
成されている。内部電極２６および２７は、電子部品本
体２３の第１の端面２８にまで引き出される第１の内部
電極２６と第１の端面２８に対向する第２の端面（図示
せず。）にまで引き出される第２の内部電極２７とに分
類され、これら第１および第２の内部電極２６および２
７が積層方向に関して交互に配置されている。

【００３１】また、電子部品本体２３の第１の端面２８
および図示しない第２の端面上には、それぞれ、第１の
外部電極３０および図示しない第２の外部電極が形成さ
れる。したがって、第１の外部電極３０は第１の内部電
極２６に接続され、図示しないが、第２の外部電極は第
２の内部電極２７に接続される。

【００３２】図１には、複数のポア３２が小さな円によ
って図解的に示されている。このようなポア３２の存在
率に関して、外層部２５では、内層部２４側ほどより高
くなるようにされている。この実施形態では、外層部２
５が複数のセラミック層２２ａ〜２２ｅで構成されてい
るので、表面側から内層部２４側に向かって、セラミッ
ク層２２ｅ、２２ｄ、２２ｃ、２２ｂ、２２ａの順で、
ポア３２の存在率がより高くなるようにされている。

【００３３】また、外層部２５における内層部２４に接
する部分、すなわちセラミック層２２ａにおけるポア３
２の存在率は、内層部２４すなわちセラミック層２２で
のポア３２の存在率より高くなるようにされることが好
ましい。

【００３４】このような積層セラミックコンデンサ２１
は、次のようにして製造される。

【００３５】まず、セラミック層２２および２２ａ〜２
２ｅとなるべき複数のセラミックグリーンシートが作製
される。セラミックグリーンシートは、たとえばチタン
酸バリウム系のような誘電体セラミックの粉末、バイン
ダおよび有機溶剤を少なくとも含んでいる。前述したポ
ア３２の存在率の調整は、バインダの含有率を変えるこ
とによって行なわれる。したがって、複数のセラミック
グリーンシートを作製するにあたっては、バインダの含
有率が異なる複数種類のセラミックグリーンシートが作
製される。

【００３６】次に、特定のセラミックグリーンシート上
に、内部電極２６または２７となるべき導電性ペースト
膜が印刷等によって形成される。

【００３７】次に、外層部２５を与えるように、導電性
ペースト膜が形成されていない適当数のセラミックグリ
ーンシートが積層され、次いで、図１に示すような内部
電極２６および２７が形成されるように位置合わせされ
た状態で、内層部２４を与えるように、導電性ペースト
膜が形成された適当数のセラミックグリーンシートが積
層され、さらにその後、もう一方の外層部２５を与える
ように、導電性ペースト膜が形成されていない適当数の
セラミックグリーンシートが積層される。

【００３８】上述の積層において、外層部２５を与える
セラミックグリーンシートにあっては、そこに含有され
るバインダの含有率が、内層部２４側のセラミックグリ
ーンシートほどより高くなるような順序で積層される。

【００３９】次に、上述の積層構造物は、積層方向にプ
レスされ、その後、必要に応じてカットされる。このよ
うにして、電子部品本体２３の生の状態のものが得られ
る。この生の電子部品本体２３は、複数の生のセラミッ
ク層２２および２２ａ〜２２ｅからなる積層構造を有し
ている。また、生の電子部品本体２３の内層部には、生
のセラミック層２２および２２ａ間の各界面に沿って内
部電極２６および２７が形成され、外層部２５には、内
部電極が形成されていない。

【００４０】また、外層部２５における内層部２４に接
する部分、すなわち生のセラミック層２２ａでのバイン
ダの含有率は、内層部２４における生のセラミック層２
２でのバインダの含有率より高くなるようにされること
が好ましい。この場合、生のセラミック層２２ａでのバ
インダの含有率は、後述する実験例から明らかなよう
に、生のセラミック層２２でのバインダの含有率の２倍
以上とされることが好ましく、３．５倍以上とされるこ
とがより好ましい。

【００４１】このようにして、電子部品本体２３の生の
状態のものが得られた後、これを脱脂し、次いで本焼成
する、焼成工程が実施され、焼結後の電子部品本体２３
が得られる。

【００４２】次に、焼結後の電子部品本体２３の第１の
端面２８および第２の端面上に、導電性ペーストが付与
され、焼き付けられることによって、第１の外部電極３
０および第２の外部電極が形成される。その後、必要に
応じて、第１の外部電極３０および第２の外部電極上に
めっきが施される。

【００４３】以上のように、生の電子部品本体２３にお
いて、外層部２５におけるバインダの含有率が、内層部
２４側ほどより高くなるようにされることにより、焼成
工程において生じる内層部２４と外層部２５との間の収
縮度合いの差を低減することができ、それによって、内
層部２４と外層部２５との界面において生じ得るデラミ
ネーションを抑制することができるとともに、焼結後の
電子部品本体２３における残留歪みの低減により、たと
えば外部電極３０等を形成するための焼付け工程やその
他の外的要因によって発生し得るクラック等の構造欠陥
も抑制することができる。

【００４４】そして、得られた積層セラミックコンデン
サ２１においては、前述したように、電子部品本体２３
の外層部２５におけるポア３２の存在率は、内層部２４
側ほどより高くなっている。

【００４５】以上、この発明を、積層セラミックコンデ
ンサに関連して説明したが、内層部と外層部とに区分さ
れ、内層部に内部電極が形成された、電子部品本体を備
えるものであれば、積層セラミックコンデンサに限ら
ず、他の積層セラミック電子部品に対しても適用するこ
とができる。

【００４６】次に、この発明の効果を確認するために実
施した実験例について説明する。

【００４７】

【実験例】チタン酸バリウムを主成分とする誘電体セラ
ミック原料粉末を、これに溶剤を加えた状態でボールミ
ル等によって混合および分散処理し、スラリーを得た。

【００４８】ここで、スラリーは、可塑剤を３．０重量
％含有するが、バインダについては、６．５重量％、１
０重量％、１５重量％、２０重量％および２５重量％そ
れぞれ含有する５種類のものを作製した。

【００４９】次に、得られた各スラリーを、０．５時
間、脱泡処理した。

【００５０】次に、バインダを６. ５重量％含有するス
ラリーを用いて、内層部のための厚み３μｍのセラミッ
クグリーンシートを成形した。

【００５１】他方、外層部のためのセラミックグリーン
シートとして、バインダを６．５重量％、１０重量％、
１５重量％、２０重量％および２５重量％それぞれ含有
するスラリーを用いて、厚み１０μｍのセラミックグリ
ーンシートを成形した。

【００５２】次に、内層部のためのセラミックグリーン
シート上に、平均粒径０．４μｍのニッケル粉末を導電
成分として含む導電性ペーストをスクリーン印刷法によ
って印刷し、内部電極のための導電性ペースト膜を形成
し、次いで、セラミックグリーンシートを所定の寸法に
打ち抜いた。

【００５３】次に、表１に示す積層順序および積層数と
なるように、一方の外層部を与えるセラミックグリーン
シートを合計２０枚積層し、次いで、内層部のためのセ
ラミックグリーンシートを５２０枚積層し、さらにその
後、他方の外層部のためのセラミックグリーンシート
を、一方の外層部とは逆の積層順序で、合計２０枚積層
した。

【００５４】表１において示された「外層部バインダ含
有率」は、外層部のためのセラミックグリーンシートに
含まれるバインダ含有率を示している。また、「積層
数」は、そのバインダ含有率を有するセラミックグリー
ンシートの積層枚数を示している。また、表１におい
て、より左側に表面側に位置するものが示され、より右
側に内層部側に位置するものが示されている。

【００５５】たとえば、表１に示した試料３について言
えば、表面側から内層部側に向かって、バインダ含有率
６．５重量％の６枚のセラミックグリーンシート、バイ
ンダ含有率１０重量％の７枚のセラミックグリーンシー
ト、およびバインダ含有率１５重量％の７枚のセラミッ
クグリーンシートが順に積層されたことを示している。

【００５６】

【表１】

【００５７】次に、上述のようにして得られた積層構造
物を、圧力１０００Ｋｇ／ｃｍ² 、時間６０秒間および
温度７０℃の条件で積層方向にプレスし、その後、カッ
トし、それによって、積層セラミックコンデンサのため
の電子部品本体の生の状態のものを得た。この生の電子
部品本体の寸法は、長さ５．７ｍｍ、幅５．０ｍｍおよ
び厚さ３．２ｍｍであった。

【００５８】次に、生の電子部品本体を、空気中におい
て、２５０℃の温度で５時間脱脂処理し、次いで、Ｈ₂
−Ｈ₂ Ｏ−Ｎ₂ ガスによって雰囲気をコントロールしな
がら、最高温度１３００℃で２時間の焼成を行なった。

【００５９】このようにして得られた焼結後の電子部品
本体を、緩衝材および玉石とともにポットに入れ、１８
０ｒｐｍの回転速度で回転させ、２００μｍのアールが
得られるように、９０分間バレル研磨を施し、電子部品
本体の端面等を研磨するとともに、稜線部のアール面取
りを行なった。

【００６０】次に、電子部品本体の端面上に、銅を含む
導電性ペーストを塗布し、８００℃の温度で焼き付け、
外部電極を形成し、試料となる積層セラミックコンデン
サを作製した。

【００６１】次に、表２に示すような項目について評価
した。

【００６２】「外層部ポア存在率」は、焼成後の電子部
品本体を、その長さ方向寸法および厚み方向寸法によっ
て規定される面に沿って研磨し、鏡面に仕上げた後、市
販の画像認識装置を用い、２０μｍ×２０μｍの領域内
でのポアの面積比率を求めたものである。なお、「外層
部ポア存在率」は、外層部に位置する、前述したバイン
ダ含有率が異なるセラミックグリーンシートの各々に対
応するセラミック層について調査した。

【００６３】「デラミネーション発生率」は、焼成後の
電子部品本体を目視により観察し、全試料数１００個に
対するデラミネーションが発生していた試料数の比率を
求めたものである。

【００６４】「クラック発生率」は、クラックの発生を
加速するため、錫めっきに使用される錯化剤に電子部品
本体を２４時間浸漬し、全試料数１００個に対するクラ
ックが発生した試料数の比率を求めたものである。

【００６５】

【表２】

【００６６】まず、表１における「外層部バインダ含有
率」と表２における「外層部ポア存在率」とを対比すれ
ばわかるように、「外層部バインダ含有率」と「外層部
ポア存在率」との間に一定の相関関係があり、「外層部
バインダ含有率」が高くなるほど、「外層部ポア存在
率」が高くなる傾向があることがわかる。

【００６７】試料１は、表１に示すように、「外層部バ
インダ含有率」が一定であり、また、内層部におけるバ
インダ含有率と同じである。その結果、表２に示すよう
に、デラミネーションが発生し、また、クラックも、多
く発生した。

【００６８】これに対して、試料２〜５では、表１に示
すように、「外層部バインダ含有率」が、内層部側ほど
より高くなるようにされているので、表２に示すよう
に、デラミネーションの発生を防止でき、また、クラッ
クも、その発生率を低くすることができた。

【００６９】また、これら試料２〜５では、表１に示す
ように、内層部側の「外層部バインダ含有率」が１５重
量％以上というように、内層部におけるバインダ含有率
である６．５重量％より２倍以上高くなっていることに
も注目すべきである。特に、試料５のように、内層部側
の「外層部バインダ含有率」が２５重量％であり、内層
部側のバインダ含有率である６．５重量％より３．５倍
以上とされたときには、表２に示すように、デラミネー
ションおよびクラックの双方について、その発生を完全
に防止することができることがわかる。

【００７０】

【発明の効果】以上のように、この発明によれば、生の
電子部品本体の外層部において、焼成工程の後にバイン
ダの焼失の結果として残されるポアの存在率が、内層部
側ほどより高くなるように、内層部側ほどバインダをよ
り多く含有するようにされているので、焼成工程におけ
る内層部と外層部との間での収縮度合いの差を緩和する
ことができ、そのため、内層部と外層部との界面で発生
し得るデラミネーションを抑制できるとともに、残留歪
みの低減により、外部要因にて発生し得るクラックも抑
制することができる。

【００７１】このようなことから、この発明は、近年、
多層化が進み、電子部品本体においてデラミネーション
やクラックが生じやすくなっている積層セラミックコン
デンサに対して特に有利に適用することができる。

【００７２】この発明において、外層部における内層部
に接する部分でのバインダの含有率が、内層部でのバイ
ンダの含有率より高くなるようにされると、上述した収
縮度合いの差の緩和作用がより高められる。この場合に
おいて、外層部における内層部に接する部分でのバイン
ダの含有率が、内層部でのバインダの含有率の２倍以上
とされたり、より好ましくは、３．５倍以上とされたり
すると、収縮度合いの差の緩和作用をより確実に発揮さ
せることができる。

【００７３】外層部が複数の積層された生のセラミック
層から構成される場合、外層部を構成する複数の生のセ
ラミック層に含有されるバインダの含有率が、内層部側
の生のセラミック層ほどより高くなるようにすれば、バ
インダの含有率を内層部側ほどより高くする構成を容易
に実現することができる。

【図面の簡単な説明】

【図１】この発明の一実施形態による積層セラミックコ
ンデンサ２１の一部を拡大して示す断面図である。

【図２】この発明にとって興味ある従来の積層セラミッ
クコンデンサ１を示す断面図である。

【符号の説明】

２１ 積層セラミックコンデンサ ２２，２２ａ〜２２ｅ セラミック層 ２３ 電子部品本体 ２４ 内層部 ２５ 外層部 ２６ 第１の内部電極 ２７ 第２の内部電極 ２８ 第１の端面 ３０ 第１の外部電極 ３２ ポア

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E082 AB03 BC32 BC38 BC39 EE04 EE23 FF05 FG26 FG46 GG10 MM22 MM23 MM24

Claims (5)

【特許請求の範囲】
1. 【請求項１】 各々バインダを含む複数の生のセラミッ
   ク層からなる積層構造を有し、積層方向に関して中間部
   に位置する内層部と前記内層部を挟むように位置する外
   層部とに区分され、前記内層部には、前記生のセラミッ
   ク層間の各界面に沿って内部電極が形成され、前記外層
   部には、内部電極が形成されていない、生の電子部品本
   体を作製する工程と、 生の前記電子部品本体を焼成する、焼成工程とを備え
   る、積層セラミック電子部品の製造方法であって、 生の前記電子部品本体は、その前記外層部において、前
   記焼成工程の後に前記バインダの焼失の結果として残さ
   れるポアの存在率が、前記内層部側ほどより高くなるよ
   うに、前記内層部側ほど前記バインダをより多く含有す
   るように作製される、積層セラミック電子部品の製造方
   法。
2. 【請求項２】 各前記外層部における前記内層部に接す
   る部分での前記バインダの含有率は、前記内層部での前
   記バインダの含有率より高くなるようにされる、請求項
   １に記載の積層セラミック電子部品の製造方法。
3. 【請求項３】 各前記外層部は、複数の積層された前記
   生のセラミック層から構成され、各前記外層部を構成す
   る複数の前記生のセラミック層に含有される前記バイン
   ダの含有率は、前記内層部側の前記生のセラミック層ほ
   どより高くなるようにされる、請求項１または２に記載
   の積層セラミック電子部品の製造方法。
4. 【請求項４】 積層セラミックコンデンサの製造方法に
   適用され、 前記電子部品本体において、第１の端面にまで引き出さ
   れる第１の前記内部電極と前記第１の端面に対向する第
   ２の端面にまで引き出される第２の前記内部電極とが積
   層方向に関して交互に配置され、 前記電子部品本体の前記第１および第２の端面上に、そ
   れぞれ、第１および第２の前記内部電極のいずれかに接
   続されるように、外部電極を形成する工程とさらに備え
   る、請求項１ないし３のいずれかに記載の積層セラミッ
   ク電子部品の製造方法。
5. 【請求項５】 請求項１ないし４のいずれかに記載の製
   造方法によって得られた、積層セラミック電子部品であ
   って、 各前記外層部におけるポアの存在率は、前記内層部側ほ
   どより高くなっている、積層セラミック電子部品。