JP2007258279A - 積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】 誘電体層の薄層化及び多層化が進んだ場合であっても、積層体におけるノンラミネーション欠陥の抑制とショート不良の低減とを両立するとともに、焼成過程において外装部と内装部との界面にデラミネーション欠陥が発生することを抑制して歩留まりの向上を図る。
【解決手段】 誘電体層２と電極層３とが交互に積層されてなる内装部８と、内装部８の積層方向両側に配された外装誘電体層６とを有する積層セラミック電子部品であって、電極層３のうち最も広い電極層３幅をＷｆ_１、最も狭い電極層３幅をＷｆ_２としたとき、．００＜Ｗｆ_１／Ｗｆ_２＜１．２３であり、且つ、幅Ｗｆ_１を有する電極層３に隣接する誘電体層２の厚みをＴｆ_１、幅Ｗｆ_２を有する電極層３に隣接する誘電体層２の厚みをＴｆ_２としたとき、０．８５＜Ｔｆ_１／Ｔｆ_２＜１．１５である。
【選択図】 図２

Description

本発明は、誘電体層と電極層とが交互に積層されてなる積層セラミック電子部品及びその製造方法に関する。

例えば積層セラミックコンデンサに代表される積層セラミック電子部品は、通常、複数の誘電体層と電極層とが交互に積層されるとともに積層方向両側に外装誘電体層が配され、電極層に導通する一対の外部電極が設けられた構造とされている。近年の電子機器の小型化に伴い、積層セラミックコンデンサ等の積層セラミック電子部品においても小型化・大容量化が求められており、これに対応して、積層セラミック電子部品を構成する誘電体層や電極層にもさらなる薄層化及び多層化が求められている。

このような構造の積層セラミック電子部品は、例えば以下のような方法で製造される。すなわち、先ず、誘電体粉末、バインダ、有機溶剤等を含む塗料を準備し、この塗料をドクターブレード法等を用いてＰＥＴフィルム等の支持体上に塗布、乾燥させた後、ＰＥＴフィルムを剥離して内装グリーンシートを得る。次に、導電材料を含む電極前駆体層を前記内装グリーンシート上に形成する。次に、電極前駆体層が形成された内装グリーンシートを積層するとともに、積層方向両側に外装誘電体層となる外装グリーンシートを積層した後、チップ状に切断してグリーンチップとする。このグリーンチップを焼成した後、外部電極を形成することにより積層セラミック電子部品が製造される。

電極層に含まれる導電材料としては、一般にＰｄやＰｄ合金が用いられているが、Ｐｄは高価であるため、近年では比較的安価なＮｉやＮｉ合金等の卑金属が使用されるようになってきている。

しかしながら、Ｎｉ等の卑金属は、グリーンシートを構成する誘電体粉末よりも低い温度で焼結するという性質を有しているため、電極層に使用されると次のような理由により製品歩留まりの低下を引き起こす。すなわち、電極前駆体層に含まれるＮｉの影響により、電極前駆体層と内装グリーンシートとが交互に積層された部分（内装部）の焼結温度が、その周囲の電極前駆体層の形成されていない領域及び外装グリーンシート（外装部）に比較して低くなるため、内装部と外装部とで焼成時の収縮挙動に差を生じる。この挙動差が大きいと外装部と内装部との界面に応力が集中し、結果として例えば内装部のコーナー部近傍においてデラミネーション欠陥等の構造欠陥が発生するからである。

一方、積層体を形成するに際しては、電極前駆体層と内装グリーンシートとの接着強度が不充分であることに起因するノンラミネーション欠陥が発生することがあり、歩留まりに大きな影響を及ぼしている。よって、通常は、積層体を高圧で加圧することによって電極前駆体層と内装グリーンシートとの接着性を確保している（例えば特許文献１参照。）。
特開平１１−４０４５７号公報

しかしながら、特許文献１に記載されるようなノンラミネーション欠陥の発生を減少させる加圧条件は、ショート不良を多発させる要因となる。また、例えば誘電体層の積層数を１５０層以上、前記誘電体層の厚みを３μｍ以下のように薄層化及び多層化を進めた場合、積層セラミック電子部品を焼成する際、外装部と内装部との界面に発生するデラミネーション欠陥を確実に解消する技術は未だ開発されていない。

本発明はこのような従来の実情に鑑みて提案されたものであり、誘電体層の薄層化及び多層化が進んだ場合であっても、積層体におけるノンラミネーション欠陥の抑制とショート不良の低減とを両立するとともに、焼成過程において外装部と内装部との界面にデラミネーション欠陥が発生することを抑制して歩留まりの向上を図ることが可能な積層セラミック電子部品及びその製造方法を提供することを目的とする。

前述の目的を達成するために、本発明に係る積層セラミック電子部品は、誘電体層と電極層とが交互に積層されてなる内装部と、前記内装部の積層方向両側に配された外装誘電体層とを有する積層セラミック電子部品であって、前記電極層のうち最も広い電極層幅をＷｆ_１、最も狭い電極層幅をＷｆ_２としたとき、１．００＜Ｗｆ_１／Ｗｆ_２＜１．２３であり、且つ、前記幅Ｗｆ_１を有する電極層に隣接する誘電体層の厚みをＴｆ_１、前記幅Ｗｆ_２を有する電極層に隣接する誘電体層の厚みをＴｆ_２としたとき、０．８５＜Ｔｆ_１／Ｔｆ_２＜１．１５であることを特徴とする。

また、本発明に係る積層セラミック電子部品の製造方法は、誘電体粉末を含む内装グリーンシートと導電材料を含む電極前駆体層とを交互に積層して内装部を形成するとともに、前記内装部の積層方向両側に外装グリーンシートを積層して積層体を得、前記積層体を加圧した後、焼成することにより、誘電体層と電極層とが交互に積層されてなる積層セラミック電子部品を製造するに際し、前記内装グリーンシートの積層数をｎ、前記内装部の積層方向両端からそれぞれｍ層目（ただしｍは０．０５ｎ〜０．２５ｎである。）までに配する内装グリーンシートの厚みをＴｇ_２、その他の位置に配する内装グリーンシートの厚みをＴｇ_１としたとき、１．０２＜Ｔｇ_１／Ｔｇ_２＜１．５０となる関係を満たす内装グリーンシートを用いるとともに、前記加圧後の積層体において、前記電極前駆体層のうち最も狭い電極前駆体層幅をＷｇ_２、最も広い電極前駆体層幅をＷｇ_１としたとき、１．０２＜Ｗｇ_１／Ｗｇ_２＜１．２５となるように前記加圧を行うことを特徴とする。

積層体を加圧するに際しては、積層方向両端から積層方向中央に向かうほど大きな圧力が働き、圧力の大きさに応じて電極前駆体層の幅は広くなる傾向を示す。よって、以上のような製造方法では、加圧後の電極前駆体層幅の最大値と最小値との比を加圧条件の指標とする。具体的には、最も狭い電極前駆体層の幅をＷｇ_２、最も広い電極前駆体層の幅をＷｇ_１としたとき、１．０２＜Ｗｇ_１／Ｗｇ_２＜１．２５となるように積層体の加圧を行う。言い換えると、焼成後の積層セラミック電子部品における電極層幅が１．００＜Ｗｆ_１／Ｗｆ_２＜１．２３の関係を満たすように、加圧を行う。前記条件のように充分に加圧を行うことで、焼成前の積層体においてグリーンシートと電極前駆体層との接着強度が確保され、ノンラミネーション欠陥の発生が抑制される。

ただし、内装グリーンシートの厚さを全て等しくした場合、加圧工程においては積層体の積層方向中央付近に大きな圧力が働く関係で積層方向中央付近の内装グリーンシートが薄く伸ばされ、ショート不良を招く。

そこで、積層方向両端付近には薄い内装グリーンシートを、大きな圧力の加わる積層方向中央付近には相対的に厚い内装グリーンシートをそれぞれ配する。具体的には、厚みの比が１．０２＜Ｔｇ_１／Ｔｇ_２＜１．５０となる関係を満たすような厚みＴｇ_２を有する内装グリーンシートを、内装部の積層方向両端からそれぞれｍ層目（ただしｍは０．０５ｎ〜０．２５ｎである。）までに用い、且つ、厚みＴｇ_１を有する内装グリーンシートを積層方向中央付近に用いる。このように、積層位置に応じて厚みの異なる内装グリーンシートを用いるので、加圧後の積層体において内装グリーンシートの厚みはほぼ均一となり、これを焼成した積層セラミック電子部品における誘電体層の最も厚い厚みＴｆ_１と最も薄い厚みＴｆ_２との比が０．８５＜Ｔｆ_１／Ｔｆ_２＜１．１５の範囲内におさめられる。したがって、ノンラミネーション欠陥が発生しない程度に充分に積層体の加圧を行ったとしても、ショート不良の問題を起こすことはない。

また、詳細なメカニズムは明らかではないが、内装グリーンシートの厚みと積層体の加圧条件を前述のように制御して、内装部の積層方向両端付近に中央付近とは焼結挙動の異なる部分を設けることで、内装部全体の焼結挙動が改善され、内装部と外装部との界面においてデラミネーション欠陥が発生することを抑制することができる。

本発明によれば、誘電体層の薄層化及び多層化が進んだ場合であっても、ショート不良低減とノンラミネーション欠陥抑制とを両立することができ、さらには焼成過程で生じる構造欠陥の発生を抑えることができるため、高い歩留まりにて積層セラミック電子部品を製造することができる。

以下、本発明を適用した積層セラミック電子部品及びその製造方法について、図面を参照しながら詳細に説明する。

先ず、製造対象となる積層セラミック電子部品について、図１及び図２を参照して説明する。本発明の一実施形態に係る積層セラミックコンデンサ１は、複数の誘電体層２と電極層３とを有する素子本体４を有する。電極層３は、素子本体４の対向する２端面に各側端面が交互に露出するように積層されており、素子本体４の両側端部に配置された一対の外部電極５と各々導通するように形成される。素子本体４においては、誘電体層２及び電極層３の積層方向の両端の外側に外装誘電体層６が配置されている。素子本体４の電極層３の幅方向両側には、誘電体層からなる無電極領域が配されており、外装誘電体層６と無電極領域とからなる外装部７が、誘電体層２と電極層３とが交互に積層されてなる内装部８を保護している。

素子本体４の形状は特に制限されるものではないが、通常、直方体状とされる。その寸法も特に制限はなく、用途に応じて適当な寸法に設定すればよい。例えば、縦０．６ｍｍ〜５．６ｍｍ（好ましくは０．６ｍｍ〜３．２ｍｍ）×横０．３ｍｍ〜５．０ｍｍ（好ましくは０．３ｍｍ〜１．６ｍｍ）×厚み０．１ｍｍ〜１．９ｍｍ（好ましくは０．３ｍｍ〜１．６ｍｍ）程度である。

誘電体層２及び外装誘電体層６は、誘電体磁器組成物で構成される。誘電体磁器組成物としては、組成式ＡＢＯ_３（式中、Ａサイトは、Ｓｒ、Ｃａ及びＢａから選ばれる少なくとも１種の元素で構成される。Ｂサイトは、Ｔｉ及びＺｒから選ばれる少なくとも１種の元素で構成される。）で表されるペロブスカイト型結晶構造を持つ誘電体酸化物を主成分として含有することが好ましい。ここで、酸素（Ｏ）量は、前記組成式の化学量論組成から若干偏倚してもよい。前記誘電体酸化物の中でも、ＡサイトをＢａで主として構成し、ＢサイトをＴｉで主として構成し、チタン酸バリウムとすることが好ましい。より好ましくは、組成式Ｂａ_ｍＴｉＯ_２＋ｍ（式中、０．９９５≦ｍ≦１．０１０であり、０．９９５≦Ｂａ／Ｔｉ≦１．０１０である。）で表されるチタン酸バリウムである。

誘電体磁器組成物中には、主成分の他、各種副成分が含まれていてもよい。副成分としては、Ｓｒ、Ｚｒ、Ｙ、Ｇｄ、Ｔｂ、Ｄｙ、Ｖ、Ｍｏ、Ｚｎ、Ｃｄ、Ｔｉ、Ｓｎ、Ｗ、Ｂａ、Ｃａ、Ｍｎ、Ｍｇ、Ｃｒ、Ｓｉ及びＰの酸化物から選ばれる少なくとも１種が例示される。副成分を添加することにより、主成分の誘電特性を劣化させることなく低温焼成が可能となる。また、誘電体層２を薄層化した場合の信頼性不良が低減し、長寿命化が可能となる。

内装部を構成する誘電体層２の積層数や厚み等の諸条件は、用途等に応じ適宜決定すればよく、積層セラミックコンデンサの小型化・大容量化を図る観点では、誘電体層２の厚みを３μｍ未満、誘電体層２の積層数を１５０層以上とすることが好ましい。外装誘電体層６の厚みも、用途に応じて適宜決定すればよく、例えば２０μｍ〜数百μｍ程度である。

電極層３に含まれる導電材料は特に制限されないが、例えばＮｉ、Ｃｕ、Ｎｉ合金又はＣｕ合金等の卑金属を用いることができる。電極層３の厚みは、用途等に応じて適宜決定すればよく、例えば０．５μｍ〜５μｍ程度であり、好ましくは１．５μｍ未満である。

外部電極５に含まれる導電材料は特に制限されないが、通常、Ｃｕ、Ｃｕ合金、Ｎｉ、Ｎｉ合金、Ａｇ、Ａｇ−Ｐｄ合金等が用いられる。Ｃｕ、Ｃｕ合金、Ｎｉ及びＮｉ合金は、安価な材料なため有利である。外部電極５の厚みは、用途等に応じて適宜決定すればよく、例えば１０μｍ〜５０μｍ程度である。

本実施形態の積層セラミックコンデンサ１においては、図２に示すように電極層３の幅方向に沿って素子本体４を切断したとき、積層方向中央付近の電極層３の幅が以下のように広くされており、内装部８が積層方向中央付近で若干膨らんだような形状とされている。また、切断面における誘電体層２の１層あたりの厚みが以下のように設定されている。

すなわち、電極層３の幅については、最も幅の広い電極層３の幅をＷｆ_１、最も幅の狭い電極層３の幅をＷｆ_２としたとき、１．００＜Ｗｆ_１／Ｗｆ_２＜１．２３となるように設定されている。一方、誘電体層２については、最も幅の広い電極層３、すなわち幅Ｗｆ_１に対応する電極層３に隣接する誘電体層２の厚みをＴｆ_１、最も幅の狭い電極層３、すなわちＷｆ_２に対応する電極層３に隣接する誘電体層２の厚みをＴｆ_２としたとき、０．８５＜Ｔｆ_１／Ｔｆ_２＜１．１５となるように設定されている。

なお、幅Ｗｆ_１に対応する電極層３に隣接する誘電体層２の厚みＴｆ_１とは、幅Ｗｆ_１の電極層３の上下方向に位置する誘電体層２のうち厚みの薄い誘電体層のことを指す。また、幅Ｗｆ_２に対応する電極層３に隣接する誘電体層２の厚みＴｆ_２とは、幅Ｗｆ_２の電極層３の上下方向に位置する誘電体層２のうち厚みの厚い誘電体層のことを指す。

以下、電極層３の幅の比が１．００＜Ｗｆ_１／Ｗｆ_２＜１．２３であり、且つ誘電体層２の厚み比が０．８５＜Ｔｆ_１／Ｔｆ_２＜１．１５を実現した積層セラミックコンデンサ１を製造する方法について説明する。

先ず、積層工程において、各種グリーンシートを積層し、図３に示すような積層体１１を作製する。積層体１１は、具体的には、焼成後に誘電体層２を構成する内装グリーンシート２２、電極層３を構成する電極前駆体層２１、及び外装誘電体層４を構成する外装グリーンシート２３を準備し、電極前駆体層２１が形成された内装グリーンシート２２を複数積層するとともに、その積層方向両側に外装グリーンシート２３を単層又は複層で積層することにより作製される。積層体１１は、複数の電極前駆体層２１と電極前駆体層２１に挟まれた内装グリーンシート２２とからなる内装部１２と、内装部１２の周囲に配された外装部１３とを有している。

本実施形態では、積層体１１を作製する際、相対的に厚みの薄い内装グリーンシート２２を内装部１２の積層方向両端付近に用いる。具体的には、内装グリーンシート２２の積層数をｎ、内装部１２の積層方向両端からそれぞれｍ層目（ただしｍは０．０５ｎ〜０．２５ｎである。）までに配する内装グリーンシート２２の厚みをＴｇ_２、その他の位置に配する内装グリーンシート２２の厚みをＴｇ_１としたとき、１．０２＜Ｔｇ_１／Ｔｇ_２＜１．５０となる関係を満たすように、内装部１２の積層方向両端に厚みの薄い（Ｔｇ_２）内装グリーンシート２２を配する。Ｔｇ_１／Ｔｇ_２≧１．５０とした場合、静電容量を低下させたり、所望の製品寸法を得られなくなる。

Ｔｇ_１／Ｔｇ_２≦１．０２の場合、焼成過程で内装部１２と外装部１３との界面にデラミネーション欠陥が発生し、また、焼成後の積層セラミックコンデンサ１においてショート不良を招く。なお、特開平１０−１２４７５号公報及び特開２００１−４４０５８号公報においては、Ｔｇ_１／Ｔｇ_２＜１とすること、すなわち、外装部付近の誘電体層厚みを中央部に積層された誘電体層厚みより厚くすることが開示されているが、デラミネーション欠陥、ノンラミネーション欠陥、及びショート不良の全てを解消させる技術ではなく、また、薄層化及び多層化を進めた積層セラミックコンデンサにおいては充分な静電容量を得ることができないという問題がある。

厚みＴｇ_２とされた内装グリーンシート２２は、内装グリーンシート２２の積層数をｎとしたとき、内装部１２の積層方向両端からそれぞれｍ層目（ただしｍは０．０５ｎ〜０．２５ｎである。）までに配することとする。これは、ｍが前記範囲を外れると、焼成過程でのデラミネーション欠陥抑制効果を得られなくなるからである。

内装グリーンシート２２は、誘電体層２の原料となる誘電体粉末を含むグリーンシート用塗料を調製し、ドクターブレード法等により支持体としてのキャリアシート上に前記グリーンシート用塗料を塗布し、乾燥させることにより得られる。グリーンシート用塗料は、誘電体層２の原料となる誘電体粉末と有機ビヒクル又は水系ビヒクルとを混練することにより調製される。

内装グリーンシート２２に用いる誘電体粉末としては、前述の主成分や副成分の酸化物や複合酸化物を用いることができる。また、焼成により酸化物や複合酸化物となる各種化合物、例えば炭酸塩、硝酸塩、水酸化物、有機金属化合物等からも適宜選択して用いることができる。

前記誘電体粉末の平均粒径が大きすぎると、内装グリーンシート２２を薄く成膜することが難しくなるため誘電体層２の薄層化が難しくなり、逆に誘電体粉末の平均粒径が小さすぎると、誘電体粉末の比表面積が増大し、焼成時に異常粒成長するおそれがある。したがって、内装グリーンシート２２に含まれる誘電体粉末の平均粒径Ｒａは、０．１μｍ〜１．０μｍであることが好ましい。

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に制限されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。また、有機ビヒクルに用いる有機溶剤も特に限定されず、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。水系ビヒクルとは、水溶性のバインダや分散剤を水中に溶解したものであり、水溶性バインダとしては特に制限されず、例えばポリビニルアルコール、セルロース、水溶性アクリル樹脂等を用いればよい。

電極前駆体層２１は、前記内装グリーンシート２２の所定領域に電極層３の原料を含む内部電極ペーストを印刷することにより形成される。電極前駆体層２１を形成するための内部電極ペーストは、前述した導電材料と、前述した有機ビヒクルとを混練することにより調製される。

電極前駆体層２１には、共材として誘電体粉末が添加されていてもよく、その場合、添加する誘電体粉末の粒径を以下のように設定することが好ましい。具体的には、内装グリーンシート２２に含まれる誘電体粉末の平均粒径をＲａ、電極前駆体層２１に添加する誘電体粉末の平均粒径をＲｂとしたときに、Ｒｂ／Ｒａ≦１／３である関係を満たすように、電極前駆体層２１に添加する誘電体粉末を微細化することが好ましい。これは、誘電体層２の厚みが３μｍ以下、誘電体層２の積層数が１５０層以上であるように、積層セラミックコンデンサ１の誘電体層２を薄層化及び多層化する場合、電極層３の厚みもこれに対応して例えば１．５μｍ以下に薄層化しなければならず、そして、電極層３の薄層化に対応するには電極前駆体層２１に添加する誘電体粉末も微細化する必要があるからである。

外装誘電体層６を形成する外装グリーンシート２３は、外装誘電体層６の原料となる誘電体粉末を含む外装グリーンシート用塗料を調製し、ドクターブレード法等により支持体としてのキャリアシート上に前記外装グリーンシート用塗料を塗布し、乾燥させることにより得られる。

外装グリーンシート２３に含まれる誘電体粉末としては、前述の主成分や副成分の酸化物や複合酸化物、また、焼成により酸化物や複合酸化物となる各種化合物、例えば炭酸塩、硝酸塩、水酸化物、有機金属化合物等を用いることができるが、内装グリーンシート２２と同様の誘電体粉末を用いることもできる。

積層工程後、加圧工程を行う。加圧工程では、積層体１１に加圧を施し、図４に示すような積層体３１を得る。加圧後の積層体３１を電極層の幅方向に沿って切断すると、内装部１２が積層方向中央付近で若干膨らんだような形状、すなわち、積層方向の中央付近に位置する電極前駆体層２１の幅が両端付近に比べて長くなるように変形している。これは、積層方向中央付近に向かうほど圧力が大きく働く関係による。本実施形態では、加圧前の電極前駆体層２１の幅を一定とした場合における加圧後の電極前駆体層２１の幅を加圧条件の指標とする。

本実施形態では、加圧後の積層体３１を切断した切断面において、最も狭い電極前駆体層２１の幅をＷｇ_２、最も広い電極前駆体層２１の幅をＷｇ_１としたとき、１．０２＜Ｗｇ_１／Ｗｇ_２＜１．２５となるように、加圧を行う。ただし、加圧前の積層体１１においては、Ｗｇ_１／Ｗｇ_２＝１．００とする。

Ｗｇ_１／Ｗｇ_２≦１．０２となる加圧条件では、電極前駆体層２１と内装グリーンシート２２との接着性が不良となり、ノンラミネーション欠陥を生じさせる。Ｗｇ_１／Ｗｇ_２≧１．２５となる加圧条件では、ノンラミネーション欠陥は低減するものの、ショート不良が増加する傾向にある。

前記加圧工程後、焼成工程を行い、焼結体（素子本体）を得る。焼成に先立って、脱バインダ処理を行うことが好ましい。また、焼成後、誘電体層２及び外装誘電体層６を再酸化させるための熱処理を行うことが好ましい。脱バインダ処理、焼成及び再酸化のための熱処理は、これらを連続して行ってもよく、それぞれを独立に行ってもよい。

脱バインダ処理は、通常の条件で行えばよいが、電極層３の導電材にＮｉ、Ｎｉ合金等の卑金属を用いる場合、下記の条件で行うことが好ましい。すなわち、昇温速度を５〜３００℃／時間、特に１０〜５０℃／時間とし、保持温度を２００〜４００℃、特に２５０〜３４０℃とし、保持時間を０．５〜２０時間、特に１〜１０時間とし、雰囲気を加湿したＮ_２とＨ_２との混合ガスとする。

焼成は下記の条件で行うことが好ましい。すなわち、昇温速度を５０〜５００℃／時間、特に２００〜３００℃／時間とし、保持温度を１１００〜１３５０℃、特に１１５０〜１３００℃とし、保持時間を０．５〜８時間、特に１〜３時間とし、雰囲気を加湿したＮ_２とＨ_２との混合ガスとする。

焼成に際して、雰囲気中の酸素分圧は、１０^−２Ｐａ以下とすることが好ましい。前記範囲を上回ると電極層３が酸化するおそれがある。ただし、酸素分圧が低すぎると、電極材料が異常焼結を起こし、電極層３が途切れる傾向にある。したがって、焼成雰囲気の酸素分圧は、１０^−２Ｐａ〜１０^−８Ｐａとすることが好ましい。

焼成後の熱処理は、保持温度又は最高温度を通常は１０００℃以上、好ましくは１０００℃〜１１００℃として行う。前記範囲未満の場合、誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲を上回ると、電極層３中の導電材（Ｎｉ）が酸化し、積層セラミックコンデンサの容量や寿命に悪影響を及ぼすおそれがある。

前記熱処理の雰囲気は焼成よりも高い酸素分圧とし、好ましくは１０^−３Ｐａ〜１Ｐａ、より好ましくは１０^−２〜１Ｐａである。前記範囲未満の場合には誘電体層の再酸化が困難となり、逆に前記範囲を上回ると電極層３が酸化するおそれがある。前記熱処理の条件は、保持時間を０〜６時間、特に２〜５時間とし、冷却速度を５０〜５００℃／時間、特に１００〜３００℃／時間とし、雰囲気を加湿したＮ_２ガス等とする。

焼成工程後、外部電極形成工程において、素子本体４に外部電極５を形成する。外部電極５は、焼結体にバレル研磨、サンドブラスト等により端面研磨を施し、外部電極用塗料を焼き付けることにより形成すればよい。以上の各工程を行うことにより、積層セラミックコンデンサ１を作製することができる。

以上のような製造方法によれば、積層工程において、積層方向両端からｍ層目までの内装グリーンシート２２の厚みＴｇ_２と、それ以外の内装グリーンシート２２の厚みＴｇ_１との比を１．０２＜Ｔｇ_１／Ｔｇ_２＜１．５０とし、且つ、最も幅広の電極前駆体層２１の幅Ｗｇ_１と最も幅狭の電極前駆体層２１の幅Ｗｇ_２との比が１．０２＜Ｗｇ_１／Ｗｇ_２＜１．２５となるように加圧することによって、積層方向中央付近の電極前駆体層２１の幅が広がり、これを焼成した積層セラミックコンデンサにおいて電極層３の幅の比が１．００＜Ｗｆ_１／Ｗｆ_２＜１．２３となる。また、積層体１１の作製に際して内装部１２の積層方向両端に薄い内装グリーンシート２２を、中央付近に厚い内装グリーンシート２２をそれぞれ配置したので、加圧によって内装グリーンシート２２の厚みの差は縮小し、これを焼成した積層セラミックコンデンサにおける誘電体層２の厚み比は０．８５＜Ｔｆ_１／Ｔｆ_２＜１．１５となる。以上のように積層セラミックコンデンサを作製することで、ショート不良を引き起こすことなく内装グリーンシート２２と電極前駆体層２１との間の接着性を確保し、ノンラミネーション欠陥発生を抑えることができる。それとともに、焼成過程において外装部７と内装部８との界面でデラミネーション欠陥が発生することを抑えることができる。

特に、焼成後の積層セラミックコンデンサにおける誘電体層の厚みが３μｍ以下であり、電極層の厚みが１．５μｍ以下であり、誘電体層の積層数が１５０層以上である場合、特に効果が大きい。これは、積層セラミックコンデンサの誘電体層の薄層化及び多層化が進むと電極層の構成割合が大きくなり、外装部と内装部との焼結挙動の差が著しくなるからである。なお、ここで誘電体層の厚みが３μｍ以下であるとは、内装部を構成する誘電体層の厚みの平均値が３μｍ以下であることをいう。

なお、前述の実施形態では積層セラミックコンデンサを例に挙げて説明したが、本発明は積層セラミックコンデンサ以外の積層セラミック電子部品全般に適用可能であることは言うまでもない。

以下、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。
先ず、誘電体粉末としてＢａＴｉＯ_３粉末を含む内装グリーンシート用塗料を使用して、ＰＥＴフィルム上に乾燥後の厚みが所定の厚みとなるように内装グリーンシートを形成した。この内装グリーンシートの所定領域上に、導電材料としてＮｉを含む内部電極ペーストを使用して電極前駆体層を印刷した後、ＰＥＴフィルムからシートを剥離した。一方、誘電体粉末としてＢａＴｉＯ_３粉末を含む外装グリーンシート用塗料を使用して、ＰＥＴフィルム上に乾燥後の厚みが８μｍとなるように外装グリーンシートを形成し、ＰＥＴフィルムからシートを剥離した。

次に、電極前駆体層を形成した内装グリーンシートをｎ層積層するとともに、この積層方向の両側に外装グリーンシートを複数積層し、積層体を作製した。以下の実施例では、内装グリーンシートの積層数ｎは、１６０とした。サンプル１〜サンプル３では、厚み２．４μｍ（Ｔｇ_１）の内装グリーンシートをｎ層用いて積層体を作製した。サンプル４〜サンプル１７では、積層方向両端付近の内装グリーンシートを、厚みＴｇ_２を有するグリーンシートに変更した。用いた内装グリーンシートの厚みＴｇ_２（Ｔｇ_１とＴｇ_２の比率で表す。）と、厚みＴｇ_２なる内装グリーンシートの使用数を表１に示す。なお、表中、シート積層数の項目においては、四捨五入することにより小数点以下の桁数を２桁に揃えて表記した。

次に、得られた積層体を加圧した。加圧条件は、加圧後の積層体における最も幅の広い電極前駆体層の幅Ｗｇ_１と、最も幅の狭い電極前駆体層の幅Ｗｇ_２との比Ｗｇ_１／Ｗｇ_２が表１及び表２に示す値となるように設定した。ただし、サンプル１では加圧処理を行わなかった。なお、加圧前のＷｇ_１／Ｗｇ_２は、全てのサンプルで１．００に設定してある。

加圧後の積層体における電極前駆体層の幅Ｗｇは、以下のように測定した。すなわち、電極前駆体層の幅方向に沿ってグリーンチップを切断し、切断面を研磨した後、研磨面を金属顕微鏡により観察し、観察した画像についてデジタル処理を行うことにより求めた。

加圧後の積層体を所定サイズに切断してグリーンチップを得た後、チップの外観を顕微鏡にて観察し、欠陥の無いチップを脱バインダ処理、焼成及びアニールを行って、焼結体を得た。得られた焼結体の端面をサンドブラストにて研磨した後、焼結体の長手方向端面に外部電極を形成し、積層セラミックコンデンサ試料を得た。得られた積層セラミックコンデンサの寸法は、１．０ｍｍ×０．５ｍｍ×０．５ｍｍであった。

得られた各積層セラミックコンデンサにおける電極層の幅の比Ｗｆ_１／Ｗｆ_２、及び誘電体層の厚み比Ｔｆ_１／Ｔｆ_２を、表１及び表２に示す。電極層の幅Ｗｆ_１及びＷｆ_２は、具体的には、電極層の幅方向に沿って積層セラミックコンデンサを切断し、切断面を研磨した後、研磨面を金属顕微鏡により観察し、観察した画像についてデジタル処理を行うことによって求めた。誘電体層の厚みＴｆ_１及びＴｆ_２は、前記Ｗｆ_１と認定した電極層に隣接する誘電体層の厚みＴｆ_１と、前記Ｗｆ_２と認定した電極層に隣接する誘電体層の厚みＴｆ_２とをそれぞれ測定することにより求めた。

＜評価＞
ノンラミネーション欠陥
各サンプルを１００個作製したときのノンラミネーション欠陥発生数を調べた。具体的には、グリーンチップについて、電極前駆体層の幅方向に沿って切断し、切断面を研磨した後、研磨面を顕微鏡により観察を行い、内装部と外装部および内装誘電体層、電極前駆体層の界面にノンラミネーション欠陥が確認されたものを欠陥ありとした。

デラミネーション欠陥
各サンプルを１００個作製したときのデラミネーション欠陥発生数を調べた。外部電極形成前の焼成済み試料について電極層の幅方向に沿って積層セラミックコンデンサを切断し、切断面を研磨した後、研磨面を顕微鏡観察したときに、内装部と外装部との界面にデラミネーション欠陥が確認されたものを欠陥有りとした。

ショート不良
各サンプルを５０個作製したときのショート不良発生数を調べた。具体的には、各サンプルを抵抗計にて抵抗値を測定し、１ＭΩ以下であったものをショート不良とした。

容量低下−１０％以上
各積層セラミックコンデンサについて、容量低下の有無を調べた。容量低下ありとは、具体的には、２５℃においてデジタルＬＣＲメータにて１ｋＨｚ、１．０Ｖｒｍｓの条件で、１０００個の試料の静電容量を測定し、サンプルＮｏ．１における１０００個の測定結果の平均を平均容量とし、平均容量に対して−１０％以下の容量である積層セラミックコンデンサ試料のサンプルを容量低下ありとした。

以上のサンプルの評価結果を、表１に示す。表１は、加圧条件を一定とし、内装グリーンシートの厚み比Ｔｇ_１／Ｔｇ_２を変化させた結果である。表２は、内装グリーンシートの厚み比Ｔｇ_１／Ｔｇ_２を一定とし、加圧条件を変化させた結果である。表３は、厚みＴｇ_２の内装グリーンシートの積層数を変化させたときの結果である。表中、本発明の範囲外のサンプルには＊印を付した。

表１に示すように、全て同じ厚みの内装グリーンシートを用い、且つ加圧を行わない場合においては、ノンラミネーション欠陥及びデラミネーション欠陥のいずれも多発した（サンプル１）。また、全て同じ厚みの内装グリーンシートを用いた場合においては、ノンラミネーション欠陥を解消する程度に加圧を行ったとしても、デラミネーション欠陥を完全に解消することはできず、加圧力を高めるにつれてショート不良が増加する傾向を示した(サンプル２，サンプル３)。

これに対し、サンプル１４〜サンプル１７に示すように、積層体を加圧することによりノンラミネーション欠陥及びデラミネーション欠陥ともに改善する傾向を示した。ただし、加圧が不充分であるとノンラミネーション欠陥の完全な解消には至らず、逆に加圧を強めると、ショート不良の発生を招いた。このことから、サンプル１５〜サンプル１６の加圧条件が適正であるとわかる。

一方、積層方向両端付近に配する内装グリーンシートの厚みＴｇ_２とその他の内装グリーンシートの厚みＴｇ_１との比は、小さすぎる場合にはデラミネーション欠陥を完全に解消することができず(サンプル４)、逆に、比Ｔｇ_１／Ｔｇ_２を大きくしすぎると、容量低下が生じた（サンプル８）ため、サンプル５〜サンプル７が適正であるとわかる。

また、サンプル９〜サンプル１３に着目すると、厚みＴｇ_２を有する薄い内装グリーンシートの積層数ｍを０．０５ｎ〜０．２５ｎ層とすることによって、デラミネーション欠陥の発生が確実に解消可能されている。

以上のように、内装部の積層方向両端からそれぞれ０．０５ｎ〜０．２５ｎ層目に配置する内装グリーンシートの厚みＴｇ_２を、１．０２＜Ｔｇ_１／Ｔｇ_２＜１．５０の関係を満たすように設定するとともに、電極前駆体層の幅比が１．０２＜Ｗｇ_１／Ｗｇ_２＜１．２５の関係を満たすように加圧を行うことにより、積層セラミックコンデンサにおける電極層幅比が１．００＜Ｗｆ_１／Ｗｆ_２＜１．２３となり、且つ誘電体層厚みの比が０．８５＜Ｔｆ_１／Ｔｆ_２＜１．１５となった。このような条件で積層セラミック電子部品を作製し、焼成後のＷｆ_１／Ｗｆ_２及びＴｆ_１／Ｔｆ_２を前記範囲内とすることで、ノンラミネーション欠陥とショート不良とを両方とも抑制し、さらにはデラミネーション欠陥の発生を確実に抑えることが可能であることが確認された。

本発明により製造される積層セラミックコンデンサの一例を示す要部断面図である。 図１の積層セラミックコンデンサのＸ−Ｘ線（幅方向）に沿った断面図である。 加圧前の積層体の幅方向に沿った要部断面図である。 加圧後の積層体の幅方向に沿った要部断面図である。

符号の説明

１ 積層セラミックコンデンサ、２ 誘電体層、３ 電極層、４ 素子本体、５ 外部電極、６ 外装誘電体層、７ 外装部、８ 内装部、１１ 積層体、１２ 内装部、１３ 外装部、２１ 電極前駆体層、２２ 内装グリーンシート、２３ 外装グリーンシート、３１ 積層体

Claims (6)

1. 誘電体層と電極層とが交互に積層されてなる内装部と、前記内装部の積層方向両側に配された外装誘電体層とを有する積層セラミック電子部品であって、
   前記電極層のうち最も広い電極層幅をＷｆ_１、最も狭い電極層幅をＷｆ_２としたとき、１．００＜Ｗｆ_１／Ｗｆ_２＜１．２３であり、
   且つ、前記幅Ｗｆ_１を有する電極層に隣接する誘電体層の厚みをＴｆ_１、前記幅Ｗｆ_２を有する電極層に隣接する誘電体層の厚みをＴｆ_２としたとき、０．８５＜Ｔｆ_１／Ｔｆ_２＜１．１５であることを特徴とする積層セラミック電子部品。
2. 前記誘電体層の積層数が１５０層以上、前記誘電体層の厚みが３μｍ以下、且つ、前記電極層の厚みが１．５μｍ以下であることを特徴とする請求項１記載の積層セラミック電子部品。
3. 前記内装部と前記外装誘電体層とにより素子本体が形成され、前記素子本体において、前記内装部の幅方向両側に無電極領域が配されていることを特徴とする請求項１又は２記載の積層セラミック電子部品。
4. 誘電体粉末を含む内装グリーンシートと導電材料を含む電極前駆体層とを交互に積層して内装部を形成するとともに、前記内装部の積層方向両側に外装グリーンシートを積層して積層体を得、前記積層体を加圧した後、焼成することにより、誘電体層と電極層とが交互に積層されてなる積層セラミック電子部品を製造するに際し、
   前記内装グリーンシートの積層数をｎ、前記内装部の積層方向両端からそれぞれｍ層目（ただしｍは０．０５ｎ〜０．２５ｎである。）までに配する内装グリーンシートの厚みをＴｇ_２、その他の位置に配する内装グリーンシートの厚みをＴｇ_１としたとき、１．０２＜Ｔｇ_１／Ｔｇ_２＜１．５０となる関係を満たす内装グリーンシートを用いるとともに、
   前記加圧後の積層体において、前記電極前駆体層のうち最も狭い電極前駆体層幅をＷｇ_２、最も広い電極前駆体層幅をＷｇ_１としたとき、１．０２＜Ｗｇ_１／Ｗｇ_２＜１．２５となるように前記加圧を行うことを特徴とする積層セラミック電子部品の製造方法。
5. 焼成後の積層セラミック電子部品において、前記誘電体層の積層数を１５０層以上とし、前記誘電体層の厚みを３μｍ以下とし、且つ、前記電極層の厚みを１．５μｍ以下とすることを特徴とする請求項４記載の積層セラミック電子部品の製造方法。
6. 前記内装グリーンシートの面積よりも前記電極前駆体層の面積を小とするとともに、焼成後の前記内装部の幅方向両側に無電極領域が形成されるようにすることを特徴とする請求項４又は５記載の積層セラミック電子部品の製造方法。
   

Images