JP4098329B2 - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法 Download PDF

Info

Publication number
JP4098329B2
JP4098329B2 JP2005504828A JP2005504828A JP4098329B2 JP 4098329 B2 JP4098329 B2 JP 4098329B2 JP 2005504828 A JP2005504828 A JP 2005504828A JP 2005504828 A JP2005504828 A JP 2005504828A JP 4098329 B2 JP4098329 B2 JP 4098329B2
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
layer
alloy
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005504828A
Other languages
English (en)
Other versions
JPWO2004070748A1 (ja
Inventor
和孝 鈴木
佐藤  茂樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JPWO2004070748A1 publication Critical patent/JPWO2004070748A1/ja
Application granted granted Critical
Publication of JP4098329B2 publication Critical patent/JP4098329B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/306Stacked capacitors made by thin film techniques

Description

本発明は、たとえば積層セラミックコンデンサなどの電子部品に関する。
電子部品の一例としての積層セラミックコンデンサは、誘電体層と内部電極層とが交互に複数配置された積層構造の素子本体と、該素子本体の両端部に形成された一対の外部端子電極とで構成される。
この積層セラミックコンデンサを製造するには、まず、焼成前誘電体層と焼成前内部電極層とを必要枚数だけ交互に複数積層させて焼成前素子本体を製造し、次にこれを焼成した後、焼成後素子本体の両端部に一対の外部端子電極を形成する。
焼成前誘電体層としては、セラミックグリーンシートが用いられ、焼成前内部電極層としては、所定パターンの内部電極ペーストや金属薄膜などが用いられる。
セラミックグリーンシートは、シート法や延伸法などで製造することができる。シート法とは、誘電体粉末、バインダ、可塑剤および有機溶剤などを含む誘電体塗料を、ドクターブレード法などを用いてPETなどのキャリアシート上に塗布し、加熱乾燥させて製造する方法である。延伸法とは、誘電体粉末とバインダが溶媒に混合された誘電体懸濁液を押出成形して得られるフィルム状成形体を二軸延伸して製造する方法である。
所定パターンの内部電極ペースト層は、印刷法により製造される。印刷法とは、Pd、Ag−Pd、Niなどの金属を含む導電材と、バインダおよび有機溶剤などを含む導電塗料とを、セラミックグリーンシート上に所定パターンで塗布形成する方法である。所定パターンの金属薄膜は、スパッタリングなどの薄膜法により製造される。
このように、積層セラミックコンデンサの製造に際しては、焼成前誘電体層と焼成前内部電極層とを同時に焼成することになる。このため、焼成前内部電極層に含まれる導電材には、焼成前誘電体層に含まれる誘電体粉末の焼結温度よりも高い融点を持つこと、誘電体粉末と反応しないこと、焼成後誘電体層に拡散しないこと、などが要求される。
従来は、これらの要求を満足させるために、焼成前内部電極層に含まれる導電材としては、PtやPdなどの貴金属が使用されている。しかしながら、貴金属は、それ自体が高価であり、結果として最終的に得られる積層セラミックコンデンサがコスト高になるという欠点がある。そこで、従来では、誘電体粉末の焼結温度を900〜1100℃に低下させ、焼成前内部電極層に含まれる導電材としてAg−Pd合金を用いたり、Niなどの安価な卑金属を用いている。
ところで、近年、各種電子機器の小型化により、電子機器の内部に装着される積層セラミックコンデンサの小型化および大容量化が進んでいる。この積層セラミックコンデンサの小型化および大容量化を進めるために、誘電体層はもとより、薄くて欠陥の少ない内部電極層を積層することが求められる。
しかしながら、焼成前内部電極層に含まれる導電材にNiを用いた場合を例示すると、このNiは、焼成前誘電体層に含まれる誘電体粉末と比較して融点が低い。このため、これらを同時焼成した場合、両者の焼結温度の間で大きな差が生じる。焼結温度に大きな差がある場合に高い温度で焼結させると、内部電極層の割れや剥離が生じ、一方、低い温度で焼結させると、誘電体粉末の焼成不良を生じることがある。
また、焼成前内部電極層の厚みを薄くしていくと、還元雰囲気での焼成中に、導電材に含まれるNi粒子は粒成長により球状化し、焼成前には連結していた隣接するNi粒子同士の間隔が開いて任意の箇所に空孔を生じ、その結果、焼成後内部電極層を連続的に形成することが困難になる。焼成後の内部電極層が連続していない場合、積層セラミックコンデンサの静電容量が低下するという問題がある。
ところで、特開平3−126206号公報には、内部電極の途切れを防止するに、内部電極層を合金化するという方法を示している。ただし、この特開平3−126206号公報では、薄膜形成法では合金制御が困難であるとして、焼成前に内部電極層を金属多層膜として用意し、焼成段階を経て合金化している。
しかしながら、この特開平3−126206号公報には、ニッケルを主成分とする内部電極を用いる場合に、どのような種類の金属と合金化させることで、焼成段階でのニッケル粒子の粒成長を抑制し、球状化を防止し、電極途切れを防止できるかについては何ら開示されていない。各多層金属膜を構成する組成によっては、逆に焼結温度を低下させてしまい、焼成段階でのニッケル粒子の粒成長を抑制できない。
また、各多層金属膜の構成としてセラミックと接する金属膜がセラミックとの濡れ性、密着性が悪い場合、逆に球状化、途切れが進んでしまい、コンデンサとしての静電容量が低下する。
また、特開平10−214520号公報には、ニッケルを主成分とし、一般式M[(C](MはRu,Os,Pd,Cr,Coの少なくともいずれか1種)で表されるメタロセンを含有する導電性ペーストが提案されている。
しかしながら、この特開平10−214520号公報では、導電ペースト中に、有機金属化合物を含むことから、触媒作用により、有機成分を分解し、素子本体にクラックが生じるなどの課題を有する。特に、有機金属化合物の添加量が、金属量として0.1モル%を超えると、特にクラックの発生率が高くなる傾向にある。
本発明は、このような実状に鑑みてなされ、その目的は、特に内部電極層の各厚みが薄層化した場合でも、焼成段階でのNi粒子の粒成長を抑制し、球状化、電極途切れ、クラックの発生などを有効に防止し、静電容量の低下を効果的に抑制することができる積層セラミックコンデンサなどの電子部品およびその製造方法を提供することである。
上記目的を達成するために、本発明に係る電子部品は、
内部電極層を含む素子本体を有する電子部品であって、
前記内部電極層が、合金を含み、
該合金が、
ニッケル(Ni)と、
ルテニウム(Ru)、ロジウム(Rh)、レニウム(Re)および白金(Pt)の群から選ばれる少なくとも1種の元素と、
を有し、
各成分の含有量が、
Ni:80〜100モル%(ただし、100モル%は除く)、
Ru、Rh、ReおよびPtの合計:0〜20モル%(ただし、0モル%は除く)である。
好ましくは、前記素子本体が、誘電体層と内部電極層とが交互に複数配置された積層構造を持つ。
好ましくは、各成分の含有量が、
Ni:87〜99.9モル%、
Ru、Rh、ReおよびPtの合計:0.1〜13モル%である。
好ましくは、前記合金が、ロジウム(Rh)、レニウム(Re)および白金(Pt)の群から選ばれる少なくとも1種の元素を有する。Ruは、酸化物として誘電体層に拡散しやすい傾向にある。そのため、Ruを含む合金で内部電極層が構成される場合には、製造プロセスによっては、内部電極層の端部が酸化されて、端子電極を形成する際に、若干の問題があることがある。そのため、Rh,Re,Ptが特に好ましい。
Niのモル%が多すぎると、本発明の作用効果が小さくなる傾向にあり、少なすぎると、抵抗率が向上し、誘電損失tanσが増大する等の不具合が多くなる傾向にある。
好ましくは、前記内部電極層が合金を含み、
該合金が、X線回折チャートにおいて、結晶面(111)面の回折線のピーク強度をI(111)とし、結晶面(200)面の回折線のピーク強度をI(200)とし、結晶面(220)面の回折線のピーク強度をI(220)としたとき、(I(111)/I(200))≧3および(I(111)/I(220))≧3の関係を満足する主面を持つ。
本発明の第1の観点に係る電子部品の製造方法は、
上記の何れかに記載の電子部品を製造する方法であって、
薄膜法により所定パターンで形成された内部電極層用膜(合金膜)を有するグリーンチップを焼成して、前記素子本体を製造することを特徴とする。
本発明で用いる薄膜法としては、特に限定されないが、スパッタリング法、蒸着法、CVD法などが例示される。中でも、スパッタリング法または蒸着法が好ましい。
好ましくは、前記内部電極層用膜が10〜100nmの結晶子サイズを持つ。結晶子サイズが小さすぎると、ニッケル粒子の球状化や途切れなどの不都合を生じ易くなる傾向にあり、大きすぎると膜厚がばらつき易くなる傾向にある。
本発明の第2の観点に係る電子部品の製造方法は、
上記のいずれかに記載の電子部品を製造する方法であって、
平均粒径0.01〜1μm、好ましくは0.05〜0.4μmの合金粉を含むペーストを用いる印刷法により所定パターンで形成された内部電極層用膜(導電性ペースト膜)を有するグリーンチップを焼成して、前記素子本体を製造することを特徴とする。
好ましくは、前記合金粉が10〜100nmの結晶子サイズを持つ。結晶子サイズが小さすぎると、ニッケル粒子の球状化や途切れなどの不都合を生じ易くなる傾向にあり、大きすぎると膜厚がばらつき易くなる傾向にある。
好ましくは、前記合金粉が、薄膜法(好ましくはスパッタリング法または蒸着法)により形成された合金膜を粉砕して得られる。
本発明の第3の観点に係る電子部品の製造方法は、
上記のいずれかに記載の電子部品を製造する方法であって、
導電性粒子を含むペーストを用いる印刷法により所定パターンで形成された内部電極層用膜を有するグリーンチップを焼成して、前記素子本体を製造し、
前記導電性粒子が、
ニッケルを主成分とするコア部と、
前記コア部の周囲の少なくとも一部を覆っている被覆層とを有する導電性粒子であって、
前記被覆層が、ルテニウム(Ru)、ロジウム(Rh)、レニウム(Re)および白金(Pt)から選ばれる少なくとも1種の元素を主成分として有する金属または合金で構成してある。
コア部の周囲に被覆層を形成するための方法としては、本発明では特に限定されず、溶液法、薄膜法などが例示される。薄膜法としては、スパッタ法、蒸着法、レーザアブレーション法、アーク蒸着法、高周波プラズマCVD法などが例示される。
好ましくは、前記コア部は、粒子の代表長さが0.01μm〜1.0μmの範囲にある球状、フレーク状、突起状および/または不定形状の粉体である。なお、粒子の代表長さとは、粒子が球形であれば、その直径を意味し、その他の形状である場合には、その粒子の形状における最大長さを意味する。
好ましくは、前記被覆層の厚さは、0.1〜15nmの範囲、さらに好ましくは、0.1〜13nmの範囲、特に好ましくは0.1〜7nmの範囲にある。被覆層の厚みが小さすぎると、本発明の作用効果が小さくなる傾向にある。
Ru、Rh、ReおよびPtは、Niよりも融点が高い貴金属である。また、これらの金属または合金を主成分とする被覆層は、誘電体層との濡れ性および密着性に優れている。したがって、この被覆層が形成してあるNiを主成分とするコア部を持つ導電性粒子を用いて、内部電極層を形成することで、焼成段階でのNi粒子の粒成長を抑制し、球状化、電極途切れなどを有効に防止し、静電容量の低下を効果的に抑制することができる。また、内部電極層と誘電体層とのデラミネーションなども防止することができる。さらに、誘電体粉末の焼成不良を生じることがない。
本発明の第4の観点に係る電子部品の製造方法は、
上記のいずれかに記載の電子部品を製造する方法であって、
ルテニウム(Ru)、ロジウム(Rh)、レニウム(Re)および白金(Pt)から選ばれる少なくとも1種の元素を有する金属層または合金層で構成される副導電層を形成する工程と、
前記副導電層に積層させて、ニッケルを主成分とする主導電層を形成する工程と、
前記副導電層および主導電層を有する内部電極層用膜を有するグリーンチップを焼成する工程とを有する。
好ましくは、前記主導電層は、一対の前記副導電層の間に挟まれており、前記内部電極層が三層以上の積層構造である。本発明では、少なくとも前記主導電層の片側に前記副導電層が形成されていればよいが、好ましくは、前記主導電層は、一対の前記副導電層の間に挟まれている。このようにすることで、主導電層は、両側から誘電体層に接触することが防止され、本発明の作用効果が高まる。
好ましくは、前記内部電極層における前記主導電層とグリーンシートとの間に前記副導電層が位置するように、前記内部電極層を前記グリーンシートに積層する。前記主導電層と前記グリーンシートとの間に前記副導電層を位置させることで、本発明の効果が向上する。
好ましくは、前記副導電層の厚みが、0μmより大きく、0.1μm以下、さらに好ましくは、0μm(0は含まない)〜0.08μmである。また、好ましくは、前記主導電層の厚みが、0.1μm〜1.0μmである。さらに、好ましくは、副導電層の厚みは、主導電層の厚みに比較して、好ましくは0(0は含まない)〜30%、さらに好ましくは0(0は含まない)〜20%の厚みである。また、主導電層および副導電層を含む内部電極層のトータルでの厚みは、好ましくは、1μm以下、さらに好ましくは0.1〜0.8μmである。副導電層の厚みが薄すぎると、本発明の効果が少なく、副導電層の厚みが主導電層の厚みに対して大きすぎると、トータルでの内部電極層の厚みを薄くするためには、主導電層の厚みが薄くなりすぎ、低抵抗化の点で好ましくない。
前述したように、Ru、Rh、ReおよびPtは、Niよりも融点が高い貴金属である。また、これらの金属または合金を主成分とする副導電層は、誘電体層との濡れ性および密着性に優れている。したがって、この副導電層を、主導電層と誘電体層との間に形成することで、焼成段階でのNi粒子の粒成長を抑制し、球状化、電極途切れなどを有効に防止し、静電容量の低下を効果的に抑制することができる。また、内部電極層と誘電体層とのデラミネーションなども防止することができる。さらに、誘電体粉末の焼成不良を生じることがない。
なお、焼成後には、隣接する主導電層と副導電層とは、合金化され、単一の合金層となる。
好ましくは、前記内部電極層は、支持シートの上に形成され、その後に、前記支持シートから剥離されてグリーンシートに対して積層される。好ましくは、前記副導電層は、薄膜形成法(スパッタリング法、メッキ法、蒸着法など)により形成され、前記主導電層は、印刷法または薄膜形成法により形成される。グリーンシートおよび内部電極層が薄層化されると、グリーンシートの表面に直接に内部電極層を形成することは困難になる傾向にあり、いったん支持シートの表面に内部電極層を、薄膜形成法により形成し、その後にグリーンシートに転写することが好ましい。
なお、副導電層および主導電層は、共に薄膜形成法(スパッタリング法、メッキ法、蒸着法など)のみで作製するだけではなく、副導電層を薄膜形成法で作製し、Ni導電性ペーストを用いてスクリーン印刷法で主導電層を形成しても良い。この場合でも、焼成過程でのNi粒子の粒成長が同様に抑制され、容量低下を効果的に抑制することができる。
本発明の第1〜第4の観点の製造方法において、好ましくは、前記グリーンチップを、10−10〜10−2Paの酸素分圧を持つ雰囲気中で、1000〜1300℃の温度で焼成する。このような条件で焼成することにより、本発明の電子部品を製造することができる。
本発明の第1〜第4の観点の製造方法において、好ましくは、前記素子本体を、前記グリーンチップを焼成する工程の後に、10−2〜100Paの酸素分圧を持つ雰囲気中で、1200℃以下の温度でアニールする。上記の焼成後に、特定のアニール条件でアニールさせることで、誘電体層の再酸化が図られ、誘電体層の半導体化を阻止し、高い絶縁抵抗を取得することができる。
本発明の第1〜第4の観点の製造方法において、好ましくは、前記内部電極層用膜がグリーンシートと共に積層され、同時に焼成される。
なお、本発明で用いることができるグリーンシートの材質および製造方法などは、特に限定されず、ドクターブレード法により成形されるセラミックグリーンシート、押出成形されたフィルムを二軸延伸して得られる多孔質のセラミックグリーンシートなどであっても良い。
グリーンシートは、焼成後に素子本体の内部で誘電体層となる部分である。好ましくは、前記誘電体層が、還元雰囲気焼成が可能な誘電体材料で構成してある。内部電極層は、ニッケルを主成分とする第1金属部を有するので、同時焼成時に酸化しないように、誘電体層は、還元雰囲気焼成が可能な誘電体材料で構成することが好ましい。
前記内部電極層と前記グリーンシートとの間には、接着層を介在させても良い。グリーンシートおよび内部電極層が薄層化されると、通常の印刷法などによりグリーンシートの表面に内部電極層を形成することが困難になる傾向にあり、内部電極層は、転写法によりグリーンシートの表面に積層されることが好ましい。その場合において、内部電極層とグリーンシートとの接着が困難になる傾向にあり、これらは接着層により接着させることが好ましい。なお、接着層は、積層体の脱バインダ処理および/または焼成処理により除去される。
本発明に係る電子部品は、上記の何れかの製造方法により製造されることができる。本発明において、電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装(SMD)チップ型電子部品が例示される。
本発明の電子部品およびその製造方法では、静電容量の低下が効果的に抑制された積層セラミックコンデンサなどの電子部品を提供することができる。
前述したように、Ru、Rh、ReおよびPtは、Niよりも融点が高いので、これにより導電材の焼結温度が上昇して誘電体粉末の焼結温度に近づく。その結果、焼結後に、内部電極層の割れや剥離とともに、誘電体粉末の焼成不良を生じることがない。
また、本発明の製造方法では、有機金属化合物を用いないので、素子本体にクラックなどが発生することもない。
図1は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図、
図2A〜図2Cおよび図3A〜図3Cは内部電極層用膜の転写方法を示す要部断面図、
図4は本発明の一実施例に係る合金粉末のX線回折チャート、
図5は本発明の他の実施形態の方法において用いられる導電性粒子の要部拡大断面図、
図6は本発明のさらに他の実施形態の方法の一工程を示す要部断面図である。
発明を実施するための最良の態様
以下、本発明を、図面に示す実施形態に基づき説明する。
第1実施形態
まず、本発明に係る電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。
図1に示すように、本実施形態に係る積層セラミックコンデンサ2は、コンデンサ素体(素子本体)4と、第1端子電極6と、第2端子電極8とを有する。コンデンサ素体4は、誘電体層10と、内部電極層12とを有し、誘電体層10の間に、これらの内部電極層12が交互に積層してある。交互に積層される一方の内部電極層12は、コンデンサ素体4の第1端部4aの外側に形成してある第1端子電極6の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層12は、コンデンサ素体4の第2端部4bの外側に形成してある第2端子電極8の内側に対して電気的に接続してある。
内部電極層12は、合金を含んで構成される。内部電極層12を構成する合金は、ニッケル(Ni)と、ルテニウム(Ru)、ロジウム(Rh)、レニウム(Re)および白金(Pt)から選ばれる少なくとも1種の元素とを、有する。該合金中のNiの含有量は、80〜100モル%(ただし、100モル%は除く)、好ましくは87〜100モル%(ただし、100モル%は除く)、さらに好ましくは87〜99.9モル%である。該合金中のRu、Rh、ReおよびPtの合計含有量は、0〜20モル%(ただし、0モル%は除く)、好ましくは0〜13モル%(ただし、0モル%は除く)、さらに好ましくは0.1〜13モル%である。なお、Ru、Rh、ReおよびPtの各元素それぞれの比率は、任意である。Ru、Rh、ReおよびPtの合計含有量が20モル%を超えると、抵抗率が上昇するなどの不都合を生じる傾向にある。なお、合金中には、S、P、C等の各種微量成分が0.1モル%程度以下で含まれていてもよい。好ましい組み合わせは、Ni−Rh、Ni−Re、Ni−Ptのいずれかである。
内部電極層12は、後で詳細に説明するように、図2〜図3に示すように、内部電極層用膜12aをセラミックグリーンシート10aに転写して形成され、内部電極層用膜12aと同じ材質で構成されるが、その厚みは、焼成による水平方向の収縮分だけ内部電極層用膜12aよりも厚くなる。各内部電極層12の厚みは、好ましくは0.1〜1μmである。
誘電体層10の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび/またはチタン酸バリウムなどの誘電体材料で構成される。各誘電体層10の厚みは、特に限定されないが、数μm〜数百μmのものが一般的である。特に本実施形態では、好ましくは5μm以下、より好ましくは3μm以下に薄層化されている。
端子電極6および8の材質も特に限定されないが、通常、銅や銅合金、ニッケルやニッケル合金などが用いられるが、銀や銀とパラジウムの合金なども使用することができる。端子電極6および8の厚みも特に限定されないが、通常10〜50μm程度である。
積層セラミックコンデンサ2の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ2が直方体形状の場合は、通常、縦(0.6〜5.6mm、好ましくは0.6〜3.2mm)×横(0.3〜5.0mm、好ましくは0.3〜1.6mm)×厚み(0.1〜1.9mm、好ましくは0.3〜1.6mm)程度である。
次に、積層セラミックコンデンサ2の製造方法の一例を説明する。
まず、焼成後に図1に示す誘電体層10を構成することになるセラミックグリーンシートを製造するために、誘電体ペーストを準備する。
誘電体ペーストは、通常、誘電体原料と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
誘電体原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。誘電体原料は、通常、平均粒子径が0.1〜3.0μm程度の粉末として用いられる。なお、きわめて薄いグリーンシートを形成するためには、グリーンシート厚みよりも細かい粉末を使用することが望ましい。
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いられるバインダとしては、特に限定されず、エチルセルロース、ポリビニルブチラール、アクリル樹脂などの通常の各種バインダが用いられるが、好ましくはポリビニルブチラールなどのブチラール系樹脂が用いられる。
また、有機ビヒクルに用いられる有機溶剤も特に限定されず、テルピネオール、ブチルカルビトール、アセトン、トルエンなどの有機溶剤が用いられる。また、水系ペーストにおけるビヒクルは、水に水溶性バインダを溶解させたものである。水溶性バインダとしては特に限定されず、ポリビニルアルコール、メチルセルロース、ヒドロキシエチルセルロース、水溶性アクリル樹脂、エマルジョンなどが用いられる。誘電体ペースト中の各成分の含有量は特に限定されず、通常の含有量、たとえばバインダは1〜5質量%程度、溶剤(または水)は10〜50質量%程度とすればよい。
誘電体ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、ガラスフリット、絶縁体などから選択される添加物が含有されても良い。ただし、これらの総含有量は、10質量%以下とすることが望ましい。バインダ樹脂として、ブチラール系樹脂を用いる場合には、可塑剤は、バインダ樹脂100質量部に対して、25〜100質量部の含有量であることが好ましい。可塑剤が少なすぎると、グリーンシートが脆くなる傾向にあり、多すぎると、可塑剤が滲み出し、取り扱いが困難である。
次に、上記誘電体ペーストを用いて、ドクターブレード法などにより、図3Aに示すように、第2支持シートとしてのキャリアシート30上に、好ましくは0.5〜30μm、より好ましくは0.5〜10μm程度の厚みで、グリーンシート10aを形成する。グリーンシート10aは、キャリアシート30に形成された後に乾燥される。グリーンシート10aの乾燥温度は、好ましくは50〜100℃であり、乾燥時間は、好ましくは1〜5分である。
次に、上記のキャリアシート30とは別に、図2Aに示すように、第1支持シートとしてのキャリアシート20を準備し、その上に、剥離層22を形成する。次に、剥離層22の表面に、焼成後に内部電極層12を構成することになる内部電極層用膜12aを所定パターンで形成する。
形成される内部電極層用膜12aの厚さは、好ましくは0.1〜1μm、より好ましくは0.1〜0.5μm程度である。内部電極層用膜12aは、単一の層で構成してあってもよく、あるいは2以上の組成の異なる複数の層で構成してあってもよい。
内部電極層用膜12aの形成方法は、特に限定されず、薄膜法や印刷法などが挙げられる。以下に、薄膜法で形成する場合と、印刷法で形成する場合とを、分けて説明する。
薄膜法
まず、薄膜法により内部電極層用膜12aを形成する場合を説明する。
薄膜法としては、たとえば、メッキ法、蒸着、スパッタリングなどが挙げられる。薄膜法の1種であるスパッタリング法により、剥離層22の表面に内部電極層用膜12aとしての内部電極層用合金膜を形成する場合には、以下のようにして行う。
スパッタリングターゲット材料としては、上述した特定組成の合金を用いる。すなわち、本実施形態では、上記合金をターゲット材料として、スパッタリングを行う。スパッタリングの条件としては、到達真空度が好ましくは10−2Pa以下、より好ましくは10−3Pa以下、Arガス導入圧力が好ましくは0.1〜2Pa、より好ましくは0.3〜0.8Pa、出力が好ましくは50〜400W、より好ましくは100〜300W、スパッタリング温度が好ましくは20〜150℃、より好ましくは20〜120℃である。
本発明では、スパッタターゲットとして特定組成の合金を用いるので、得られた金属薄膜の組成は、ターゲットと同比率のNi合金薄膜とされる。
薄膜法により形成される(焼成後の)内部電極層用膜12aとしての合金膜は、たとえば図4に示すX線源としてCu−kα線を使用した場合のX線回折チャートにおいて、結晶面(111)のピークが2θ=45°付近に、結晶面(200)のピークが2θ=52°付近に、結晶面(220)のピークが2θ=77°付近に、それぞれ観察される。そして、結晶面(111)面の回折線のピーク強度をI(111)とし、結晶面(200)面の回折線のピーク強度をI(200)とし、結晶面(220)面の回折線のピーク強度をI(220)としたとき、(I(111)/I(200))≧3および(I(111)/I(220))≧3の関係を満足する主面を持つ合金を含むことが好ましく、より好ましくは(I(111)/I(200))≧5および(I(111)/I(220))≧5の関係を満足する主面を持つ合金を含む。本発明では、合金膜として、このような結晶配向性を持つ金属を用いることが好ましい。(I(111)/I(200))および(I(111)/I(220))が小さいと、球状化や途切れなどの不都合を生じる傾向にある。また、(I(111)/I(200))および(I(111)/I(220))の上限は、それぞれ1:20と1:70である。
薄膜法により形成される内部電極層用膜12aとしての合金膜は、結晶子サイズが、好ましくは10〜100nm、より好ましくは30〜80nmの合金を含む。結晶子サイズが小さすぎると、球状化や途切れなどの不都合を生じ、大きすぎると膜厚がばらつくなどの不都合を生じる。
印刷法
次に、印刷法により内部電極層用膜12aを形成する場合を説明する。
印刷法としては、たとえば、スクリーン印刷などが挙げられる。印刷法の1種であるスクリーン印刷法により、剥離層22の表面に内部電極層用膜12aとしての内部電極層用導電性ペースト膜を形成する場合には、以下のようにして行う。
まず、図2Aに示すキャリアシート30以外の別のキャリアシート(図示省略)の上に、剥離層22とは異なる別の剥離層(図示省略)を形成し、この剥離層の上に、上記同様に、スパッタリングなどの薄膜法により、焼成後に内部電極層12を構成することになる内部電極層用膜12aとしての合金膜を形成する。このとき、スパッタリングターゲット材料としては、上述した特定組成の合金を用いる。スパッタリングの条件などの諸条件は、上記と同様にすればよい。その後、形成された合金膜をキャリアシートから剥離させ、ボールミルなどで粉砕、分級して、平均粒径0.01〜1μm(好ましくは0.05〜0.4μm)の合金粉を得る。この合金粉を有機ビヒクルとともに混練してペースト化し、内部電極層用導電性ペーストを得る。有機ビヒクルは、上記誘電体ペーストにおける場合と同様の材質を用いることができる。得られた導電性ペーストを、剥離層22の表面に所定パターンで形成して、所定パターンの内部電極層用膜12aとしての内部電極層用導電性ペースト膜が得られる。
次に、上記のキャリアシート20および30とは別に、図2Aに示すように、第3支持シートとしてのキャリアシート26の表面に接着層28が形成してある接着層転写用シートを準備する。キャリアシート26は、キャリアシート20および30と同様なシートで構成される。
次に、図2Aに示す内部電極層用膜12aの表面に、接着層を形成するために、本実施形態では、転写法を採用している。すなわち、図2Bに示すように、キャリアシート26の接着層28を、内部電極層用膜12aの表面に押し付け、加熱加圧して、その後キャリアシート26を剥がすことにより、図2Cに示すように、接着層28を、内部電極層用膜12aの表面に転写する。
その時の加熱温度は、40〜100℃が好ましく、また、加圧力は、0.2〜15MPaが好ましい。加圧は、プレスによる加圧でも、カレンダロールによる加圧でも良いが、一対のロールにより行うことが好ましい。
その後に、内部電極層用膜12aを、図3Aに示すキャリアシート30の表面に形成してあるグリーンシート10aの表面に接着する。そのために、図3Bに示すように、キャリアシート20の内部電極層用膜12aを、接着層28を介して、グリーンシート10aの表面にキャリアシート20と共に押し付け、加熱加圧して、図3Cに示すように、内部電極層用膜12aを、グリーンシート10aの表面に転写する。ただし、グリーンシート側のキャリアシート30が引き剥がされることから、グリーンシート10a側から見れば、グリーンシート10aが内部電極層用膜12aに接着層28を介して転写される。
この転写時の加熱および加圧は、プレスによる加圧・加熱でも、カレンダロールによる加圧・加熱でも良いが、一対のロールにより行うことが好ましい。その加熱温度および加圧力は、接着層28を転写するときと同様である。
このような図2A〜図3Cに示す工程により、単一のグリーンシート10a上に、単一層の所定パターンの内部電極層用膜12aが形成される。これを用いて、内部電極層用膜12aおよびグリーンシート10aが交互に多数積層された積層体を得る。
その後、この積層体を最終加圧した後、キャリアシート20を引き剥がす。最終加圧時の圧力は、好ましくは10〜200MPaである。また、加熱温度は、40〜100℃が好ましい。
その後に、積層体を所定サイズに切断し、グリーンチップを形成する。そして、グリーンチップを脱バインダ処理および焼成する。
脱バインダ処理は、本発明のように内部電極層の構成材料に卑金属としてのNi合金(たとえば、Ni−Ru、Ni−Rh、Ni−Re、またはNi−Pt)を用いる場合、脱バインダ雰囲気中のAir中またはN中にすることが好ましい。また、それ以外の脱バインダ条件としては、昇温速度を好ましくは5〜300℃/時間、より好ましくは10〜50℃/時間、保持温度を好ましくは200〜400℃、より好ましくは250〜350℃、温度保持時間を好ましくは0.5〜20時間、より好ましくは1〜10時間とする。
本発明では、グリーンチップの焼成を、酸素分圧が好ましくは10−10〜10−2Pa、より好ましくは10−10〜10−5Paの雰囲気で行う。焼成時の酸素分圧が低すぎると、内部電極層の導電材(合金)が異常焼結を起こし、途切れてしまうことがあり、逆に酸素分圧が高すぎると、内部電極層が酸化する傾向がある。
本発明では、グリーンチップの焼成を、1300℃以下、より好ましくは1000〜1300℃、特に好ましくは1150〜1250℃の低温で行う。焼成温度が低すぎると、グリーンチップが緻密せず、逆に焼成温度が高すぎると、内部電極が途切れたり、導電材の拡散により容量温度特性が悪化したり、誘電体の還元が生じてしまうからである。
これ以外の焼成条件としては、昇温速度を好ましくは50〜500℃/時間、より好ましくは200〜300℃/時間、温度保持時間を好ましくは0.5〜8時間、より好ましくは1〜3時間、冷却速度を好ましくは50〜500℃/時間、より好ましくは200〜300℃/時間とする。また、焼成雰囲気は還元性雰囲気とすることが好ましく、雰囲気ガスとしてはたとえば、NとHとの混合ガスをウェット(加湿)状態で用いることが好ましい。
本発明では、焼成後のコンデンサチップ体にはアニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これにより絶縁抵抗(IR)の加速寿命を著しく長くすることができ、信頼性が向上する。
本発明では、焼成後コンデンサチップ体のアニールを、焼成時の還元雰囲気よりも高い酸素分圧下で行うことが好ましく、具体的には、酸素分圧が好ましくは10−2〜100Pa、より好ましくは10−2〜10Paの雰囲気で行う。アニール時の酸素分圧が低すぎると、誘電体層2の再酸化が困難であり、逆に高すぎると、内部電極層3が酸化する傾向にある。
本発明では、アニール時の保持温度または最高温度を、好ましくは1200℃以下、より好ましくは900〜1150℃、特に好ましくは1000〜1100℃とする。また、本発明では、これらの温度の保持時間を、好ましくは0.5〜4時間、より好ましくは1〜3時間とする。アニール時の保持温度または最高温度が、前記範囲未満では誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲をこえると内部電極のNiが酸化し、容量が低下するだけでなく、誘電体素地と反応してしまい、寿命も短くなる傾向にある。なお、アニールは昇温過程および降温過程だけから構成してもよい。すなわち、温度保持時間を零としてもよい。この場合、保持温度は最高温度と同義である。
これ以外のアニール条件としては、冷却速度を好ましくは50〜500℃/時間、より好ましくは100〜300℃/時間とする。また、アニールの雰囲気ガスとしては、たとえば、加湿したNガス等を用いることが好ましい。
なお、Nガスを加湿するには、例えばウェッター等を使用すればよい。この場合、水温は0〜75℃程度が好ましい。
脱バインダ処理、焼成およびアニールは、連続して行っても、独立に行ってもよい。これらを連続して行なう場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて焼成の際の保持温度まで昇温して焼成を行ない、次いで冷却し、アニールの保持温度に達したときに雰囲気を変更してアニールを行なうことが好ましい。一方、これらを独立して行なう場合、焼成に際しては、脱バインダ処理時の保持温度までNガスあるいは加湿したNガス雰囲気下で昇温した後、雰囲気を変更してさらに昇温を続けることが好ましく、アニール時の保持温度まで冷却した後は、再びNガスあるいは加湿したNガス雰囲気に変更して冷却を続けることが好ましい。また、アニールに際しては、Nガス雰囲気下で保持温度まで昇温した後、雰囲気を変更してもよく、アニールの全過程を加湿したNガス雰囲気としてもよい。
このようにして得られた焼結体(素子本体4)には、例えばバレル研磨、サンドプラスト等にて端面研磨を施し、端子電極用ペーストを焼きつけて端子電極6,8が形成される。端子電極用ペーストの焼成条件は、例えば、加湿したNとHとの混合ガス中で600〜800℃にて10分間〜1時間程度とすることが好ましい。そして、必要に応じ、端子電極6,8上にめっき等を行うことによりパッド層を形成する。なお、端子電極用ペーストは、上記した電極ペーストと同様にして調製すればよい。
このようにして製造された本発明の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
本実施形態では、静電容量の低下が効果的に抑制された積層セラミックコンデンサ2を提供することができる。Ru、Rh、ReおよびPtは、Niよりも融点が高いので、これにより導電材の焼結温度が上昇して誘電体粉末の焼結温度に近づく。その結果、焼結後に、内部電極層の割れや剥離とともに、誘電体粉末の焼成不良を生じることがない。
また、本実施形態では、内部電極層用膜12aを形成するために、有機金属化合物を用いていないため、コンデンサ素体4にクラックなどが発生するおそれが少ない。
さらに、本実施形態では、特定組成のNi系合金を含む焼成前内部電極層を、特定の条件下で焼成する。これにより、内部電極層を構成することとなるNi系合金の焼結開始温度を上昇させつつ、粒成長による球状化を抑制し、内部電極を連続的に形成し、その結果、静電容量の低下を抑制することができる。
さらにまた、本実施形態では、上記焼成後に、特定のアニール条件でアニールさせる。このアニール処理により、誘電体層の再酸化が図られ、半導体化を阻止し、高い絶縁抵抗を取得することができる。
また、本実施形態では、グリーンシート10aが破壊または変形されることなく、グリーンシート10aの表面に高精度に乾式タイプの内部電極層用膜12aを容易且つ高精度に転写することが可能である。特に、電極層またはグリーンシートの表面に、転写法により接着層28を形成し、その接着層28を介して、内部電極層用膜12aをグリーンシート10aの表面に接着する。接着層28を形成することで、内部電極層用膜12aをグリーンシート10aの表面に接着させて転写する際に、高い圧力や熱が不要となり、より低圧および低温での接着が可能になる。したがって、グリーンシート10aが極めて薄い場合でも、グリーンシート10aが破壊されることはなくなり、内部電極層用膜12aおよびグリーンシート10aを良好に積層することができ、短絡不良なども発生しない。
第2実施形態
本実施形態では、以下に示す以外は、第1実施形態と同様にして積層セラミックコンデンサを製造する。
本実施形態では、図2および図3に示す内部電極層用膜12aは、図5に示す導電性粒子50を有する導電性ペーストで形成される。
この導電性粒子50は、ニッケルを主成分とするコア部51と、コア部51の周囲を覆っている被覆層52とを有する。コア部51の形状は、特に限定されず、球状、フレーク状、突起状および/または不定形状であっても良い。本実施形態では、球状の場合について説明する。
コア部51の粒径d0は、好ましくは50〜400nmの範囲にある。また、被覆層52の厚さt0は、好ましくは0.1〜13nmの範囲、さらに好ましくは0.1〜7nmの範囲にある。
コア部51は、ニッケルを主成分とする金属、またはニッケルを主成分とする他の金属との合金で構成してある。コア部51におけるニッケルの割合は、コア部51を100質量%として、好ましくは99〜100質量%、さらに好ましくは99.5〜100質量%である。なお、コア部51におけるニッケルと合金を構成することが可能な副成分としての金属としては、たとえばTa,Mo,Zr,Cu,Co,Fe,Nb,Wなどが例示される。
被覆層52は、ルテニウム(Ru)、ロジウム(Rh)、レニウム(Re)および白金(Pt)から選ばれる少なくとも1種の貴金属元素を主成分として有する金属または合金で構成される。主成分として含まれるこれらの元素の割合は、被覆層52の全体を100質量%として、好ましくは99〜100質量%、さらに好ましくは99.5〜100質量%である。被覆層52内に主成分以外に含まれても良い金属成分(不純物)としては、Cu,Co,Fe,Ta,Nb,W,Zr,Au,Pdなどが例示される。
このように被覆層52により覆われているコア部51を製造するには、薄膜法などを採用すればよい。薄膜法としては、溶液法、スパッタ法、蒸着法、レーザアブレーション法、アーク蒸着法、高周波プラズマCVD法などが例示される。
溶液法では、たとえば平均粒径0.2μmのNi粉末から成るコア部51の粉末を、塩化第2白金溶液中(PtCl・5HO)に浸し、これを環流器付きの容器内で加熱乾燥させ、N中または真空中で熱処理(100〜400℃)すればよい。これにより、たとえば厚さ4.2nmのPt膜から成る被覆層52で被膜されたNi粉(コア部51)を析出させることができる。
また、薄膜法では、たとえば平均粒径0.2μmのNi粉末(コア部51)を、真空チャンバーのトレー内に収容し、スパッタ法または蒸着法によりPtコーティングされたNi粉を得ることができる。このトレーは、振動可能な構成にしておくことによってNi粉末の表面を被膜させることができる。
このようにして得られた導電性粒子50を、有機ビヒクルとともに混練してペースト化し、膜12aを形成するための導電性ペーストを得ることができる。有機ビヒクルは、上記の誘電体ペーストにおける場合と同様なものを用いることができる。
得られた導電性ペーストを、図4に示すように、たとえばスクリーン印刷により、剥離層22の表面に所定パターンで形成することで、所定パターンの内部電極層用膜12aが得られる。その後の工程は、前記の第1実施形態と同様である。
本実施形態でも、前記の第1実施形態と同様な作用効果を奏すると共に、下記に示すように作用効果も奏する。すなわち、前述したように、Ru、Rh、ReおよびPtは、Niよりも融点が高い貴金属である。また、これらの金属または合金を主成分とする被覆層52は、セラミックグリーンシート10aとの濡れ性および密着性に優れている。したがって、この被覆層52を持つNi主成分の導電性粒子50を用いて内部電極層用膜12aを形成することで、焼成段階でのNi粒子の粒成長を抑制し、球状化、電極途切れなどを有効に防止し、静電容量の低下を効果的に抑制することができる。また、焼成後に得られる内部電極層12と誘電体層10とのデラミネーションなども防止することができる。さらに、誘電体粉末の焼成不良を生じることがない。
第3実施形態
本実施形態では、以下に示す以外は、第1実施形態と同様にして積層セラミックコンデンサを製造する。
本実施形態では、図6に示すように、焼成後に単一層の合金膜で構成される内部電極層12となる各内部電極層用膜12aを、主導電層40と、その両側に積層される一対の副導電層42とで構成してある。なお、本実施形態では、いずれか一方の副導電層42は省略しても良い。
主導電層40は、ニッケルを主成分とする金属層、またはニッケルを主成分とする他の金属との合金層で構成してある。主導電層40におけるニッケルの割合は、主導電層40の全体を100質量%として、好ましくは99〜100質量%、さらに好ましくは99.5〜100質量%である。主成分としてのニッケルの割合が少なすぎると、電気抵抗の増大や焼成時のニッケル粒子の粒成長による球状化や電極途切れなどが発生し易くなる傾向にある。
なお、主導電層40におけるニッケルと合金を構成することが可能な副成分としての金属としては、たとえばTa、Mo、Zr、Nb、W、Co、Fe、Cuなどが例示される。
副導電層42は、ルテニウム(Ru)、ロジウム(Rh)、レニウム(Re)および白金(Pt)から選ばれる少なくとも1種の貴金属元素を主成分として有する金属層または合金層で構成される。主成分として含まれるこれらの元素の割合は、副導電層42の全体を100質量%として、好ましくは99〜100質量%、さらに好ましくは99.5〜100質量%である。主成分としての貴金属元素の割合が少なすぎると、焼成段階での主導電層40におけるNi粒子の粒成長を抑制する効果が少なくなる傾向にある。副導電層において、主成分以外に含まれても良い成分としては、Cu,Co,Fe,Ta,Nb,W,Zr,Au,Pdなどが例示される。
これらの主導電層40と副導電層42との間には、これらの層を構成する各主成分同士の合金層が形成されていても良い。なお、主導電層40および/または副導電層42中には、P、S、C等の各種微量成分が0.1モル%程度以下で含まれていてもよい。
好ましくは、副導電層42の厚みtbが、0μmより大きく0.1μm以下、さらに好ましくは0μm(0は含まない)〜0.08μmである。また、好ましくは、主導電層40の厚みtaが、0.1μm以上1.0μm以下である。さらに、好ましくは、副導電層42の厚みtbは、主導電層taの厚みに比較して、好ましくは0%より大きく30%以下、さらに好ましくは0%より大きく20%以下の厚みである。また、主導電層40および一対の副導電層42を含む内部電極層用膜12aのトータルでの厚みは、好ましくは、1μm以下、好ましくは0.1μm以上0.5μm以下である。副導電層42の厚みが薄すぎると、本発明の効果が少なく、副導電層42の厚みが主導電層40の厚みに対して大きすぎると、トータルでの内部電極層の厚みを薄くするためには、主導電層40の厚みが薄くなりすぎ、低抵抗化の点で好ましくない。
なお、内部電極層用膜12aにおける一対の副導電層42は、同じ膜厚であることが好ましいが、異なる膜厚であっても良い。また、これらの一対の副導電層42は、同じ材質で構成することが、製造工程の簡略化から好ましいが、異なる材質で構成しても良い。
内部電極層用膜12aの形成方法は、特に限定されず、薄膜法や印刷法などが挙げられる。以下に、薄膜法で形成する場合と、印刷法で形成する場合とを、分けて説明する。
薄膜法
まず、薄膜法により内部電極層用膜12aを形成する場合を説明する。
薄膜法としては、たとえば、メッキ法、蒸着、スパッタリングなどが挙げられる。たとえばスパッタリング法により、剥離層22の表面に内部電極層用膜12aを形成する場合には、以下のようにして行う。
まず、スパッタリングターゲット材料としては、上述した層42および40を形成するための二種類の材料を準備する。本実施形態では、まず層42を形成するためのターゲットを用いて、スパッタリングを行い、次に、層40を形成するためのターゲットを用いてスパッタリングを行い、その後に、層42を形成するためのターゲットを用いて、スパッタリングを行い、三層の膜を形成する。これらのスパッタリングは、同一チャンバ内で連続して行うことが好ましいが、別チャンバで行っても良い。
スパッタリングの条件としては、到達真空度が好ましくは10−2Pa以下、より好ましくは10−3Pa以下、Arガス導入圧力が好ましくは0.1〜2Pa、より好ましくは0.3〜0.8Pa、出力が好ましくは50〜400W、より好ましくは100〜300W、スパッタリング温度が好ましくは20〜150℃、より好ましくは20〜120℃である。
印刷法
次に、印刷法により内部電極層用膜12aを形成する場合を説明する。
印刷法としては、たとえば、スクリーン印刷などが挙げられる。印刷法の1種であるスクリーン印刷法により、図2に示す剥離層22の表面に内部電極層用膜12aとしての内部電極層用導電性ペースト膜を形成する場合には、以下のようにして行う。
まず、層40および42を形成するための金属粉または合金粉を準備する。これらの粉の平均粒径は、好ましくは0.01〜0.2μmである。各金属粉または合金粉を有機ビヒクルとともに混練してペースト化し、それぞれの層40および42を形成するための導電性ペーストを得る。有機ビヒクルは、誘電体ペーストにおける場合と同様の材質を用いることができる。得られた導電性ペーストを、順次、図2に示す剥離層22の表面に所定パターンで形成することで、所定パターンの三層構造の内部電極層用膜12aが得られる。
なお、本実施形態では、副導電層42を、薄膜法により形成し、主導電層40を印刷法で形成しても良い。また、副導電層42を印刷法により形成する場合には、主導電層40は、図5に示す導電性粒子50を含むペーストを用いて形成しても良い。
その後は、前記第1実施形態と同様にして、積層セラミックコンデンサを製造する。
本実施形態でも、第1実施形態と同様な作用効果を奏する。特に本実施形態では、上述した貴金属、またはその貴金属を含む合金で副導電層42を形成し、主導電層40は、従来と同様なニッケル金属層で構成することから、副導電層42が、焼成段階でのNi粒子の粒成長を抑制し、球状化、電極途切れなどを有効に防止し、静電容量の低下を効果的に抑制することができる。また、内部電極層12と誘電体層10とのデラミネーションなども防止することができる。さらに、誘電体粉末の焼成不良を生じることがない。
以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得る。
たとえば、本発明は、積層セラミックコンデンサに限らず、その他の電子部品に適用することが可能である。
以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。
各ペーストの作製
まず、BaTiO粉末(BT−02/堺化学工業(株))と、MgCO、MnCO、(Ba0.6Ca0.4)SiOおよび希土類(Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Y)から選択された粉末とを、ボールミルにより16時間、湿式混合し、乾燥させることにより誘電体材料とした。これら原料粉末の平均粒径は0.1〜1μmであった。(Ba0.6Ca0.4)SiOは、BaCO、CaCOおよびSiOをボールミルにより、16時間、湿式混合し、乾燥後に1150°Cにて空気中で焼成したものをボールミルにより、100時間湿式粉砕して作製した。
得られた誘電体材料をペースト化するために、有機ビヒクルを誘電体材料に加え、ボールミルで混合し、誘電体グリーンシート用ペーストを得た。有機ビヒクルは、誘電体材料100質量部に対して、バインダとしてポリビニルブチラール:6質量部、可塑剤としてフタル酸ビス(2エチルヘキシル)(DOP):3質量部、酢酸エチル:55質量部、トルエン:10質量部、剥離剤としてパラフィン:0.5質量部の配合比である。
次に、前記の誘電体グリーンシート用ペーストをエタノール/トルエン(55/10)によって重量比で2倍に希釈したものを剥離層用ペーストとした。
次に、誘電体粒子および剥離剤を入れない以外は同様な前記の誘電体グリーンシート用ペーストを、トルエンによって重量比で4倍に希釈したものを接着層用ペーストとした。
グリーンシートの形成
まず、上記の誘電体グリーンシート用ペーストを用いて、PETフィルム(第2支持シート)上に、ワイヤーバーコーターを用いて、厚み1.0μmのグリーンシートを形成した。
内部電極層用膜の形成
上記の剥離層用ペーストを、別のPETフィルム(第1支持シート)上に、ワイヤーバーコーターにより塗布乾燥させて、厚み0.3μmの剥離層を形成した。
次に、剥離層の表面に、内部電極のための所定パターンが形成されたマスクをセットし、スパッタリング法により、所定厚み(各表参照)の内部電極層用膜(Ni合金薄膜)を形成した。スパッタリング条件としては、到達真空度:10−3Pa以下、Arガス導入圧力:0.5Pa、出力:200W、温度:室温(20℃)とした。また、Niと各添加元素(Ru、Rh、ReおよびPt)とを各表に示すように所定組成に配合し、直径約4インチ、厚さ3mmの形状に切り出して得られたスパッタリングターゲットを用いた。
内部電極層用膜(焼成後)の評価
X線回折により、各添加元素はNiに固溶していることを確認した。また、半価幅により結晶子サイズ(単位はnm)を求めた。後述の表3の実施例試料(Ni=94mol%)と、同じく表3の参考例試料(Ni=100mol%)とのスパッタリング薄膜のX線回折チャートをそれぞれ図4に示す。図4に示すX線回折チャートにおいて、Ni合金粒子の結晶面(111)のピークは2θ=45°付近に生じ、結晶面(200)のピークは2θ=52°付近に生じることが確認される。なお、結晶面(220)のピークは2θ=77°付近に生じるが、図4では図示省略してある。これらのX線回折ピークの高さをX線回折強度として捉え、結晶面(200)および結晶面(200)に対する結晶面(111)の強度比を、上記のような関係によって導くことにより、金属薄膜の結晶配向性を評価した。具体的には、スパッタリング薄膜の図4に示すX線回折チャートにおけるI(111)/I(200)値とI(111)/I(220)値とを各表に示す。スパッタリング薄膜のX線回折チャートは、粉末X線(Cu−Kα線)回折装置により、下記の条件で測定した。X線発生条件は、出力;45kV−40mA、スキャン幅;0.2°/分とした。X線検出条件は、平行スリット;1.0°、発散スリット;1.0°、受講スリット;0.30mmとした。
スパッタリング薄膜の厚み(膜厚)は、SEMで観測することにより行った。
接着層の形成
上記の接着層用ペーストを、別の、表面にシリコーン系樹脂による剥離処理を施したPETフィルム(第3支持シート)の上に、ワイヤーバーコーターにより塗布乾燥させて、厚み0.2μmの接着層28を形成した。
最終積層体(焼成前素子本体)の形成
まず、内部電極層用膜12aの表面に、図2に示す方法で接着層28を転写した。転写時には、一対のロールを用い、その加圧力は0.1MPa、温度は80℃とした。
次に、図3に示す方法で、接着層28を介してグリーンシート10aの表面に内部電極層用膜12aを接着(転写)した。転写時には、一対のロールを用い、その加圧力は0.1MPa、温度は80℃とした。
次に、次々に内部電極層用膜12aおよびグリーンシート10aを積層し、最終的に、21層の内部電極層用膜12aが積層された最終積層体を得た。積層条件は、加圧力は50MPa、温度は120℃とした。
焼結体の作製
次いで、最終積層体を所定サイズに切断し、脱バインダ処理、焼成およびアニール(熱処理)を行って、チップ形状の焼結体を作製した。
脱バインダは、
昇温速度:5〜300℃/時間、特に10〜50℃/時間、
保持温度:200〜400℃、特に250〜350℃、
保持時間:0.5〜20時間、特に1〜10時間、
雰囲気ガス:加湿したNとHの混合ガス、
で行った。
焼成は、
昇温速度:5〜500℃/時間、特に200〜300℃/時間、
保持温度:1000〜1300℃、特に1150〜1250℃、
保持時間:0.5〜8時間、特に1〜3時間、
冷却速度:50〜500℃/時間、特に200〜300℃/時間、
雰囲気ガス:加湿したNとHの混合ガス、
酸素分圧:各表参照、
で行った。
アニール(再酸化)は、
昇温速度:200〜300℃/時間、
保持温度:各表参照、
保持時間:2時間、
冷却速度:300℃/時間、
雰囲気ガス:加湿したNガス、
酸素分圧:各表参照、
で行った。なお、雰囲気ガスの加湿には、ウェッターを用い、水温0〜75℃にて行った。
次いで、チップ形状の焼結体の端面をサンドブラストにて研磨したのち、外部電極用ペーストを端面に転写し、加湿したN+H雰囲気中において、800℃にて10分間焼成して外部電極を形成し、図1に示す構成の積層セラミックコンデンサのサンプルを得た。
このようにして得られた各サンプルのサイズは、3.2mm×1.6mm×0.6mmであり、内部電極層に挟まれた誘電体層の数は21、その厚さは1μmであり、内部電極層の厚さは0.5μmであった。各サンプルについて、電気特性(静電容量C、抵抗率、誘電損失tanδ)の特性評価を行った。結果を各表に示す。電気特性(静電容量C、抵抗率、誘電損失tanδ)は、次のようにして評価した。
静電容量C(単位はμF)は、サンプルに対し、基準温度25℃でデジタルLCRメータ(YHP社製4274A)にて、周波数1kHz,入力信号レベル(測定電圧)1Vrmsの条件下で測定した。静電容量Cは、好ましくは0.9μF以上を良好とした。
抵抗率(単位はΩ・m)は、抵抗率測定器(NPS社製、Σ−5)を用いて、ガラス基板に成膜したスパッタ膜(焼成前)を、25℃において直流4探針法(電流1mA、2秒間)で測定した。抵抗率は、好ましくは70×10−8Ω・m以下を良好とした。
誘電損失tanδは、25℃において、デジタルLCRメータ(YHP社製4274A)にて、周波数1kHz,入力信号レベル(測定電圧)1Vrmsの条件下で測定した。誘電損失tanδは、好ましくは0.1未満を良好とした。
なお、これらの特性値は、サンプル数n=10個を用いて測定した値の平均値から求めた。表において、評価基準の欄の○は、上記の全ての特性において良好な結果を示したものを示し、×は、それらの内の1つでも良好な結果が得られなかったものを示す。
Figure 0004098329
Figure 0004098329
Figure 0004098329
Figure 0004098329
Figure 0004098329
Figure 0004098329
Figure 0004098329
Figure 0004098329
Figure 0004098329
Figure 0004098329
表1〜4に示すように、Niと、Ru、Rh、ReまたはPtとの含有量(単位はmol%)に関し、Ni:(Ru、Rh、ReまたはPt)=100:0であると、静電容量の低下を抑制できなかった。Ni:(Ru、Rh、ReまたはPt)=70:30であると、静電容量の低下は抑制できたが、抵抗率が増大し、tanδが増加した。これに対し、Ni:(Ru、Rh、ReまたはPt)=80〜100(ただし100は除く):0〜20(ただし0は除く)であると、抵抗率とtanδの増加を引き起こすことなく、静電容量の低下を抑制できることが確認された。また、中でも、静電容量および抵抗率を向上させ、誘電損失tanδを低減する観点からは、Ni:(Ru、Rh、ReまたはPt)=(87〜99.9):(0.1〜13)が好ましいことが確認できた。
表5に示すように、合金薄膜の厚みに関し、合金膜厚み=0.05μmであると、内部電極層が球状化してしまい、静電容量の低下を抑制できない傾向があった。これに対し、合金膜厚み=0.1〜1μmであると、内部電極層の球状化を生じることなく、静電容量の低下を抑制できることが確認された。
表6に示すように、焼成時の焼成温度に関し、焼成温度=950℃であると、誘電体層が焼結不足となり、静電容量の低下を抑制できなかった。焼成温度=1350℃であると、内部電極層が球状化するとともに酸化し、静電容量の低下を抑制できなかった。これに対し、焼成温度=1000〜1300℃であると、焼結不足や内部電極層の球状化や内部電極層の誘電体層への拡散を生じることもなく、静電容量の低下を抑制できることが確認された。
表7に示すように、焼成時の酸素分圧に関し、酸素分圧=10−11Paであると、内部電極層が球状化するとともに途切れ、静電容量の低下を抑制できなかった。酸素分圧=10−1Paであると、内部電極層が球状化するとともに酸化し、内部電極の抵抗値が上がり、静電容量の低下を抑制できなかった。これに対し、酸素分圧=10−10〜10−2Paであると、内部電極層の球状化,途切れや内部電極層の誘電体層への拡散を生じることもなく、静電容量の低下を抑制できることが確認された。
表8に示すように、アニール時の保持温度に関し、保持温度=800℃であると、アニール不足を生じるため、tanδが大きくなる傾向にあった。これに対し、保持温度=900および1050℃であると、アニール不足を生じることはなく、tanδも低く抑えつつ、静電容量の低下を抑制できることが確認された。
表9に示すように、アニール時の酸素分圧に関し、酸素分圧=10−3Paであると、誘電体層の半導体化を生じて、tanδが大きくなる傾向にあった。酸素分圧=10Paであると、内部電極層が酸化して、静電容量の低下が進む傾向にあった。これに対し、酸素分圧=10−2〜100Paであると、誘電体層の半導体化や内部電極層の酸化を生じさせることがなく、tanδも低く抑えつつ、静電容量の低下を抑制できることが確認された。
各ペーストの作製
実施例1と同様に、各ペースト(誘電体グリーンシート用ペースト、剥離層用ペースト、接着層用ペースト)を作製した。
これに加え、本実施例では、内部電極層用導電性ペーストを次のようにして作製した。まず、実施例1で使用した剥離層用ペーストを、PETフィルム上に、ワイヤーバーコーターにより塗布乾燥させて、厚み0.3μmの剥離層を形成した。次に、剥離層の表面に、マスクを介さないで、全面に、スパッタリング法により、所定厚み(上記各表参照)の内部電極層用膜(Ni合金薄膜)を形成した。スパッタリング条件、ターゲットは、実施例1と同様にした。また、内部電極層用膜(スパッタリング薄膜)の評価をしたところ、実施例1と同様の結果が得られた。次に、形成されたNi合金薄膜をPETフィルムから剥離させ、乳鉢で粗粉砕した後、ボールミルで微粉砕した。その後、回収し、粒径0.01〜1μm(好ましくは0.05〜0.4μm)に分級して、合金粉を得た。次に、得られた合金粉に有機ビヒクルを加え、ボールミルで混合し、内部電極層用導電性ペーストを得た。有機ビヒクルは、合金粉100質量部に対して、バインダとしてエチルセルロース:4.5質量部、ターピネオール:75質量部の配合比とした。
グリーンシートの形成
実施例1と同様にした。
内部電極層用膜の形成
上記の剥離層用ペーストを、別のPETフィルム(第1支持シート)上に、ワイヤーバーコーターにより塗布乾燥させて、厚み0.3μmの剥離層を形成した。
次に、得られた導電性ペーストを、剥離層の表面にスクリーン印刷により所定パターンで形成して、所定パターンの内部電極層用膜としての内部電極層用導電性ペースト膜を形成した。
以下、実施例1と同様にして、積層セラミックコンデンサのサンプルを形成し、同様の評価を行った。その結果、同様の結果が得られた。
合金粉に代えて、図5に示す導電性粒子50を用いた以外は、実施例2と同様にして、積層セラミックコンデンサのサンプルを形成し、同様の評価を行った。その結果、同様の結果が得られた。
なお、導電性粒子50は、次のようにして製造した。まず、コア部51として、球状の100%Niの粉末を準備した。この粉末の平均粒径は、0.2μmであった。このNiの粉末を、塩化第2白金溶液中(PtCl・5HO)に浸し、これを環流器付きの容器内で加熱乾燥させ、N中または真空中で熱処理(100〜400℃)した。その結果、Pt膜がNi粉に対して析出し、Pt膜(被覆層52)で被膜されたNi粉(コア部51)から成る導電性粒子50を製造することができた。この導電性粒子について、透過電子顕微鏡及び結晶構造分析により観察した結果、Ni粒子の表面部から4.2nmのPtで被覆されていることを確認できた。
TEM−EDSにより観察した結果、焼成後に得られた素子本体の内部電極層は、NiとPtとの合金層であることが確認できた。
内部電極層用膜として、単一層のNi合金薄膜の代わりに、図6に示すように、多層膜の薄膜を用いた以外は、実施例1と同様にして、積層セラミックコンデンサのサンプルを形成し、同様の評価を行った。その結果、同様の結果が得られた。
なお、第1層42は0.02μmの膜厚のPt膜(ほぼ100%のPt)であり、第2層40は0.3μmのNi膜(ほぼ100%のNi)であり、第3層42は0.02μmの膜厚のPt膜(ほぼ100%のPt)であった。
スパッタリング条件としては、到達真空度:10−3Pa以下、Arガス導入圧力:0.5Pa、出力:200W、温度:室温(20℃)とした。
TEM−EDSにより観察した結果、焼成後に得られた素子本体の内部電極層は、NiとPtとの合金層であることが確認できた。
参考例1
合金粉に代えて、NiおよびPtを含む有機金属化合物を、有機ビヒクルで混合し、内部電極層用導電性ペーストとした以外は、実施例2と同様にして、積層セラミックコンデンサのサンプルを形成し、クラックの発生回数を調べた。結果を表10に示す。なお、有機金属化合物としては、ナフテン酸を用いた。
なお、クラックの発生回数は、同じ組成のサンプルを100個準備し、その100個のサンプルにおいて、クラックが発生した個数を調べた。クラックの観察は、外観を観察すると共に、素子断面を研磨して観察して行った。主として、クラックは、内部電極及び内部電極近傍の誘電体層の部分に発生した。
Figure 0004098329
表10に示すように、有機金属化合物として、Ni以外の金属を、Pt量に換算して、0.08モル%以上、あるいは0.1モル%以上加えると、クラックの発生率が増大することが確認された。

Claims (7)

  1. 内部電極層を含む素子本体を有する電子部品であって、
    前記内部電極層が、合金を含み、
    該合金が、
    ニッケル(Ni)と、
    レニウム(Re)と、
    を有し、
    各成分の含有量が、
    Ni:80〜100モル%(ただし、100モル%は除く)、
    Re:0〜20モル%(ただし、0モル%は除く)である電子部品。
  2. 各成分の含有量が、
    Ni:87〜99.9モル%、
    Re:0.1〜13モル%である請求項1に記載の電子部品。
  3. 前記内部電極層が合金を含み、
    該合金が、X線回折チャートにおいて、結晶面(111)面の回折線のピーク強度をI(111)とし、結晶面(200)面の回折線のピーク強度をI(200)とし、結晶面(220)面の回折線のピーク強度をI(220)としたとき、(I(111)/I(200))≧3および(I(111)/I(220))≧3の関係を満足する主面を持つ、請求項1または2に記載の電子部品。
  4. 前記内部電極層の厚みが0.1〜1μmである請求項1〜のいずれかに記載の電子部品。
  5. 前記素子本体は、さらに誘電体層を有し、
    前記誘電体層は、還元雰囲気焼成が可能な誘電体材料で構成されている請求項1〜のいずれかに記載の電子部品。
  6. 前記内部電極層を構成する導電材として、抵抗率が29×10−8 Ω・m以下である導電材を用いる請求項1〜のいずれかに記載の電子部品。
  7. 内部電極層と誘電体層とが交互に積層された素子本体を有する積層セラミックコンデンサであって、
    前記内部電極層が、合金を含み、
    該合金が、
    ニッケル(Ni)と、
    レニウム(Re)と、
    を有し、
    各成分の含有量が、
    Ni:80〜100モル%(ただし、100モル%は除く)、
    Re:0〜20モル%(ただし、0モル%は除く)である積層セラミックコンデンサ。
JP2005504828A 2003-02-05 2004-02-03 電子部品およびその製造方法 Expired - Lifetime JP4098329B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2003028713 2003-02-05
JP2003028713 2003-02-05
JP2003179807 2003-06-24
JP2003179807 2003-06-24
PCT/JP2004/001047 WO2004070748A1 (ja) 2003-02-05 2004-02-03 電子部品およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006194724A Division JP4548392B2 (ja) 2003-02-05 2006-07-14 電子部品の内部電極層形成用合金粉、導電性粒子、導電性ペーストおよびそれを用いた電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPWO2004070748A1 JPWO2004070748A1 (ja) 2006-05-25
JP4098329B2 true JP4098329B2 (ja) 2008-06-11

Family

ID=32852670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005504828A Expired - Lifetime JP4098329B2 (ja) 2003-02-05 2004-02-03 電子部品およびその製造方法

Country Status (7)

Country Link
US (2) US7324326B2 (ja)
EP (1) EP1594146A4 (ja)
JP (1) JP4098329B2 (ja)
KR (2) KR100826388B1 (ja)
CN (1) CN100550231C (ja)
TW (1) TWI247322B (ja)
WO (1) WO2004070748A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9001492B2 (en) 2011-02-28 2015-04-07 Tdk Corporation Electrode sintered body, multilayer electronic device, internal electrode paste, a manufacturing method of electrode sintered body and a manufacturing method of multilayer electronic device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1594146A4 (en) * 2003-02-05 2010-01-06 Tdk Corp ELECTRONIC PARTS AND METHOD OF MANUFACTURING THE SAME
TW200628248A (en) 2004-09-29 2006-08-16 Tdk Corp Conductive particle manufacturing method, conductive paste, and electronic component manufacturing method
US7277269B2 (en) * 2004-11-29 2007-10-02 Kemet Electronics Corporation Refractory metal nickel electrodes for capacitors
JP2006324637A (ja) 2005-04-21 2006-11-30 Tdk Corp 共材粒子、その製造方法、電極ペースト、電子部品の製造方法
JP5126950B2 (ja) * 2006-06-20 2013-01-23 Tdk株式会社 金属酸化物膜の製造方法、積層体、及び、電子デバイス
US8557352B2 (en) 2006-06-20 2013-10-15 Tdk Corporation Method of making a metal oxide film, laminates and electronic devices
KR101355323B1 (ko) * 2006-10-02 2014-01-23 소에이 가가쿠 고교 가부시키가이샤 니켈-레늄 합금 분말 및 그것을 함유하는 도체 페이스트
US7744779B2 (en) 2006-10-02 2010-06-29 Shoei Chemical Inc. Nickel-rhenium alloy powder and conductor paste containing the same
JP2008218974A (ja) * 2007-02-05 2008-09-18 Tdk Corp 電子部品およびその製造方法
JP5217609B2 (ja) * 2008-05-12 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
US9390857B2 (en) * 2008-09-30 2016-07-12 General Electric Company Film capacitor
KR101151366B1 (ko) 2011-11-24 2012-06-08 한화케미칼 주식회사 도전성 입자 및 이의 제조방법
US9119289B2 (en) 2013-02-25 2015-08-25 3M Innovative Properties Company Film constructions for interdigitated electrodes with bus bars and methods of making same
JP6512844B2 (ja) * 2015-01-30 2019-05-15 太陽誘電株式会社 積層コンデンサ及び積層コンデンサの製造方法
JP6970792B2 (ja) * 2016-06-20 2021-11-24 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6945972B2 (ja) * 2016-06-20 2021-10-06 太陽誘電株式会社 積層セラミックコンデンサ
JP6970793B2 (ja) * 2016-06-20 2021-11-24 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2018037473A (ja) * 2016-08-30 2018-03-08 株式会社村田製作所 積層セラミックコンデンサ
CN110312818B (zh) * 2016-11-21 2023-01-13 美题隆公司 用于生物传感器的钌合金
CN106601478B (zh) * 2017-01-24 2018-08-21 庞业山 一种交替镀膜式电容器及其生产方法
KR20190116132A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN111304608B (zh) * 2020-03-17 2021-10-15 贵研铂业股份有限公司 一种晶粒高定向取向的镍铂合金溅射靶材及其制备方法
JPWO2022210642A1 (ja) * 2021-03-31 2022-10-06

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988651A (en) * 1975-05-23 1976-10-26 Erie Technological Products, Inc. Monolithic ceramic capacitor
JPS62171107A (ja) 1986-01-23 1987-07-28 ティーディーケイ株式会社 磁器コンデンサの製造方法
JPH01321615A (ja) * 1988-06-23 1989-12-27 Mitsui Petrochem Ind Ltd 電極
JP2504223B2 (ja) * 1989-10-11 1996-06-05 株式会社村田製作所 積層コンデンサの製造方法
JPH05121204A (ja) * 1991-10-25 1993-05-18 Murata Mfg Co Ltd 積層型半導体セラミツク素子
JPH07176448A (ja) 1993-12-17 1995-07-14 Taiyo Yuden Co Ltd 導電性ペースト
US5518833A (en) * 1994-05-24 1996-05-21 Eagle-Picher Industries, Inc. Nonwoven electrode construction
DE69513128T2 (de) * 1994-11-25 2000-06-15 Nec Corp Festelektrolytkondensator mit zwei Elektrolytschichten und Herstellungsverfahren
JP3039403B2 (ja) * 1996-12-06 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JP3039409B2 (ja) * 1997-01-08 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
WO1998032183A1 (fr) * 1997-01-17 1998-07-23 Hydro-Quebec Composition electrolytique a base de polymeres pour generateur electrochimique
JP3527822B2 (ja) * 1997-01-31 2004-05-17 京セラ株式会社 導電性ペースト
DE69802597T2 (de) * 1997-03-13 2002-08-01 Matsushita Electric Ind Co Ltd Lithium Sekundär Polymerbatterie
US5889445A (en) 1997-07-22 1999-03-30 Avx Corporation Multilayer ceramic RC device
JPH1154368A (ja) 1997-07-30 1999-02-26 Tdk Corp Cr複合電子部品とその製造方法
US6517965B1 (en) * 1999-02-26 2003-02-11 Symyx Technologies, Inc. Platinum-ruthenium-nickel alloy for use as a fuel cell catalyst
US6185087B1 (en) * 1999-04-08 2001-02-06 Kemet Electronics Corp. Multilayer ceramic chip capacitor with high reliability compatible with nickel electrodes
JP2001052952A (ja) * 1999-08-10 2001-02-23 Tdk Corp 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2001085263A (ja) * 1999-09-09 2001-03-30 Rohm Co Ltd 卑金属を主成分とする内部電極を有する積層型セラミックコンデンサ
JP3276113B1 (ja) * 2000-05-26 2002-04-22 松下電器産業株式会社 固体電解コンデンサ
JP2002110444A (ja) 2000-09-26 2002-04-12 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2002198255A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 積層型電子部品
JP3697401B2 (ja) * 2001-02-22 2005-09-21 株式会社ノリタケカンパニーリミテド 導体ペースト及びその製造方法
JP4100874B2 (ja) * 2001-03-02 2008-06-11 Tdk株式会社 セラミックグリーン体およびセラミック電子部品の製造方法
WO2002077306A1 (en) * 2001-03-21 2002-10-03 Vishay Intertechnology, Inc. Method of suppressing the oxidation characteristics of nickel
US20020139457A1 (en) * 2001-04-02 2002-10-03 Coppola Vito A. Method of suppressing the oxidation characteristics of nickel
JP2002348603A (ja) 2001-05-24 2002-12-04 Murata Mfg Co Ltd 金属粉末の製造方法、金属粉末、導電性ペーストおよび積層セラミック電子部品
JP2003007562A (ja) * 2001-06-19 2003-01-10 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
JP2003013103A (ja) * 2001-06-26 2003-01-15 Murata Mfg Co Ltd 導電粉末の製造方法、導電粉末、導電性ペーストおよび積層セラミック電子部品
US6563693B2 (en) * 2001-07-02 2003-05-13 Matsushita Electric Industrial Co., Ltd. Solid electrolytic capacitor
EP1594146A4 (en) * 2003-02-05 2010-01-06 Tdk Corp ELECTRONIC PARTS AND METHOD OF MANUFACTURING THE SAME
US6977806B1 (en) * 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9001492B2 (en) 2011-02-28 2015-04-07 Tdk Corporation Electrode sintered body, multilayer electronic device, internal electrode paste, a manufacturing method of electrode sintered body and a manufacturing method of multilayer electronic device

Also Published As

Publication number Publication date
US7324326B2 (en) 2008-01-29
KR100826388B1 (ko) 2008-05-02
KR20050099989A (ko) 2005-10-17
US20060138590A1 (en) 2006-06-29
CN1768402A (zh) 2006-05-03
US7518848B2 (en) 2009-04-14
TWI247322B (en) 2006-01-11
CN100550231C (zh) 2009-10-14
JPWO2004070748A1 (ja) 2006-05-25
US20080073621A1 (en) 2008-03-27
KR20080023762A (ko) 2008-03-14
EP1594146A4 (en) 2010-01-06
TW200423169A (en) 2004-11-01
WO2004070748A1 (ja) 2004-08-19
EP1594146A1 (en) 2005-11-09
KR100918346B1 (ko) 2009-09-22

Similar Documents

Publication Publication Date Title
JP4098329B2 (ja) 電子部品およびその製造方法
JP4449984B2 (ja) 導電性粒子の製造方法、導電性ペーストおよび電子部品の製造方法
US11289272B2 (en) Multilayer ceramic electronic component
JPWO2005117041A1 (ja) 電子部品、積層セラミックコンデンサおよびその製造方法
JP2010153485A (ja) 電子部品
JP2007173480A (ja) 積層型電子部品およびその製造方法
JP5293951B2 (ja) 電子部品
JP4182009B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2008053488A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
KR100814206B1 (ko) 공재 입자, 그 제조 방법, 전극 페이스트, 전자 부품의제조 방법
JPWO2005117040A1 (ja) 電子部品、積層セラミックコンデンサおよびその製造方法
JP2007234588A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP4548392B2 (ja) 電子部品の内部電極層形成用合金粉、導電性粒子、導電性ペーストおよびそれを用いた電子部品の製造方法
JP4867948B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2007234330A (ja) 導電体ペーストおよび電子部品
JP4432882B2 (ja) 積層型電子部品およびその製造方法
JP2004203669A (ja) 誘電体磁器組成物、電子部品およびこれらの製造方法
JP2007149780A (ja) 積層型セラミック電子部品およびその製造方法
JP4163637B2 (ja) 電子部品、積層セラミックコンデンサおよびその製造方法
JP2008218974A (ja) 電子部品およびその製造方法
JP2004221304A (ja) 内部電極を持つ電子部品の製造方法
JP2007242599A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2002124433A (ja) 電子部品およびその製造方法
JP2005101547A (ja) 電子部品の製造方法および電子部品
JP2005093993A (ja) 電子部品の製造方法および電子部品

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060210

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060714

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070607

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080312

R150 Certificate of patent or registration of utility model

Ref document number: 4098329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140321

Year of fee payment: 6