JP2010153485A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2010153485A
JP2010153485A JP2008328164A JP2008328164A JP2010153485A JP 2010153485 A JP2010153485 A JP 2010153485A JP 2008328164 A JP2008328164 A JP 2008328164A JP 2008328164 A JP2008328164 A JP 2008328164A JP 2010153485 A JP2010153485 A JP 2010153485A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
electrode
average
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008328164A
Other languages
English (en)
Inventor
Takashi Fukui
Kazutaka Suzuki
隆史 福井
和孝 鈴木
Original Assignee
Tdk Corp
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk Corp, Tdk株式会社 filed Critical Tdk Corp
Priority to JP2008328164A priority Critical patent/JP2010153485A/ja
Publication of JP2010153485A publication Critical patent/JP2010153485A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】 内部電極層を薄層化および多層化した場合であっても、高い静電容量および破壊電圧を得ることができ、しかも、誘電損失(tanδ)を抑制することができる電子部品を提供すること。
【解決手段】 内部電極層と誘電体層とを含む素子本体を有する電子部品であって、前記内部電極層が、少なくともNiおよび貴金属を有し、前記内部電極層の線被覆率が75%以上、前記内部電極層の電極平均厚みが0.5μm以下、前記内部電極層の電極平均長さが3.0μm以上であり、前記貴金属が、前記内部電極層中に、0モル%より多く、10モル%以下含有されることを特徴とする。
【選択図】なし

Description

本発明は、電子部品に係り、さらに詳しくは、電極層の薄層化および多層化を実現し、高い静電容量および破壊電圧を得られ、しかも、誘電損失を抑制できる電子部品に関する。

電子部品の一例としての積層セラミックコンデンサは、誘電体層と内部電極層とが交互に複数配置された積層構造の素子本体を有する。この素子本体の両端部には、一対の外部端子電極が形成してある。この積層セラミックコンデンサは、まず焼成前誘電体層と焼成前内部電極層とを必要枚数だけ交互に複数積層させて焼成前素子本体を製造し、次にこれを焼成した後、焼成後素子本体の両端部に一対の外部端子電極を形成して製造される。

焼成前誘電体層は、セラミックグリーンシートが用いられ、焼成前内部電極層は所定パターンの内部電極ペースト膜や金属薄膜などが用いられる。

セラミックグリーンシートは、シート法や延伸法などで製造することができる。シート法とは、誘電体粉末、バインダ、可塑剤および有機溶剤などを含む誘電体塗料を、ドクターブレード法などを用いてPETなどのキャリアシート上に塗布し、加熱乾燥させて製造する方法である。延伸法とは、誘電体粉末とバインダが溶媒に混合された誘電体懸濁液を押出成形して得られるフィルム状成形体を二軸延伸して製造する方法である。

所定パターンの内部電極ペースト膜は、印刷法により製造される。印刷法とは、Pd、Ag−Pd、Niなどの金属を含む導電材と、バインダおよび有機溶剤などを含む導電性ペーストを、セラミックグリーンシート上に所定パターンで塗布形成する方法である。

このような積層セラミックコンデンサの製造に際しては、焼成前誘電体層と焼成前内部電極層とを同時に焼成することになる。このため、誘電体層と内部電極層との熱収縮挙動を近似させ、デラミネーションやクラックの発生を防止することが要求される。この要求に対し、誘電体層に含まれる誘電体粒子よりも粒径が小さい誘電体粒子を共材粒子として、内部電極ペーストに含ませて、誘電体層と内部電極層との熱収縮挙動を近似させている。

ところで、近年、各種電子機器の小型化により、電子機器の内部に装着される積層セラミックコンデンサの小型化および大容量化が進んでいる。この積層セラミックコンデンサの小型化および大容量化を進めるために、誘電体層および内部電極層をできる限り薄くし(薄層化)、かつできる限り多く積層する(多層化)必要がある。

これを解決するために、たとえば、特許文献1には、Niを主成分とする第1導電性粉末と、Niと貴金属との合金を主成分とする第2導電性粉末と、を含む導電性ペーストが開示されている。そして、この第1導電性粉末と第2導電性粉末との粒径比を特定の範囲とすることで、Ni粒子の粒成長を抑制し、内部電極層が実際に誘電体層を覆う面積比率(電極被覆率)を大きくし、その結果、高い静電容量を取得できることが記載されている。

ところが、電極被覆率が高いにもかかわらず、高い静電容量が得られないばかりか、破壊電圧までもが低下してしまうという問題が生じていた。そのため、高い静電容量を実現するには、被覆率だけでなく、別の観点からのアプローチが必要とされていた。
特開2007−242599号公報

本発明は、このような実状に鑑みてなされ、その目的は、特に内部電極層を薄層化および多層化した場合であっても、高い静電容量および破壊電圧を得ることができ、しかも、誘電損失(tanδ)を抑制することができる電子部品を提供することである。

上記目的を達成するために、本発明に係る電子部品は、
内部電極層と誘電体層とを含む素子本体を有する電子部品であって、
前記内部電極層が、少なくともNiおよび貴金属を有し、
前記内部電極層の線被覆率が75%以上、前記内部電極層の電極平均厚みが0.5μm以下、前記内部電極層の電極平均長さが3.0μm以上であり、
前記貴金属が、前記内部電極層中に、0モル%より多く、10モル%以下含有されることを特徴とする。

通常、焼成された電子部品においては、内部電極層を構成する金属の焼結状態等に起因して、内部電極層が形成されるべき部分に、内部電極層が形成されていない箇所(電極途切れ部)が存在している。

本発明では、電子部品を内部電極層に垂直な面で切断した面において、内部電極層に電極途切れ部が全く存在しないと仮定した場合に、内部電極層が誘電体層を被覆する長さの割合を100%とし、内部電極層が誘電体層を実際に被覆している長さの割合を、線被覆率と定義する。

また、本発明では、素子本体の端部または内部電極層の一方の電極途切れ部から、素子本体の他方の端部または内部電極層の他方の電極途切れ部まで、内部電極層が連続している長さを、電極長さと定義する。そして、電子部品における電極長さの平均値を、平均電極長さと定義する。

また、電子部品における内部電極層の厚み(垂直方向の長さ)の平均値を、平均電極厚みと定義する。

本発明に係る電子部品においては、内部電極層が、少なくともNiおよび貴金属を有しており、かつ、内部電極層の平均電極厚み、平均電極長さおよび線被覆率を上記の範囲としている。このような電極構造を有していることで、本発明に係る電子部品は、高い静電容量および破壊電圧が得られ、しかも、誘電損失を抑制することができる。

特に、平均電極長さを長くすることで、線被覆率が同じであっても、静電容量および破壊電圧をより向上させることができる。

さらには、内部電極層における貴金属の含有量を上記の範囲とすることで、誘電損失を抑制することができる。

好ましくは、前記貴金属が、Ru、Rh、Re、Os、IrおよびPtから選ばれる少なくとも1つである。貴金属として、上記の金属元素を選択することで、上記の効果をさらに高めることができる。

好ましくは、焼成後に前記内部電極層となる電極ペースト膜を形成するために用いられる導電性ペーストが、前記貴金属を有する導電性粉末と、セラミック粒子からなる共材粒子と、を含み、前記共材粒子が、前記導電性粉末100質量%に対して、0質量%より多く、10質量%以下含有される。

内部電極層が、このような導電性ペーストを用いて形成されていることで、上記の効果をさらに高めることができる。

また、本発明において、電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装(SMD)チップ型電子部品が例示される。

本発明に係る電子部品は、Niおよび貴金属を有する内部電極層と、誘電体層と、を含む素子本体を有している。そして、内部電極層の平均電極厚み、平均電極長さ、線被覆率が特定の範囲内にある。このような電極構造を有していることで、高い静電容量および破壊電圧が得られる。また、内部電極層における貴金属の含有量を特定の範囲内とすることで、誘電損失(tanδ)を抑制することができる。

平均電極厚みを上記の範囲とすることで、内部電極層の薄層化および多層化を実現でき、同サイズであっても、電子部品としての静電容量を高めることができる。また、線被覆率は、上述したように、内部電極層が誘電体層を実際に被覆している長さの割合を表している。したがって、線被覆率が高いほど、静電容量に寄与できる内部電極層を確保することができ、その結果、静電容量を高めることができる。

これらに加え、本発明者らは、上述の平均電極長さにも着目し、この平均電極長さが長くなるほど、高い静電容量および破壊電圧が得られることを見いだした。すなわち、線被覆率が同じであっても、平均電極長さが長いほど、高い静電容量および破壊電圧を得ることができる。

さらには、貴金属の種類を特定のものとすることで、平均電極長さを長くすることができる。また、内部電極層を形成するために用いられる導電性ペーストとして、上述したペーストを用いることで、デラミネーションを防止しつつ、上述の効果をさらに高めることができる。

以下、本発明を図面に示す実施形態に基づき説明する。ここにおいて、
図1は、本発明の一実施形態に係る積層セラミックコンデンサの概略断面図、
図2は、本発明の線被覆率、平均電極長さおよび平均電極厚みを説明するために、図1の積層セラミックコンデンサの中央付近IIを拡大した断面模式図である。

まず、本発明に係る電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。

積層セラミックコンデンサ2
図1に示すように、本実施形態に係る積層セラミックコンデンサ2は、コンデンサ素子4と、第1端子電極6と第2端子電極8とを有する。コンデンサ素子4は、誘電体層10と、内部電極層12とを有し、誘電体層10の間に、これらの内部電極層12が交互に積層してある。交互に積層される一方の内部電極層12は、コンデンサ素子4の第1端部4aの外側に形成してある第1端子電極6の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層12は、コンデンサ素子4の第2端部4bの外側に形成してある第2端子電極8の内側に対して電気的に接続してある。

誘電体層10の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび/またはチタン酸バリウムなどのペロブスカイト型結晶構造を有する誘電体材料で構成される。この誘電体層10は、好ましくは、還元雰囲気焼成が可能な誘電体材料で構成してある。

また、本実施形態においては、各誘電体層10の厚みは、好ましくは4μm以下、より好ましくは2μm以下に薄層化されている。

内部電極層12を構成する導電材としては、Niと貴金属とを有していれば、特に制限されないが、Niと貴金属との合金を含むことが好ましい。

図1に示すように、内部電極層12は、誘電体層10を挟み込むように存在している。しかしながら、焼成後の内部電極層12を拡大すると、通常、図2に示すように、内部電極が形成されるべき箇所に、内部電極が形成されていない部分(電極途切れ部)が存在する。この電極途切れ部20は、焼成時において、導電性粉末粒子(主にNi)が粒成長により球状化した結果、隣接していた導電性粉末粒子との間隔が開き、導電性金属が存在しなくなった領域である。

本実施形態では、コンデンサ2を内部電極層12に垂直な面で切断した面において、内部電極層12に電極途切れ部が存在しないと仮定した場合に、内部電極層が誘電体層を被覆する長さの割合を100%とし、内部電極層が誘電体層を実際に被覆している長さの割合を線被覆率と定義する。

図2を用いて、具体的に説明すると、図2において、内部電極層12a〜12dの長さをL0とする。ここで、内部電極層12aは、長さがL1、L2、L3の電極部と、2つの電極途切れ部20と、から構成される。同様に、内部電極層12bは、長さL4、L5の電極部と、1つの電極途切れ部20と、から構成される。内部電極層12cおよび12dも同様である。この場合、線被覆率は、下記の数1で表される。

なお、線被覆率が100%のときは、各内部電極層が、それぞれ1本の直線として存在することになる。

本発明に係る電子部品においては、線被覆率が75%以上である。線被覆率を上記の範囲とすることで、高い静電容量および破壊電圧を実現することができる。

また、本実施形態では、コンデンサ2を内部電極層12に垂直な面で切断した面において、一方の電極途切れ部から他方の電極途切れ部まで連続している電極部の長さを、電極長さと定義し、その平均値を平均電極長さと定義する。

図2を用いて具体的に説明すると、図2において、両端が図2に現れている電極部の長さのみを測定し、その平均値を算出し、平均電極長さとする。ここでは、L2、L7、L10、L11の平均値を算出する。すなわち、平均電極長さ=(L2+L7+L10+L11)/4である。

なお、L1、L3〜L6、L8、L9、L12の長さを持つ電極部は、その一端が、図2中に現れていない。そのため、これらの電極部の実際の電極長さは不明である。したがって、これらは、平均電極長さを算出する際には除かれる。

本発明に係る電子部品においては、平均電極長さが、3.0μm以上である。平均電極長さを上記の範囲とすることで、高い静電容量および破壊電圧を実現することができる。特に、線被覆率が同じであっても、平均電極長さを長くすることで、より高い静電容量および破壊電圧を実現することができる。この理由は明らかではないが、内部電極層間に存在する誘電体層10に引張応力が作用することで、比誘電率が高まることなどが考えられる。

さらに、本実施形態では、内部電極層および誘電体層の積層(垂直)方向における、内部電極層の長さを、電極厚みと定義し、その平均値を平均電極厚みと定義する。図2においては、内部電極層12a〜12dの電極厚みはT0である。したがって、平均電極厚みはT0となる。

本発明に係る電子部品においては、平均電極厚みが、0.5μm以下である。平均電極厚みを上記の範囲とすることで、薄層化を実現することができ、その結果、同じ寸法であっても、高い静電容量を取得することができる。

図1において、端子電極6および8の材質は特に限定されないが、通常、銅や銅合金、ニッケルやニッケル合金などが用いられ、また、銀や銀とパラジウムの合金なども使用することができる。端子電極6および8の厚みも特に限定されないが、通常10〜50μm程度である。

積層セラミックコンデンサ2の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ2が直方体形状の場合は、通常、縦(0.4〜5.6mm、好ましくは0.4〜3.2mm)×横(0.2〜5.0mm、好ましくは0.2〜1.6mm)×厚み(0.1〜1.9mm、好ましくは0.1〜1.6mm)程度である。

次に、本実施形態に係る積層セラミックコンデンサ2の製造方法の一例を説明する。本実施形態の積層セラミックコンデンサ2としては、従来の積層セラミックコンデンサと同様に、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、端子電極を印刷または塗布して焼成することにより製造される。以下、製造方法について具体的に説明する。

まず、焼成後に図1に示す誘電体層10を構成することになるセラミックグリーンシートを形成するために、誘電体層用ペーストを準備する。

誘電体層用ペーストは、通常、誘電体材料の原料と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。

誘電体材料の原料としては、上述したチタン酸バリウムなどの複合酸化物や酸化物に加え、焼成により上記の複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択して用いればよく、混合して用いてもよい。誘電体材料の原料は、通常、平均粒子径が1μm以下、好ましくは0.5μm以下の粉末として用いられる。なお、きわめて薄いグリーンシートを形成するためには、グリーンシート厚みよりも細かい粉末を使用することが望ましい。

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いられるバインダとしては、特に限定されず、エチルセルロース、ポリビニルブチラール、アクリル樹脂などの通常の各種バインダが例示される。

また、有機ビヒクルに用いられる有機溶剤も特に限定されず、テルピネオール、ブチルカルビトール、アセトン、トルエンなどの有機溶剤が用いられる。また、水系ペーストにおけるビヒクルは、水に水溶性バインダを溶解させたものである。水溶性バインダとしては特に限定されず、ポリビニルアルコール、メチルセルロース、ヒドロキシエチルセルロース、水溶性アクリル樹脂、エマルジョンなどが用いられる。誘電体ペースト中の各成分の含有量は特に限定されず、通常の含有量、たとえばバインダは1〜5重量%程度、溶剤(または水)は10〜50重量%程度とすればよい。

次に、焼成後に図1に示す内部電極層12を構成することになる電極ペースト膜を形成するための導電性ペーストを準備する。

本実施形態では、内部電極層12を形成するために用いる導電性ペーストは、導電性粉末と、セラミック粒子からなる共材粒子と、有機ビヒクルと、を混練して調製される。

導電性粉末には、少なくともNiおよび貴金属が含まれる。導電性ペーストに貴金属が含まれることで、焼成時においてNiの粒成長を抑制し、焼結後の内部電極層の途切れを防止できる。この導電性粉末は、Ni粉末と貴金属粉末との混合粉末でもよいが、Niと貴金属との合金粉末であることが好ましい。また、Niを主成分とするNi合金と貴金属との合金粉末であってもよいし、Ni合金粉末と貴金属粉末との混合粉末であってもよい。

Ni合金としては、Mn、Cr、CoおよびAlから選択される少なくとも1種の元素とNiとの合金が好ましく、Ni合金中のNi含有量は95重量%以上であることが好ましい。なお、NiまたはNi合金中には、P、Fe、Mgなどの各種微量成分が0.1重量%程度以下含まれていてもよい。

導電性粉末における貴金属の含有割合は、0モル%より大きく、10モル%以下、好ましくは0.1〜5モル%である。貴金属が含まれていない場合には、焼成時において、Ni粒子が粒成長により球状化し、焼成後の内部電極層における電極途切れの原因となる。その結果、平均電極厚み、平均電極長さおよび線被覆率が本発明の範囲内にある電子部品が得られない傾向にある。逆に、貴金属の含有割合が多すぎると、誘電損失が悪化する傾向にある。

貴金属は、Ru、Rh、Re、Pt、IrおよびOsから選ばれる少なくとも1種の元素を主成分とする金属であることが好ましい。より好ましくは、ReおよびIrであり、特に好ましくはReである。

このような導電性粉末の形状に特に制限はないが、球状のものを用いることが好ましい。また、導電性粉末の平均粒子径は、好ましくは0.05〜0.4μmであり、その粒度分布のピークは単一で、かつシャープであることが好ましい。平均粒子径が小さすぎると、焼結温度が下がりすぎ、コンデンサとしての特性を満足しない傾向にある。逆に、平均粒子径が大きすぎると、電極の薄層化が困難となり、静電容量が減少してしまう傾向にある。

また、導電性粉末は、導電性ペースト全体に対して、好ましくは20〜60重量部で含まれる。

共材粒子は、セラミック粒子であれば、特に制限されないが、ペロブスカイト型結晶構造を有するセラミック粒子であることが好ましく、誘電体層用ペーストに含まれる誘電体材料の原料と同様の組成を有するセラミック粒子であることがより好ましい。共材粒子が導電性ペーストに含まれることにより、共材粒子が、導電性粒子の周囲に介在し、焼成段階における導電性粉末粒子(特にNi粒子)の粒成長を抑制する。

共材粒子の含有量は、導電性粉末100質量%に対して、好ましくは0質量%より多く、10質量%以下、より好ましくは0質量%より多く、5質量%以下、さらに好ましくは0質量%より多く、4質量%以下である。

共材粒子が含まれていない場合には、焼結体にデラミネーションが発生する傾向にある。逆に、共材粒子の含有量が多すぎると、電極ペースト膜におけるNiの充填性が悪くなるため、平均電極長さが短くなってしまい、その結果、静電容量が小さくなってしまう。また、電極ペースト膜におけるNiの粗密差が大きくなるため、電極厚みのバラツキが大きくなってしまい、その結果、破壊電圧も低下する傾向にある。なお、共材粒子が導電性ペースト中に微量含まれていれば、本発明の効果を得ることができるため、共材粒子の含有量はできる限り少ない方が好ましい。

また、共材粒子の平均粒径についても、特に制限はないが、導電性粉末の平均粒径よりも小さいことが好ましく、具体的には、0.01〜0.1μmが好ましい。

有機ビヒクルとしては、上記した誘電体層用ペーストと同様のものを使用すればよい。また、グリーンシートとの接着性を改善する目的で可塑剤または粘着剤をさらに含んでいてもよいし、導電体粒子および共材の分散性の向上とペーストの安定性を改善する目的で分散剤をさらに含んでいてもよい。

導電性ペーストは、上記各成分を、ボールミルや3本ロールミルなどで混合し、スラリー化することにより作製することができる。

次に、上記にて作製した誘電体層用ペーストを用いて、ダイコート法、ドクターブレード法などにより、支持体としてのキャリアシート上に、グリーンシートを形成する。グリーンシートの厚みは、2μm以下とすることが好ましい。グリーンシートをこのような厚みで形成することにより、焼成後の誘電体層10の厚みを、所望の厚みとすることができる。

次に、上記にて作製した導電性ペーストを用いて、印刷法などの厚膜形成方法により、好ましくは0.8μm以下、より好ましくは0.5μm以下の厚みで、グリーンシートの表面に電極ペースト膜を形成する。上記の導電性ペーストを用いて電極ペースト膜を形成することにより、焼成後の内部電極層12の厚みを、好ましくは0.5μm以下、より好ましくは0.4μm以下と薄層化することができる。

次に、内部電極ペースト膜が形成されたグリーンシートを、内部電極ペースト膜が形成されていないグリーンシート(外層用グリーンシート)の上に積層し、その前または後に、キャリアシートを剥離する。そして、この作業を繰り返し、内部電極ペースト膜が形成されたグリーンシートを所望の積層数まで複数積層する。そして、最後に外層用グリーンシートを積層して、焼成前の積層体を得る。この積層体を所定サイズに切断し、グリーンチップを得て、脱バインダ処理を施す。

具体的な脱バインダ処理条件としては、保持温度:200〜700℃、保持時間:0.5〜20時間、雰囲気:大気中または加湿したNとHとの混合ガスとすることが好ましい。

次いで、脱バインダ処理を行ったグリーンチップについて、焼成および熱処理を施す。

焼成は、保持温度:1050〜1350℃、保持時間:0.5〜8時間、雰囲気ガス:加湿したNとHとの混合ガス等の条件とすることが好ましい。

ただし、焼成時の雰囲気中の酸素分圧は、10−2Pa以下とすることが好ましい。前記範囲を超えると、内部電極層が酸化する傾向にあり、また、酸素分圧があまり低すぎると、内部電極層の電極材料が異常焼結を起こし、途切れてしまう傾向にある。

このような焼成を行った後の熱処理(アニール)は、保持温度または最高温度を、好ましくは900℃以上として行うことが好ましい。熱処理時の保持温度または最高温度が、前記範囲未満では誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲をこえると内部電極のNiが酸化し、容量が低下するだけでなく、誘電体素地と反応してしまい、寿命も短くなる傾向にある。熱処理の際の酸素分圧は、焼成時の還元雰囲気よりも高い酸素分圧であり、好ましくは10−3Pa〜1Paである。前記範囲未満では、誘電体層10の再酸化が困難であり、前記範囲をこえると内部電極層12が酸化する傾向にある。

そして、そのほかの熱処理条件としては、保持時間:0〜6時間、雰囲気用ガス:加湿したNガス等とすることが好ましい。

また、脱バインダ処理、焼成および熱処理は、それぞれを連続して行っても、独立に行ってもよい。

このようにして得られた焼結体(素子本体4)には、例えばバレル研磨、サンドブラスト等にて端面研磨を施し、端子電極用ペーストを焼きつけて端子電極6,8が形成される。端子電極用ペーストの焼成条件は、例えば、加湿したNとHとの混合ガス中で600〜800℃にて10分間〜1時間程度とすることが好ましい。そして、必要に応じ、端子電極6,8上にめっき等を行うことによりパッド層を形成する。なお、端子電極用ペーストは、上記した導電性ペーストと同様にして調製すればよい。

このようにして製造された本発明の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。

たとえば、上述した実施形態では、本発明に係る電子部品として積層セラミックコンデンサを例示したが、本発明に係る電子部品としては積層セラミックコンデンサに限らず、誘電体層を有する電子部品であれば何でもよい。

以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。

実施例1〜6、比較例1
導電性ペーストの作製
まず、平均粒径0.1μmのNiと表1に示す貴金属との合金粉末100質量%に対して、共材粒子(セラミック粒子)として、平均粒径0.03μmのBaTiO粉末を4質量%加え、さらに、有機ビヒクル(バインダ樹脂としてエチルセルロース樹脂4.5質量%をターピネオール228質量%に溶解したもの)を加え、3本ロールにより混練し、スラリー化して、内部電極形成用の導電性ペーストを得た。合金粉末全体を100モル%とすると、貴金属は5モル%含有されていた。焼成後には、合金粉末が内部電極層を構成するため、焼成後の内部電極層全体を100モル%とすると、貴金属は5モル%含有されることになる。

なお、Niと貴金属との合金粉末は、以下のようにして作製した。まず、Niと貴金属とが表1に示す組成となるように作製されたスパッタリングターゲットを用いて、スパッタリング法により、Niと貴金属との合金薄膜を得た。次に、得られた合金薄膜を、乳鉢で粗粉砕した後、ボールミルで微粉砕した。これを回収した後、分級して、平均粒径が0.1μmの合金粉末(導電性粉末)を作製した。

また、比較例1では、Niと貴金属との合金粉末ではなく、Ni粉末を用いて、導電性ペーストを作製した。

誘電体層用ペーストの作製
BaTiOを主成分とする誘電体材料と、有機ビヒクルとを、ボールミルで混合し、誘電体層用ペーストを得た。有機ビヒクルは、誘電体材料100質量%に対して、バインダとしてポリビニルブチラール:6質量%、可塑剤としてフタル酸ビス(2エチルヘキシル)(DOP):3質量%、酢酸エチル:55質量%、トルエン:10質量%、剥離剤としてパラフィン:0.5質量%の配合とした。

グリーンシートの形成
まず、上記の誘電体層用ペーストを用いて、PETフィルム上に、ワイヤーバーコーターを用いて、乾燥後の厚みが0.5μmとなるようにグリーンシートを形成した。

電極ペースト膜の形成
上記で作製した導電性ペーストを用いて、スクリーン印刷により、グリーンシートの表面に、乾燥後の厚みが0.5μmとなるように所定パターンの電極ペースト膜を形成した。

最終積層体(焼成前素子本体)の形成
次に、電極ペースト膜およびグリーンシートを次々に積層し、最終的に、50層の電極ペースト膜が積層された最終積層体を得た。

焼結体の作製
次いで、最終積層体を所定サイズに切断してグリーンチップを得て、脱バインダ処理、焼成およびアニール(熱処理)を行って、チップ形状の焼結体を作製した。

脱バインダは、保持温度:200〜400℃、保持時間:0.5〜20時間、雰囲気ガス:加湿したNとHの混合ガス、の条件で行った。

焼成は、保持温度:1000〜1300℃、保持時間:0.5〜8時間、雰囲気ガス:加湿したNとHの混合ガス、酸素分圧:10−7Pa、の条件で行った。

アニール(再酸化)は、保持温度:1050℃、保持時間:2時間、雰囲気ガス:加湿したNガス、酸素分圧:10−1Pa、の条件で行った。なお、雰囲気ガスの加湿には、ウェッターを用い、水温を0〜75℃とした。

次いで、チップ形状の焼結体の端面をサンドブラストにて研磨したのち、端子電極用ペーストを端面に転写し、加湿したN+H雰囲気中において、800℃にて10分間焼成して端子電極を形成し、図1に示す構成の積層セラミックコンデンサの試料を得た。

このようにして得られた各試料のサイズは、2.0mm×1.2mm×0.4mmであり、内部電極層に挟まれた誘電体層の数は50、その平均厚さは0.5μmであった。

得られたコンデンサ試料について、焼成後の内部電極層の平均電極厚み、平均電極長さおよび線被覆率を、以下の方法により、それぞれ測定した。

平均電極厚み
まず、得られたコンデンサ試料を内部電極に垂直な面で切断し、その切断面を研磨し、その研磨面の複数箇所を金属顕微鏡で観察した。次に、金属顕微鏡で観察した画像についてデジタル処理を行うことにより焼結後の各内部電極層の厚みを求め、その平均値を算出し、これを平均電極厚みとした。結果を表1に示す。

平均電極長さ
平均電極長さは、上記の研磨面において、ある電極途切れ部から、もう一方の電極途切れ部までの長さを測定し、その平均値を算出して求めた。結果を表1に示す。

線被覆率
線被覆率は、上記の研磨面において、内部電極層に電極途切れ部が全く無いとして仮定した場合に、内部電極層が誘電体層を被覆する長さの割合を100%とし、内部電極層が誘電体層を実際に被覆している長さの割合を計算することにより求めた。

なお、平均電極長さおよび線被覆率は、視野69μm×69μmについて測定したレーザー顕微鏡写真20枚を使用して求めた。また、平均電極長さは、上記の視野内に観察した内部電極の両端が存在するものについてのみ測定した。結果を表1に示す。

さらに、各試料について電気特性(静電容量、誘電損失、破壊電圧)を、次のようにして評価した。

静電容量
静電容量C(単位はμF)は、コンデンサ試料に対し、基準温度25℃でデジタルLCRメータ(YHP社製4274A)にて、周波数1kHz,入力信号レベル(測定電圧)0.5Vrmsの条件下で測定した。また、この静電容量の測定は、50個のコンデンサ試料について行い、その平均値を静電容量とした。静電容量Cは、好ましくは4.0μF以上を良好とした。結果を表1に示す。

誘電損失(tanδ)
誘電損失tanδは、コンデンサ試料に対し、基準温度25℃でデジタルLCRメータ(YHP社製4274A)にて、周波数1kHz,入力信号レベル(測定電圧)0.5Vrmsの条件下で測定した。また、この誘電損失の測定は、50個のコンデンサ試料について行い、その平均値を誘電損失とした。誘電損失tanδは、好ましくは0.1未満を良好とした。結果を表1に示す。

破壊電圧
コンデンサ試料に対し、温度25℃において、直流電圧を10V/sの条件で印加し、2mAの電流が流れた時の誘電体層厚みに対する電圧値(単位:V)を破壊電圧とした。破壊電圧を測定することにより、コンデンサ試料の耐圧を評価した。また、この破壊電圧の測定は、50個のコンデンサ試料について行い、その平均値を破壊電圧とした。破壊電圧は、好ましくは80V以上とした。結果を表1に示す。

実施例7〜9、比較例2、3
導電性粉末中のReの含有量を表1に示す量に変更した以外は、実施例1と同様にして、導電性ペーストを調製し、これを用いてコンデンサ試料を作製し、特性評価を行った。結果を表1に示す。

実施例10〜12、比較例4〜6
導電性粉末100質量部に対する共材粒子の含有量を表1に示す量に変更した以外は、実施例9と同様にして、導電性ペーストを調製し、これを用いてコンデンサ試料を作製し、特性評価を行った。結果を表1に示す。結果を表1に示す。

表1より、導電性粉末に貴金属が含有されない場合(比較例1)に比べて、導電性粉末に貴金属が含有されている場合(実施例1〜6)には、貴金属がNiの粒成長を抑制するため、線被覆率、平均電極長さ、平均電極厚みを本発明の範囲内とすることができる。その結果、高い静電容量および破壊電圧が得られ、しかも、誘電損失が抑制されていることが確認できる。中でも、貴金属がReおよびIrである場合に、良好な結果が得られていることが分かる。

導電性粉末(焼成後の内部電極層)における、貴金属(Re)の含有量が多すぎる場合(比較例2および3)には、線被覆率、平均電極長さおよび平均電極厚みは、本発明の範囲内であるものの、誘電損失が悪化する傾向にあることが確認できる。

導電性ペーストに共材粒子(セラミック粒子)が含有されていない場合(比較例4)には、焼結体にデラミネーションが発生してしまい、特性が測定できなかった。

また、導電性粉末に対して、共材粒子(セラミック粒子)の含有量が多すぎる場合(比較例5および6)には、線被覆率は、実施例12(共材粒子の含有量が本発明の好ましい範囲内)と同じとなるものの、電極ペースト膜におけるNiの充填性が悪くなるため、平均電極長さが短くなり、さらには平均電極厚みが大きくなってしまう。その結果、静電容量が低下し、破壊電圧も低下していることが確認できる。すなわち、線被覆率が同じであっても、平均電極長さが短くなる、あるいは平均電極厚みが大きくなると、静電容量および破壊電圧が低下してしまうことが確認できる。

図1は、本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。 図2は、本発明の線被覆率、平均電極長さおよび平均電極厚みを説明するために、図1の積層セラミックコンデンサの中央付近IIを拡大した断面模式図である。

符号の説明

2… 積層セラミックコンデンサ
4… コンデンサ素体
4a… 第1端部
4b… 第2端部
6,8… 端子電極
10… 誘電体層
12、12a〜12d… 内部電極層
20… 電極途切れ部

Claims (3)

  1. 内部電極層と誘電体層とを含む素子本体を有する電子部品であって、
    前記内部電極層が、少なくともNiおよび貴金属を有し、
    前記内部電極層の線被覆率が75%以上、前記内部電極層の電極平均厚みが0.5μm以下、前記内部電極層の電極平均長さが3.0μm以上であり、
    前記貴金属が、前記内部電極層中に、0モル%より多く、10モル%以下含有されることを特徴とする電子部品。
  2. 前記貴金属が、Ru、Rh、Re、Os、IrおよびPtから選ばれる少なくとも1つである請求項1に記載の電子部品。
  3. 焼成後に前記内部電極層となる電極ペースト膜を形成するために用いられる導電性ペーストが、前記貴金属を有する導電性粉末と、セラミック粒子からなる共材粒子と、を含み、
    前記共材粒子が、前記導電性粉末100質量%に対して、0質量%より多く、10質量%以下含有される請求項1または2に記載の電子部品。
JP2008328164A 2008-12-24 2008-12-24 電子部品 Withdrawn JP2010153485A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008328164A JP2010153485A (ja) 2008-12-24 2008-12-24 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008328164A JP2010153485A (ja) 2008-12-24 2008-12-24 電子部品

Publications (1)

Publication Number Publication Date
JP2010153485A true JP2010153485A (ja) 2010-07-08

Family

ID=42572283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008328164A Withdrawn JP2010153485A (ja) 2008-12-24 2008-12-24 電子部品

Country Status (1)

Country Link
JP (1) JP2010153485A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191163A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサ及びその製造方法
CN102969154A (zh) * 2011-08-31 2013-03-13 三星电机株式会社 陶瓷电子部件及其制造方法
KR20130058430A (ko) * 2011-11-25 2013-06-04 삼성전기주식회사 적층 세라믹 전자부품
JP2013229555A (ja) * 2012-04-26 2013-11-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2013236084A (ja) * 2012-05-08 2013-11-21 Samsung Electro-Mechanics Co Ltd 積層セラミック部品
JP2013254954A (ja) * 2012-06-05 2013-12-19 Samsung Electro-Mechanics Co Ltd 積層セラミック部品
JP2014036219A (ja) * 2012-08-08 2014-02-24 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014082435A (ja) * 2012-10-12 2014-05-08 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014112730A (ja) * 2011-01-12 2014-06-19 Murata Mfg Co Ltd 積層セラミックコンデンサ
CN104112588A (zh) * 2013-04-18 2014-10-22 三星电机株式会社 多层陶瓷电子元件及其制造方法以及用于安装的板
CN104299783A (zh) * 2013-07-17 2015-01-21 三星电机株式会社 多层陶瓷电容器、其制造方法及制造具有其的板的方法
JP2016143709A (ja) * 2015-01-30 2016-08-08 太陽誘電株式会社 積層コンデンサ
KR20180037151A (ko) * 2018-03-22 2018-04-11 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112730A (ja) * 2011-01-12 2014-06-19 Murata Mfg Co Ltd 積層セラミックコンデンサ
US9355781B2 (en) 2011-01-12 2016-05-31 Murata Manufacturing Co., Ltd. Laminated ceramic capacitor
JP2012191163A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサ及びその製造方法
US8824119B2 (en) 2011-03-09 2014-09-02 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor having increased overlapping area between inner electrodes and method of manufacturing same
US10629376B2 (en) 2011-03-09 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor having side members
CN102969154A (zh) * 2011-08-31 2013-03-13 三星电机株式会社 陶瓷电子部件及其制造方法
JP2013055314A (ja) * 2011-08-31 2013-03-21 Samsung Electro-Mechanics Co Ltd セラミック電子部品及びその製造方法
KR101843190B1 (ko) * 2011-08-31 2018-03-28 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
KR101882998B1 (ko) * 2011-11-25 2018-07-30 삼성전기주식회사 적층 세라믹 전자부품
JP2013115422A (ja) * 2011-11-25 2013-06-10 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
KR20130058430A (ko) * 2011-11-25 2013-06-04 삼성전기주식회사 적층 세라믹 전자부품
JP2017195394A (ja) * 2012-04-26 2017-10-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及びその製造方法
JP2013229555A (ja) * 2012-04-26 2013-11-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2013236084A (ja) * 2012-05-08 2013-11-21 Samsung Electro-Mechanics Co Ltd 積層セラミック部品
JP2013254954A (ja) * 2012-06-05 2013-12-19 Samsung Electro-Mechanics Co Ltd 積層セラミック部品
US9183987B2 (en) 2012-06-05 2015-11-10 Samsung Electro-Mechanics Co., Ltd. Multilayered ceramic component
JP2017152729A (ja) * 2012-08-08 2017-08-31 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及びその製造方法
JP2014036219A (ja) * 2012-08-08 2014-02-24 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014082435A (ja) * 2012-10-12 2014-05-08 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
CN104112588A (zh) * 2013-04-18 2014-10-22 三星电机株式会社 多层陶瓷电子元件及其制造方法以及用于安装的板
CN104299783A (zh) * 2013-07-17 2015-01-21 三星电机株式会社 多层陶瓷电容器、其制造方法及制造具有其的板的方法
JP2016143709A (ja) * 2015-01-30 2016-08-08 太陽誘電株式会社 積層コンデンサ
KR20180037151A (ko) * 2018-03-22 2018-04-11 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
KR101973450B1 (ko) * 2018-03-22 2019-04-29 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법

Similar Documents

Publication Publication Date Title
JP6766996B2 (ja) 積層セラミック電子部品及びその製造方法
JP6632808B2 (ja) 積層セラミックコンデンサ
JP4299833B2 (ja) 電極段差吸収用印刷ペーストおよび電子部品の製造方法
JP4407299B2 (ja) 積層セラミックコンデンサ
JP3767362B2 (ja) 積層型セラミック電子部品の製造方法
KR100706687B1 (ko) 적층 세라믹 콘덴서
US6785121B2 (en) Multilayer ceramic capacitor and production method thereof
KR100988880B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US7518848B2 (en) Electronic device and the production method
KR100731867B1 (ko) 유전체 자기 조성물 및 전자 부품
EP1536438B1 (en) Multilayer ceramic capacitor
JP4858248B2 (ja) 誘電体磁器組成物および電子部品
KR100800220B1 (ko) 적층형 세라믹 전자 부품의 제조 방법
JP6525669B2 (ja) 積層セラミック電子部品
KR100673879B1 (ko) 전자 부품, 유전체 자기 조성물 및 그 제조 방법
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP6578703B2 (ja) 積層セラミック電子部品
US8075949B2 (en) Method of production of a conductive particle, conductive paste, and method of production of electronic device
KR100720795B1 (ko) 그린 시트용 도료와 그 제조방법, 그린 시트와 그제조방법, 전자부품 및 그 제조방법
JP4073416B2 (ja) 積層セラミックコンデンサ
JP5825322B2 (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
JP5967193B2 (ja) 導電性ペーストおよび積層セラミック電子部品の製造方法
KR101862396B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP4821357B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
CN108257779B (zh) 层叠陶瓷电子部件

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120306