CN104299783A - 多层陶瓷电容器、其制造方法及制造具有其的板的方法 - Google Patents

多层陶瓷电容器、其制造方法及制造具有其的板的方法 Download PDF

Info

Publication number
CN104299783A
CN104299783A CN201310559654.3A CN201310559654A CN104299783A CN 104299783 A CN104299783 A CN 104299783A CN 201310559654 A CN201310559654 A CN 201310559654A CN 104299783 A CN104299783 A CN 104299783A
Authority
CN
China
Prior art keywords
electrode
coating
ceramic main
multilayer ceramic
ceramic capacitor
Prior art date
Application number
CN201310559654.3A
Other languages
English (en)
Other versions
CN104299783B (zh
Inventor
蔡恩赫
郑镇万
李炳华
李镇宇
金奎利
Original Assignee
三星电机株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR10-2013-0084170 priority Critical
Priority to KR1020130084170A priority patent/KR101434107B1/ko
Application filed by 三星电机株式会社 filed Critical 三星电机株式会社
Publication of CN104299783A publication Critical patent/CN104299783A/zh
Application granted granted Critical
Publication of CN104299783B publication Critical patent/CN104299783B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

本发明提供了一种将嵌入在板中的多层陶瓷电容器、其制造方法及制造具有其的板的方法,所述多层陶瓷电容器包括:陶瓷主体;第一内部电极和第二内部电极,通过陶瓷主体的端表面交替地暴露;第一外部电极和第二外部电极,形成在陶瓷主体的端表面上;第一镀层和第二镀层,包封第一外部电极和第二外部电极,其中,当从第一或第二镀层的一端到其另一端的距离为“A”,从在距离第一或第二镀层的一端1/2×A的位置自第一或第二镀层的表面向陶瓷主体的内侧垂直地隔开3μm的点沿着陶瓷主体的长度方向画出的虚线与第一或第二镀层的表面交叉的点之间的距离为“B”时,B/A≥0.6。

Description

多层陶瓷电容器、其制造方法及制造具有其的板的方法
[0001] 本申请要求于2013年7月17日提交到韩国知识产权局的第10-2013-0084170号 韩国专利申请的权益,该申请的公开内容通过引用被包含于此。
技术领域
[0002] 本发明涉及一种将嵌入在板中的多层陶瓷电容器、一种制造所述多层陶瓷电容器 的方法以及一种制造具有嵌入在其中的多层陶瓷电容器的板的方法。
背景技术
[0003] 多层陶瓷电容器(MLCC) (S卩,多层芯片电子组件)是安装在包括诸如液晶显示器 (IXD)、等离子体显示面板(PDP)等的显示装置、计算机、个人数字助理(PDA)、蜂窝电话等 的各种电子产品的印刷电路板上的芯片型电容器,从而进行充电和放电。
[0004] 多层陶瓷电容器(MLCC)由于其诸如小尺寸、高电容、便于安装等优点而可以用作 各种电子装置的组件。
[0005] 近来,随着诸如智能电话、平板电脑(PC)等的便携式智能装置的性能已经有所改 善,用于计算的应用处理器(AP)的驱动速度已经有所提高。如上所述,当AP的驱动速度提 高时,应当将高频电流快速地供应到AP。
[0006] 多层陶瓷电容器用于向AP供应电流。因此,如上所述,为了快速地供应高频电流, 应当使用具有低等效串联电感(ESL)的多层陶瓷电容器,或者应当将多层陶瓷电容器嵌入 在板中,以最大化地减小多层陶瓷电容器和AP之间的距离。
[0007] 在使用低ESL多层陶瓷电容器的前一情况下,会出现结构问题。因此,近来,已经 积极地对多层陶瓷电容器嵌入在板中的后一情况进行了研究。
[0008] 在将嵌入在板中的多层陶瓷电容器中,主要由铜(Cu)形成的金属层形成在外部电 极的表面上。
[0009] 在将多层陶瓷电容器嵌入在板中之后,通过利用激光束的通孔工艺和用铜填充通 孔的镀覆工艺,金属层用于将板上的电路电连接到多层陶瓷电容器。
[0010] 在将多层陶瓷电容器嵌入在板中之后,通过利用激光束穿透树脂层来形成通孔, 从而暴露多层陶瓷电容器的外部电极,并通过镀覆工艺用铜填充通孔,从而将外部布线和 多层陶瓷电容器的外部电极彼此电连接。
[0011] 在这种情况下,由于外部电极中的玻璃成分,所以激光束在穿过多层陶瓷电容器 的镀层的同时会被吸收,从而对陶瓷主体造成直接损坏。因此,镀层应当厚,并且外部电极 应当具有均匀的厚度和平坦的表面。
[0012] 当外部电极的厚度不均匀且外部电极的表面不平坦时,在镀层的表面上会产生激 光束的漫反射,从而对镀层周围的树脂部分造成损坏。因此,在执行镀覆工艺时,通孔的内 部会被不均匀地镀覆,从而在通孔电极中引起裂化等。
[0013] 同时,当在附着并压制构建的膜之后在芯片和环氧树脂层之间产生空间时,会产 生分层。因此,重要的是,将构建的膜紧密地结合到芯片。
[0014] 另外,多层陶瓷电容器的陶瓷主体和外部电极可以在它们二者之间具有由外部电 极的厚度产生的台阶。在这种情况下,当台阶过大时,多层陶瓷电容器和构建的膜之间的空 间增大,从而分层的可能性增加。
[0015] 因此,为了减少分层,使外部电极的厚度或镀层的厚度减小。在这种情况下,陶瓷 主体在激光处理期间可能受损,因此,在减小外部电极的厚度或镀层的厚度方面存在局限 性。
[0016] 因此,为了减少由于外部电极和陶瓷主体之间的台阶导致的分层,可以逐渐地减 小外部电极的厚度,从而在外部电极的末端部分不形成陡峭的台阶。
[0017] 将嵌入在板中的多层陶瓷电容器比将不嵌入在板中但安装在其上的多层陶瓷电 容器薄。在将嵌入在板中的多层陶瓷电容器的情况下,当陶瓷主体的厚度过薄时,糊被薄薄 地涂覆到内部电极的暴露表面,从而形成外部电极。因此,由于镀液的渗透,所以高温可靠 性会劣化。
[0018] 另外,当增大外部电极的粘度以增加内部电极的暴露表面的厚度时,带表面(band surface)可以在厚度方面增大,从而带表面的平坦度降低并且末端部分的角度增大,从而 导致通孔电极中的上述裂化或分层。
[0019] 下面的专利文献1包括陶瓷主体、外部电极和镀层,并且未具体限定相对于镀层 的平坦度的数值。
[0020] [相关技术文献]
[0021] (专利文献1)第10-2011-0122008号韩国专利公布公开
发明内容
[0022] 本发明的一方面提供了一种将嵌入在板中的多层陶瓷电容器,所述多层陶瓷电容 器能够防止在利用激光束处理通孔时对陶瓷主体造成损坏,并且能够防止板和嵌入在板中 的多层陶瓷电容器之间的分层。
[0023] 根据本发明的一方面,提供了一种将嵌入在板中的多层陶瓷电容器,所述多层陶 瓷电容器包括:陶瓷主体,具有层叠在其中的多个介电层;多个第一内部电极和第二内部 电极,通过陶瓷主体的两个端表面交替地暴露,各个介电层布置在第一内部电极和第二内 部电极之间;第一外部电极和第二外部电极,分别形成在陶瓷主体的两个端表面上且分别 电连接到第一内部电极和第二内部电极;以及第一镀层和第二镀层,包封第一外部电极和 第二外部电极,其中,当将从第一或第二镀层的一端到其另一端的距离定义为A,并将从在 距离第一或第二镀层的一端1/2 XA的位置自第一或第二镀层的表面向陶瓷主体的内侧垂 直地隔开3μπι的点沿着陶瓷主体的长度方向画出的虚线与第一或第二镀层的表面交叉的 点之间的距离定义为Β时,满足Β/Α > 0. 6。
[0024] 当将第一或第二镀层的一端定义为Ρ,将与Ρ沿着陶瓷主体的长度方向间隔 1/10ΧΑ的点定义为Q,并将从Q沿陶瓷主体的厚度方向垂直地画出的虚线与第一或第二镀 层的表面交叉的点定义为R时,由线PQ和线PR形成的角度(Θ )可以等于或小于35度。
[0025] 陶瓷主体可以具有80 μ m或更小的厚度。
[0026] 根据本发明的另一方面,提供了一种制造将嵌入在板中的多层陶瓷电容器的方 法,所述方法包括:准备多个陶瓷生片;利用导电糊在相应的陶瓷基片上形成多个第一内 部电极和第二内部电极;形成多层体,通过沿多层体的厚度方向交替地堆叠其上形成有第 一内部电极和第二内部电极的所述多个陶瓷生片来形成多层体;通过烧结所述多层体来 形成陶瓷主体;在陶瓷主体的两个端表面上形成第一外部电极和第二外部电极,以接触第 一内部电极和第二内部电极的暴露部分,由此分别电连接到第一内部电极和第二内部电 极;以及形成包封第一外部电极的第一镀层和包封第二外部电极的第二镀层,其中,当将从 第一或第二镀层的一端到其另一端的距离定义为A,并将从在距离第一或第二镀层的一端 1/2XA的位置自第一或第二镀层的表面向陶瓷主体的内侧垂直地隔开3μπι的点沿着陶瓷 主体的长度方向画出的虚线与第一或第二镀层的表面交叉的点之间的距离定义为Β时,满 足 Β/Α 彡 0· 6。
[0027] 形成第一外部电极和第二外部电极的步骤可以包括:将陶瓷主体的两端浸渍在糊 中,以形成第一外部电极和第二外部电极;以及朝第一外部电极和第二外部电极的带吹空 气。
[0028] 在吹空气时,可以调节所吹的空气的速度和方向,以控制第一外部电极和第二外 部电极的带的表面平坦度以及陶瓷主体与第一外部电极和第二外部电极之间的角度。
[0029] 根据本发明的另一方面,提供了一种制造具有嵌入在其中的多层陶瓷电容器的板 的方法,所述方法包括:准备多层陶瓷电容器;在板中形成空腔;将多层陶瓷电容器安装在 空腔中;将构建的膜附着到板并在高温和高压下压制构建的膜,构建的膜由环氧树脂材料 形成;在板中形成通孔,以暴露多层陶瓷电容器的外部电极;以及用导电材料填充通孔,以 制造其中插入有多层陶瓷电容器的板,其中,在多层陶瓷电容器中,当将从第一或第二镀层 的一端到其另一端的距离定义为Α,并将从在距离第一或第二镀层的一端1/2ΧΑ的位置自 第一或第二镀层的表面向陶瓷主体的内侧垂直地隔开3μπι的点沿着陶瓷主体的长度方向 画出的虚线与第一或第二镀层的表面交叉的点之间的距离定义为Β时,满足Β/Α > 0. 6。
附图说明
[0030] 通过下面结合附图的详细描述,本发明的以上和其它方面、特征及其它优点将更 易于理解,在附图中:
[0031] 图1是示意性地示出根据本发明实施例的除了金属层之外的多层陶瓷电容器的 透视图;
[0032] 图2是图1的侧视图;
[0033] 图3是根据本发明实施例的多层陶瓷电容器的侧面剖视图;
[0034] 图4是示意性地示出根据本发明实施例的在陶瓷主体的端表面上形成外部电极 的工艺的视图;
[0035] 图5和图6是示出陶瓷主体的端部以及形成在陶瓷主体的端部上的外部电极和镀 层的侧剖视图,以示出包括在图3的多层陶瓷电容器中的元件之间的尺寸关系。
具体实施方式
[0036] 现在将参照附图详细地描述本发明的实施例。
[0037] 然而,本发明可以以许多不同的形式实施,并且不应当被解释为局限于这里阐述 的实施例。
[0038] 而是,提供这些实施例使本公开将是彻底的且完整的,并将把本发明的范围充分 地传达给本领域的技术人员。
[0039] 在附图中,为了清楚起见,会夸大元件的形状和尺寸,并且相同的附图标记将始终 用于指示相同的或类似的元件。
[0040] 为了清楚地描述本发明的实施例,将限定六面体陶瓷主体的方向。贯穿附图示出 的L、W和T分别指长度方向、宽度方向和厚度方向。这里,厚度方向可以与介电层层叠的方 向相同。
[0041] 此外,在当前实施例中,为了便于解释,陶瓷主体的两个端表面是指第一外部电极 和第二外部电极沿陶瓷主体的长度方向形成在其上的表面,陶瓷主体的侧表面是指与两个 端表面垂直相交的表面。
[0042] 图1是示意性地示出根据本发明实施例的除了金属层之外的多层陶瓷电容器的 透视图;图2是图1的侧视图;图3是根据本发明实施例的多层陶瓷电容器的侧面剖视图。
[0043] 参照图1至图3,根据本发明实施例的多层陶瓷电容器100可以包括陶瓷主体 110、第一内部电极121和第二内部电极122、第一外部电极131和第二外部电极132以及第 一镀层141和第二镀层142。
[0044] 陶瓷主体110可以形成为具有第一主表面ll〇a和第二主表面110b以及第一侧表 面110c和第二侧表面110d的六面体。第一主表面110a和第二主表面110b可以沿长度方 向L和宽度方向W延伸。第一侧表面110c和第二侧表面110d可以沿厚度方向T和长度方 向L延伸。
[0045] 可以通过沿厚度方向T堆叠多个介电层111且随后烧结多个介电层111来形成陶 瓷主体110。陶瓷主体110可以被形成为具有80 μ m或更小的厚度。陶瓷主体110的形状 和尺寸以及介电层111的数量不限于图1至图3中示出的当前实施例。
[0046] 构成陶瓷主体110的多个介电层111可以处于烧结状态。相邻的介电层111可以 彼此一体化,从而在不利用扫描电子显微镜(SEM)的情况下不会容易地看到它们之间的边 界。
[0047] 陶瓷主体110可以包括有助于形成多层陶瓷电容器的电容的活性区域以及分别 形成在活性区域的上部和下部的上余量部分和下余量部分,从而防止由于物理或化学应力 而对第一内部电极121和第二内部电极122造成损坏。
[0048] 介电层111的厚度可以根据多层陶瓷电容器100的电容设计而任意改变。介电层 111可以包括具有高介电常数的陶瓷粉末,例如,钛酸钡(BaTi0 3)类粉末或钛酸锶(SrTi03) 类粉末。然而,本发明不限于此。
[0049] 第一内部电极121和第二内部电极122 (S卩,一对具有相反极性的电极)可以通过 在沿厚度方向T堆叠的多个介电层111上以预定的厚度印刷包括导电金属的导电糊来形 成,同时沿介电层111堆叠的方向通过陶瓷主体110的两个端表面交替地暴露。第一内部 电极121和第二内部电极122可以通过设置在它们之间的介电层111而彼此电绝缘。
[0050] S卩,第一内部电极121和第二内部电极122可以分别通过其交替地暴露到陶瓷主 体110的两个端表面的部分电连接到形成在陶瓷主体110的两个端表面上的第一外部电极 131和第二外部电极132。
[0051] 因此,当向第一外部电极131和第二外部电极132施加电压时,在彼此面对的第一 内部电极121和第二内部电极122之间会累积电荷。在这种情况下,多层陶瓷电容器100 的电容可以与第一内部电极121和第二内部电极122彼此叠置的区域的面积成比例。
[0052] 第一内部电极121和第二内部电极122的宽度可以根据它们的用途来确定。例如, 考虑到陶瓷主体110的尺寸,可以将第一内部电极121和第二内部电极122的宽度确定为 在0.2μηι至Ι.Ομηι的范围内。然而,本发明不限于此。
[0053] 另外,形成第一内部电极121和第二内部电极122的导电糊中包含的导电金属可 以是镍(Ni)、铜(Cu)、钯(Pd)或它们的合金。然而,本发明不限于此。
[0054] 另外,作为印刷导电糊的方法,可以使用丝网印刷方法、凹版印刷方法等。然而,本 发明不限于此。
[0055] 第一外部电极131和第二外部电极132可以形成在陶瓷主体110的两个端表面 上,同时部分地覆盖陶瓷主体110的上部和下部。第一外部电极131和第二外部电极132 可以包括沿长度方向L覆盖陶瓷主体110的第一主表面110a和第二主表面110b的一部分 的带131a、131b、132a和132b以及覆盖陶瓷主体110的两个端表面的头部131c和132c。
[0056] 根据相关技术,作为形成外部电极的方法,已经主要使用使陶瓷主体110浸渍在 包括金属组分的糊中的方法。
[0057] 然而,在根据相关技术的浸渍方法的情况下,由于糊的界面张力,可以以比涂覆到 暴露第一内部电极121和第二内部电极122的头部131c和132c的糊的厚度大的厚度将 糊涂覆到带131a、131b、132a和132b。因此,第一外部电极131和第二外部电极132的带 131a、131b、132a和132b的平坦度会降低,并且第一外部电极131和第二外部电极132的带 131a、131b、132a和132b的末端部分与陶瓷主体110之间的角度会增大。
[0058] 参照图4,在当前实施例中,可以在陶瓷主体110上设置具有一对吹气孔的吹气装 置200。因此,在将第二外部电极132浸渍到糊中之后,可以通过吹气孔朝浸渍的第二外部 电极132的两个带132a和132b吹气。
[0059] 当如上所述吹气时,涂覆到第二外部电极132的带132a和132b的糊移动到头部 132c,由此在不使用高粘度糊的情况下可以提高带132a和132b的平坦度,并且可以减小带 132a和132b的末端部分与陶瓷主体110之间的角度。
[0060] 这里,可以通过调节空气速度和空气方向来控制第二外部电极132的带132a和 132b的表面平坦度以及第二外部电极132相对于陶瓷主体110的角度。
[0061] 图4中的标号AB是指通过吹气装置200向下吹的空气的方向。另外,虽然图6仅 示出了第二外部电极132,但是也可以通过相同的方法来控制第一外部电极131的带131a 和131b的表面平坦度以及第一外部电极131相对于陶瓷主体110的角度。
[0062] 第一镀层141和第二镀层142可以主要由铜(Cu)形成且形成在陶瓷主体110的 两个端表面上,同时覆盖第一外部电极131和第二外部电极132的头部131c和132c以及 带 131a、131b、132a 和 132b 中的全部。
[0063] 图5和图6是示出陶瓷主体的端部以及围绕陶瓷主体的端部形成的外部电极和镀 层的侧面剖视图,以示出包括在图3的多层陶瓷电容器中的元件之间的尺寸关系。
[0064] 在下文中,将参照图5和图6来描述根据当前实施例的多层陶瓷电容器100中的 外部电极的带的平坦度和角度与通孔电极中的裂化和分层的频次之间的关系。
[0065] 在将根据当前实施例的多层陶瓷电容器100嵌入在板中的工艺中,首先在板中形 成用于嵌入多层陶瓷电容器的空腔。接下来,将粘结带附着到板的一个表面,并将多层陶瓷 电容器安装在空腔中。接下来,将由环氧树脂材料形成的构建膜附着到具有嵌入在其中的 多层陶瓷电容器的板,并在高温和高压下进行压制。然后,除去附着到板的一个表面的粘结 带,并将由环氧树脂形成的构建膜附着到具有嵌入在其中的多层陶瓷电容器的板的另一表 面,且在高温和高压下进行压制。
[0066] 在将根据当前实施例制造的多层陶瓷电容器100嵌入在板中之后,利用激光束对 通孔进行处理且对通孔进行镀覆,并执行回流试验。然后,计算根据外部电极的曲率的平坦 度,并且获得在相应的平坦度值下执行回流工艺之后产生的裂化频次。
[0067] 这里,将第二镀层142的一端与其另一端之间的距离定义为A,并将虚线与第二镀 层142的表面交叉的点之间的距离定义为B,其中,虚线是从在在距离第二镀层142的一端 1/2XA的位置自第二镀层142的表面向陶瓷主体110的内侧垂直地隔开3 μ m的点沿着陶 瓷主体110的长度方向画出的。
[0068] 下面的表1示出了在以260°C的温度对其上完成镀覆工艺的板连续地执行5次回 流工艺长达10分钟之后通孔电极中的裂化频次的结果。
[0069] [表 1]
[0070]
Figure CN104299783AD00091
[0071] 参照表1,可以了解到,在外部电极的带的平坦度为55%或更小的情况下,在通孔 电极中发生裂化。另外,可以了解到,随着平坦度逐渐减小,通孔电极中的裂纹产生速率也 增加。因此,可以了解到,为了避免通孔电极中的裂化,外部电极的带的平坦度可以为60% 或更大。
[0072] 同时,在通过吹气方法不同地控制陶瓷主体110和第二外部电极132之间的角度 之后,在第二外部电极132上形成第二镀层142,以制造多层陶瓷电容器100,多层陶瓷电容 器100嵌入在板中。然后,执行回流试验。
[0073] 这里,将第二镀层142的一端定义为P,将与P沿着陶瓷主体110的长度方向间隔 1/10XA的点定义为Q,并将从Q沿陶瓷主体的厚度方向垂直地画出的虚线与第二镀层的表 面交叉的点定义为R。计算由线PQ和线PR形成的角度Θ,并获得在相应的角度下在回流 工艺之后在陶瓷主体和外部电极之间产生的分层的频次。
[0074] 下面的表2示出了在以260°C的温度对其上完成镀覆工艺的板连续地执行5次回 流工艺长达10分钟之后通过观察板的横截面的分层频次的结果。
[0075] [表 2]
[0076]
Figure CN104299783AD00101
[0077] 参照表2,在镀层的末端的角度为35度或更小的情况下,未产生分层。然而,在镀 层的末端的角度为40度或更大的情况下,产生分层。随着镀层的末端的角度增大,分层的 频次增加。即,可以了解到,镀层的末端的角度Θ可以为35度或更小,以防止分层。
[0078] 如上所述,根据本发明的实施例,控制多层陶瓷电容器中的陶瓷主体、外部电极和 镀层之间的厚度比,以避免陶瓷主体的可靠性降低和裂化。
[0079] 尽管已经结合实施例示出并描述了本发明,但对于本领域技术人员来讲明显的 是,在不脱离如所附权利要求限定的本发明的精神和范围的情况下可以做出修改和改变。

Claims (10)

1. 一种将嵌入在板中的多层陶瓷电容器,所述多层陶瓷电容器包括: 陶瓷主体,具有层叠在其中的多个介电层; 多个第一内部电极和第二内部电极,通过陶瓷主体的两个端表面交替地暴露,各个介 电层布置在第一内部电极和第二内部电极之间; 第一外部电极和第二外部电极,分别形成在陶瓷主体的两个端表面上且分别电连接到 第一内部电极和第二内部电极;以及 第一镀层和第二镀层,包封第一外部电极和第二外部电极, 其中,当将从第一或第二镀层的一端到其另一端的距离定义为A,并将从在距离第一 或第二镀层的一端1/2XA的位置自第一或第二镀层的表面向陶瓷主体的内侧垂直地隔开 3ym的点沿着陶瓷主体的长度方向画出的虚线与第一或第二镀层的表面交叉的点之间的 距离定义为B时,满足B/A彡0. 6。
2. 根据权利要求1所述的多层陶瓷电容器,其中,当将第一或第二镀层的一端定义为 P,将与P沿着陶瓷主体的长度方向间隔1/10XA的点定义为Q,并将从Q沿陶瓷主体的厚度 方向垂直地画出的虚线与第一或第二镀层的表面交叉的点定义为R时,由线PQ和线PR形 成的角度等于或小于35度。
3. 根据权利要求1所述的多层陶瓷电容器,其中,陶瓷主体具有80 μ m或更小的厚度。
4. 一种制造将嵌入在板中的多层陶瓷电容器的方法,所述方法包括: 准备多个陶瓷生片; 利用导电糊在相应的陶瓷生片上形成多个第一内部电极和第二内部电极; 形成多层体,通过沿多层体的厚度方向交替地堆叠其上形成有第一内部电极和第二内 部电极的所述多个陶瓷生片来形成多层体; 通过烧结所述多层体来形成陶瓷主体; 在陶瓷主体的两个端表面上形成第一外部电极和第二外部电极,以接触第一内部电极 和第二内部电极的暴露部分,由此分别电连接到第一内部电极和第二内部电极;以及 形成包封第一外部电极的第一镀层和包封第二外部电极的第二镀层, 其中,当将从第一或第二镀层的一端到其另一端的距离定义为A,并将从在距离第一 或第二镀层的一端1/2XA的位置自第一或第二镀层的表面向陶瓷主体的内侧垂直地隔开 3ym的点沿着陶瓷主体的长度方向画出的虚线与第一或第二镀层的表面交叉的点之间的 距离定义为B时,满足B/A彡0. 6。
5. 根据权利要求4所述的方法,其中,当将第一或第二镀层的一端定义为P,将与P沿 着陶瓷主体的长度方向间隔1/10XA的点定义为Q,并将从Q沿陶瓷主体的厚度方向垂直地 画出的虚线与第一或第二镀层的表面交叉的点定义为R时,由线PQ和线PR形成的角度等 于或小于35度。
6. 根据权利要求4所述的方法,其中,多层体被形成为具有80 μ m或更小的厚度。
7. 根据权利要求4所述的方法,其中,形成第一外部电极和第二外部电极的步骤包括: 将陶瓷主体的两端浸渍在糊中,以形成第一外部电极和第二外部电极;以及 朝第一外部电极和第二外部电极的带吹空气。
8. 根据权利要求7所述的方法,其中,在吹空气时,调节所吹的空气的速度和方向,以 控制第一外部电极和第二外部电极的带的表面平坦度以及陶瓷主体与第一外部电极和第 二外部电极之间的角度。
9. 一种制造具有嵌入在其中的多层陶瓷电容器的板的方法,所述方法包括: 准备多层陶瓷电容器; 在板中形成空腔; 将多层陶瓷电容器安装在空腔中; 将构建的膜附着到板并在高温和高压下压制构建的膜,构建的膜由环氧树脂材料形 成; 在板中形成通孔,以暴露多层陶瓷电容器的外部电极;以及 用导电材料填充通孔,以制造其中插入有多层陶瓷电容器的板, 其中,在多层陶瓷电容器中,当将从第一或第二镀层的一端到其另一端的距离定义为 A,并将从在距离第一或第二镀层的一端1/2 X A的位置自第一或第二镀层的表面向陶瓷主 体的内侧垂直地隔开3μπι的点沿着陶瓷主体的长度方向画出的虚线与第一或第二镀层的 表面交叉的点之间的距离定义为Β时,满足Β/Α > 0. 6。
10. 根据权利要求9所述的方法,其中,当将第一或第二镀层的一端定义为Ρ,将与Ρ沿 着陶瓷主体的长度方向间隔1/10ΧΑ的点定义为Q,并将从Q沿陶瓷主体的厚度方向垂直地 画出的虚线与第一或第二镀层的表面交叉的点定义为R时,由线PQ和线PR形成的角度等 于或小于35度。
CN201310559654.3A 2013-07-17 2013-11-12 多层陶瓷电容器、其制造方法及制造具有其的板的方法 CN104299783B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2013-0084170 2013-07-17
KR1020130084170A KR101434107B1 (ko) 2013-07-17 2013-07-17 기판 내장용 적층 세라믹 커패시터, 그 제조 방법 및 임베디드 기판의 제조 방법

Publications (2)

Publication Number Publication Date
CN104299783A true CN104299783A (zh) 2015-01-21
CN104299783B CN104299783B (zh) 2017-08-04

Family

ID=51751293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310559654.3A CN104299783B (zh) 2013-07-17 2013-11-12 多层陶瓷电容器、其制造方法及制造具有其的板的方法

Country Status (5)

Country Link
US (1) US9099250B2 (zh)
JP (1) JP2015023269A (zh)
KR (1) KR101434107B1 (zh)
CN (1) CN104299783B (zh)
TW (1) TWI488201B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016090576A1 (zh) * 2014-12-10 2016-06-16 华为技术有限公司 一种无线通信系统的管理方法和相关装置
JP2016149487A (ja) * 2015-02-13 2016-08-18 Tdk株式会社 積層コンデンサ
JP2016149484A (ja) * 2015-02-13 2016-08-18 Tdk株式会社 積層コンデンサ
JP6406191B2 (ja) * 2015-09-15 2018-10-17 Tdk株式会社 積層電子部品
JP2019083252A (ja) * 2017-10-30 2019-05-30 Tdk株式会社 電子部品
KR102137783B1 (ko) * 2018-09-18 2020-07-24 삼성전기주식회사 세라믹 전자 부품

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181544B1 (en) * 1998-06-24 2001-01-30 Murata Manufacturing Co., Ltd. Ceramic electronic component
JP2003115416A (ja) * 2001-10-05 2003-04-18 Murata Mfg Co Ltd 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2004311985A (ja) * 2003-03-27 2004-11-04 Tdk Corp 積層型チップコンデンサおよびその製造方法
JP2008226941A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd セラミックコンデンサの製造方法
US20080239621A1 (en) * 2007-03-29 2008-10-02 Azizuddin Tajuddin Clip-on leadframe
JP2010087237A (ja) * 2008-09-30 2010-04-15 Tdk Corp 導電性ペーストおよび電子部品の製造方法
JP2010153485A (ja) * 2008-12-24 2010-07-08 Tdk Corp 電子部品
CN102254679A (zh) * 2010-03-29 2011-11-23 株式会社村田制作所 电子部件及其制造方法
CN102956354A (zh) * 2011-08-22 2013-03-06 三星电机株式会社 上面具有多层陶瓷电容器的电路板的安装结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035738A (ja) * 1999-07-15 2001-02-09 Murata Mfg Co Ltd 積層セラミック電子部品
JP3630056B2 (ja) 2000-01-26 2005-03-16 株式会社村田製作所 チップ型電子部品及びチップ型コンデンサ
JP2003234239A (ja) 2002-02-12 2003-08-22 Murata Mfg Co Ltd 電子部品の外部電極製造方法
JP2005123407A (ja) * 2003-10-16 2005-05-12 Murata Mfg Co Ltd チップ型電子部品の外部電極形成方法
JP3747940B2 (ja) * 2004-06-03 2006-02-22 株式会社村田製作所 積層コンデンサおよびその製造方法
US7206187B2 (en) * 2004-08-23 2007-04-17 Kyocera Corporation Ceramic electronic component and its manufacturing method
JP4341576B2 (ja) * 2005-04-12 2009-10-07 株式会社村田製作所 セラミック電子部品およびその製造方法
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP5388676B2 (ja) * 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板
KR20110122008A (ko) 2010-05-03 2011-11-09 삼성전기주식회사 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법
JP2012028465A (ja) * 2010-07-21 2012-02-09 Tdk Corp 電子部品の製造方法
KR101058697B1 (ko) * 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
JP2012182355A (ja) 2011-03-02 2012-09-20 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR101539808B1 (ko) * 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
KR101823160B1 (ko) * 2012-04-26 2018-01-29 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181544B1 (en) * 1998-06-24 2001-01-30 Murata Manufacturing Co., Ltd. Ceramic electronic component
JP2003115416A (ja) * 2001-10-05 2003-04-18 Murata Mfg Co Ltd 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2004311985A (ja) * 2003-03-27 2004-11-04 Tdk Corp 積層型チップコンデンサおよびその製造方法
JP2008226941A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd セラミックコンデンサの製造方法
US20080239621A1 (en) * 2007-03-29 2008-10-02 Azizuddin Tajuddin Clip-on leadframe
JP2010087237A (ja) * 2008-09-30 2010-04-15 Tdk Corp 導電性ペーストおよび電子部品の製造方法
JP2010153485A (ja) * 2008-12-24 2010-07-08 Tdk Corp 電子部品
CN102254679A (zh) * 2010-03-29 2011-11-23 株式会社村田制作所 电子部件及其制造方法
CN102956354A (zh) * 2011-08-22 2013-03-06 三星电机株式会社 上面具有多层陶瓷电容器的电路板的安装结构

Also Published As

Publication number Publication date
KR101434107B1 (ko) 2014-08-25
TWI488201B (zh) 2015-06-11
US20150022943A1 (en) 2015-01-22
JP2015023269A (ja) 2015-02-02
US9099250B2 (en) 2015-08-04
TW201505054A (zh) 2015-02-01
CN104299783B (zh) 2017-08-04

Similar Documents

Publication Publication Date Title
JP2018139312A (ja) 積層セラミックキャパシタ及びその製造方法
US8614877B2 (en) Multilayer ceramic capacitor
KR101434108B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
US8806728B2 (en) Method of producing a laminated ceramic electronic component
KR101548774B1 (ko) 적층 세라믹 커패시터
CN102683017B (zh) 多层陶瓷电容器和制造该多层陶瓷电容器的方法
US8681475B2 (en) Mounting structure of circuit board having multi-layered ceramic capacitor thereon
KR101376925B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
TWI500056B (zh) 多層陶瓷電容器及用於多層陶瓷電容器的安裝板件
US9786434B2 (en) Multilayer ceramic electronic component and printed circuit board having the same
CN104616890B (zh) 多层陶瓷电子组件及其上安装有该多层陶瓷电子组件的板
JP5755690B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2014220520A (ja) 積層セラミックキャパシタ
CN104319096B (zh) 多层陶瓷电容器
CN103811178B (zh) 多层陶瓷电容器、电路板的安装结构以及封装单元
CN104637680B (zh) 多层陶瓷电容器
JP5958977B2 (ja) 積層セラミック電子部品及びその実装基板
EP2806439B1 (en) Multilayered ceramic capacitor and board for mounting the same
US9545005B2 (en) Multilayer ceramic electronic component and board having the same mounted thereon
CN104425128B (zh) 层叠陶瓷电容器
CN104347268B (zh) 多层陶瓷电容器和具有安装在其上的多层陶瓷电容器的板
US20120152604A1 (en) Mounting structure of circuit board having thereon multi-layered ceramic capacitor, method thereof, land pattern of circuit board for the same, packing unit for multi-layered ceramic capacitor taped horizontally and aligning method thereof
US9390852B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
US9082557B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US20180211776A1 (en) Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
GR01 Patent grant