JP2014082435A - 積層セラミック電子部品及びその製造方法 - Google Patents

積層セラミック電子部品及びその製造方法 Download PDF

Info

Publication number
JP2014082435A
JP2014082435A JP2013000129A JP2013000129A JP2014082435A JP 2014082435 A JP2014082435 A JP 2014082435A JP 2013000129 A JP2013000129 A JP 2013000129A JP 2013000129 A JP2013000129 A JP 2013000129A JP 2014082435 A JP2014082435 A JP 2014082435A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode
electronic component
pores
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013000129A
Other languages
English (en)
Inventor
Ye Jun Park
ジュン パク、イェ
Jong-Han Kim
ハン キム、ジョン
Jae Man Park
マン パク、ジェ
Yoon Hee Lee
ヒ リー、ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014082435A publication Critical patent/JP2014082435A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/129—Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明の一実施形態によると、セラミック本体と、上記セラミック本体内部に形成され、内部に非電極領域が形成された内部電極と、上記セラミック本体外側に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記内部電極の断面において、上記非電極領域の７０％以上は、上記内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布する積層セラミック電子部品を特徴とする。
【選択図】図３

Description

本発明は、積層セラミック電子部品及びその製造方法に関し、より詳細には、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。
一般に、キャパシタ、インダクタ、圧電素子、バリスタ及びサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体、セラミック本体内部に形成された内部電極及び上記内部電極と接続されるようにセラミック本体表面に設置された外部電極を備える。
積層セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を介して対向配置される内部電極と、上記内部電極に電気的に接続された外部電極と、を含む。
積層セラミックキャパシタは、小型でありながら高容量が保障され、実装が容易であるという長所から、コンピュータ、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。
最近は、電気電子機器産業の高性能化及び軽薄短小化の傾向に伴い、電子部品にも小型、高性能及び低価格化が求められている。
特に、ＣＰＵの高速化、機器の小型軽量化、デジタル化及び高機能化が進展されることにより、積層セラミックキャパシタにおいても、小型化、薄層化、高容量化、高周波領域における低インピーダンス化などの特性を具現するための研究開発が活発に行われている。
一方、上記複数の誘電体層と内部電極との間の焼結収縮挙動をマッチングするために、上記内部電極形成用ペースト内にセラミック粉末が共材として添加される。
上記セラミック共材は、焼成過程において誘電体層に抜け出し、誘電体層と内部電極との界面で非正常的な粒子の成長を誘発する可能性もある。
これにより、誘電体層の厚さが増加する可能性がある。これは、積層セラミックキャパシタの容量低下につながり、内部電極の連結性を低下させる原因になり得る。
下記先行技術文献は、内部電極領域内における非電極領域を調節することを特徴とするが、内部電極の連結性改善によって高容量の積層セラミックキャパシタを具現するという本願発明の目的達成には不十分である。
日本公開特許公報 ２００４−０７９９９４
本発明は、積層セラミック電子部品及びその製造方法に関するもので、より詳細には、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。
本発明の一実施形態はセラミック本体と、上記セラミック本体内部に形成され、内部に非電極領域が形成された内部電極と、上記セラミック本体外側に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記内部電極の断面において、上記非電極領域の７０％以上は、上記内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布する積層セラミック電子部品を提供する。
上記内部電極の厚さは、０．５μｍ以下であることができる。
上記誘電体層の厚さは、０．６μｍ以下であることができる。
上記非電極領域は、セラミック共材粉末を含むことができる。
上記非電極領域の平均直径は、１〜３００ｎｍであることができる。
上記非電極領域は、気孔を含むことができる。
上記気孔の平均粒径は、３０ｎｍ以下であることができる。
上記気孔の中心点が上記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布する気孔の比率は、全体気孔に対して９０％以上であることができる。
上記内部電極の平均厚さが５００ｎｍの場合、上記内部電極のそれぞれの上下境界面から内部に向かって３％離隔された地点の間に形成された領域内に分布する気孔の比率が全体気孔に対して９０％以上であることができる。
上記内部電極の平均厚さが４００ｎｍの場合、上記内部電極のそれぞれの上下境界面から内部に向かって３．７５％離隔された地点の間に形成された領域内に分布する気孔の比率が全体気孔に対して９０％以上であることができる。
上記内部電極は、内部電極の全体長さに対して実際に形成された内部電極の長さの比と定義される内部電極の連結性が９０％以上であることができる。
本発明の他の実施形態は、セラミックグリーンシートを用意する段階と、金属粉末及びセラミック共材粉末を含む導電性ペーストで内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記セラミック積層体を焼成して誘電体層及び内部電極を含むセラミック本体を形成する段階と、を含み、上記内部電極の断面において、上記非電極領域の７０％以上は、上記内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布する積層セラミック電子部品の製造方法を提供する。
上記セラミック積層体の焼成は、７００℃以下の温度において３０℃／６０ｓ〜５０℃／６０ｓの昇温速度で行われることができる。
上記内部電極の連結性は、９０％以上であることができる。
上記内部電極の厚さは、０．５μｍ以下であることができる。
上記誘電体層の厚さは、０．６μｍ以下であることができる。
上記非電極領域の平均直径は、１〜３００ｎｍであることができる。
上記非電極領域は、気孔を含むことができる。
上記気孔の平均粒径は、３０ｎｍ以下であることができる。
上記気孔の中心点が上記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布する気孔の比率が全体気孔に対して９０％以上であることができる。
上記内部電極の平均厚さが５００ｎｍの場合、上記内部電極のそれぞれの上下境界面から内部に向かって３％離隔された地点の間に形成された領域内に分布する気孔の比率が全体気孔に対して９０％以上であることができる。
上記内部電極の平均厚さが４００ｎｍの場合、上記内部電極のそれぞれの上下境界面から内部に向かって３．７５％離隔された地点の間に形成された領域内に分布する気孔の比率が全体気孔に対して９０％以上であることができる。
上記内部電極は、内部電極の全体長さに対して実際に形成された内部電極の長さの比と定義される内部電極の連結性が９０％以上であることができる。
本発明の一実施形態によると、内部電極内における非電極領域の面積比を制御することで、内部電極の連結性を確保することができる。
積層セラミックキャパシタが小型及び高積層化されるほど内部電極は薄層化され、内部電極が薄層化されるほど焼結過程において内部電極が切れやすくなって内部電極の連結性を確保することが困難になるが、本発明の一実施形態によると、内部電極内に非電極領域を形成し、非電極領域の比率を調節することで、内部電極の連結性を確保することができる。
本発明の一実施形態によると、セラミック共材粉末は、金属粒子の焼結時に金属粒子の間に配置されて金属粒子の粒成長を抑制することができ、内部電極内にトラップされて内部電極の連結性を確保することができる。
本発明の一実施形態によると、焼成後においてクラックのようなセラミック電子部品の内部構造欠陥を防止することができる。
本発明の一実施形態によると、積層セラミックキャパシタの容量を確保することができる。
本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。 図１のＡ−Ａ'線に沿った積層セラミックキャパシタを概略的に示す断面図である。 図２のＳ領域の拡大図である。 本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
本発明はセラミック電子部品に関するもので、セラミック材料を用いる電子部品には、キャパシタ、インダクタ、圧電体素子、バリスタ及びサーミスタなどがある。以下では、セラミック電子製品の一例として積層セラミックキャパシタについて説明する。
図１は、本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
図２は、図１のＡ−Ａ'線に沿った積層セラミックキャパシタを概略的に示す断面図である。
図３は、図２のＳ領域の拡大図である。
図１から図３を参照すると、本発明の一実施形態による積層セラミックキャパシタは、セラミック本体１１０と、上記セラミック本体内部に形成された内部電極１２１、１２２と、上記セラミック本体１１０の外側に形成された外部電極１３１、１３２と、を含むことができる。
本発明の一実施形態において、積層セラミックキャパシタの「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、上記「厚さ方向」は誘電体層を積み重ねる方向、即ち、「積層方向」と同一概念で用いることができる。
上記セラミック本体１１０は、その形状に特に制限されないが、本発明の一実施形態によると、直方体であることができる。
上記セラミック本体１１０は、複数個の誘電体層１１１が積層されて形成されることができる。
上記セラミック本体１１０を構成する複数の誘電体層１１１は、焼結された状態で、隣接する誘電体層間の境界が確認できないほど一体化されていることができる。
上記誘電体層１１１は、セラミック粉末を含むセラミックグリーンシートの焼結によって形成されることができる。
上記セラミック粉末は、当業界において一般的に用いられるものであれば、特に制限されないが、例えば、ＢａＴｉＯ３系セラミック粉末を含むことができる。
上記ＢａＴｉＯ３系セラミック粉末は、これに制限されないが、例えば、ＢａＴｉＯ３にＣａ、Ｚｒなどが一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３またはＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などがある。
また、上記セラミックグリーンシートは、上記セラミック粉末と共に遷移金属、希土類元素、Ｍｇ、Ａｌなどを含むことができる。
上記一誘電体層１１１の厚さは、積層セラミックキャパシタの容量設計に応じて適宜変更することができる。
焼結後において隣接する２つの内部電極の間に形成された誘電体層１１１の厚さは、これに制限されないが、例えば、０．６μｍ以下であることができる。
本発明の一実施形態において、上記誘電体層１１１の厚さは、平均厚さを意味することができる。
上記誘電体層１１１の平均厚さは、図２に示されているように、セラミック本体１１０の長さ方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。
例えば、図２のように、セラミック本体１１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の誘電体層に対し、長さ方向に等間隔である３０個の地点でその厚さを測定し、平均値を測定することができる。
上記等間隔である３０個の地点は、内部電極１２１、１２２が重畳される領域を意味する容量形成部から測定することができる。
また、このような平均値測定を１０個以上の誘電体層に拡大して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。
上記セラミック本体１１０の内部には、内部電極１２１、１２２が形成されることができる。
上記内部電極１２１、１２２は、セラミックグリーンシート上に形成されて積層され、焼結によって一誘電体層を介して上記セラミック本体１１０の内部に形成されることができる。
上記内部電極は、異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対にすることができ、誘電体層の積層方向に沿って対向配置されることができる。
図２に示されているように、上記第１及び第２内部電極１２１、１２２の末端は、セラミック本体１１０の長さ方向の一面に交互に露出することができる。
また、図示されてはいないが、本発明の一実施形態によると、第１及び第２内部電極は、リード部を有し、上記リード部を通じてセラミック本体の同一面に露出することができる。なお、第１及び第２内部電極は、リード部を有し、上記リード部を通じてセラミック本体の一つ以上の面に露出することもできる。
上記一内部電極１２１、１２２の厚さは、特に制限されないが、例えば、０．５μｍ以下であることができる。
また、一内部電極１２１、１２２の厚さは、０．１〜０．５μｍであることができる。なお、一内部電極１２１、１２２の厚さは、０．３〜０．５μｍであることもできる。
本発明の一実施形態によると、内部電極が形成された誘電体層は、２００層以上積層されることができる。これに対する詳細は後述する。
本発明の一実施形態によると、セラミック本体１１０の外側には外部電極１３１、１３２が形成されることができ、上記外部電極１３１、１３２は内部電極１２１、１２２と電気的に連結されることができる。
より具体的には、上記セラミック本体１１０の一面に露出した第１内部電極１２１と電気的に連結された第１外部電極１３１と、上記セラミック本体１１０の他面に露出した第２内部電極１２２と電気的に連結された第２外部電極１３２と、を含むことができる。
また、図示されてはいないが、セラミック本体に露出する第１及び第２内部電極と連結されるために複数個の外部電極が形成されることができる。
上記外部電極１３１、１３２は、金属粉末を含む導電性ペーストで形成されることができる。
上記導電性ペーストに含まれる金属粉末は、特に制限されない。例えば、Ｎｉ、Ｃｕまたはこれらの合金であることができる。
上記外部電極１３１、１３２の厚さは、用途などに応じて適宜決定することができる。例えば、１０〜５０μｍ程度であることができる。
本発明の一実施形態による内部電極１２１、１２２は、内部に非電極領域２１が形成されることができる。上記内部電極１２１、１２２の断面において、上記非電極領域２１の７０％以上は、上記内部電極１２１、１２２のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布することができる。
本発明の一実施形態によると、内部電極において非電極領域２１を除外した部分は電極領域１１と理解することができる。
本発明の一実施形態によると、上記非電極領域２１は、内部電極の焼成過程において形成されることができる。また、上記非電極領域２１は、内部電極を形成する導電性ペーストの組成物によって形成されることができる。
また、上記非電極領域２１は、セラミック成分を含むことができるが、これに制限されない。
本発明の一実施形態によると、非電極領域２１は、導電性ペーストに含まれた成分のうち導電性金属ではない成分で形成されることができる。例えば、セラミック粉末によって形成されることができる。
また、非電極領域２１を形成する物質は、例えば、セラミック共材粉末、バインダー、溶剤などであることができる。上記バインダー及び溶剤は、焼成によって残留したカーボン系成分として存在することができる。また、上記非電極領域２１は気孔であることができる。
本発明の一実施形態によると、導電性ペーストの組成物に含まれる物質は、焼成中において内部電極を成す金属粒子（ｇｒａｉｎ）の界面、即ち、粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）にトラップされることができる。
これについては、後述する内部電極の形成過程に対する詳細を参照すると、さらに明確となる。
本発明の一実施形態によると、内部電極１２１、１２２の断面において、上記非電極領域２１の７０％以上は、上記内部電極１２１、１２２のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布することができる。
本発明の一実施形態において、上記非電極領域２１の分布は、積層セラミックキャパシタの断面を光学顕微鏡でイメージスキャンして測定することができる。
光学イメージにおいて、内部電極と誘電体層は区別され、内部電極内における上記非電極領域２１の分布を測定することができる。
光学イメージにおいて、内部電極の内部に形成された非電極領域２１及び電極領域１１は、異なる明暗で示されて区別されることができる。
また、これに制限されないが、シグマスキャンプロ（ＳｉｇｍａＳｃａｎ Ｐｒｏ）などのコンピュータプログラムを用いて非電極領域２１の分布などを測定することができる。
上記の通り、上記非電極領域２１の７０％以上は、上記内部電極１２１、１２２のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布するように調節することで、内部電極の連結性を向上させて高容量の積層セラミックキャパシタを具現することができる。
また、非電極領域２１の分布を調節する方法は、特に制限されない。例えば、積層セラミックキャパシタの初期焼成工程及び可塑工程における温度上昇速度を高めることで調節することができる。
即ち、７００℃以下の温度において３０℃／６０ｓ〜５０℃／６０ｓの昇温速度で初期焼成を行うことで、急激なニッケル焼結を誘導する。これにより、上記非電極領域２１が十分に拡散しないようにすることができる。
具体的には、気孔またはセラミック共材などの非電極領域が十分に拡散しないと、誘電体粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）まで移動できず、グレイン内部に存在するようになる。
その後は、８００℃以上の高温において焼成工程が行われても、上記トラップされた気孔またはセラミック共材などの非電極領域は、内部電極と誘電体層との界面に拡散しにくくなる。
即ち、内部電極内における気孔またはセラミック共材などの非電極領域の拡散速度は各領域によって異なる。上記非電極領域の領域別拡散速度の関係は以下の通りである。
Ｄ（ｓ）＞Ｄ（ｇｂ）》Ｄ（Ｉ）
Ｄ（ｓ）：内部電極と誘電体層との界面における拡散速度
Ｄ（ｇｂ）：誘電体粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）における拡散速度
Ｄ（Ｉ）：グレイン内部または格子内における拡散速度
上記の通り、拡散速度が異なるため、上記トラップされた気孔またはセラミック共材などの非電極領域は、内部電極と誘電体層との界面に拡散しにくくなる。
これにより、本発明の一実施形態によると、内部電極の連結性を向上させて高容量の積層セラミックキャパシタを具現することができる。
上記非電極領域が含まれた気孔の平均粒径は、３０ｎｍ以下であることができる。
上記気孔の中心点が上記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布する気孔の比率は、全体気孔に対して９０％以上であることができる。
即ち、上記気孔の平均粒径が３０ｎｍ以下に調節されるため、上記気孔の中心点は、上記気孔の境界から１５ｎｍ以下の地点に存在するようになる。
従って、上記気孔の中心点が上記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布すると、上記気孔が上記内部電極の内部に存在するようになるため、内部電極の連結性が向上することにより高容量の積層セラミックキャパシタを具現することができる。
上記気孔の中心点が上記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布する気孔の比率は、特に制限されない。例えば、全体気孔に対して９０％以上であることができる。
上記比率が９０％未満の場合は、内部電極の連結性が向上する効果がない。
上記内部電極の平均厚さが５００ｎｍの場合、上記内部電極のそれぞれの上下境界面から内部に向かって３％離隔された地点の間に形成された領域内に分布する気孔の比率は、全体気孔に対して９０％以上であることができる。
上記内部電極の平均厚さが４００ｎｍの場合、上記内部電極のそれぞれの上下境界面から内部に向かって３．７５％離隔された地点の間に形成された領域内に分布する気孔の比率は、全体気孔に対して９０％以上であることができる。
上記の通り、内部電極の平均厚さに応じて上記内部電極内に分布する気孔の比率を調節することで、内部電極の連結性を向上させて高容量の積層セラミックキャパシタを具現することができる。
本発明の一実施形態によると、上記非電極領域２１の分布を調節することにより、内部電極の連結性は９０％以上であることができる。
本発明の一実施形態によると、内部電極の連結性は、内部電極の全体長さに対して実際に内部電極が形成された部分の長さの比（実際に内部電極が形成された部分の長さ／内部電極の全体長さ）と定義されることができる。
内部電極の全体長さ及び実際に内部電極が形成された部分の長さは、上記の通り、積層セラミックキャパシタを切断した断面をスキャンした光学イメージを用いて測定することができる。
より具体的には、セラミック本体の幅方向の中央部で切断した長さ方向の断面をスキャンしたイメージから、内部電極の全体長さに対して実際に内部電極が形成された部分の長さの比を測定することができる。
本発明の一実施形態において、内部電極の全体長さは、一内部電極において内部電極の間に形成されたギャップ（ｇａｐ）を含む長さを意味することができる。また、実際に内部電極が形成された部分の長さは、一内部電極において内部電極の間に形成されたギャップ（ｇａｐ）を除外した長さを意味することができる。上記の通り、上記ギャップ（ｇａｐ）は、内部電極を貫通した気孔を意味する。内部電極の表面一部のみに形成されたり、内部電極の内部に形成された気孔は含まれない。
本発明の一実施形態によると、実際に形成された内部電極の長さは、内部電極の全体長さＴからギャップ（ｇａｐ）の長さを引いた値と測定することができる。
本発明の一実施形態によると、一内部電極１２１、１２２の厚さは、０．５μｍ以下であることができる。
また、一内部電極１２１、１２２の厚さは、０．１〜０．５μｍであることができる。なお、一内部電極１２１、１２２の厚さは、０．３〜０．５μｍであることもできる。
本発明の一実施形態において、内部電極の厚さは、上記のように積層セラミックキャパシタの断面を光学顕微鏡でイメージスキャンして測定することができる。スキャンしたイメージから一部を取って内部電極の厚さを求めることができる。
例えば、図２のように、セラミック本体１１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された任意の内部電極に対し、長さ方向に等間隔である３０個の地点でその厚さを測定し、平均値を測定することができる。
上記等間隔である３０個の地点は、第１及び第２内部電極１２１、１２２が重畳される領域を意味する容量形成部から測定することができる。
また、このような平均値測定を１０個以上の誘電体層に拡大して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。
積層セラミックキャパシタでは、第１及び第２内部電極が重畳される領域によって静電容量が形成されることができる。
一般に、内部電極では、焼結過程において内部電極が凝集して切れる現象が発生することがある。
これにより、内部電極によって形成される静電容量が減少する可能性があり、静電容量が不規則に形成されることがあることから、信頼性が低下するおそれがある。
従って、高容量を具現するためには、内部電極の連結性を確保する必要がある。
しかし、積層セラミックキャパシタが小型及び高積層化されるほど内部電極は薄層化され、内部電極が薄層化されるほど焼結過程において内部電極が切れやすくなって内部電極の連結性を確保することが困難になる。
これに対し、本発明の一実施形態によると、内部電極内における非電極領域２１の分布を調節することで、内部電極の連結性を確保することができる。
即ち、上記非電極領域２１の７０％以上は、上記内部電極１２１、１２２のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布するように調節することで、内部電極の連結性を確保することができる。
一方、上記内部電極１２１、１２２のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に上記非電極領域２１が７０％未満に分布する場合、上記内部電極１２１、１２２のそれぞれの上下境界面から内部に向かって５％離れた領域内に非電極領域２１の分布が高くなって内部電極の連結性が低下する可能性がある。
上記非電極領域２１の平均直径は、特に制限されないが、例えば、１〜３００ｎｍであることができる。
上記非電極領域２１の平均直径が１ｎｍ未満の場合は、非電極領域によって静電容量を低下させる作用がわずかであり、上記非電極領域２１の平均直径が３００ｎｍ超過の場合は、静電容量の低下が激しくなって問題になり得る。
図４は、本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
図４を参照すると、本発明の他の実施形態による積層セラミックキャパシタの製造方法は、セラミックグリーンシートを用意する段階と、金属粉末及びセラミック共材粉末を含む導電性ペーストで内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記セラミック積層体を焼成して誘電体層及び内部電極を含むセラミック本体を形成する段階と、を含むことができる。
以下では、本発明の他の実施形態による積層セラミックキャパシタの製造方法について説明する。
本発明の一実施形態によって複数のセラミックグリーンシートを用意する。上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレードを通じて数μｍの厚さを有するシート（ｓｈｅｅｔ）型に製作することができる。上記セラミックグリーンシートは、その後に焼結されて、図２に示されているように、一誘電体層１１１を形成することができる。
次に、上記セラミックグリーンシート上に内部電極用導電性ペーストを塗布して内部電極パターンを形成することができる。上記内部電極パターンは、スクリーン印刷法またはグラビア印刷法によって形成されることができる。
その後、上記内部電極パターンが形成されたセラミックグリーンシートを積層し、積層方向から加圧して圧搾させることができる。これにより、内部電極パターンが形成されたセラミック積層体を製造することができる。
次いで、セラミック積層体を１個のキャパシタに対応する領域ごとに切断してチップ化する。
このとき、内部電極パターンの一端が側面を通じて交互に露出するように切断する。
続いて、チップ化した積層体を焼成してセラミック本体を製作する。
上記の通り、上記焼成工程は、還元雰囲気において行われることができる。
また、焼成工程は、昇温速度を調節しながら行われることができる。上記昇温速度は、７００℃以下において３０℃／６０ｓ〜５０℃／６０ｓであることができるが、これに限定されない。
次に、セラミック本体の側面を覆い、セラミック本体の側面に露出した内部電極と電気的に連結されるように外部電極を形成することができる。次いで、外部電極の表面にニッケル、すずなどのめっき層を形成することができる。
本発明の一実施形態によると、上記の通り、上記内部電極の断面において、上記非電極領域の７０％以上は、上記内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布するように形成されることができる。
これにより、内部電極の連結性に優れると共に、高容量を具現することができる。
本発明の一実施形態により、下記表１に記載されているように、内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布する気孔またはセラミック共材の体積分率による電極連結性を比較した。
Figure 2014082435
 ［評価］
×：不良（７５％以下）、△：一部不良（７５〜８０％）、○：良好（８５％以上）
＊：比較例
上記表１を参照すると、試料１〜４は、本発明の数値範囲を満たさない場合で、内部電極の連結性に問題があることから、不良または一部不良と示された。
これに対し、試料５〜８は、本発明の数値範囲を満たす場合で、内部電極の連結性が９０％以上を示すことから、良好と判断された。
従って、本発明の一実施形態によると、内部電極の連結性が向上することにより高容量の積層セラミックキャパシタを具現することができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 内部電極
１３１、１３２ 外部電極
１１ 電極領域
２１ 非電極領域

Claims (22)

  1. 誘電体層が積層されて形成されたセラミック本体と、
    前記セラミック本体内部に形成され、内部に非電極領域が形成された内部電極と、
    前記セラミック本体外側に形成され、前記内部電極と電気的に連結された外部電極と、を含み、
    前記内部電極の断面において、前記非電極領域の７０％以上は、前記内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布する、積層セラミック電子部品。
  2. 前記内部電極の厚さは０．５μｍ以下である、請求項１に記載の積層セラミック電子部品。
  3. 前記誘電体層の厚さは０．６μｍ以下である、請求項１または２に記載の積層セラミック電子部品。
  4. 前記非電極領域はセラミック共材粉末を含む、請求項１から３の何れか１項に記載の積層セラミック電子部品。
  5. 前記非電極領域の平均直径は１〜３００ｎｍである、請求項１から４の何れか１項に記載の積層セラミック電子部品。
  6. 前記非電極領域は気孔を含む、請求項１から５の何れか１項に記載の積層セラミック電子部品。
  7. 前記気孔の平均粒径は３０ｎｍ以下である、請求項６に記載の積層セラミック電子部品。
  8. 前記気孔の中心点が前記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布する気孔の比率は、気孔全体に対して９０％以上である、請求項６または７に記載の積層セラミック電子部品。
  9. 前記内部電極の平均厚さが５００ｎｍの場合、前記内部電極のそれぞれの上下境界面から内部に向かって３％離隔された地点の間に形成された領域内に分布する気孔の比率は、気孔全体に対して９０％以上である、請求項６から８の何れか１項に記載の積層セラミック電子部品。
  10. 前記内部電極の平均厚さが４００ｎｍの場合、前記内部電極のそれぞれの上下境界面から内部に向かって３．７５％離隔された地点の間に形成された領域内に分布する気孔の比率は、気孔全体に対して９０％以上である、請求項６から９の何れか１項に記載の積層セラミック電子部品。
  11. 前記内部電極は、内部電極の全体長さに対して実際に形成された内部電極の長さの比と定義される内部電極の連結性が９０％以上である、請求項１から１０の何れか１項に記載の積層セラミック電子部品。
  12. セラミックグリーンシートを用意する段階と、
    金属粉末及びセラミック共材粉末を含む導電性ペーストで内部電極パターンを形成する段階と、
    前記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、
    前記セラミック積層体を焼成して誘電体層及び内部に非電極領域が形成された内部電極を含むセラミック本体を形成する段階と
    を含み、
    前記内部電極の断面において、前記非電極領域の７０％以上は、前記内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布する、積層セラミック電子部品の製造方法。
  13. 前記セラミック積層体の焼成は、７００℃以下の温度において３０℃／６０ｓ〜５０℃／分の昇温速度で行われる、請求項１２に記載の積層セラミック電子部品の製造方法。
  14. 前記内部電極の連結性は９０％以上である、請求項１２または１３に記載の積層セラミック電子部品の製造方法。
  15. 前記内部電極の厚さは０．５μｍ以下である、請求項１２から１４の何れか１項に記載の積層セラミック電子部品の製造方法。
  16. 前記誘電体層の厚さは０．６μｍ以下である、請求項１２から１５の何れか１項に記載の積層セラミック電子部品の製造方法。
  17. 前記非電極領域の平均直径は１〜３００ｎｍである、請求項１２から１６の何れか１項に記載の積層セラミック電子部品の製造方法。
  18. 前記非電極領域は気孔を含む、請求項１２から１７の何れか１項に記載の積層セラミック電子部品の製造方法。
  19. 前記気孔の平均粒径は３０ｎｍ以下である、請求項１８に記載の積層セラミック電子部品の製造方法。
  20. 前記気孔の中心点が前記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布する気孔の比率は、気孔全体に対して９０％以上である、請求項１８または１９に記載の積層セラミック電子部品の製造方法。
  21. 前記内部電極の平均厚さが５００ｎｍの場合、前記内部電極のそれぞれの上下境界面から内部に向かって３％離隔された地点の間に形成された領域内に分布する気孔の比率は、気孔全体に対して９０％以上である、請求項１８から２０の何れか１項に記載の積層セラミック電子部品の製造方法。
  22. 前記内部電極の平均厚さが４００ｎｍの場合、前記内部電極のそれぞれの上下境界面から内部に向かって３．７５％離隔された地点の間に形成された領域内に分布する気孔の比率は、気孔全体に対して９０％以上である、請求項１８から２１の何れか１項に記載の積層セラミック電子部品の製造方法。
JP2013000129A 2012-10-12 2013-01-04 積層セラミック電子部品及びその製造方法 Pending JP2014082435A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0113706 2012-10-12
KR1020120113706A KR101922867B1 (ko) 2012-10-12 2012-10-12 적층 세라믹 전자부품 및 이의 제조방법

Publications (1)

Publication Number Publication Date
JP2014082435A true JP2014082435A (ja) 2014-05-08

Family

ID=50475114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013000129A Pending JP2014082435A (ja) 2012-10-12 2013-01-04 積層セラミック電子部品及びその製造方法

Country Status (3)

Country Link
US (1) US8964354B2 (ja)
JP (1) JP2014082435A (ja)
KR (1) KR101922867B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017120871A (ja) * 2015-12-28 2017-07-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法
KR20180125876A (ko) 2017-05-16 2018-11-26 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP2019036708A (ja) * 2017-08-10 2019-03-07 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2019176117A (ja) * 2018-03-28 2019-10-10 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
US10483038B2 (en) 2017-05-16 2019-11-19 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US10593474B2 (en) 2017-05-16 2020-03-17 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US11967463B2 (en) 2021-06-23 2024-04-23 Taiyo Yuden Co., Ltd. Ceramic electronic device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053502A (ja) * 2014-10-23 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ
US10418181B2 (en) 2016-04-20 2019-09-17 Eulex Components Inc Single layer capacitors
KR20220147915A (ko) * 2021-04-28 2022-11-04 삼성전기주식회사 적층형 전자 부품 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081033A (ja) * 2007-09-26 2009-04-16 Noritake Co Ltd 高速焼成用導体ペースト
JP2009123868A (ja) * 2007-11-14 2009-06-04 Panasonic Corp 積層セラミックコンデンサ及びその製造方法
JP2010153485A (ja) * 2008-12-24 2010-07-08 Tdk Corp 電子部品
WO2012077585A1 (ja) * 2010-12-06 2012-06-14 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600533A (en) * 1994-06-23 1997-02-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor having an anti-reducing agent
JP2002265261A (ja) * 2001-03-07 2002-09-18 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP4403488B2 (ja) 2002-06-20 2010-01-27 株式会社村田製作所 導電性ペースト及び積層型電子部品
CN100412027C (zh) * 2003-12-18 2008-08-20 株式会社村田制作所 介电陶瓷组合物和多层电子元件
JP4761062B2 (ja) 2006-06-16 2011-08-31 Ｔｄｋ株式会社 積層セラミックコンデンサ
WO2011024582A1 (ja) * 2009-08-27 2011-03-03 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
US8263515B2 (en) * 2009-08-29 2012-09-11 Fatih Dogan Nanostructured dielectric materials for high energy density multi layer ceramic capacitors
KR101843190B1 (ko) * 2011-08-31 2018-03-28 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
KR101761939B1 (ko) * 2012-04-26 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081033A (ja) * 2007-09-26 2009-04-16 Noritake Co Ltd 高速焼成用導体ペースト
JP2009123868A (ja) * 2007-11-14 2009-06-04 Panasonic Corp 積層セラミックコンデンサ及びその製造方法
JP2010153485A (ja) * 2008-12-24 2010-07-08 Tdk Corp 電子部品
WO2012077585A1 (ja) * 2010-12-06 2012-06-14 株式会社村田製作所 積層セラミック電子部品

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017120871A (ja) * 2015-12-28 2017-07-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法
JP2022009433A (ja) * 2015-12-28 2022-01-14 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法
JP7092320B2 (ja) 2015-12-28 2022-06-28 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法
KR20180125876A (ko) 2017-05-16 2018-11-26 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
US10483038B2 (en) 2017-05-16 2019-11-19 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US10593474B2 (en) 2017-05-16 2020-03-17 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP2019036708A (ja) * 2017-08-10 2019-03-07 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7186014B2 (ja) 2017-08-10 2022-12-08 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2019176117A (ja) * 2018-03-28 2019-10-10 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
JP7166834B2 (ja) 2018-03-28 2022-11-08 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ
US11967463B2 (en) 2021-06-23 2024-04-23 Taiyo Yuden Co., Ltd. Ceramic electronic device

Also Published As

Publication number Publication date
KR101922867B1 (ko) 2018-11-28
KR20140047419A (ko) 2014-04-22
US8964354B2 (en) 2015-02-24
US20140104748A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
KR101843190B1 (ko) 세라믹 전자부품 및 이의 제조방법
JP6766996B2 (ja) 積層セラミック電子部品及びその製造方法
JP2014082435A (ja) 積層セラミック電子部品及びその製造方法
JP6161950B2 (ja) 積層セラミック電子部品及びその製造方法
JP5825322B2 (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
JP7260226B2 (ja) 積層セラミック電子部品及びその製造方法
KR102057911B1 (ko) 적층 세라믹 전자부품
JP7092320B2 (ja) 積層セラミック電子部品及びその製造方法
JP5694249B2 (ja) 積層セラミック電子部品
JP2012253337A (ja) 積層セラミック電子部品
JP2013021285A (ja) 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
JP2014123698A (ja) 積層セラミック電子部品
JP6138442B2 (ja) 積層セラミック電子部品及びその製造方法
JP2014053584A (ja) 積層セラミック電子部品及びその製造方法
JP2013016454A (ja) 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
JP2013214698A (ja) 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
KR20130117292A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2013115422A (ja) 積層セラミック電子部品
JP2014011449A (ja) 積層セラミック電子部品
JP2014038820A (ja) 内部電極用導電性ペースト組成物及びこれを含む積層セラミック電子部品
KR102048091B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR101994719B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101973450B1 (ko) 세라믹 전자부품 및 이의 제조방법
JP6992944B2 (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180410