JP2019036708A - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP2019036708A
JP2019036708A JP2018089041A JP2018089041A JP2019036708A JP 2019036708 A JP2019036708 A JP 2019036708A JP 2018089041 A JP2018089041 A JP 2018089041A JP 2018089041 A JP2018089041 A JP 2018089041A JP 2019036708 A JP2019036708 A JP 2019036708A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
dielectric layer
multilayer ceramic
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018089041A
Other languages
English (en)
Other versions
JP7186014B2 (ja
Inventor
知栄 川村
Tomoharu Kawamura
知栄 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to KR1020180089088A priority Critical patent/KR102587765B1/ko
Priority to TW107126671A priority patent/TWI793148B/zh
Priority to US16/056,201 priority patent/US11087926B2/en
Priority to CN201810907065.2A priority patent/CN109390152B/zh
Publication of JP2019036708A publication Critical patent/JP2019036708A/ja
Application granted granted Critical
Publication of JP7186014B2 publication Critical patent/JP7186014B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 誘電体層の比誘電率の低下を抑制することができる積層セラミックコンデンサおよびその製造方法を提供する。【解決手段】 積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、金属を主成分とする内部電極層と、が交互に積層された積層構造を備え、前記誘電体層と前記内部電極層との界面に、平均径が150nm以下の二次相が存在し、前記内部電極層に、セラミックを主成分とする粒子が存在することを特徴とする。【選択図】 図3

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
近年、スマートフォンや携帯電話などの電子機器の小型化に伴い、搭載される電子部品の小型化が急速に進んでいる。例えば、積層セラミックコンデンサにおいては、所定の特性を確保しつつ、チップサイズを小さくするために、誘電体層及び内部電極層の薄層化が求められている。積層セラミックコンデンサにおいて、所望の性能を得るために、二次相を制御する技術が開示されている(例えば、特許文献1,2参照)。
特開2014−123698号公報 国際公開第WO2013/018789号
ところで、内部電極層を薄層化しようとすると、高連続率を維持することが困難となる。そこで、共材を内部電極層に添加することで、内部電極層の収縮を遅延させることが考えられる。しかしながら、焼成の過程で共材が誘電体層に拡散し、比誘電率を低下させるおそれがある。特許文献1,2の技術では、この課題の解決については開示されていない。
本発明は、上記課題に鑑みなされたものであり、誘電体層の比誘電率の低下を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、金属を主成分とする内部電極層と、が交互に積層された積層構造を備え、前記誘電体層と前記内部電極層との界面に、平均径が150nm以下の二次相が存在し、前記内部電極層に、セラミックを主成分とする粒子が存在することを特徴とする。
上記積層セラミックコンデンサにおいて、前記二次相の平均径は、二次相の長径を200個測定した値の平均値としてもよい。
上記積層セラミックコンデンサにおいて、前記誘電体層と前記内部電極層との積層方向における断面において、前記二次相の合計面積は、前記誘電体層の合計面積に対して0.8%以上5.1%以下としてもよい。
上記積層セラミックコンデンサにおいて、前記二次相の平均径を前記誘電体層の主成分セラミックの平均粒径の35%以下としてもよい。
上記積層セラミックコンデンサにおいて、前記誘電体層の主成分セラミックの平均粒径は、誘電体層の主成分セラミックの長径を200個測定した値の平均値としてもよい。
上記積層セラミックコンデンサにおいて、前記二次相は、Siを含んでいてもよい。
上記積層セラミックコンデンサにおいて、前記誘電体層と前記内部電極層との積層方向における前記内部電極層の断面において、前記粒子が存在する面積比率を10%以上としてもよい。
上記積層セラミックコンデンサにおいて、前記内部電極層の主成分金属をニッケルとしてもよい。
上記積層セラミックコンデンサにおいて、前記粒子の主成分セラミックをチタン酸バリウムとしてもよい。
上記積層セラミックコンデンサにおいて、前記誘電体層の主成分セラミックをチタン酸バリウムとしてもよい。
本発明に係る積層セラミックコンデンサの製造方法は、セラミック粉末およびSi原料を含むグリーンシート上に、平均粒径が100nm以下で粒径分布の標準偏差が1.5以下の金属粉末を主成分とし、平均粒径が10nm以下で粒度分布の標準偏差が5以下のセラミック粉末を共材として含む金属導電ペーストのパターンを配置する第1工程と、前記第1工程によって得られた積層単位を複数積層して得られたセラミック積層体を焼成することで、前記金属粉末の焼結によって内部電極層を形成し、前記グリーンシートのセラミック粉末の焼結によって誘電体層を形成する第2工程と、を含み、前記第2工程において、前記誘電体層と前記内部電極層との界面に平均径が150nm以下の二次相を形成し、前記内部電極層にセラミックを主成分とする粒子を形成することを特徴とする。
上記積層セラミックコンデンサの製造方法において、前記第1工程において、前記セラミック粉末の主成分セラミックを100molとした場合に、前記Si原料をSiO換算で0.3mol以上2.1mol以下添加してもよい。
上記積層セラミックコンデンサの製造方法において、前記Si原料の比表面積を200m/g以上としてもよい。
上記積層セラミックコンデンサの製造方法において、前記第2工程において、室温から最高温度までの平均昇温速度を30℃/分以上80℃/分以下としてもよい。
上記積層セラミックコンデンサの製造方法において、前記第2工程において、前記誘電体層と前記内部電極層との積層方向における前記内部電極層の断面において、前記粒子が存在する面積比率が10%以上となるように、前記セラミック積層体を焼成してもよい。
本発明によれば、誘電体層の比誘電率の低下を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 連続率を表す図である。 二次相を例示する図である。 (a)は結晶粒径が大きい場合の内部電極層を例示する図であり、(b)は結晶粒径が小さい場合の内部電極層を例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)は実施例1〜7および比較例1〜4における内部電極形成用導電ペーストの主成分金属の粒度分布を示す図であり、(b)は実施例1〜7および比較例1〜4における内部電極形成用導電ペーストの共材の粒度分布を示す図である。 誘電体層と内部電極層との積層方向における断面のSEM写真を描いた図である。 実施例および比較例の結果を示す図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図1で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を主成分とする誘電体層11と、卑金属材料等の金属材料を主成分とする内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.2mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を主成分として用いてもよい。内部電極層12の厚さは、例えば、0.5μm以下であり、0.3μm以下とすることが好ましい。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
積層セラミックコンデンサ100の小型大容量化のために、誘電体層11および内部電極層12の薄層化が求められている。しかしながら、内部電極層12を薄層化しようとすると、高連続率を維持することが困難となる。これは、以下の理由による。内部電極層12を金属粉末の焼成によって得る場合、焼結が進むと表面エネルギーを最小にしようとするために球状化する。誘電体層11の主成分セラミックよりも内部電極層12の金属成分の焼結が進みやすいため、誘電体層11の主成分セラミックが焼結するまで温度を上げると、内部電極層12の金属成分は過焼結となり、球状化しようとする。この場合、切れるキッカケ(欠陥)があれば、当該欠陥を基点に内部電極層12が切れ、連続率が低下する。誘電体層11および内部電極層12の薄層化が進むと、連続率はさらに低下するおそれがある。
図2は、連続率を表す図である。図2で例示するように、ある内部電極層12における長さL0の観察領域において、その金属部分の長さL1,L2,・・・,Lnを測定して合計し、金属部分の割合であるΣLn/L0をその層の連続率と定義することができる。
そこで、セラミックを主成分とする共材を内部電極層12に添加することで、内部電極層12の収縮を遅延させることが考えられる。内部電極層12の薄層化の観点から、内部電極層12を構成する主成分金属および共材として粒度分布のシャープな小径材料を含む高分散な金属導電ペーストを焼成することが考えられる。しかしながら、微細な共材の比誘電率は低いため、当該微細な共材が誘電体層11に拡散すると、積層セラミックコンデンサ100の静電容量が低下するおそれがある。そこで、比誘電率の低い微細な共材を内部電極層12から誘電体層11に拡散させないことが望まれる。
本実施形態においては、図3で例示するように、生成される二次相のうち少なくともいずれかを、誘電体層11と内部電極層12との界面に配置する。二次相とは、誘電体層11の主成分セラミックの結晶と異なり、内部電極層12の主成分金属の結晶とも異なる組成を有する相のことである。例えば、二次相は、Si(シリコン)の酸化物を含む相である。以下、誘電体層11と内部電極層12との界面に配置された二次相を二次相14と称する。
誘電体層11と内部電極層12との界面に二次相14が位置することで、共材が誘電体層11に拡散することが抑制される。二次相14の径が小さいと、誘電体層11と内部電極層12との界面に二次相14を分散して配置することができ、共材の拡散がより抑制される。そこで、本実施形態においては、二次相14の平均粒を150nm以下とする。これにより、共材として用いた比誘電率の低い誘電体が誘電体層11に拡散することが抑制され、内部電極層12に残存するため、誘電体層11の比誘電率を下げることなく、連続率の高い内部電極層12が得られ、良好なバイアス特性が得られる。薄層化、多積層化しても焼成後のクラックが起こりにくく、信頼性の向上に寄与できる。
なお、誘電体層11と内部電極層12との界面において、二次相14が少ないと、共材の拡散を十分に抑制できないおそれがある。そこで、誘電体層11と内部電極層12との積層方向における断面において、二次相14の合計面積を誘電体層11の合計面積に対して、0.7%以上とすることが好ましい。これにより、共材の拡散を十分に抑制できるようになる。なお、二次相14の合計面積は、誘電体層11の合計面積に対して、0.8%以上であることがより好ましく、0.9%以上であることがさらに好ましい。
一方、誘電体層11と内部電極層12との界面における二次相14が多すぎると、低誘電率な二次相の比率が高くなることにより、誘電体層11の比誘電率が低下するおそれがある。そこで、誘電体層11と内部電極層12との積層方向における断面において二次相14の合計面積を誘電体層11の合計面積に対して5.4%以下とすることが好ましい。これにより、低誘電率な二次相の比率が高くなり過ぎず、誘電体層11の比誘電率低下が抑制される。なお、二次相14の合計面積は、誘電体層11の合計面積に対して、5.1%以下であることが好ましく、5.0%以下であることがより好ましい。
また、誘電体層11の主成分セラミックの粒径との関係で二次相14の径が大きいと、誘電体層11と内部電極層12との界面に配置できる二次相14の数が少なくなるため、クラックが発生するおそれがある。そこで、二次相14の平均径は、誘電体層11の主成分セラミックの平均粒径の35%以下であることが好ましい。これにより、誘電体層11と内部電極層12との界面に配置できる二次相14の数が多くなり、クラックの発生が抑制される。なお、二次相14の平均径は、誘電体層11の主成分セラミックの平均粒径の32%以下であることが好ましく、30%以下であることがより好ましい。
また、内部電極層12の結晶粒径は、小さいことが好ましい。図4(a)は、結晶粒径が大きい場合の内部電極層12を例示する図である。図4(b)は、結晶粒径が小さい場合の内部電極層12を例示する図である。図4(a)および図4(b)で例示するように、結晶粒15が小さくなると、内部電極層12に共材が残存しやすくなる。例えば、結晶粒15が小さくなるにつれて結晶粒界17の数が多くなり、当該結晶粒界17に共材が残存することで、内部電極層12全体におけるセラミックを主成分とする粒子16が多く存在すると考えられる。粒子16は、焼成後の共材の形態である。具体的には、内部電極層12の結晶粒径を小さくすることで、誘電体層11と内部電極層12との積層方向における内部電極層12の断面において、粒子16が存在する面積比率を10%以上とすることが好ましい。例えば、当該断面は、誘電体層11と内部電極層12との積層方向と、外部電極20aと外部電極20bとの対向方向とがなす平面での断面である。この構成では、共材の残存量が多くなる。それにより、誘電体層11への共材の拡散が抑制され、誘電体層11の比誘電率の低下が抑制される。また、焼結時における内部電極層12の金属成分の過焼結が抑制され、内部電極層12の切れが抑制される。その結果、内部電極層12の連続率低下を抑制することができる。なお、上記面積比率は、15%以上とすることが好ましい。なお、上記の面積比率は、内部電極層12の断面のSEM画像などを用いて、内部電極層12の全体の面積とセラミックを主成分とする粒子16の面積とから求めることができる。
なお、共材が誘電体層11に拡散せずに内部電極層12に十分に残存する場合、内部電極層12内で共材が集まるようになる。より具体的には、内部電極層12の中央部付近の共材が周囲の共材を集めて粒成長していくと考えられる。その結果、内部電極層12の厚み方向の中央部分に残存するようになる。この場合、内部電極層12の厚み方向において、上下5%ずつに粒子16が存在しなくなる。したがって、内部電極層12の厚み方向において、上下5%ずつの領域に粒子16が存在しないことが好ましい。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図5は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、図5で例示するように、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル−ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホロミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Zn(亜鉛),Li(リチウム),B(ホウ素),Na(ナトリウム),K(カリウム)およびSi(シリコン)の酸化物もしくはガラスが挙げられる。これらの添加化合物のうち、Si,Mn,V,Ni,Zn,Li,B,Y,Dy,Ho,およびYb、並びに、セラミック粉末に含まれるBaの一部が二次相を形成するための二次相成分となり、焼成後に二次相14を形成する。
本実施形態においては、好ましくは、まず誘電体層11を構成するセラミックの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒径は、誘電体層11の薄層化の観点から、好ましくは50〜300nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
(積層工程)
次に、得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル(DOP)等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層パターンを配置する。金属導電ペーストの金属材料には、例えば、平均粒径が100nm以下のものを用いる。また、粒径の標準偏差は、15以下とする。これにより、シャープな粒度分布が得られる。平均粒径は、100nm以下であることが好ましく、70nm以下であることがより好ましい。粒径の標準偏差は、15以下であることが好ましく、12以下であることがより好ましい。また、累積粒度分布の傾きは、8以上であることが好ましい。なお、累積粒度分布の傾きは、累積粒度分布を対数プロットしD20とD80間の傾き(=1/(logD80−logD20)と定義することができる。
また、金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分セラミックは、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。例えば、チタン酸バリウムを均一に分散させてもよい。共材には、例えば平均粒径が10nm以下のものを用いる。また、粒径の標準偏差は、5以下とする。これにより、シャープな粒度分布が得られる。平均粒径は、15nm以下であることが好ましく、10nm以下であることがより好ましい。粒径の標準偏差は、5以下であることが好ましく、3以下であることがより好ましい。また、累積粒度分布の傾きは、7以上であることが好ましい。なお、累積粒度分布の傾きは、累積粒度分布を対数プロットしD20とD80間の傾き(=1/(logD80−logD20))と定義することができる。
その後、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、所定層数(例えば100〜500層)だけ積層する。積層した誘電体グリーンシートの上下にカバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットし、その後に外部電極20a,20bの下地層となる金属導電ペーストを、カットした積層体の両端面にディップ法等で塗布して乾燥させる。これにより、積層セラミックコンデンサ100の成型体が得られる。
(焼成工程)
このようにして得られた成型体を、250〜500℃のN雰囲気中で脱バインダ処理した後に、酸素分圧10−5〜10−8atmの還元雰囲気中で1100〜1300℃で10分〜2時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層セラミックコンデンサ100が得られる。なお、Si原料と焼成条件を調整することで、誘電体層11と内部電極層12との界面に二次相14を形成することができる。例えば、Si原料であるSiOに比表面積が200m/g以上の微粒子を用い、1000℃から最高温度までの昇温速度を緩やかにすることで、二次相14を誘電体層11と内部電極層12との界面に形成することができる。また、焼成条件を調整することで、誘電体層11と内部電極層12との界面に形成される二次相14の平均径を150nm以下に調整することができる。例えば、最高温度を低くすることで、二次相14の平均径を150nm以下の小さい値とすることができる。
また、焼成条件を調整することで、内部電極層12に残存する共材の残存量を調整することができる。具体的には、焼成工程において昇温速度を大きくすることで、共材が金属導電ペーストから吐き出される前に主成分金属が焼結するため、共材が内部電極層12に残存しやすくなる。例えば、内部電極層12における共材の残存量を多くする観点から、焼成工程において室温から最高温度までの平均昇温速度は、30℃/分以上とすることが好ましく、45℃/分以上とすることがより好ましい。なお、平均昇温速度が大きすぎると、成型体に残留する有機成分の排出が十分に行われず、焼成工程中にクラックが発生するなどの不具合が生じるおそれがある。あるいは、成型体の焼結に内外差が発生することで緻密化が不十分となり、静電容量が低下するなどの不具合が生じるおそれがある。そこで、平均昇温速度を、80℃/分以下とすることが好ましく、65℃/分以下とすることがより好ましい。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃〜1000℃で再酸化処理を行ってもよい。
(めっき処理工程)
その後、めっき処理により、外部電極20a,20bの下地層に、Cu,Ni,Sn等の金属コーティングを行う。
本実施形態に係る積層セラミックコンデンサの製造方法によれば、内部電極層12を構成する主成分金属および共材として粒度分布のシャープな小径材料を用いることで、高分散な金属導電ペーストが作製される。また、部分的に大きい材料が混入することが抑制される。このような金属導電ペーストを用いることで、焼結過程において誘電体層11への共材の拡散が抑制され、共材が内部電極層12内に残存するようになる。また、本実施形態に係る積層セラミックコンデンサの製造方法によれば、誘電体層11と内部電極層12との界面に、平均径が150nm以下の二次相14を形成することができる。二次相14の平均径を150nm以下の小さい値とすることで、二次相14を分散して形成することができる。それにより、共材が誘電体層11に拡散することが抑制される。これにより、共材として用いた比誘電率の低い誘電体を内部電極層12に残存させられるため、誘電体層11の比誘電率を下げることなく、連続率の高い内部電極層12が得られ、良好なバイアス特性が得られる。薄層化、多積層化しても焼成後のクラックが起こりにくく、信頼性の向上に寄与できる。
なお、誘電体材料に添加するSi原料の粒径を小さくすることで、焼成後に得られる二次相14の平均径を小さくすることができる。例えば、Si原料の比表面積を200m/g以上とすることで、二次相14の平均径を150nm以下に調整することができる。
誘電体材料へのSi原料の添加量が少ないと、誘電体層11と内部電極層12との界面における二次相14が少なくなり、共材の拡散を十分に抑制することができないおそれがある。そこで、誘電体材料へのSi原料の添加量に下限を設けることが好ましい。具体的には、誘電体材料の主成分セラミックを100molとした場合に、Si原料の添加量をSiO換算で0.3mol以上とすることが好ましい。この場合、例えば、誘電体層11と内部電極層12との積層方向における断面において、二次相14の合計面積を誘電体層11の合計面積に対して、0.9%以上とすることができるようになる。なお、誘電体材料の主成分セラミックを100molとした場合に、Si原料の添加量をSiO換算で0.4mol以上とすることがより好ましい。
一方、誘電体材料へのSi原料の添加量が多いと、誘電体層11と内部電極層12との界面における二次相14が多くなり、低誘電率な二次相の比率が高まることで、誘電体層11の比誘電率が低下するおそれがある。そこで、誘電体材料へのSi原料の添加量に上限を設けることが好ましい。具体的には、誘電体材料の主成分セラミックを100molとした場合に、Si原料の添加量をSiO換算で2.1mol以下とすることが好ましい。この場合、例えば、誘電体層11と内部電極層12との積層方向における断面において二次相14の合計面積を誘電体層11の合計面積に対して5.1%以下とすることができるようになる。なお、誘電体材料の主成分セラミックを100molとした場合に、Si原料の添加量をSiO換算で2.0mol以下とすることがより好ましく、1.0mol以下とすることがさらに好ましい。
また、誘電体層11の主成分セラミックの粒径との関係で二次相14の径が大きいと、内部電極層12と誘電体層11との界面に配置できる二次相14の数が少なくなるおそれがあり、クラックが発生するおそれがある。そこで、二次相14の平均径は、誘電体層11の主成分セラミックの平均粒径の35%以下であることが好ましい。これにより、内部電極層12と誘電体層11との界面に配置できる二次相14の数が多くなり、クラックの発生が抑制される。なお、二次相14の平均径は、誘電体層11の主成分セラミックの平均粒径の30%以下であることが好ましい。
また、焼成後の誘電体層11と内部電極層12との積層方向における内部電極層12の断面において、セラミックを主成分とする粒子16が存在する面積比率を10%以上とすることが好ましい。内部電極層12内に共材が残存すると、焼結時における内部電極層12の金属成分の過焼結が抑制され、内部電極層12の切れが抑制される。その結果、内部電極層12の連続率低下を抑制することができる。なお、上記面積比率は、15%以上とすることがより好ましい。また、内部電極層12の厚み方向において、上下5%ずつの領域にセラミックを主成分とする粒子16が存在しないことが好ましい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
平均粒径が100nm(比表面積10m/g)のチタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。実施例1では、チタン酸バリウムを100molとした場合に、Si原料の添加量をSiO換算で0.3molとした。実施例2では、チタン酸バリウムを100molとした場合に、Si原料の添加量をSiO換算で0.4molとした。実施例3では、チタン酸バリウムを100molとした場合に、Si原料の添加量をSiO換算で0.7molとした。実施例4では、チタン酸バリウムを100molとした場合に、Si原料の添加量をSiO換算で2.0molとした。実施例5では、チタン酸バリウムを100molとした場合に、Si原料の添加量をSiO換算で2.1molとした。実施例6では、チタン酸バリウムを100molとした場合に、Si原料の添加量をSiO換算で0.7molとした。実施例7では、チタン酸バリウムを100molとした場合に、Si原料の添加量をSiO換算で0.4molとした。Si原料としては、200m/g以上の比表面積を有する非多孔性SiOを用いた。
比較例1では、チタン酸バリウムを100molとした場合に、Si原料の添加量をSiO換算で2.5molとした。比較例2,3では、チタン酸バリウムを100molとした場合に、Si原料の添加量をSiO換算で0.4molとした。比較例4では、チタン酸バリウムを100molとした場合に、Si原料の添加量をSiO換算で0.2molとした。比較例1,4では、Si原料として、200m/g以上の比表面積を有する非多孔性SiOを用いた。比較例2,3では、Si原料として、約50m/gの比表面積を有する非多孔性SiOを用いた。
誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。誘電体グリーンシートの塗工厚みを0.8μmとし、有機バインダとしてポリビニルブチラール(PVB)等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。
次に、内部電極層12の主成分金属(Ni)の粉末を(Ni固形分で50wt%)と、共材(チタン酸バリウム)を10部と、バインダ(エチルセルロース)を5部と、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを遊星ボールミルで作製した。表1に示すように、実施例1〜6および比較例1〜4では、主成分金属の粉末には、平均粒径が70nm(比表面積10m/g)、粒径の標準偏差が12、累積粒度分布の傾きが8のものを用いた。共材には、平均粒径が8.6nm(比表面積110m/g)、粒径の標準偏差が2.7、累積粒度分布の傾きが7のものを用いた。実施例7では、主成分金属の粉末には、平均粒径が120nm(比表面積6m/g)、粒径の標準偏差が33、累積粒度分布の傾きが6のものを用いた。共材には、平均粒径が29nm(比表面積40m/g)、粒径の標準偏差が8.7、累積粒度分布の傾きが5のものを用いた。
Figure 2019036708
誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷したシートを250枚重ね、その上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。
得られたセラミック積層体をN雰囲気中で脱バインダした後に、セラミック積層体の両端面から各側面にかけて、Niを主成分とする金属フィラー、共材、バインダ、溶剤などを含む金属ペーストを塗布し、乾燥させた。その後、還元雰囲気中で1100℃〜1300℃で10分〜2時間、金属ペーストをセラミック積層体と同時に焼成して焼結体を得た。室温から最高温度までの平均昇温速度は、実施例1〜7および比較例1〜3では55℃/分とし、比較例4では30℃/分とした。なお、実施例1〜5,7および比較例1と比較して、実施例6では最高温度を100℃程度低い条件で、比較例2では最高温度を50℃程度低い条件で、比較例3および比較例4では最高温度を100℃程度低い条件で焼成した。
得られた焼結体の形状寸法は、長さ0.6mm、幅0.3mm、高さ0.3mmであった。焼結体をN雰囲気下800℃の条件で再酸化処理を行った後、メッキ処理して下地層の表面にCuめっき層、Niめっき層およびSnめっき層を形成し、積層セラミックコンデンサ100を得た。
(分析)
図6(a)は、実施例1〜7および比較例1〜4における内部電極形成用導電ペーストの主成分金属の粒度分布を示す図である。図6(a)において、「実施例1等」が実施例1〜6および比較例1〜4に対応している。図6(a)に示すように、実施例1〜6および比較例1〜4においては、平均粒径が小さく、粒度分布がシャープな金属粉末を用いていることがわかる。また、実施例7においては、平均粒径が大きく、粒度分布がブロードな金属粉末を用いていることがわかる。図6(b)は、実施例1〜7および比較例1〜4における内部電極形成用導電ペーストの共材の粒度分布を示す図である。図6(b)において、「実施例1等」が実施例1〜6および比較例1〜4に対応している。図6(b)に示すように、実施例1〜6および比較例1〜4においては、平均粒径が小さく、粒度分布がシャープな共材を用いていることがわかる。また、実施例7においては、平均粒径が大きく、粒度分布がブロードな共材を用いていることがわかる。
図7は、実施例2について、幅方向中央部での、誘電体層11と内部電極層12との積層方向における断面のSEM(走査型電子顕微鏡)写真を描いた図である。図7の結果から、誘電体層11と内部電極層12との界面に、二次相14が形成されていることがわかる。なお、二次相14をEDS(エネルギー分散型x線分析)により分析したところ、Siが含まれていることを確認した。また、図7の結果から、二次相14の平均径を計測した。具体的には、SEM画像で観測された複数の二次相14からランダムに選んだ200個の長径を計測して平均した数値を二次相14の平均径とした。結果を図8に示す。なお、図7の実施例2以外の測定結果は、それぞれのサンプルについて同様に測定したものである。
図8に示すように、実施例1〜7のいずれにおいても、比誘電率が目標とする2500以上となった。これは、誘電体層11と内部電極層12との界面に、平均径が150nm以下の二次相14が形成されたからであると考えられる。これに対して、比較例1,3では、比誘電率が2500を下回った。これは、二次相14の平均径が150nmを上回ったことで、二次相14が分散せず、共材の拡散が抑制されなかったからであると考えられる。比較例2,4では、焼成によりクラックが発生し、比誘電率の計測ができなかった。これは、二次相14の平均径が150nmを上回ったことで二次相14が分散しなかったからであると考えられる。また、二次相14の平均径が誘電体層11の主成分セラミックの平均粒径の35%を上回ったことで、誘電体層11と内部電極層12との界面に配置できる二次相14の数が少なくなったからであると考えられる。なお、誘電体層11の主成分セラミックの平均粒径は、SEM画像で観測された複数の主成分セラミック粒子からランダムに選んだ200個の長径を計測して平均した数値とした。
なお、実施例1と比較して、実施例2〜4では、比誘電率が高くなった。これは、誘電体層11と内部電極層12との積層方向における断面において、二次相14の合計面積を誘電体層11の合計面積に対して0.9%以上となったために、共材の拡散を十分に抑制できたからであると考えられる。二次相14の合計面積については、図7のように観察される上記断面のSEM写真の視野を倍率調整して12.6μm×8.35μmとする矩形領域において、観察されるすべての二次相14の粒子について、それぞれの長径を直径とする円と見なしてその面積を求め、それらを加算した値を二次相14の合計面積とした。また、上記SEM写真の同じ視野の矩形領域において、誘電体層11と内部電極層12との境界に直線を外挿し、この直線と上記矩形領域の外周とで囲まれる誘電体層11の面積を算出し、上記矩形領域内のすべての誘電体層11の面積を加算したものを誘電体層11の合計面積とした。こうして得られた二次相14の合計面積と誘電体層11の合計面積とから、両者の比率を算出することができる。この比率は、1製品当たり異なる3つの矩形領域からそれぞれ得られた3つの比率の平均値とすることができる。なお、上記矩形領域は、内部電極層12が交差して容量値を発生する断面領域のうち積層方向、内部電極層12の伸張方向にそれぞれ3分割したときの中央の範囲から選定する。
また、実施例2および実施例7について、誘電体層11と内部電極層12との積層方向における内部電極層12の断面において、セラミックを主成分とする粒子16が存在する面積比率を計測した。具体的には、SEM画像から得られるSEM写真の視野を12.6μm×8.35μmとする矩形領域とし、粒子16のそれぞれの長径を計測し、長径を直径とする円と見なして粒子16の面積を算出し、上記矩形領域内のすべての粒子16の面積を合計する。また、誘電体層11と内部電極層12との境界に直線を外挿し、この直線と上記矩形領域の外周とで囲まれる内部電極層12の面積を算出し、上記矩形領域内のすべての内部電極層12の面積を加算したものを内部電極層12の総面積とした。内部電極層12の総面積(粒子16を含む)に対する粒子16の合計面積を算出することで、面積比率を算出した。この面積比率は、1製品当たり異なる3つの矩形領域からそれぞれ得られた3つの比率の平均値をとってもよい。なお、上記矩形領域は、内部電極層12が交差して容量値を発生する断面領域のうち積層方向、内部電極層12の伸張方向にそれぞれ3分割したときの中央の範囲から選定する。図8に示すように、実施例2では面積比率が16.2であり、実施例7では8.7であった。これは、内部電極形成用の金属導電ペーストの金属材料および共材として粒度分布のシャープな小径材料を用いたことで焼結過程において共材が内部電極層12内に残存して誘電体層11への拡散が抑制されたからであると考えられる。また、実施例7と比較して、実施例2では、比誘電率が高くなっている。これは、粒子16が存在する面積比率を10%以上とすることで、内部電極層12における共材の残存量が多くなり、誘電体層11への共材の拡散が抑制され、誘電体層11の比誘電率の低下が抑制されたからであると考えられる。なお、得られたSEM写真を用いて、図2で説明した連続率を測定した。実施例1〜6においては連続率が100%、実施例7では連続率が96%と非常に高い連続率となった。連続率の測定は、具体的には、製品断面で観察される10層の内部電極層12についてその伸長方向の全域について複数のSEM写真に写し、これらの写真を貼り合わせてつなげ10層の内部電極層12を写真で把握する。次に、内部電極層のL0、L1、L2・・・を測定して1層ごとに連続率を算出し、得られた10層分の連続率を平均して求めることができる。なお、これまでに述べたSEM画像の倍率は製品の仕様や測定目的によって例えば5000倍から50000倍の範囲で選択すればよい。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
20a,20b 外部電極
100 積層セラミックコンデンサ

Claims (15)

  1. セラミックを主成分とする誘電体層と、金属を主成分とする内部電極層と、が交互に積層された積層構造を備え、
    前記誘電体層と前記内部電極層との界面に、平均径が150nm以下の二次相が存在し、
    前記内部電極層に、セラミックを主成分とする粒子が存在することを特徴とする積層セラミックコンデンサ。
  2. 前記二次相の平均径は、二次相の長径を200個測定した値の平均値であることを特徴とする請求項1の積層セラミックコンデンサ。
  3. 前記誘電体層と前記内部電極層との積層方向における断面において、前記二次相の合計面積は、前記誘電体層の合計面積に対して0.8%以上5.1%以下であることを特徴とする請求項1または2に記載の積層セラミックコンデンサ。
  4. 前記二次相の平均径は、前記誘電体層の主成分セラミックの平均粒径の35%以下であることを特徴とする請求項1〜3のいずれか一項に記載の積層セラミックコンデンサ。
  5. 前記誘電体層の主成分セラミックの平均粒径は、誘電体層の主成分セラミックの長径を200個測定した値の平均値であることを特徴とする請求項4の積層セラミックコンデンサ。
  6. 前記二次相は、Siを含むことを特徴とする請求項1〜5のいずれか一項に記載の積層セラミックコンデンサ。
  7. 前記誘電体層と前記内部電極層との積層方向における前記内部電極層の断面において、前記粒子が存在する面積比率が10%以上であることを特徴とする請求項1〜6のいずれか一項に記載の積層セラミックコンデンサ。
  8. 前記内部電極層の主成分金属は、ニッケルであることを特徴とする請求項1〜7のいずれか一項に記載の積層セラミックコンデンサ。
  9. 前記粒子の主成分セラミックは、チタン酸バリウムであることを特徴とする請求項1〜8のいずれか一項に記載の積層セラミックコンデンサ。
  10. 前記誘電体層の主成分セラミックは、チタン酸バリウムであることを特徴とする請求項1〜9のいずれか一項に記載の積層セラミックコンデンサ。
  11. セラミック粉末およびSi原料を含むグリーンシート上に、平均粒径が100nm以下で粒径分布の標準偏差が1.5以下の金属粉末を主成分とし、平均粒径が10nm以下で粒度分布の標準偏差が5以下のセラミック粉末を共材として含む金属導電ペーストのパターンを配置する第1工程と、
    前記第1工程によって得られた積層単位を複数積層して得られたセラミック積層体を焼成することで、前記金属粉末の焼結によって内部電極層を形成し、前記グリーンシートのセラミック粉末の焼結によって誘電体層を形成する第2工程と、を含み、
    前記第2工程において、前記誘電体層と前記内部電極層との界面に平均径が150nm以下の二次相を形成し、前記内部電極層にセラミックを主成分とする粒子を形成することを特徴とする積層セラミックコンデンサの製造方法。
  12. 前記第1工程において、前記セラミック粉末の主成分セラミックを100molとした場合に、前記Si原料をSiO換算で0.3mol以上2.1mol以下添加することを特徴とする請求項11記載の積層セラミックコンデンサの製造方法。
  13. 前記Si原料の比表面積を200m/g以上とすることを特徴とする請求項11または12に記載の積層セラミックコンデンサの製造方法。
  14. 前記第2工程において、室温から最高温度までの平均昇温速度を30℃/分以上80℃/分以下とすることを特徴とする請求項11〜13のいずれか一項に記載の積層セラミックコンデンサの製造方法。
  15. 前記第2工程において、前記誘電体層と前記内部電極層との積層方向における前記内部電極層の断面において、前記粒子が存在する面積比率が10%以上となるように、前記セラミック積層体を焼成することを特徴とする請求項11〜14のいずれか一項に記載の積層セラミックコンデンサの製造方法。
JP2018089041A 2017-08-10 2018-05-07 積層セラミックコンデンサおよびその製造方法 Active JP7186014B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180089088A KR102587765B1 (ko) 2017-08-10 2018-07-31 적층 세라믹 콘덴서 및 그 제조 방법
TW107126671A TWI793148B (zh) 2017-08-10 2018-08-01 積層陶瓷電容器及其製造方法
US16/056,201 US11087926B2 (en) 2017-08-10 2018-08-06 Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
CN201810907065.2A CN109390152B (zh) 2017-08-10 2018-08-10 层叠陶瓷电容器及层叠陶瓷电容器的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017155747 2017-08-10
JP2017155747 2017-08-10

Publications (2)

Publication Number Publication Date
JP2019036708A true JP2019036708A (ja) 2019-03-07
JP7186014B2 JP7186014B2 (ja) 2022-12-08

Family

ID=65637785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018089041A Active JP7186014B2 (ja) 2017-08-10 2018-05-07 積層セラミックコンデンサおよびその製造方法

Country Status (2)

Country Link
JP (1) JP7186014B2 (ja)
TW (1) TWI793148B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020167236A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 3端子型積層セラミックコンデンサおよび3端子型積層セラミックコンデンサの製造方法
JP2020188111A (ja) * 2019-05-14 2020-11-19 株式会社ノリタケカンパニーリミテド 内部電極用ペーストおよび積層セラミック電子部品の製造方法
JP2021034630A (ja) * 2019-08-28 2021-03-01 株式会社村田製作所 積層型電子部品
CN115403369A (zh) * 2021-05-26 2022-11-29 Tdk株式会社 电介质组合物及层叠陶瓷电子部件
WO2024057733A1 (ja) * 2022-09-12 2024-03-21 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092684A (ja) * 1996-09-11 1998-04-10 Mitsubishi Materials Corp 粒界絶縁型半導体磁器コンデンサ及びその製造方法
JP2002245874A (ja) * 2001-02-22 2002-08-30 Noritake Co Ltd 導体ペースト及びその製造方法
JP2004311985A (ja) * 2003-03-27 2004-11-04 Tdk Corp 積層型チップコンデンサおよびその製造方法
JP2009081033A (ja) * 2007-09-26 2009-04-16 Noritake Co Ltd 高速焼成用導体ペースト
JP2012129508A (ja) * 2010-11-22 2012-07-05 Tdk Corp 積層型セラミック電子部品
JP2013021285A (ja) * 2011-07-07 2013-01-31 Samsung Electro-Mechanics Co Ltd 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
JP2014082435A (ja) * 2012-10-12 2014-05-08 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2018195799A (ja) * 2017-05-16 2018-12-06 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092684A (ja) * 1996-09-11 1998-04-10 Mitsubishi Materials Corp 粒界絶縁型半導体磁器コンデンサ及びその製造方法
JP2002245874A (ja) * 2001-02-22 2002-08-30 Noritake Co Ltd 導体ペースト及びその製造方法
JP2004311985A (ja) * 2003-03-27 2004-11-04 Tdk Corp 積層型チップコンデンサおよびその製造方法
JP2009081033A (ja) * 2007-09-26 2009-04-16 Noritake Co Ltd 高速焼成用導体ペースト
JP2012129508A (ja) * 2010-11-22 2012-07-05 Tdk Corp 積層型セラミック電子部品
JP2013021285A (ja) * 2011-07-07 2013-01-31 Samsung Electro-Mechanics Co Ltd 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
JP2014082435A (ja) * 2012-10-12 2014-05-08 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2018195799A (ja) * 2017-05-16 2018-12-06 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020167236A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 3端子型積層セラミックコンデンサおよび3端子型積層セラミックコンデンサの製造方法
US11482378B2 (en) 2019-03-28 2022-10-25 Murata Manufacturing Co., Ltd. Three-terminal multilayer ceramic capacitor and method for manufacturing three-terminal multilayer ceramic capacitor
JP2020188111A (ja) * 2019-05-14 2020-11-19 株式会社ノリタケカンパニーリミテド 内部電極用ペーストおよび積層セラミック電子部品の製造方法
JP2021034630A (ja) * 2019-08-28 2021-03-01 株式会社村田製作所 積層型電子部品
CN112447399A (zh) * 2019-08-28 2021-03-05 株式会社村田制作所 层叠型电子部件
KR20210027094A (ko) * 2019-08-28 2021-03-10 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품
JP7176494B2 (ja) 2019-08-28 2022-11-22 株式会社村田製作所 積層型電子部品
KR102519378B1 (ko) * 2019-08-28 2023-04-07 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품
CN112447399B (zh) * 2019-08-28 2023-04-18 株式会社村田制作所 层叠型电子部件
US11710600B2 (en) 2019-08-28 2023-07-25 Murata Manufacturing Co., Ltd. Multilayer electronic component
CN115403369A (zh) * 2021-05-26 2022-11-29 Tdk株式会社 电介质组合物及层叠陶瓷电子部件
WO2024057733A1 (ja) * 2022-09-12 2024-03-21 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
TWI793148B (zh) 2023-02-21
JP7186014B2 (ja) 2022-12-08
TW201921395A (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
KR102587765B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
JP6986360B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6996867B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6986361B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7186014B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6823975B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2019029422A (ja) 積層セラミックコンデンサおよびその製造方法
JP6823976B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7338963B2 (ja) 積層セラミックコンデンサおよびセラミック原料粉末
JP2021190669A (ja) 積層セラミックコンデンサおよび誘電体材料
JP2021015877A (ja) セラミック電子部品およびその製造方法
JP2022108636A (ja) 誘電体、セラミック電子部品、誘電体の製造方法、およびセラミック電子部品の製造方法
JP2021002646A (ja) セラミック電子部品およびその製造方法
JP2023050840A (ja) セラミック電子部品およびその製造方法
JP7169069B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2019021817A (ja) 積層セラミックコンデンサおよびその製造方法
JP2021136375A (ja) セラミック電子部品およびその製造方法
JP2021061291A (ja) セラミック電子部品の製造方法、およびシート部材
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP2023003944A (ja) 誘電体、積層セラミックコンデンサ、誘電体の製造方法、および積層セラミックコンデンサの製造方法
JP2022133146A (ja) 粉末材料、ペースト材料、およびセラミック電子部品の製造方法
JP2022134873A (ja) セラミック電子部品およびその製造方法
JP2020202245A (ja) セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221128

R150 Certificate of patent or registration of utility model

Ref document number: 7186014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150