JP2020167236A - ３端子型積層セラミックコンデンサおよび３端子型積層セラミックコンデンサの製造方法 - Google Patents

Abstract

【課題】 特性のばらつきが小さく、かつ、大きな静電容量を得ることが可能な３端子型積層セラミックコンデンサを提供する。【解決手段】 セラミック層１ａと第１内部電極２と第２内部電極３とを有する容量素子１と、第１端面電極４と、第２端面電極５と、第１側面電極６と、第２側面電極７と、を備え、長さ寸法ＤＬが、１３００μｍ以上、１５００μｍ以下であり、幅寸法ＤＷが、１０００μｍ以上、１２００μｍ以下であり、高さ寸法ＤＴが、５７０μｍ以上、６８０μｍ以下であり、静電容量が、１２μＦ以上、３２μＦ以下であり、第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７が、Ｎｉ下地電極層と、少なくとも１層のめっき電極層とを有し、長さ寸法ＤＬに対する、第１端面電極４の第１端面１Ｃにおける厚さＴＥ、および、第２端面電極５の第２端面１Ｄにおける厚さＴＥが、０．７３％以上、３．００％以下であるものとする。【選択図】図２

Description

本発明は、３端子型積層セラミックコンデンサに関し、更に詳しくは、特性のばらつきが小さく、かつ、大きな静電容量を得ることが可能な３端子型積層セラミックコンデンサに関する。

また、本発明は、本発明の３端子型積層セラミックコンデンサを製造するのに適した３端子型積層セラミックコンデンサの製造方法に関する。

ノイズ対策などの用途に、３端子型積層セラミックコンデンサが広く使用されている。たとえば、特許文献１（特開２０１７-１６８４８８号公報）に、３端子型積層セラミックコンデンサが開示されている。

特許文献１に開示された３端子型積層セラミックコンデンサは、Ｎｉを主成分とするＮｉ下地電極層と、Ｎｉ下地電極層の外表面に形成されたＣｕめっき電極層と、Ｃｕめっき電極層の外表面に形成されたＮｉめっき電極層と、Ｎｉめっき電極層の外表面に形成されたＳｎめっき電極層とで構成された外部電極を備えている。

特開２０１７-１６８４８８号公報

３端子型積層セラミックコンデンサなど、外表面に外部電極が形成された電子部品は、一般に、外部電極の厚さを加えた寸法で、長さ、幅、高さからなる外形寸法の規格が規定される。そのため、外部電極の厚さを大きくすると、その分だけ容量素子の外形寸法を小さくすることが必要になる。そして、容量素子の外形寸法を小さくするためには、内部電極の積層数を減らしたり、内部電極の面積を小さくしたりすることが必要になる。そのため、外部電極の厚さを大きくすると、大きな静電容量を得ることが難しくなるという問題があった。

一方、外部電極の厚さを小さくし過ぎると、外部電極の形成不良を招き、内部電極と外部電極の接触抵抗がばらつき、ＥＳＬ（Equivalent Series Inductance；等価直列インダクタンス）に、ばらつきが発生するという問題があった。特に、外部電極における下地電極層の厚さを小さくし過ぎると、下地電極層に非形成領域が発生し、内部電極と外部電極の接触抵抗が大きくばらつき、ＥＳＬが大きくばらつくという問題があった。

なお、下地電極層の厚さは、たとえば、容量素子の外表面に塗布する導電性ペーストの比重、粘度を調整することにより、調整することができる。

本発明は、上述した従来の問題を解決するためになされたものであり、その手段として、本発明の一実施態様にかかる３端子型積層セラミックコンデンサは、積層された複数のセラミック層と複数の第１内部電極と複数の第２内部電極とを有し、高さ方向において相互に対向する第１主面および第２主面と、高さ方向に直交する長さ方向において相互に対向する第１端面および第２端面と、高さ方向および長さ方向に直交する幅方向において相互に対向する第１側面および第２側面とを有する容量素子と、第１端面に形成され、第１端面から延伸して、第１主面、第２主面、第１側面および第２側面の一部を覆うように形成された第１端面電極と、第２端面に形成され、第２端面から延伸して、第１主面、第２主面、第１側面および第２側面の一部を覆うように形成された第２端面電極と、第１側面に形成され、第１側面から延伸して、第１主面および第２主面の一部を覆うように形成された第１側面電極と、第２側面に形成され、第２側面から延伸して、第１主面および第２主面の一部を覆うように形成された第２側面電極と、を備え、第１内部電極が、第１端面電極および第２端面電極に接続され、第２内部電極が、第１側面電極および第２側面電極に接続され、長さ寸法が、１３００μｍ以上、１５００μｍ以下であり、幅寸法が、１０００μｍ以上、１２００μｍ以下であり、高さ寸法が、５７０μｍ以上、６８０μｍ以下であり、静電容量が、１２μＦ以上、３２μＦ以下であり、第１端面電極、第２端面電極、第１側面電極および第２側面電極は、それぞれ、容量素子の外表面に形成されたＮｉ下地電極層と、Ｎｉ下地電極層の外表面に形成された少なくとも１層のめっき電極層と、を有し、長さ寸法に対する、第１端面電極の第１端面における厚さ、および、第２端面電極の第２端面における厚さが、それぞれ、０．７３％以上、３．００％以下であるものとする。

また、本発明の一実施態様にかかる３端子型積層セラミックコンデンサの製造方法は、セラミックグリーンシートを作製する工程と、セラミックグリーンシートの主面に、必要に応じて、第１内部電極または第２内部電極を形成するための導電性ペーストを所望の形状および厚さに塗布する工程と、複数のセラミックグリーンシートを積層し、一体化させて、未焼成容量素子を作製する工程と、未焼成容量素子の外表面に、Ｎｉ下地電極層を形成するための導電性ペーストを所望の形状および厚さに塗布する工程と、未焼成容量素子を焼成し、複数のセラミック層と複数の第１内部電極と複数の第２内部電極とが積層され、かつ、外表面にＮｉ下地電極層が形成された容量素子を作製する工程と、Ｎｉ下地電極層の外表面に、少なくとも１層のめっき電極層を形成する工程と、を備え、未焼成容量素子の外表面に塗布する導電性ペーストは、比重が、１．１以上、４．０以下であり、粘度が、１０Ｐａ・Ｓ以上、１００Ｐａ・Ｓ以下であるものとする。

本発明の３端子型積層セラミックコンデンサは、特性のばらつきが小さく、かつ、大きな静電容量を得ることが可能である。

また、本発明の３端子型積層セラミックコンデンサの製造方法によれば、本発明の積層セラミックコンデンサを容易に製造することができる。

実施形態にかかる３端子型積層セラミックコンデンサ１００の斜視図である。 ３端子型積層セラミックコンデンサ１００の断面図であり、図１に一点鎖線矢印で示したＸ-Ｘ部分を示している。 ３端子型積層セラミックコンデンサ１００の断面図であり、図１に一点鎖線矢印で示したＹ-Ｙ部分を示している。 ３端子型積層セラミックコンデンサ１００の断面図であり、図１に一点鎖線矢印で示したＺ-Ｚ部分を示している。 ３端子型積層セラミックコンデンサ１００の分解斜視図である。

以下、図面とともに、本発明を実施するための形態について説明する。なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。

図１〜図５に、実施形態にかかる３端子型積層セラミックコンデンサ１００を示す。ただし、図１は、３端子型積層セラミックコンデンサ１００の斜視図である。図２は、３端子型積層セラミックコンデンサ１００の断面図であり、図１に一点鎖線矢印で示したＸ-Ｘ部分を示している。図３も、３端子型積層セラミックコンデンサ１００の断面図であり、図１に一点鎖線矢印で示したＹ-Ｙ部分を示している。図４も、３端子型積層セラミックコンデンサ１００の断面図であり、図１に一点鎖線矢印で示したＺ-Ｚ部分を示している。図５は、３端子型積層セラミックコンデンサ１００の分解斜視図である。なお、図中に３端子型積層セラミックコンデンサ１００の高さ方向Ｔ、長さ方向Ｌ、幅方向Ｗを示しており、以下の説明において、これらの方向に言及する場合がある。なお、本実施形態においては、後述するセラミック層１ａの積層方向を、３端子型積層セラミックコンデンサ１００の高さ方向Ｔと定義している。

３端子型積層セラミックコンデンサ１００は、直方体形状からなる容量素子１を備えている。容量素子１は、高さ方向Ｔにおいて相互に対向する第１主面１Ａ、第２主面１Ｂと、高さ方向Ｔに直行する長さ方向Ｌにおいて相互に対向する第１端面１Ｃ、第２端面１Ｄと、高さ方向Ｔおよび長さ方向Ｌの両方に直行する幅方向Ｗにおいて相互に対向する第１側面１Ｅ、第２側面１Ｆを有している。

３端子型積層セラミックコンデンサ１００は、次の外形寸法を備えている。長さ方向Ｌの寸法ＤＬは、１３００μｍ以上、１５００μｍ以下である。幅方向Ｗの寸法ＤＷは、１０００μｍ以上、１２００μｍ以下である。高さ方向Ｔの寸法ＤＴは、５７０μｍ以上、６８０μｍ以下である。なお、各寸法は、後述する外部電極（第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７）の厚さを含んだ値である。

容量素子１は、複数のセラミック層１ａと、複数の第１内部電極２と、複数の第２内部電極３が積層されたものからなる。

容量素子１（セラミック層１ａ）の材質は任意であるが、たとえば、ＢａＴｉＯ_３を主成分とする誘電体セラミックスを使用することができる。ただし、ＢａＴｉＯ_３に代えて、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３など、他の材質を主成分とする誘電体セラミックスを使用してもよい。

セラミック層１ａの厚さは任意であるが、たとえば、第１内部電極２、第２内部電極３が形成された容量形成の実効領域において、０．３μｍ〜２．０μｍ程度とすることができる。

セラミック層１ａの層数は任意であるが、たとえば、第１内部電極２、第２内部電極３が形成された容量形成の実効領域において、１層〜６０００層とすることができる。

容量素子１の上下両側に、第１内部電極２、第２内部電極３が形成されず、セラミック層１ａのみで構成された外層（保護層）が設けられている。外層の厚さは任意であるが、たとえば、１５μｍ〜１５０μｍとすることができる。なお、外層領域のセラミック層１ａの厚さは、第１内部電極２、第２内部電極３が形成されている容量形成の実効領域のセラミック層１ａの厚さよりも大きくしてもよい（ただし、図１〜図４においては、外層領域と実効領域とにおいてセラミック層１ａの厚さを同じ厚さに示している）。また、外層領域のセラミック層１ａの材質は、実効領域のセラミック層１ａの材質と異なっていてもよい。

図５の分解斜視図は、容量素子１の高さ方向Ｔにおける中央付近を、セラミック層１ａごとに分解して示したものである。図５から分かるように、第１内部電極２は、３端子型積層セラミックコンデンサ１００の長さ方向Ｌに伸び、容量素子１の第１端面１Ｃおよび第２端面１Ｄに引出されている。第２内部電極３は、３端子型積層セラミックコンデンサ１００の長さ方向Ｌに伸び、容量素子１の第１側面１Ｅおよび第２側面１Ｆに引出されている。なお、第１内部電極２と第２内部電極３は、原則として交互に積層されている。

第１内部電極２、第２内部電極３の主成分の材質は任意であるが、本実施形態においては、Ｎｉを使用した。ただし、Ｎｉに代えて、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなど、他の金属を使用してもよい。また、ＮｉやＣｕ、Ａｇ、Ｐｄ、Ａｕなどは、他の金属との合金であってもよい。

第１内部電極２、第２内部電極３の厚さは任意であるが、たとえば、０．３μｍ〜１．５μｍ程度とすることができる。

第１内部電極２、第２内部電極３と、容量素子１の第１側面１Ｅ、第２側面１Ｆとの間のギャップ寸法は任意であるが、たとえば、１０μｍ〜２００μｍ程度とすることができる。また、第２内部電極３と、容量素子１の第１端面１Ｃ、第２端面１Ｄとの間のギャップ寸法は任意であるが、たとえば、０．５μｍ〜３００μｍ程度とすることができる。

容量素子１の外表面に、外部電極として、第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７が形成されている。

第１端面電極４は、第１端面１Ｃに形成され、第１端面１Ｃから延伸して、第１主面１Ａ、第２主面１Ｂ、第１側面１Ｅ、第２側面１Ｆの一部を覆うように形成されている。

第２端面電極５は、第２端面１Ｄに形成され、第２端面１Ｄから延伸して、第１主面１Ａ、第２主面１Ｂ、第１側面１Ｅ、第２側面１Ｆの一部を覆うように形成されている。

第１側面電極６は、第１側面１Ｅに形成され、第１側面１Ｅから延伸して、第１主面１Ａおよび第２主面１Ｂの一部を覆うように形成されている。

第２側面電極７は、第２側面１Ｆに形成され、第２側面１Ｆから延伸して、第１主面１Ａおよび第２主面１Ｂの一部を覆うように形成されている。

容量素子１の第１端面１Ｃに引出された第１内部電極２が、第１端面電極４に接続されている。容量素子１の第２端面１Ｄに引出された第１内部電極２が、第２端面電極５に接続されている。容量素子１の第１側面１Ｅに引出された第２内部電極３が、第１側面電極６に接続されている。容量素子１の第２側面１Ｆに引出された第２内部電極３が、第２側面電極７に接続されている。

３端子型積層セラミックコンデンサ１００は、たとえば、回路において電源ラインまたは信号ラインを途中で分断し、分断した一方に第１端面電極４を接続し、分断した他方に第２端面電極５を接続し、かつ、第１側面電極６、第２側面電極７をグランドに接続することによって、３端子型コンデンサとして使用することができる。この場合、第１内部電極２がスルー電極になり、第２内部電極３がグランド電極になる。

第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７は、いずれも、同一の多層構造を有している。具体的には、第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７は、図２〜図４に示すように、それぞれ、容量素子１の外表面に形成されたＮｉ下地電極層８と、Ｎｉ下地電極層８の外表面に形成されたＣｕめっき電極層９と、Ｃｕめっき電極層９の外表面に形成されたＮｉめっき電極層１０と、Ｎｉめっき電極層１０の外表面に形成されたＳｎめっき電極層１１とを有している。

Ｎｉ下地電極層８は、第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７のベースとなる部分である。Ｃｕめっき電極層９は、主に耐湿性を向上させる機能を果たしている。Ｎｉめっき電極層１０は、主に、はんだ耐熱性を向上させるとともに、接合性を向上させる機能を果たしている。Ｓｎめっき電極層１１は、主にはんだ付け性を向上させる機能を果たしている。

Ｎｉ下地電極層８は、Ｎｉを主成分にしている。ただし、Ｎｉ下地電極層８に、セラミックスが含まれることも好ましい。この場合には、容量素子１とＮｉ下地電極層８との密着性を向上させることができるからである。また、Ｎｉ下地電極層８に含まれるセラミックスの組成は、容量素子１を構成するセラミックスの組成と同じであることも好ましい。この場合には、容量素子１とＮｉ下地電極層８との密着性をより向上させることができるからである。

３端子型積層セラミックコンデンサ１００の長さ寸法ＤＬは、上述したとおり、１３００μｍ以上、１５００μｍ以下である。長さ寸法ＤＬが現れた３端子型積層セラミックコンデンサ１００の断面を図２に示す。

３端子型積層セラミックコンデンサ１００は、第１端面電極４の第１端面１Ｃにおける厚さＴＥ、および、第２端面電極５の第２端面１Ｄにおける厚さＴＥを、いずれも、１１μｍ以上、３９μｍ以下とする。厚さＴＥが１１μｍを下回ると、第１端面電極４、第２端面電極５が形成不良となり、第１内部電極２と第１端面電極４の接触抵抗、および、第１内部電極２と第２端面電極５の接触抵抗がばらつき、ＥＳＬがばらつく虞があるからである。また、厚さＴＥが３９μｍを超えると、必要以上の厚さになり、容量素子１の長さ寸法を小さくすることが必要になり、大きな静電容量を得ることが難しくなる虞があるからである。

厚さＴＥが１１μｍであるときの、第１端面１Ｃにおける第１端面電極４、第２端面１Ｄにおける第２端面電極５の構成は、Ｎｉ下地電極層８の厚さが５μｍ、Ｃｕめっき電極層９の厚さが３μｍ、Ｎｉめっき電極層１０の厚さが２μｍ、Ｓｎめっき電極層１１の厚さが１μｍである。これらの厚さにした理由は、次のとおりである。Ｎｉ下地電極層８の厚さが５μｍを下回ると、第１端面電極４、第２端面電極５が形成不良となる虞があるからである。Ｃｕめっき電極層９の厚さが３μｍを下回ると、Ｃｕめっき電極層９が十分な耐湿性を発揮できなくなる虞があるからである。Ｎｉめっき電極層１０の厚さが２μｍを下回ると、Ｎｉめっき電極層１０が十分なはんだ耐熱性を発揮できなくなるとともに、十分な密着性を発揮できなくなる虞があるからである。Ｓｎめっき電極層１１の厚さが１μｍを下回ると、Ｓｎめっき電極層１１が十分なはんだ付け性を発揮できなくなる虞があるからである。

厚さＴＥが３９μｍであるときの、第１端面１Ｃにおける第１端面電極４、第２端面１Ｄにおける第２端面電極５の構成は、Ｎｉ下地電極層８の厚さが１５μｍ、Ｃｕめっき電極層９の厚さが９μｍ、Ｎｉめっき電極層１０の厚さが７μｍ、Ｓｎめっき電極層１１の厚さが８μｍである。

長さ寸法ＤＬに対する、第１端面電極４の第１端面１Ｃにおける厚さＴＥ、および、第２端面電極５の第２端面１Ｄにおける厚さＴＥは、０．７３％以上、３．００％以下になる。以上の関係を、表１に示す。

３端子型積層セラミックコンデンサ１００の幅寸法ＤＷは、上述したとおり、１０００μｍ以上、１２００μｍ以下である。長さ寸法ＤＷが現れた３端子型積層セラミックコンデンサ１００の断面を図３に示す。

３端子型積層セラミックコンデンサ１００は、第１側面電極６の第１側面１Ｅにおける厚さＴＳ、および、第２側面電極７の第２側面１Ｆにおける厚さＴＳを、いずれも、１１μｍ以上、３９μｍ以下とする。厚さＴＳが１１μｍを下回ると、第１側面電極６、第２側面電極７が形成不良となり、第２内部電極３と第１側面電極６の接触抵抗、および、第２内部電極３と第２側面電極７の接触抵抗がばらつき、ＥＳＬがばらつく虞があるからである。また、厚さＴＳが３９μｍを超えると、必要以上の厚さになり、容量素子１の幅寸法を小さくすることが必要になり、大きな静電容量を得ることが難しくなる虞があるからである。

厚さＴＳが１１μｍであるときの、第１側面１Ｅにおける第１側面電極６、第２側面１Ｆにおける第２側面電極７の構成は、Ｎｉ下地電極層８の厚さが５μｍ、Ｃｕめっき電極層９の厚さが３μｍ、Ｎｉめっき電極層１０の厚さが２μｍ、Ｓｎめっき電極層１１の厚さが１μｍである。これらの厚さにした理由は、次のとおりである。Ｎｉ下地電極層８の厚さが５μｍを下回ると、第１側面電極６、第２側面電極７が形成不良となる虞があるからである。Ｃｕめっき電極層９の厚さが３μｍを下回ると、Ｃｕめっき電極層９が十分な耐湿性を発揮できなくなる虞があるからである。Ｎｉめっき電極層１０の厚さが２μｍを下回ると、Ｎｉめっき電極層１０が十分なはんだ耐熱性を発揮できなくなるとともに、十分な密着性を発揮できなくなる虞があるからである。Ｓｎめっき電極層１１の厚さが１μｍを下回ると、Ｓｎめっき電極層１１が十分なはんだ付け性を発揮できなくなる虞があるからである。

厚さＴＳが３９μｍであるときの、第１側面１Ｅにおける第１側面電極６、第２側面１Ｆにおける第２側面電極７の構成は、Ｎｉ下地電極層８の厚さが１５μｍ、Ｃｕめっき電極層９の厚さが９μｍ、Ｎｉめっき電極層１０の厚さが７μｍ、Ｓｎめっき電極層１１の厚さが８μｍである。

幅寸法ＤＷに対する、第１側面電極６の第１側面１Ｅにおける厚さＴＳ、および、第２側面電極７の第２側面１Ｆにおける厚さＴＳは、０．９２％以上、３．９０％以下になる。以上の関係を、表２に示す。

３端子型積層セラミックコンデンサ１００の高さ寸法ＤＴは、上述したとおり、５７０μｍ以上、６８０μｍ以下である。長さ寸法ＤＴが現れた３端子型積層セラミックコンデンサ１００の断面を図３および図４に示す。なお、図４には、第２端面電極５が現され、第１端面電極４が現されていないが、第１端面電極４は、第２端面電極５と同様の断面を有している。

３端子型積層セラミックコンデンサ１００は、第１端面電極４の第１主面１Ａにおける厚さＴＭ、第１端面電極４の第２主面１Ｂにおける厚さＴＭ、第２端面電極５の第１主面１Ａにおける厚さＴＭ、第２端面電極５の第２主面１Ｂにおける厚さＴＭ、第１側面電極６の第１主面１Ａにおける厚さＴＭ、第１側面電極６の第２主面１Ｂにおける厚さＴＭ、第２側面電極７の第１主面１Ａにおける厚さＴＭ、第２側面電極７の第２主面１Ｂにおける厚さＴＭを、いずれも、８μｍ以上、３６μｍ以下とする。

厚さＴＭは、第１内部電極２と第１端面電極４の接触抵抗、第１内部電極２と第２端面電極５の接触抵抗、第２内部電極３と第１側面電極６の接触抵抗、第２内部電極３と第２側面電極７の接触抵抗に、ほとんど影響を与えない。そのため、厚さＴＭの最小値を８μｍとした。すなわち、厚さＴＥの最小値である１１μｍ、および、厚さＴＳの最小値である１１μｍよりも小さくした。

厚さＴＭが８μｍであるときの、第１主面１Ａにおける第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７、および、第２主面１Ｂにおける第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７の構成は、Ｎｉ下地電極層８の厚さが２μｍ、Ｃｕめっき電極層９の厚さが３μｍ、Ｎｉめっき電極層１０の厚さが２μｍ、Ｓｎめっき電極層１１の厚さが１μｍである。

厚さＴＳが３９μｍであるときの、第１主面１Ａにおける第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７、および、第２主面１Ｂにおける第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７の構成は、Ｎｉ下地電極層８の厚さが１２μｍ、Ｃｕめっき電極層９の厚さが９μｍ、Ｎｉめっき電極層１０の厚さが７μｍ、Ｓｎめっき電極層１１の厚さが８μｍである。

高さ寸法ＤＴに対する、第１端面電極４の第１主面１Ａにおける厚さＴＭ、第１端面電極４の第２主面１Ｂにおける厚さＴＭ、第２端面電極５の第１主面１Ａにおける厚さＴＭ、第２端面電極５の第２主面１Ｂにおける厚さＴＭ、第１側面電極６の第１主面１Ａにおける厚さＴＭ、第１側面電極６の第２主面１Ｂにおける厚さＴＭ、第２側面電極７の第１主面１Ａにおける厚さＴＭ、第２側面電極７の第２主面１Ｂにおける厚さＴＭは、１．１８％以上、６．３２％以下になる。以上の関係を、表３に示す。

なお、図４に示す、第１端面電極４および第２端面電極５の第１側面１Ｅにおける厚さＴＸ、および、第１端面電極４および第２端面電極５の第２側面１Ｆにおける厚さＴＸは、図３に示す、第１側面電極６の第１側面１Ｅにおける厚さＴＳ、および、第２側面電極７の第２側面１Ｆにおける厚さＴＳと同じか、または、小さいことが好ましい。厚さＴＳを小さくしても、厚さＴＸが厚さＴＳを超えてしまうと、３端子型積層セラミックコンデンサ１００の幅寸法ＤＷが、規格を超えてしまう虞があるからである。

３端子型積層セラミックコンデンサ１００は、第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７が、上述した厚さ寸法を備えているため、特性（特にＥＳＬ）のばらつきが小さく、かつ、大きな静電容量を得ることが可能になっている。

（３端子型積層セラミックコンデンサ１００の製造方法の一例）
実施形態にかかる３端子型積層セラミックコンデンサ１００の製造方法の一例について説明する。

まず、内部に第１内部電極２、第２内部電極３が形成され、外表面に第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７のＮｉ下地電極層８が形成された容量素子１を作製する。

具体的には、まず、誘電体セラミックスの粉末、バインダー樹脂、溶剤などを用意し、これらを湿式混合してセラミックスラリーを作製する。

次に、キャリアフィルム上に、セラミックスラリーをダイコータ、グラビアコーター、マイクログラビアコーターなどを用いてシート状に塗布し、乾燥させて、セラミックグリーンシートを作製する。

次に、所定のセラミックグリーンシートの主面に、第１内部電極２、第２内部電極３を形成するために、予め用意した導電性ペーストを所望のパターン形状に塗布（たとえば印刷）する。なお、外層となるセラミックグリーンシートには、導電性ペーストは塗布しない。なお、導電性ペーストには、たとえば、溶剤、バインダー樹脂、金属粉末（たとえばＮｉ粉末）などを混合したものを使用することができる。

次に、セラミックグリーンシートを所定の順番に積層し、加熱圧着して一体化させ、未焼成容量素子を作製する。

次に、未焼成容量素子の外表面に、Ｎｉ下地電極層８を形成するために、導電性ペーストを所望の形状、厚みに塗布する。なお、導電性ペーストには、たとえば、溶剤、バインダー樹脂、Ｎｉ粉末、セラミックス粉末などを混合したものを使用することができる。

Ｎｉ下地電極層８の厚さは、塗布する導電性ペーストの厚さに依存する。塗布する導電性ペーストの厚さは、導電性ペーストの比重、粘度を調整することにより、調整することができる。なお、導電性ペーストの比重が小さいほど、塗布する導電性ペーストの厚さを小さくすることができる。また、導電性ペーストの粘度が小さいほど、塗布する導電性ペーストの厚さを小さくすることができる。

塗布する導電性ペーストの比重は、１．１以上、４．０以下であることが好ましい。１．１を下回ると、導電性ペーストを塗布することが困難になるからである。また、４．０を超えると、塗布された導電性ペーストの厚さが大きくなり過ぎるからである。

塗布する導電性ペーストの粘度は、１０Ｐａ・Ｓ以上、１００Ｐａ・Ｓ以下であることが好ましい。１０Ｐａ・Ｓを下回ると、導電性ペーストを塗布することが困難になるからである。また、１００Ｐａ・Ｓを超えると、塗布された導電性ペーストの厚さが大きくなり過ぎるからである。

第１端面電極４、第２端面電極５を形成するためにおこなう、未焼成容量素子の端面への導電性ペーストの塗布は、たとえば、槽に入れられた導電性ペーストに未焼成容量素子の端面をディップすることによっておこなうことができる。厚みが大きすぎる場合は、１回または複数回にわたり、導電性ペーストが浅く入れられた槽に、再度、ディップさせ、余分な導電性ペーストをかき取ることが好ましい。

第１側面電極６、第２側面電極７を形成するためにおこなう、未焼成容量素子の側面への導電性ペーストの塗布は、たとえば、溝が設けられたローラーを用いてペーストを側面部に転写することでおこなうことができる。

次に、未焼成容量素子を、所定のプロファイルで焼成して容量素子１を完成させる。このとき、セラミックグリーンシートが焼成されてセラミック層１ａになり、セラミックグリーンシートの主面に塗布された導電性ペーストが同時に焼成されて第１内部電極２、第２内部電極３になり、未焼成容量素子の外表面に塗布された導電性ペーストが同時に焼成されてＮｉ下地電極層８になる。

次に、第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７のＮｉ下地電極層８の外表面に、Ｃｕめっき電極層９を形成する。

次に、第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７のＣｕめっき電極層９の外表面に、Ｎｉめっき電極層１０を形成する。なお、Ｎｉめっき電極層１０を形成する際に、はんだボールをメディアとして使用すると、Ｃｕめっき電極層９とＮｉめっき電極層１０との界面に、Ｓｎの層が形成される場合がある。

最後に、Ｎｉめっき電極層１０の外表面に、Ｓｎめっき電極層１１を形成し、第１端面電極４、第２端面電極５、第１側面電極６、第２側面電極７を完成させて、３端子型積層セラミックコンデンサ１００を完成させる。

以上、実施形態にかかる３端子型積層セラミックコンデンサ１００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って種々の変更をなすことができる。

たとえば、上記実施形態では、めっき電極層をＣｕめっき電極層９、Ｎｉめっき電極層１０、Ｓｎめっき電極層１１の３層で構成し、各厚さ寸法を示したが、めっき電極層の層数、各材質、各厚さ寸法などは任意であり、適宜、変更することができる。

本発明の一実施態様にかかる３端子型積層セラミックコンデンサは、「課題を解決するための手段」の欄に記載したとおりである。

この３端子型積層セラミックコンデンサにおいて、幅寸法に対する、第１側面電極の第１側面における厚さ、および、第２側面電極の第２側面における厚さが、それぞれ、０．９２％以上、３．９０％以下であることも好ましい。この場合には、特性（特にＥＳＬ）のばらつきを小さくし、かつ、大きな静電容量を得ることが可能になる。

また、高さ寸法に対する、第１端面電極の第１主面における厚さ、第１端面電極の第２主面における厚さ、第２端面電極の第１主面における厚さ、第２端面電極の第２主面における厚さ、第１側面電極の第１主面における厚さ、第１側面電極の第２主面における厚さ、第２側面電極の第１主面における厚さ、および、第２側面電極の前記第２主面における厚さが、それぞれ、１．１８％以上、６．３２％以下であることも好ましい。これらの部分の厚さは、内部電極と外部電極の接触抵抗にほとんど影響を与えないため、小さくしても構わないのである。

また、第１端面電極の第１側面における厚さ、および、第２端面電極の第１側面における厚さが、第１側面電極の第１側面における厚さと同じか、または、小さく、第１端面電極の第２側面における厚さ、および、第２端面電極の第２側面における厚さが、第２側面電極の第２側面における厚さと同じか、または、小さいことも好ましい。３端子型積層セラミックコンデンサの幅寸法が、規格を超えてしまわないようにするためである。

また、めっき電極層が、Ｎｉ下地電極層の外表面に形成されたＣｕめっき電極層と、Ｃｕめっき電極層の外表面に形成されたＮｉめっき電極層と、Ｎｉめっき電極層の外表面に形成されたＳｎめっき電極層とで構成されることも好ましい。この場合には、耐湿性、はんだ耐熱性、はんだ付け性などを良好に備えためっき電極層を構成することができるからである。

本発明の一実施態様にかかる３端子型積層セラミックコンデンサの製造方法は、「課題を解決するための手段」の欄に記載したとおりである。

この３端子型積層セラミックコンデンサの製造方法において、めっき電極層が、Ｎｉ下地電極層の外表面に形成されたＣｕめっき電極層と、Ｃｕめっき電極層の外表面に形成されたＮｉめっき電極層と、Ｎｉめっき電極層の外表面に形成されたＳｎめっき電極層とで構成されることも好ましい。この場合には、耐湿性、はんだ耐熱性、はんだ付け性などを良好に備えためっき電極層を形成することができるからである。

１…容量素子
１ａ・・・セラミック層
１Ａ・・・第１主面
１Ｂ・・・第２主面
１Ｃ・・・第１端面
１Ｄ・・・第２端面
１Ｅ・・・第１側面
１Ｆ・・・第２側面
２・・・第１内部電極
３・・・第２内部電極
４・・・第１端面電極（外部電極）
５・・・第２端面電極（外部電極）
６・・・第１側面電極（外部電極）
７・・・第２側面電極（外部電極）
８・・・Ｎｉ下地電極層
９・・・Ｃｕめっき電極層
１０・・・Ｎｉめっき電極層
１１・・・Ｓｎめっき電極層

Claims (7)

1. 積層された複数のセラミック層と複数の第１内部電極と複数の第２内部電極とを有し、高さ方向において相互に対向する第１主面および第２主面と、前記高さ方向に直交する長さ方向において相互に対向する第１端面および第２端面と、前記高さ方向および前記長さ方向に直交する幅方向において相互に対向する第１側面および第２側面とを有する容量素子と、
   前記第１端面に形成され、前記第１端面から延伸して、前記第１主面、前記第２主面、前記第１側面および前記第２側面の一部を覆うように形成された第１端面電極と、
   前記第２端面に形成され、前記第２端面から延伸して、前記第１主面、前記第２主面、前記第１側面および前記第２側面の一部を覆うように形成された第２端面電極と、
   前記第１側面に形成され、前記第１側面から延伸して、前記第１主面および前記第２主面の一部を覆うように形成された第１側面電極と、
   前記第２側面に形成され、前記第２側面から延伸して、前記第１主面および前記第２主面の一部を覆うように形成された第２側面電極と、を備え、
   前記第１内部電極が、前記第１端面電極および前記第２端面電極に接続され、
   前記第２内部電極が、前記第１側面電極および前記第２側面電極に接続された３端子型積層セラミックコンデンサであって、
   長さ寸法が、１３００μｍ以上、１５００μｍ以下であり、
   幅寸法が、１０００μｍ以上、１２００μｍ以下であり、
   高さ寸法が、５７０μｍ以上、６８０μｍ以下であり、
   静電容量が、１２μＦ以上、３２μＦ以下であり、
   前記第１端面電極、前記第２端面電極、前記第１側面電極および前記第２側面電極は、それぞれ、前記容量素子の外表面に形成されたＮｉ下地電極層と、前記Ｎｉ下地電極層の外表面に形成された少なくとも１層のめっき電極層と、を有し、
   前記長さ寸法に対する、前記第１端面電極の前記第１端面における厚さ、および、前記第２端面電極の前記第２端面における厚さが、それぞれ、０．７３％以上、３．００％以下である、３端子型積層セラミックコンデンサ。
2. 前記幅寸法に対する、前記第１側面電極の前記第１側面における厚さ、および、前記第２側面電極の前記第２側面における厚さが、それぞれ、０．９２％以上、３．９０％以下である、請求項１に記載された３端子型積層セラミックコンデンサ。
3. 前記高さ寸法に対する、前記第１端面電極の前記第１主面における厚さ、前記第１端面電極の前記第２主面における厚さ、前記第２端面電極の前記第１主面における厚さ、前記第２端面電極の前記第２主面における厚さ、前記第１側面電極の前記第１主面における厚さ、前記第１側面電極の前記第２主面における厚さ、前記第２側面電極の前記第１主面における厚さ、および、前記第２側面電極の前記第２主面における厚さが、それぞれ、１．１８％以上、６．３２％以下である、請求項１または２に記載された３端子型積層セラミックコンデンサ。
4. 前記第１端面電極の前記第１側面における厚さ、および、前記第２端面電極の前記第１側面における厚さが、前記第１側面電極の前記第１側面における厚さと同じか、または、小さく、
   前記第１端面電極の前記第２側面における厚さ、および、前記第２端面電極の前記第２側面における厚さが、前記第２側面電極の前記第２側面における厚さと同じか、または、小さい、請求項１ないし３のいずれか１項に記載された３端子型積層セラミックコンデンサ。
5. 前記めっき電極層が、前記Ｎｉ下地電極層の外表面に形成されたＣｕめっき電極層と、前記Ｃｕめっき電極層の外表面に形成されたＮｉめっき電極層と、前記Ｎｉめっき電極層の外表面に形成されたＳｎめっき電極層とで構成された、請求項１ないし４のいずれか１項に記載された３端子型積層セラミックコンデンサ。
6. セラミックグリーンシートを作製する工程と、
   前記セラミックグリーンシートの主面に、必要に応じて、第１内部電極または第２内部電極を形成するための導電性ペーストを所望の形状および厚さに塗布する工程と、
   複数の前記セラミックグリーンシートを積層し、一体化させて、未焼成容量素子を作製する工程と、
   前記未焼成容量素子の外表面に、Ｎｉ下地電極層を形成するための導電性ペーストを所望の形状および厚さに塗布する工程と、
   前記未焼成容量素子を焼成し、複数のセラミック層と複数の第１内部電極と複数の第２内部電極とが積層され、かつ、外表面にＮｉ下地電極層が形成された容量素子を作製する工程と、
   前記Ｎｉ下地電極層の外表面に、少なくとも１層のめっき電極層を形成する工程と、を備えた３端子型積層セラミックコンデンサの製造方法であって、
   前記未焼成容量素子の外表面に塗布する前記導電性ペーストは、
   比重が、１．１以上、４．０以下であり、
   粘度が、１０Ｐａ・Ｓ以上、１００Ｐａ・Ｓ以下である、３端子型積層セラミックコンデンサの製造方法。
7. 前記めっき電極層が、Ｃｕめっき電極層と、前記Ｃｕめっき電極層の外表面に形成されるＮｉめっき電極層と、前記Ｎｉめっき電極層の外表面に形成されるＳｎめっき電極層とで構成される、請求項６に記載された３端子型積層セラミックコンデンサの製造方法。
   

Images